top - download
⟦eec0d2586⟧ Wang Wps File
Length: 37241 (0x9179)
Types: Wang Wps File
Notes: CPS/TCN/037
Names: »1636A «
Derivation
└─⟦0c861a53d⟧ Bits:30006079 8" Wang WCS floppy, CR 0122A
└─ ⟦this⟧ »1636A «
WangText
…18……00……00……00……00…C…02……00……00…C
B…09…B…0a…/…08…/…0d…/…0f……1a……01……1a……05……1a……06……17……09……17……0c……17……0d……17……0e……17……0f……16……00……16……01……16……02……16…
…16… …16……05……13……00……13……02……13…
…13… …13……05……13……06……13……07……12……86…1 …02… …02… …02…
…02… CPS/TCN/037
…02… IJO/840615…02……02…#
CAMPS HARDWARE ASSEMBLY PROCEDURE
…02… ISSUE 3.2…02…CAMPS
T̲A̲B̲L̲E̲ ̲O̲F̲ ̲C̲O̲N̲T̲E̲N̲T̲S̲
0 FLOW CHART ....................................
1
1 RACK ASSEMBLY .................................
2
2 SIGNAL CABELING COMPUTER RACKS ................
4
3 FILTER BOX ASSEMBLY ...........................
5
4 SIGNAL CABELING LINE TERMINATION RACKS ........
6
4.6 CABLES BETWEEN COMPUTER AND LINE TERM RACKS
6
4.7 CABLES BETWEEN LINE TERMINATION AND REMOTE
TERMINAL (MAIN SITE) RACKS ................
6
5 ADAPTOR CRATE ASSEMBLY ........................
8
6 TDX-CRATE ASSEMBLY ............................
9
CODING BP#1 ADAPTOR CRATE .....................
10
CODING BP#2 ADAPTOR CRATE .....................
11
CODING OF ADAPTOR CRATE MODULES ...............
12
7 FREQUENCY STABILIZER RACK ASSY ................
19
8 TARE RACK ASSEMBLY ............................
20
APPENDIX A ....................................
21
APPENDIX B ....................................
26
APPENDIX C ....................................
39
FIGURE 0…01…ASSEMBLY PROCEDURE FLOW CHART
1̲ ̲ ̲R̲A̲C̲K̲ ̲A̲S̲S̲E̲M̲B̲L̲Y̲
1.1 Dismount pallet and mount truck on each rack.
1.2 Add label with Site# and Rack #.
1.3 Join Rack A, B, and C respectively D, E, and F and
check that all 24 joiner bolts fit.
(The racks need not being bolted together during test,
except SYSTEM 0 and COMSEC SYSTEM).
1.4 Dismount front and rear doors.
(Check serial numbers in racks and doors).
1.4.1 Check/mount front panels with/without holes.
1.5 Mount the two foremost Panel Mounting Rails, ground
wires must be mounted in advance.
1.6 Mount mid and rear Panel Mounting Rails.
(Auxiliary tools for distance adjustments).
1.7 Mount ground wires. See H/W Assy: Fig. 2.1-21/3.1-17.
1.8 Mount clip-nuts on front Panel Mounting Rails.
(Auxiliary tools indicate placing in each rack).
1.9 Mount Mounting Rails. See H/W Assy: page 53 to 55
and 160 to 167.
1.10 Mount Supporting Rails
(start from bottom of each rack).
1.11 Mount Stretching Slides for MMDs and SMD.
1.12 Mount Power Distribution Panels. See H/W Assy: Figure
2.1-2 and Figure 3.1-2.
1.13 Mount TDX Outlets. (Conf. H/W Assy. for site configuration)
See H/W Assy: page 36 and 142.
1.14 Mount Termostats and sensors. See H/W Assy: page 51
and 158.
1.15 Mount Cable Tie Assembly.
1.15.1 Mount Cable Channels.
1.16 Remove appropriate nock-outs (according to ILS ATBB
drawings).
1.16.1 Mount Power Line Filters.
(Conf. H/W Assy. Site no. - top/bottom entrance).
1.18 Mount TDX Bus cables. See H/W. Assy: page 34 and 143
to 145.
1.19 Mount Mains Switch and connect ground wire. See H/W
Assy: page 56 and 168-169.
1.20 Mount PU, CU, and WDP Crates
Address switch settings: see Appendix C.
1.21 Mount M-Fan Units.
1.22 Mount S-Fan Units.
Remove ground wire before mounting.
1.23 Mount Adaptor Crate (rack C).
Subassembly ref. 5 page 11.
1.24 Mount CTX Crates.
Subassembly ref. 6 page 12.
1.25 Mount Cable Channel Assemblies.
1.26 Mount Floppy Disk Unit.
1.27 Mount MMDs and SMD and their locking mechanisms.
1.28 Mount Blind panels.
1.29 Draw Power cabeling:
See H/W Assy: Rack A,B,C page 66-67
Rack D,E,F page 208 to 223
1.30 Mount CCB Panels on CCB Cables. See H/W Assy: page
48 and 147.
2̲ ̲ ̲S̲I̲G̲N̲A̲L̲ ̲C̲A̲B̲E̲L̲I̲N̲G̲ ̲C̲O̲M̲P̲U̲T̲E̲R̲ ̲R̲A̲C̲K̲S̲
See H/W Assy. page 63 and 64.
2.1 Mount CCB Cable (W3)
2.2 Mount Data Cable #1 and #2 (W1,W2)
2.3 Mount WDCC Cables (W13, W14)
2.4 Mount Disk and Floppy Cables (W6-12)
2.5 Mount V24 Cables on Adaptor Crate BP#1 and #2 (W21-28)
2.6 Mount TIA to X-Net Cables (W4-5, W15-16)
3̲ ̲ ̲F̲I̲L̲T̲E̲R̲ ̲B̲O̲X̲ ̲A̲S̲S̲E̲M̲B̲L̲Y̲
3.1 Assembly mechanical parts of Filter box according to
Atlantic Research Corp. Drwg.
3.2 Mount filtered V24 connectors according to site configuration.
3.3 Add Site # (Label)
4̲ ̲ ̲S̲I̲G̲N̲A̲L̲ ̲C̲A̲B̲E̲L̲I̲N̲G̲ ̲L̲I̲N̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲T̲I̲O̲N̲ ̲R̲A̲C̲K̲S̲
See H/W Assy. Page 175 to 190.
4.1 Mount Filter Box.
Subassembly ref. 3 page 8
4.2 Mount CCB Cable (W101)
4.3 Mount TDX to X-Net Cable (W106, W107)
4.4 Mount BSM-X to X-Net Cables (W108-127). (Conf. H/W
Assy. for Site configuration)
4.5 Mount applicable V24 Cables according to Site configuration.
See H/W Assy. Page 191 to 207.
4.6 C̲a̲b̲l̲e̲s̲ ̲b̲e̲t̲w̲e̲e̲n̲ ̲C̲o̲m̲p̲u̲t̲e̲r̲-̲ ̲a̲n̲d̲ ̲L̲i̲n̲e̲ ̲T̲e̲r̲m̲.̲ ̲R̲a̲c̲k̲s̲
These cables shall be withdrawn to rack D on disassembly.
Fig. 6.1-5 page 244.
4.6.1 Mount TDX Cables (W905-908)
4.6.2 Mount CCB Cable (W904)
4.6.3 Mount V24 Cables (W909-914)
Conf. H/W Assy. for Site configuration top/bottom entrance.
4.7 C̲a̲b̲l̲e̲s̲ ̲b̲e̲t̲w̲e̲e̲n̲ ̲L̲i̲n̲e̲ ̲T̲e̲r̲m̲i̲n̲a̲t̲i̲o̲n̲ ̲a̲n̲d̲ ̲R̲e̲m̲o̲t̲e̲ ̲T̲e̲r̲m̲i̲n̲a̲l̲
̲(̲M̲a̲i̲n̲ ̲S̲i̲t̲e̲)̲ ̲R̲a̲c̲k̲s̲
See H/W Assy.
4.7.1 Connect Power Cables (W336, W337)
4.7.2 Connect TDX Cables (W181-184)
4.7.3 Connect CCB Cable (W102)
4.7.4 Mount aplicable V24 Cables according to Site configuration.
See H/W Assy.
5̲ ̲ ̲A̲D̲A̲P̲T̲O̲R̲ ̲C̲R̲A̲T̲E̲ ̲A̲S̲S̲E̲M̲B̲L̲Y̲
See H/W Assy. page 44 and 45.
5.1 Add label with Site # and Pos. #
5.2 Dismount Main Power Panel.
CHANGE P/N LABEL TO 4.07004-02
5.3 Mount two Adaptor Power Supplies
5.4.1 Code BP8#1 according to page 13
5.4.2 Code BP8#2 according to page 14
5.5 Mount Back Panel#1 and #2
5.6 Mount rear Blank Panels
5.7 Mount front Blank Panels
5.8 Code Opto T/R and L/L Adaptors according to drawings
page 15 to 21.
5.9 Mount Opto T/R and L/L Adaptors
6̲ ̲ ̲T̲D̲X̲-̲C̲R̲A̲T̲E̲ ̲A̲S̲S̲E̲M̲B̲L̲Y̲
See H/W Assy. page 134 to 137.
6.1 Add label with Site # and Pos. #
6.2 Mount Adaptor Power Supply
6.3 Mount BSM-X Panel
Address switch settings, see Appendix C.
6.4 Code and mark BP#1 and #2 if applicable. (Conf. H/W
Assy. for Crate configuration) coding according to
Appendix A.
6.5 Mount BP#1 and BP#2 if applicable
6.6 Mount BSM-X unit
6.7 If Crate #1 or #4:
Mount TDX Controller
Mount TDX to BSM-X Cable
6.8 Mount LTUX-S#1 and #2
Address switch settings, see Appendix C.
6.9 Code Opto T/R and/or L/L Adaptors according to Crate
configuration.
Coding according to Appendix B.
CODING BP#1…01…ADAPTOR CRATE
CODING BP#2…01…ADAPTOR CRATE
W̲D̲P̲/̲V̲D̲U̲ ̲A̲N̲D̲ ̲M̲S̲P̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
ADAPTOR CRATE
Fig. 2.5-1
L̲T̲U̲/̲S̲C̲A̲R̲S̲I̲I̲/̲A̲C̲C̲I̲S̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
CUT STRAP
L̲T̲U̲/̲S̲C̲A̲R̲S̲I̲I̲/̲A̲C̲C̲I̲S̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Fig. 2.3-1
L̲T̲U̲/̲C̲O̲L̲L̲O̲C̲A̲T̲E̲D̲ ̲T̲A̲R̲E̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
CUT STRAP
L̲T̲U̲/̲C̲O̲L̲L̲O̲C̲A̲T̲E̲D̲ ̲T̲A̲R̲E̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Fig. 2.4-1
L̲T̲U̲/̲R̲E̲M̲O̲T̲E̲ ̲T̲A̲R̲E̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
CUT STRAP
L̲T̲U̲/̲R̲E̲M̲O̲T̲E̲ ̲T̲A̲R̲E̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
7̲ ̲ ̲F̲R̲E̲Q̲U̲E̲N̲C̲Y̲ ̲S̲T̲A̲B̲I̲L̲I̲Z̲E̲R̲ ̲R̲A̲C̲K̲ ̲A̲S̲S̲Y̲.̲
7.1 Mount nameplate on top front.
7.2 Mount ground wires (W511-513).
7.3 Mount Supporting Slides.
7.4 Mount clip-nuts on foremost Panel Mounting Rails.
7.5 Produce ground wires (W507-510).
7.6 Mount clip-nuts for ground wires.
7.7
7.8 Mount spacers (1 thin and 1 thick) on each side of
Frequency Stabilizer.
7.9 Add s/n label on front of Stabilizers, and By-pass
Switch Panel.
7.10 Mount By-pass Switch Panel.
7.11 Mount all three Stabilizers.
7.12 Mount ground wires (W507-510)
7.13 Mount power cables (W501-506)
7.14 Mount appropriate input-and output-cables.
8̲ ̲ ̲T̲A̲R̲E̲ ̲R̲A̲C̲K̲ ̲A̲S̲S̲E̲M̲B̲L̲Y̲
8.1 Mount name plate on top front.
8.2 Mount ground wires (W614-616).
8.3 Mount Supporting Slides and Dual Modem Shelf.
8.4 Mount Power Distribution Panel and Power Inlet Box
(including W610).
8.5 Mount Mains Switch.
8.6 Mount V24 BPFJ and VF BPFJ.
8.7 Code Modem/s according to Appendix C.
8.8 Mount Modem/s.
8.9 Mount ground wires (W617-619).
8.10 Mount signal cables (W601-604).
A P P E N D I X A…01…**********************…01……01…Coding of BP-8 panels.…01…(figure A-1
to A-4)
CODING BP#1
OPTIONAL ADAPTORCRATE
Figure
A-1
CODING BP #1 AND/OR #2
L̲T̲U̲X̲-̲S̲ ̲-̲ ̲S̲T̲A̲T̲.̲M̲U̲X̲.̲1̲
I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
A-2
CODING BP # 1
R̲E̲M̲O̲T̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲L̲S̲ ̲S̲T̲A̲T̲M̲U̲X̲ ̲-̲ ̲O̲P̲T̲O̲ ̲T̲/̲R̲
I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
A-3
CODING BP # 2
R̲E̲M̲O̲T̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲L̲S̲ ̲S̲T̲A̲T̲M̲U̲X̲ ̲-̲ ̲O̲C̲R̲ ̲A̲N̲D̲ ̲L̲S̲M̲
I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
A-4
A P P E N D I X B…01…**********************…01…Coding of CTX-Crate Modules…01…(Figure
B-1 to B-13)
L̲T̲U̲X̲-̲S̲-̲T̲R̲C̲/̲P̲O̲I̲N̲T̲ ̲T̲O̲ ̲P̲O̲I̲N̲T̲
I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-1
CUT STRAP
REMOVE R51
IMPLEMENT ECO.635
L̲T̲U̲X̲-̲S̲-̲T̲R̲C̲/̲P̲O̲I̲N̲T̲ ̲T̲O̲ ̲P̲O̲I̲N̲T̲
I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-2
L̲T̲U̲X̲-̲S̲/̲O̲C̲R̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-3
CUT STRAP
L̲T̲U̲X̲-̲S̲/̲O̲C̲R̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure B-4
L̲T̲U̲X̲-̲S̲/̲P̲T̲P̲-̲P̲T̲R̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-5
CUT STRAP
REMOVE R51
EMPLEMENT ECO.635
L̲T̲U̲X̲-̲S̲/̲P̲T̲P̲-̲P̲T̲R̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-6
L̲T̲U̲X̲-̲S̲/̲V̲D̲U̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
L̲T̲U̲X̲-̲S̲/̲M̲S̲P̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-7
L̲T̲U̲X̲-̲S̲/̲V̲D̲U̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
L̲T̲U̲X̲-̲S̲/̲M̲S̲P̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-8
R̲E̲M̲O̲T̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲L̲S̲
S̲T̲A̲T̲M̲U̲X̲ ̲-̲ ̲O̲C̲R̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-9
R̲E̲M̲O̲T̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲L̲S̲
S̲T̲A̲T̲M̲U̲X̲ ̲-̲ ̲O̲C̲R̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
Figure
B-10
R̲E̲M̲O̲T̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲L̲S̲
S̲T̲A̲T̲M̲U̲X̲ ̲-̲ ̲V̲D̲U̲/̲M̲S̲P̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
(ELECTRIC)
Figure
B-11
R̲E̲M̲O̲T̲E̲ ̲T̲E̲R̲M̲I̲N̲A̲L̲S̲
S̲T̲A̲T̲M̲U̲X̲ ̲-̲ ̲V̲D̲U̲/̲M̲S̲P̲ ̲I̲N̲T̲E̲R̲F̲A̲C̲E̲
(ELECTRIC)
Figure
B-12
REMOTE TERMINALS
STAT. MUX.-MSP
INTERFACE
REMOTE TERMINALS
STAT. MUX.-VDU
INTERFACE
REMOTE TERMINALS
STAT. MUX.-VDU/MSP
INTERFACE (OPTO)
Figure B-13
A P P E N D I X C
********************
…01…Addressswitch - and jumpersettings.
A̲D̲D̲R̲E̲S̲S̲S̲W̲I̲T̲C̲H̲-̲ ̲A̲N̲D̲ ̲J̲U̲M̲P̲E̲R̲S̲E̲T̲T̲I̲N̲G̲S̲
PROCESSOR UNIT
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲C̲R̲ ̲N̲O̲.̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲S̲L̲O̲T̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲ ̲
MAP CR 8020D F - 20 42
MIA CR 8071D R - 18 42
CPU/CACHE CR 8003D F - 9, 11, 13 43
STI CR 8021D F - 18 43
TIA CR 8073D R - 14, 16 44
RAM 128K CR 8016D F - 6, 16 44
RAM 512 K CR 8016D F - 6, 16 45
CCA CR 8089D R - 2 46
MBT CR 8055D R - 46
CHANNEL UNIT
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲C̲R̲ ̲N̲O̲.̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲S̲L̲O̲T̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲
DISK CTRL. CR 8044D F - 16, 18, 20 47
DCA CR 8084D R - 13, 15, 17 47
FD CTRL. CR 8047D F - 14 48
SFA CR 8087D R - 11 NO ID.
LTU CR 8066D F - 5, 6, 7, 8 48
LIA-N CR 8082D R - 2, 3, 4, 5 50
CUCP CR 8042D F - 10 NO ID.
CCA CR 8089D R - 7 46
CIA-A/B CR 8081D R - 51
MBT CR 8055D R - 46
WATCHDOG UNIT
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲C̲R̲ ̲N̲O̲.̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲S̲L̲O̲T̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲
WDCPU (LTU) CR 8066D F - 13 48
WCA CR 8076D R - 51
CCBA CR 8091D R - 51
TDX UNIT
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲C̲R̲ ̲N̲O̲.̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲S̲L̲O̲T̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲
TDX CTRL. CR 1070S F - 1 51
BSM-X CR 1074S F - 2 52
LTUX-S CR 1060S F - 3, 11 53
DISK DRIVES
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲C̲R̲ ̲N̲O̲.̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲R̲A̲C̲K̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲
SMD DRIVE CR 8300 B 55
MMD DRIVE CR 8302 A, C 56
FD STATION CR 8308 B NO ID
MODEMS
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲C̲R̲ ̲N̲O̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲R̲A̲C̲K̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲
STATMUX (MAIN) F,G,H,I,J 57
STATMUX (REMOTE) REMOTE 58
TARE MODEM TARE 59
PERIPHERALS
I̲T̲E̲M̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲P̲A̲G̲E̲
OPTO VDU (MAIN) 60
OPTO VDU (REMOTE) 61
MSP 62
PTP/PTR 64
M̲A̲P̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲2̲0̲D̲
1 2 3 4
S1: ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ "1" =
OPEN
0 0 0 0
1 2 3 4 5 6 7 8
SR ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
+ B B - - - + +
M̲I̲A̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲7̲1̲D̲
1 2 3 4
S1 ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Rear slot 18, PU#1 1 1 1 0 "1"
=
OPEN
R̲e̲a̲r̲ ̲s̲l̲o̲t̲ ̲1̲8̲,̲ ̲P̲U̲#̲2̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲
SR 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B B B A
A) C̲P̲U̲/̲C̲A̲C̲H̲E̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲0̲3̲D̲
P̲C̲B̲ ̲R̲e̲v̲ ̲2̲
S1 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 13, PU#1 0 0 0 0
Front slot 13, PU#2 0 0 0 0
Front slot 11, PU#1 1 0 0 0
Front slot 11, PU#2 1 0 0 0
Front slot 9, PU#1 0 1 0 0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲ ̲9̲,̲ ̲P̲U̲#̲2̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ "1"
=
OPEN
Switch 4 selects No CACHE parity check (= "1")
or
CACHE parity check (= "0").
P̲C̲B̲ ̲R̲e̲v̲ ̲4̲
S1 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 13, PU#1 0 0 0 1
Front slot 13, PU#2 0 0 0 1
Front slot 11, PU#1 1 0 0 1
Front slot 11, PU#2 1 0 0 1
Front slot 9, PU#1 0 1 0 1
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲ ̲9̲,̲ ̲P̲U̲#̲2̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ "1"
=
OPEN
Switch 4 selects No CACHE parity check (= "0")
or
CACHE parity check (= "1").
B̲o̲t̲h̲
SR 1 2 3 4 5 6 7 8 9
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
PCB Rev 2 A A B B B A C A B
PCB Rev 4 - - B A B A + A A
B) S̲T̲I̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲2̲1̲D̲
S1 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 18, PU#1 1 0 0 0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲8̲,̲ ̲P̲U̲#̲2̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ "1"
=
OPEN
S2 1 2 3 4 5
6
7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲Front slot 18, PU#1 0 1
0
0
1
1
0
0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲8̲,̲ ̲P̲U̲#̲2̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲
̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲
SR 1 2 3 4 7 8 11
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B B B B A B B
SR 5, 6, 9, 10: N.A.
T̲I̲A̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲7̲3̲D̲
S1 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Rear slot 16, PU#1 1 0 0 0
Rear slot 14, PU#1 0 0 0 0
Rear slot 16, PU#2 1 0 0 0
R̲e̲a̲r̲ ̲s̲l̲o̲t̲ ̲1̲4̲,̲ ̲P̲U̲#̲2̲ ̲ ̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ "1" =
OPEN
SR 1 2 3 4 5 6 7 8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
A A B B B A B A
R̲A̲M̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲1̲6̲D̲ (128K)
S1 1 2 3 4 5
6
7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲Front slot 16, PU#1 1 1 1
1
0
0
0
0
Front slot 16, PU#2 1 1 1 1 0
0
0
0
Front slot 6, PU#1 1 1 1 1 0
0
0
0
Front slot 6, PU#2 1 1 1 1 0
0
0
0
Front slot 17, PU#1 1 1 1 1 0
0
0
0
Front slot 17, PU#2 1 1 1 1 0
0
0
0
Front slot 15, PU#1 1 1 1 1 0
0
0
0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲5̲,̲ ̲P̲U̲#̲2̲ ̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲
̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲
S2 1 2 3 4 5
6
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
Front slot 16, PU#1 X X 0 0 0
X
Front slot 16, PU#2 X X 0 0 0
X
Front slot 6, PU#1 X X 0 0 1
X
Front slot 6, PU#2 X X 0 0 1
X
Front slot 17, PU#1 X X 0 1 0
X
Front slot 17, PU#2 X X 0 1 0
X
"1"=OPEN
Front slot 15, PU#1 X X 0 1 1
X
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲5̲,̲ ̲P̲U̲#̲2̲ ̲ ̲ ̲ ̲ ̲X̲ ̲ ̲ ̲ ̲X̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲
̲ ̲X̲ ̲ ̲ X="don't
care"
SR 1 2 3 4 5 6 7 8 11 12 13 14 15 16
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
A A A B A A B A B B B
B
B
B
SR 9, 10: N.A.
RAM CR8016M (512K)
S1 1 2 3 4 5 6 7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲Front slot 16, PU#1 1 1 1
1
0
0
0
0
Front slot 16, PU#2 1 1 1 1 0 0 0
0
Front slot 15, PU#1 1 1 1 1 0 0 0
0
Front slot 15, PU#2 1 1 1 1 0 0 0
0
Front slot 7, PU#1 1 1 1 1 0 0 0
0
Front slot 7, PU#2 1 1 1 1 0 0 0
0
Front slot 6, PU#1 1 1 1 1 0 0 0
0
Front slot 6, PU#2 1 1 1 1 0 0 0
0
S2 1 2 3 4 5
6
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
Front slot 16, PU#1 X X 0 0 0
X
Front slot 16, PU#2 X X 0 0 0
X
Front slot 15, PU#1 X X 1 0 0
X
Front slot 15, PU#2 X X 1 0 0
X
Front slot 7, PU#1 X X 0 0 0
X
Front slot 7, PU#2 X X 0 0 0
X
Front slot 6, PU#1 X X 1 0 0
X
Front slot 6, PU#2 X X 1 0 0
X
SR 2 3 4 5 6 8 9 10 11 12
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲
B B B - - B B B -
-
13 14 15 16 17 18 19 21
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
A A A A A A A B
SR 1 and 7 N/A
SR 20 and 22 to 44 RAM CHIP DEPENDEND
C̲C̲A̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲8̲9̲D̲ (Baseline 3)
S1 1 2 3 4 5
6
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
Rear slot 2, PU#1 1 0 0 0 0
X
"1"=OPEN
Rear slot 2, PU#2 0 1 0 0 0
X
R̲e̲a̲r̲ ̲s̲l̲o̲t̲ ̲7̲,̲ ̲C̲U̲ ̲ ̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲
̲ ̲X̲ ̲ X="don't
care"
SR 1 2 3 4 5
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Rear Crate PU A B B A A
Rear Crate CU A B B A A
M̲B̲T̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲5̲5̲D̲
SR 1 2
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Rear Crate PU B B
Rear Crate CU A A
D̲I̲S̲K̲ ̲C̲T̲R̲L̲.̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲4̲4̲D̲
S1 1 2 3 4 5
6
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
Front slot 20, CU 0 0 0 0 1
0
Front slot 18, CU 0 0 1 0 1
0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲6̲,̲ ̲C̲U̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲
̲ ̲0̲ ̲ "1"=OPEN
S2 1 2 3 4 5
6
7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 20, CU 1 1 0 0 0
1
0
0
Front slot 18, CU 1 0 1 0 0
1
0
0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲6̲,̲ ̲C̲U̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲ ̲
̲ ̲1̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲0̲ ̲
SR 1 2 3 4 5 6 7 8 9 10 11 12
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
A + - + - + - + -
+
-
+
SR 13 14 15 16 17 18 19 20 21 22 23
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
- + - + + - B B + + +
D̲C̲A̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲8̲4̲D̲
SR ̲ ̲1̲ ̲ ̲
-
F̲D̲ ̲C̲T̲R̲L̲.̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲4̲7̲D̲
S1 1 2 3 4 5
6
7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 14, CU 1 0 0 0 0
0
0
0
"1"
=
OPEN
SR 1 2 3 4 5 6 7 8 9 10 11 12 13 14
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B B A A B B B B B C A B B B
L̲T̲U̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲6̲6̲D̲ (INCL. WPU)
1 2 3 4 5 6 7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲
Front slot 5, CU 1 1 1 0 0 0 0
0
Front slot 6, CU 0 0 0 1 0 0 0
0
Front slot 7, CU 1 1 0 1 0 0 0
0
Front slot 8, CU 1 0 1 1 0 0 0
0
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 9, CU 0 1 1 1 0 0
0
0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲3̲,̲ ̲W̲D̲P̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲
̲0̲ ̲
X = "don't care
"1" = OPEN
Switch (L) Switch
(H)
1 2 3 4 1 2
3
4
5
6
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 5, CU X X X 0 0 0
0
0
0
0
Front slot 6, CU X X X 0 1 0
0
0
0
0
Front slot 7, CU X X X 0 0 1
0
0
0
0
Front slot 8, CU X X X 0 1 1
0
0
0
0
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 9, CU X X X 0 0
0
1
0
0
0
F̲r̲o̲n̲t̲ ̲s̲l̲o̲t̲ ̲1̲3̲,̲ ̲W̲P̲U̲ ̲X̲ ̲ ̲ ̲X̲ ̲ ̲ ̲X̲ ̲ ̲ ̲0̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲
̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲
B̲A̲S̲E̲L̲I̲N̲E̲ ̲1̲-̲2̲
SR 1 2 3 4 5 6 7 8 9 10 11 12 13 14
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B A A A A A - B A - B
B
B
D
SR 15 16 17 18 19 20 21 22 23 24 25 26 27
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲
A B A A A B B A * A B A -
* 23A to 22B.
B̲A̲S̲E̲L̲I̲N̲E̲ ̲3̲
SR 1 2 3 4 5 6 7 8 9 10 11
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲
B A A A A A A B A C B
12 13 14 15 16 17 18 19 20 21
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B B D A B A A A B B
22 23 24 25 26 27 28 29
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
A C A B C - A A
A̲P̲P̲L̲I̲C̲A̲T̲I̲O̲N̲ ̲D̲E̲P̲E̲N̲D̲E̲N̲D̲ ̲S̲T̲R̲A̲P̲S̲
Covering baseline 1-3.
APPLICATION SR 2 3 5 6 21
SCARS II/ACCIS A A B A B
COLOC. TARE A B A B B
REMOTE TARE A A A A B
WATCHDOG *) A A A A A
*) Only BASELINE 3 LTU's (PCB rev. 3) can be
used, and the following modifications must
be made:
Strap UJ21 pin 5 to UG21 pin 14 must be substituted
by strap UJ21 pin 5 to UG21 pin 10. Bootprom
1921-03 (2716) must be changed to XXXX-XX
(2732).
L̲I̲A̲-̲N̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲2̲2̲D̲
V24 CONNECTIONS FOR M + D TEST.
Strap Area CU Rear Slot 2, 3 CU
Rear Slot 4, 5
C̲I̲R̲C̲ ̲ ̲ ̲ ̲ ̲D̲2̲5̲P̲ ̲ ̲ ̲ ̲ ̲ ̲A̲ ̲-̲ ̲B̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲S̲A̲1̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲S̲A̲1̲,̲ ̲S̲A̲3̲ ̲ ̲ ̲ ̲
102 7 16 - 13 USED USED
103 2 2 - 3 USED USED
104 3 1 - 5 USED USED
105 4 5 - 7 USED USED
106 5 6 - 9 USED USED
107 6 12 - 11 USED USED
108 20 3 - 14 USED USED
109 8 7 - 15 USED USED
111 23 14 - 19
113/114 15 13 - 4 CUT USED
115 17 9 - 8 USED USED
116 24 11 - 21 CUT
117 25 8 - 24
125 22 10 - 17
113/114 24 13 - 21 STRAP
SR ̲1̲ ̲ ̲ ̲2̲ ̲ ̲ ̲3̲ ̲ ̲ ̲4̲
+ + + +
L̲I̲A̲-̲N̲ ̲ ̲C̲R̲8̲0̲2̲2̲M̲
SCARSII/ACCIS X.25 (LAP) APPLICATION
CU crate rear slot 2,3
CIRC. J1 STRAP AREA SA1 SA1 - SA2 INTERCONNECTIONS
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲D̲2̲5̲P̲ ̲ ̲ ̲A̲ ̲-̲ ̲B̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
102 7 16 - 13 USED
103 2 2 - 3 CUT SA1B3 - SA2A2 STRAP
104 3 1 - 5 USED
105 4 5 - 7 CUT SA1B7 - SA2A5 STRAP
106 5 6 - 9 CUT SA1B9 - SA2A6 STRAP
107 6 12 - 11 CUT SA1B11 - SA2A12 STRAP
108 20 3 - 14 CUT SA1B14 - SA2A3 STRAP
109 8 7 - 15 CUT
111 23 14 - 19
113/114 15 13 - 4 CUT SA1B4 - SA2A13 STRAP
115 17 9 - 8 USED
116 24 11 - 21
117 25 8 - 24
125 22 10 - 17
113/114 24 13 - 21 REMOVE
109 6 7 - 11 STRAP
a) LTU strap SR5-B gives TxC on CIRC. 113
L̲I̲A̲-̲N̲ ̲ ̲C̲R̲8̲0̲2̲2̲
COLOCATED TARE APPLICATION CU Rear Slot 4,(5)
CIRC. J1 STRAP AREA SA1 SA2 - SA1 INTERCONNECTIONS
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲D̲2̲5̲P̲ ̲ ̲ ̲A̲ ̲-̲ ̲B̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
102 7 16 - 13 USED
103 2 2 - 3 USED
104 3 1 - 5 CUT SA2A1 - SA1B5 STRAP
105 4 5 - 7 USED
106 5 6 - 9 USED
107 6 12 - 11 USED
108 20 3 - 14 USED
109 8 7 - 15 CUT SA2A7 - SA1B15 STRAP
111 23 14 - 19
113/114 15 13 - 4 USED SA1B4 - SA1B8 STRAP
115 17 9 - 8 CUT SA2A9 - SA1B8 STRAP
116 24 11 - 21
117 25 8 - 24
1̲2̲5̲ 22 10 - 17
CIRC. J3 STRAP AREA SA3 SA4 - SA3 INTERCONNECTIONS
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲D̲2̲5̲P̲ ̲ ̲ ̲A̲ ̲-̲ ̲B̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
102 7 16 - 13 USED
103 2 2 - 3 USED
104 3 1 - 5 CUT SA4A1 - SA3B5 STRAP
105 4 5 - 7 USED
106 5 6 - 9 USED
107 6 12 - 11 USED
108 20 3 - 14 USED
109 8 7 - 15 CUT SA4A7 - SA3B15 STRAP
111 23 14 - 19
113/114 15 13 - 4 USED SA3B4 - SA3B8 STRAP
115 17 9 - 8 CUT SA4A9 - SA3B8 STRAP
116 24 11 - 21
117 25 8 - 24
125 22 10 - 17
L̲I̲A̲-̲N̲ ̲ ̲C̲R̲8̲0̲2̲2̲
REMOTE TARE APPLICATION CU Rear Slot 4,(5)
CIRC. J1 STRAP AREA SA1 SA2 - SA1 INTERCONNECTIONS
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲D̲2̲5̲P̲ ̲ ̲ ̲A̲ ̲-̲ ̲B̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
102 7 16 - 13 USED
103 2 2 - 3 USED
104 3 1 - 5 CUT SA2A1 - SA1B5 STRAP
105 4 5 - 7 UESD
106 5 6 - 9 USED
107 6 12 - 11 USED
108 20 3 - 14 USED
109 8 7 - 15 CUT SA2A7 - SA1B15 STRAPT
111 23 14 - 19
113/114 15 13 - 4 USED
115 17 9 - 8 CUT SA2A9 - SA1B8 STRAP
116 24 11 - 21
117 25 8 - 24
125 22 10 - 17
CIRC. J3 STRAP AREA SA3 SA4 - SA3 INTERCONNECTIONS
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲D̲2̲5̲P̲ ̲ ̲ ̲A̲ ̲-̲ ̲B̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
102 7 16 - 13 USED
103 2 2 - 3 USED
104 3 1 - 5 CUT SA4A1 - SA3B5 STRAP
105 4 5 - 7 USED
106 5 6 - 9 USED
107 6 12 - 11 USED
108 20 3 - 14 USED
109 8 7 - 15 CUT SA4A7 - SA3B15 STRAP
111 23 14 - 19
113/114 15 13 - 4 USED
115 17 9 - 8 CUT SA4A9 - SA3B8 STRAP
116 24 11 - 21
117 25 8 - 24
125 22 10 - 17
C̲I̲A̲-̲A̲/̲B̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲8̲1̲D̲
S1 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Rear slot A, CU 1 0 0 0
R̲e̲a̲r̲ ̲s̲l̲o̲t̲ ̲B̲,̲ ̲C̲U̲ ̲ ̲1̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ ̲ ̲ ̲0̲ "1" = OPEN
SR ̲1̲ ̲
A
W̲C̲A̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲7̲6̲D̲
SR ̲1̲ ̲ ̲ ̲2̲ ̲
- B
C̲C̲B̲A̲ ̲ ̲ ̲C̲R̲ ̲8̲0̲9̲1̲D̲
SR ̲1̲ ̲
A
T̲D̲X̲ ̲C̲T̲R̲L̲.̲ ̲ ̲ ̲C̲R̲ ̲1̲0̲7̲0̲S̲
UF21 1 2 3 4
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
TBD
SR 2 3 4 5 6 7 8 9 10 11 12
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲
A B B C B B C B B A
A
13 14 15 16 17 18 19
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B B A A B B B
B̲S̲M̲-̲X̲ ̲ ̲ ̲C̲R̲ ̲1̲0̲7̲4̲S̲
S3 1 2 3 4
5
6
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 2, TU#1 1 0 0 0
1
X
Front slot 2, TU#2 0 1 0 0
1
X
Front slot 2, TU#3 1 1 0 0
1
X
Front slot 2, TU#4 0 0 1 0
1
X
Front slot 2, TU#5 1 0 1 0
1
X
Front slot 2, TU#6 0 1 1 0
1
X
Front slot 2, TU#7 1 1 1 0
1
X
Front slot 2, TU#8 0 0 0 1
1
X
Front slot 2, TU#9 1 0 0 1
1
X
Front slot 2, TU#A 0 1 0 1
1
X
Front slot 2, TU#B 1 1 0 1
1
X
Front slot 2, TU#C 0 0 1 1
1
X
Front slot 2, TU#D 1 0 1 1
1
X
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 2, TU#E 0 1 1 1
1
X
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 2, TU#F 1 1 1 1
1
X
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲
X = "don't care"
"1" = OPEN
SR 1 2 3 4 5 6 7 8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B A B B B A B B
L̲T̲U̲X̲-̲S̲ ̲ ̲ ̲C̲R̲ ̲1̲0̲6̲0̲S̲
S1 1 2 3 4
5
6
7
8
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
Front slot 3, TU#1 1 0 0 0
1
0
0
0
Front slot 3, TU#2 0 1 0 0
1
0
0
0
Front slot 3, TU#3 1 1 0 0
1
0
0
0
Front slot 3, TU#4 0 0 1 0
1
0
0
0
Front slot 3, TU#5 1 0 1 0
1
0
0
0
Front slot 3, TU#6 0 1 1 0
1
0
0
0
Front slot 3, TU#7 1 1 1 0
1
0
0
0
Front slot 3, TU#8 0 0 0 1
1
0
0
0
Front slot 3, TU#9 1 0 0 1
1
0
0
0
Front slot 3, TU#A 0 1 0 1
1
0
0
0
Front slot 3, TU#B 1 1 0 1
1
0
0
0
Front slot 3, TU#C 0 0 1 1
1
0
0
0
Front slot 3, TU#D 1 0 1 1
1
0
0
0
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 3, TU#E 0 1 1 1
1
0
0
0
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 3, TU#F 1 1 1 1
1
0
0
0
Front slot 11, TU#1 1 0 0 0
0
1
0
0
Front slot 11, TU#2 0 1 0 0
0
1
0
0
Front slot 11, TU#3 1 1 0 0
0
1
0
0
Front slot 11, TU#4 0 0 1 0
0
1
0
0
Front slot 11, TU#5 1 0 1 0
0
1
0
0
Front slot 11, TU#6 0 1 1 0
0
1
0
0
Front slot 11, TU#7 1 1 1 0
0
1
0
0
Front slot 11, TU#8 0 0 0 1
0
1
0
0
Front slot 11, TU#9 1 0 0 1
0
1
0
0
Front slot 11, TU#A 0 1 0 1
0
1
0
0
Front slot 11, TU#B 1 1 0 1
0
1
0
0
Front slot 11, TU#C 0 0 1 1
0
1
0
0
Front slot 11, TU#D 1 0 1 1
0
1
0
0
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 11, TU#E 0 1 1 1
0
1
0
0
O̲p̲t̲i̲o̲n̲a̲l̲ Front slot 11, TU#F 1 1 1 1
0
1
0
0
S2 1 2 3 4 Baudrate Comment
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲
0 1 1 1 50
0 0 1 1 75 BAUDOT
0 1 0 1 110 5 Bit
0 0 0 1 150 no parity
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲
0 1 1 0 300 ASCII
0 0 1 0 600 7 Bit
0 1 0 0 1200
0 0 0 0 2400 even
parity
"1" = OPEN
LTUX-S Continued
24K MEM BASIC TYPE P/N. 4.04141-12
SR 1 2 3 4 5 6 7 8 9 10 11 12 13
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
B A A B A B A B B A
A
A
A
14 15 16 17 18 19 20 21 22 23 24 25 26
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲ ̲
A A A A B B B B A B
A
B
B
S̲M̲D̲ ̲D̲R̲I̲V̲E̲ ̲ ̲ ̲C̲R̲ ̲8̲3̲0̲0̲
L̲T̲V̲ ̲C̲A̲R̲D̲ ̲ ̲ ̲L̲O̲C̲:̲ ̲B̲0̲8̲
SECTOR SWITCHES:
0̲ ̲ ̲1̲ ̲ ̲2̲ ̲ ̲3̲ ̲ ̲4̲ ̲ ̲5̲ 6̲ ̲ ̲7̲ ̲ ̲8̲ ̲ ̲9̲ ̲ ̲1̲0̲ ̲ ̲1̲1̲
1 0 1 1 1 0 1 0 0 1 1 1
"1" = OPEN
K̲F̲V̲ ̲C̲A̲R̲D̲ ̲ ̲ ̲L̲O̲C̲:̲ ̲A̲0̲4̲
NORMAL/DISBL: N̲O̲R̲M̲A̲L̲
S̲G̲V̲ ̲C̲A̲R̲D̲ ̲ ̲ ̲L̲O̲G̲:̲ ̲A̲1̲0̲
REMOTE/LOCAL: L̲O̲C̲A̲L̲
M̲M̲D̲ ̲D̲R̲I̲V̲E̲ ̲ ̲ ̲C̲R̲ ̲8̲3̲0̲2̲
-̲F̲C̲X̲ ̲C̲A̲R̲D̲ LOC: A2-B02/C02
1̲ ̲ ̲2̲ ̲ ̲3̲ ̲ ̲4̲ 1̲ ̲ ̲2̲ ̲ ̲3̲ ̲ ̲4̲ ̲ ̲5̲ ̲ ̲6̲ 1̲ ̲ ̲2̲
̲ ̲3̲ ̲ ̲4̲
̲ ̲5̲ ̲ ̲6̲
0 0 0 0 1 0 1 1 1 0 1 0
0 1
1 1
"1"
=
OPEN
LOCAL/REMOTE: L̲O̲C̲A̲L̲
WRITE PROTECT: N̲O̲R̲M̲
-̲F̲A̲X̲ ̲C̲A̲R̲D̲ LOC: A2 - A04
JUMPER INDEX AND SECTOR: C̲O̲M̲-̲A̲
WHERE APPLICABLE.
S̲T̲A̲T̲M̲U̲X̲ ̲(̲M̲A̲I̲N̲ ̲S̲I̲T̲E̲)̲
BASIC BOARD
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 0 0 1 1 1 0 0
S2 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 0 1 1 1 1 1 1
S3 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 0 0 1 1 0 0
S4 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 0 0 1 1 0 0
UPPER BOARD
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 0 0 1 1 0 0
S2 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 0 0 1 1 0 0
"1" =
OPEN
S̲T̲A̲T̲M̲U̲X̲ ̲(̲R̲E̲M̲O̲T̲E̲ ̲S̲I̲T̲E̲)̲
BASIC BOARD
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 0 1 1 1 1 1
S2 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 0 1 1 1 1 1 1
S3 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 1 1 1 1 1 1
S4 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 1 1 1 1 1 1
UPPER BOARD
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 1 1 1 1 1 1
S2 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 1 1 1 1 1 1
"1" =
OPEN
T̲A̲R̲E̲ ̲M̲O̲D̲E̲M̲
BASIC MODULE
W 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲
A A A A + +
SR a̲ ̲ ̲ ̲b̲ ̲ ̲ ̲c̲ ̲ ̲ ̲d̲ ̲ ̲ ̲e̲ ̲ ̲ ̲f̲ ̲ ̲ ̲g̲ ̲ ̲ ̲h̲ ̲ ̲ ̲i̲ ̲ ̲ ̲j̲ ̲ ̲ ̲k̲ ̲ ̲ ̲m̲
̲ ̲ ̲n̲
- - - + - + - - - + - +
-
SW A 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲
1 1 0 1 0 0 1
SW B 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲ ̲ ̲ ̲ ̲8̲
1 1 0 0 0 0 0 1
SW C 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲
1 0 1 0 "1" =
OFF
UPPER MODULE
SW A 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲
1 1 1 1 1 1 1
SW B 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲
1 1 0 1 0 1 1
SYNC.ADAPTOR
W 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲
A B A
SR a̲ ̲ ̲ ̲ ̲b̲ ̲ ̲ ̲ ̲c̲ ̲ ̲ ̲ ̲d̲
- - - -
NOTE: During FAT SR d must be implemented (+)
remove before shipping.
V̲D̲U̲ ̲O̲P̲T̲O̲ ̲T̲/̲R̲ ̲(̲O̲M̲1̲)̲
M̲A̲I̲N̲ ̲S̲I̲T̲E̲
V̲D̲U̲ ̲O̲P̲T̲O̲ ̲T̲/̲R̲ ̲(̲O̲M̲ ̲1̲)̲
R̲E̲M̲O̲T̲E̲ ̲S̲I̲T̲E̲
M̲S̲P̲ ̲O̲P̲T̲O̲ ̲T̲/̲R̲ ̲(̲O̲M̲ ̲3̲)̲
M̲S̲P̲ ̲I̲N̲T̲E̲R̲N̲A̲L̲ ̲S̲T̲R̲A̲P̲S̲E̲T̲T̲I̲N̲G̲
A̲ ̲1̲0̲:̲ Signal Interface Card.
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲
1 0 0 0 0 0 0
S2 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ ̲ ̲ ̲ ̲5̲ ̲ ̲ ̲ ̲6̲ ̲ ̲ ̲ ̲7̲
1 1 1 1 1 0 1 "1" =
OPEN
A̲ ̲2̲:̲ CPU Card
BAUD RATE:
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲ S1 1̲ ̲ ̲ ̲2̲ ̲ ̲ ̲3̲ ̲ ̲ ̲4̲ ̲ ̲ ̲
̲B̲d̲ ̲ ̲
0 1 0 1 1 0 1 0
110
0 1 1 0
150
"1" = ON 1 1 1 0
300
0 0 0 1
600
1 0 0 1 1200
0 1 0 1 2400
A̲ ̲7̲: Printer Interface Card
S1 1̲ ̲ ̲ ̲ ̲2̲ ̲ ̲ ̲ ̲3̲ ̲ ̲ ̲ ̲4̲
0 1 1 0 "1" = ON
