|
DataMuseum.dkPresents historical artifacts from the history of: CP/M |
This is an automatic "excavation" of a thematic subset of
See our Wiki for more about CP/M Excavated with: AutoArchaeologist - Free & Open Source Software. |
top - metrics - download
Length: 89088 (0x15c00)
Types: RcTekst
Names: »99109864.WP«
└─⟦dedaa6eab⟧ Bits:30005866/disk1.imd Dokumenter i RcTekst format (RCSL 99-1-*)
└─⟦this⟧ »99109864.WP«
╱04002d4e0a0006000000000301413100000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
┆06┆i↲
↲
┆a1┆┆b0┆TABLE OF CONTENTS┆05┆PAGE↲
↲
1. INTRODUCTION ............................................. 1 ↲
↲
2. GENERAL DESCRIPTION OF CPU610X ........................... 2↲
↲
3. BLOCK DIAGRAM ............................................ 3↲
↲
4. FUNCTIONAL DESCRIPTION ................................... 4↲
4.1 On board CPU ......................................... 4↲
4.1.1 80286 CPU ...................................... 4↲
4.1.2 Optional 80287 Numeric processor ............... 5↲
4.2 I/O Interface ........................................ 5↲
4.2.1 I/O adressing on board ......................... 5↲
4.2.2 Seriees interface .............................. 7↲
4.2.3 Parallel interface ............................. 8↲
4.3 Clock Generator ...................................... 11↲
4.4 Interrupt operation .................................. 11↲
4.4.1 Interrupt Source ............................... 11↲
4.4.2 Interrupt Generator ............................ 14↲
4.5 Software Reset and Power commands .................... 15↲
4.5.1 Software Reset ................................. 15↲
4.5.2 Power Down Operation ........................... 15↲
4.6 On board clock ....................................... 16↲
4.7 Memory addressing .................................... 17↲
4.7.1 On board EPROM ................................. 17↲
4.8 Bus Interface ........................................ 18↲
4.8.1 MULTIBUS ....................................... 18↲
4.8.2 iLBX bus ....................................... 19↲
4.8.3 iSBX bus ....................................... 19↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆06┆ii↲
↲
┆a1┆┆b0┆TABLE OF CONTENTS (continued)┆05┆PAGE↲
↲
5. TECHNICAL DESCRIPTION .................................... 20↲
5.1 Logic Diagrams with Signal Description ............... 20↲
5.2 PAL and PROM Descriptions ............................ 66↲
5.3 Timing Diagrams ...................................... 84↲
5.3.1 First ROM access on CPU610B .................... 85↲
5.3.2 8274 cycle on CPU610A .......................... 86↲
╞ 5.3.3 RTC cycle CPU610A .............................. 87↲
╞ 5.3.4 Multibus cycle on CPU610B to MEM691 ............ 88↲
╞ 5.3.5 iLBXbus cycle CPU610B to MEM691 ................ 89↲
5.4 Plugs ................................................ 90↲
╞ 5.4.1 P1 Multibus Connector .......................... 90↲
╞ 5.4.2 P2 extended Multibus Connector ↲
(iLBXbus connector) ............................ 91↲
╞ 5.4.3 J1 Console Interface Connector ................. 92↲
╞ 5.4.4 J2 RS422A Multidrop Interface Connector ........ 93↲
╞ 5.4.5 J3 Parallel Printer Interface Connector ........ 94↲
╞ 5.4.6 J4 LED603, BBC601 and Key Interrupt Connector .. 95↲
╞ 5.4.7 J5 iSBXbus Interface Connector ................. 96↲
5.5 Jumpers .............................................. 97↲
5.6 Environmental Specification .......................... 98↲
5.7 Physical Specifications .............................. 99↲
5.8 Power Specifications ................................. 99↲
↲
↲
┆a1┆┆b0┆APPENDIX↲
↲
A. REFERENCES ............................................... 101↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆14┆┆b3┆ ┆0b┆↲
┆a1┆┆b0┆┆b0┆┆a1┆┆b0┆┆a1┆1. INTRODUCTION.↲
↲
┆84┆This technical manual describes the CPU610X (CPU610A ↓
┆19┆┆89┆┄┄6MHz and CPU610B 8MHz).↲
┆84┆↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆2. GENERAL DESCRIPTION OF CPU610X.↲
↲
┆84┆┆84┆The CPU610X contains:↲
↲
1. INTEL's i APX 80286 Microprocessor.↲
↲
2. MULTIBUS interface.↲
↲
3. ┆84┆iLBX bus interface, the CPU610X acts as a primary ↓
┆19┆┆8c┆┄┄master.↲
↲
4. One iSBX bus without DMA channel support.↲
↲
5. Consol interface. (V24/RS232C).↲
↲
6. Multidrop interface. (RS422A).↲
↲
7. ┆84┆Parallel printer interface. (Centronics and RC750 ↓
┆19┆┆8c┆┄┄Partner compatibel).↲
↲
8. ┆84┆Up to 64K bytes (2*32K bytes) EPROM in two standard ↓
┆19┆┆8c┆┄┄JEDEC sockets. 128 bytes (256*4 bit) bipolar PROM.↲
↲
9. ┆84┆A real time clock shows the time of day, day of month ↓
┆19┆┆8c┆┄┄and the day of the year.↲
↲
10. ┆84┆As an option the CPU610X can include a numeric ↓
┆19┆┆8c┆┄┄processor 80287 from INTEL.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆b0┆┆b0┆┆a1┆3. BLOCK DIAGRAM.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆b0┆┆a1┆4. FUNCTIONAL DESCRIPTION.↲
↲
┆a1┆┆b0┆┆f0┆┆e1┆ ┆84┆This chapter describes the use of the elements on the ↓
┆19┆┆89┆┆81┆┄CPU board.↲
↲
↲
┆b0┆┆a1┆4.1 On board CPU.↲
↲
┆b0┆┆a1┆┆f0┆┆e1┆ ┆84┆This part describes the processors on the CPU board. The ↓
┆19┆┆89┆┆81┆┄CPU board use INTEL's 80286 as the central processor. As ↓
┆19┆┆89┆┆81┆┄an option the CPU board includes interface to the 80287 ↓
┆19┆┆89┆┆81┆┄numeric processor. (See litt 1 for further details of ↓
┆19┆┆89┆┆81┆┄the processors).↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
↲
┆a1┆┆b0┆4.1.1 80286 CPU.↲
↲
┆84┆The INTEL's 80286-6 (6 MHz for CPU610A) or 80286 (8 Hz ↓
┆19┆┆89┆┄┄for CPU610B) is the central processor on the CPU board. ↓
┆19┆┆89┆┄┄The microprocessor work in to different modes:↲
↲
1. The real address mode.↲
↲
2. The protected virtual address mode. (PVAM)↲
↲
┆84┆In mode nr 1 the processor addresses up to 1 Mbytes. In ↓
┆19┆┆89┆┄┄mode nr 2 it addr┆84┆ess up 16 Mbytes.↲
↲
┆84┆The processor makes use of an on-chip memory mangement ↓
┆19┆┆89┆┄┄in the protected virtual address mode↲
↲
┆84┆The CPU board begins in the real address mode. When the ↓
┆19┆┆89┆┄┄80286 makes a word Out instrution on I/O address 00CA to ↓
┆19┆┆89┆┄┄the first parallel port, it switches to protected mode. ↓
┆19┆┆89┆┄┄Then it is impossible to switch back to real address ↓
┆19┆┆89┆┄┄mode.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆4.1.2 Optional 80287 Numeric processor.↲
↲
┆84┆The CPU board can be expanded with a numeric processor ↓
┆19┆┆89┆┄┄INTEL's 80287 (8 MHz) or 80287-3 (5 MHz). The processor ↓
┆19┆┆89┆┄┄is used to floating point operation and other difficult ↓
┆19┆┆89┆┄┄numeric operations.↲
↲
┆84┆All interface to the numeric processor is on the CPU ↓
┆19┆┆89┆┄┄board.↲
↲
↲
┆f0┆┆a1┆┆b0┆┆a1┆┆b0┆┆a1┆4.2 I/O Interface.↲
┆b0┆┆a1┆↲
┆b0┆┆a1┆┆f0┆┆e1┆ ┆84┆The next part of chapter four describes the use of the ↓
┆19┆┆89┆┆81┆┄iAPX286 I/O address space.↲
↲
↲
┆b0┆┆a1┆4.2.1 I/O addressing on board.↲
┆b0┆┆a1┆↲
┆b0┆┆a1┆Device Data size I/O address ↲
↲
PAL012. (Interrupt out). Byte : Reset 0082↲
PAL012. (Interrupt out). Byte : Set 0086↲
TBP24S10. (Bipolar PROM). 4 bit 0086↲
RTC. (MM158167A/RTC58321) Byte/4 bit 008A↲
8259A-2 PIC. (Slave2). Byte: Status. 0094┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Slave2). Byte: MASK. 0096┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 2) Byte: Port A Out. 0098┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 2) Byte: Port B In. 009A↲
8255A-5 PPI. (Parallel 2) Byte: Port C Out. 009C┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 2) Byte: Control. 009E┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
iSBX bus. Byte/word 00A0-00BF┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Master). Byte: Status. 00C0┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Master). Byte: MASK. 00C2┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Slave1). Byte: Status. 00C4┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Slave1). Byte: MASK. 00C6┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆Device Data size I/O address ↲
↲
8255A-5 PPI. (Parallel 1) Byte: Port A Out. 00C8┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 1) Byte: Port B In. 00CA↲
word: WR PVAM 00CA↲
8255A-5 PPI. (Parallel 1) Byte: Port C Out. 00CC┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 1) Byte: Control. 00CE┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Counter 0 00D0┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Counter 1 00D2┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Counter 2 00D4┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Control. 00D6┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH A. Byte: Data. 00D8┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH B. Byte: Data. 00DA┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH A. Byte: Control. 00DC┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH B. Byte: Control. 00DE┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
80287 Numric Processor. Word: RD status.↲
WR Opcode. 00F8↲
80287 Numric Processor. Word: Data. 00FA┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
80287 Numric Processor. Word: Address. 00FC┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
↲
┆b0┆ -------------------------------------------------------↲
↲
Fig 4.2.1 ┆84┆I/O addresses on the CPU board.↲
↲
┆b0┆┆a1┆Target Data size I/O address ↲
↲
MULIBUS byte/word 0000-007F↲
-"- -"- 0100-FFFF↲
↲
┆b0┆ -------------------------------------------------------↲
↲
Fig 4.2.2 ┆84┆I/O addresses from i APX 80286 to the ↓
┆19┆┆93┆┄┄MULTIBUS.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆Target Chip select Data size I/O address ↲
↲
iSBX bus /MCS0 byte 00A0-00AF↲
-"- /MCS1 byte 00B0-00BF↲
iSBX bus /MCS0 word 00A0-00A8↲
-"- /MCS1 word 00A0-00AF↲
↲
┆b0┆ -------------------------------------------------------↲
↲
Fig 4.2.3 ┆84┆I/O addresses from i APX 80286 to the iSBX ↓
┆19┆┆93┆┄┄bus.↲
↲
↲
┆b0┆┆a1┆4.2.2 Seriees ┆a1┆┆b0┆interface.↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
┆84┆The CPU board has two seriees channels A and B. Channel A ↓
┆19┆┆89┆┄┄makes the connection to the multidrop RS422A line. ↓
┆19┆┆89┆┄┄Channel B takes care of the consol with RS232C ↓
┆19┆┆89┆┄┄interface.↲
┆84┆The INTEL's 8274 Multi-protocol Serial Controller (MPSC) ↓
┆19┆┆89┆┄┄takes care of most of the seriees communication. Two ↓
┆19┆┆89┆┄┄extra signals in channel B /DSRB (Data Set Ready) and ↓
┆19┆┆89┆┄┄/CIB (Calling Indicator) interface to the parallel port ↓
┆19┆┆89┆┄┄1.↲
↲
┆84┆The used signals in channel A are :↲
↲
┆b0┆ ┆84┆ ┆b0┆┆a1┆Signal Meaning ↲
↲
TXDA Transmitted Data↲
RXDA Received Data↲
/RTSA Request To Send↲
/CTSA Ready For Sending↲
/CDA Carrier On↲
-------------------------------↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆The used signals in channal B are :↲
↲
┆b0┆ ┆84┆ ┆b0┆┆a1┆Signal Meaning ↲
↲
TXDB Transmitted Data↲
RXDB Received Data↲
/RTSB Request To Send↲
/CTSB Ready For Sending↲
/DSRB Data Set Ready↲
/CDB Carrier On↲
/CIB Calling Indicator↲
-------------------------------↲
↲
↲
┆b0┆┆a1┆4.2.3 Parallel interface.↲
↲
┆84┆There are two parallel ports on the board. The INTEL's ↓
┆19┆┆89┆┄┄parallel port 8255A-5 is used in both cases. The port A ↓
┆19┆┆89┆┄┄and C are output ports and B is an input port.↲
┆84┆The first parallel port connect a printer to the CPU ↓
┆19┆┆89┆┄┄board. The printer interface must be a RC750 ("PARTNER") ↓
┆19┆┆89┆┄┄or Centronics compatible interface.↲
↲
┆84┆The next parallel port includes the addresses to the ↓
┆19┆┆89┆┄┄Real Time Clock, the bipolar PROM and some special ↓
┆19┆┆89┆┄┄signals. (See the list below).↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
Signals from parallel port nr. 1↲
↲
┆a1┆┆b0┆Pin Signal ↲
↲
PA0 DATA 0 (Printer)↲
PA1 DATA 1 (Printer)↲
PA2 DATA 2 (Printer)↲
PA3 DATA 3 (Printer)↲
PA4 DATA 4 (Printer)↲
PA5 DATA 5 (Printer)↲
PA6 DATA 6 (Printer)↲
PA7 DATA 7 (Printer)↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Pin Signal ↲
↲
PB0 Not in use.↲
PB1 /CIB (Calling Indicator to consol)↲
PB2 /DSRB (Data Set Ready to consol)↲
PB3 BUSY (Printer)↲
PB4 /ACK (Printer)↲
PB5 /FAULT (Printer)↲
PB6 SELECTED (Printer)↲
PB7 PAPER END (Printer)↲
PC0 STROBE (Printer)↲
PC1 /SELECT (Printer)↲
PC2 /LPINIT┆84┆ (Printer)↲
PC3 /TIMEOUT INT (┆84┆Used to generate a timeout ↓
┆19┆┆a2┆┄┄interrupt).↲
PC4 /AUTOLF (Printer)↲
PC5 ┆84┆/LED2 (The light signal control a light ↓
┆19┆┆94┆┄┄emiting diode. It indicates when the CPU ↓
┆19┆┆94┆┄┄makes access to a disk).↲
PC6 ┆84┆SER LB (Used to loopback with the 8274 multi- ↓
┆19┆┆94┆┄┄protocol controller).↲
PC7 LPINT (┆84┆Used if /ACK is low to generate an ↓
┆19┆┆9b┆┄┄interrupt from the lineprinter).↲
↲
┆b0┆-------------------------------------------------------↲
↲
Signals from parallel port nr. 2↲
↲
┆a1┆┆b0┆Pin Signal ↲
↲
PA0 SLIOADR 0 (RTC and BPROM address)↲
PA1 SLIOADR 1 (RTC and BPROM address)↲
PA2 SLIOADR 2 (RTC and BPROM address)↲
PA3 SLIOADR 3 (RTC and BPROM address)↲
PA4 SLIOADR 4 (RTC and BPROM address)↲
PA5 SLIOADR 5 (RTC and BPROM address)↲
PA6 SLIOADR 6 (RTC and BPROM address)↲
PA7 SLIOADR 7 (RTC and BPROM address)↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Pin Signal ↲
↲
PB0 ┆84┆/Testslave. (If two CPU is used, it indicates ↓
┆19┆┆94┆┄┄which is the test master). A testmaster is ↓
┆19┆┆94┆┄┄the multibus board which teststhe ↓
┆19┆┆94┆┄┄multibus.(See litt 7)).↲
PB1 If low there is only access to the Multibus.↲
PB2 Teststrap.↲
PB3 ┆84┆/PINTR1 power interrupt from the batteri ↓
┆19┆┆94┆┄┄backup unit BBU601.↲
PB4 ┆84┆J4-7 (It makes the connection to an external ↓
┆19┆┆94┆┄┄switch).↲
PB5 ┆84┆XOPT0 (An undefinite signal from the iSBX ↓
┆19┆┆94┆┄┄bus).↲
PB6 ┆84┆XOPT1 (An undefinite signal from the iSBX ↓
┆19┆┆94┆┄┄bus).↲
PB7 ┆84┆/XPST (If low an iSBX modul is on the CPU ↓
┆19┆┆94┆┄┄board).↲
PC0 ┆84┆/LED1 (The /LED1 signal control a light ↓
┆19┆┆94┆┄┄emiting diode which indicates when the CPU is ↓
┆19┆┆94┆┄┄in test mode).↲
PC1 ┆84┆PINT2EN (Enable a NMI interrupt from the ↓
┆19┆┆94┆┄┄front key).↲
PC2 ┆84┆/iLBX (When low it enables the iLBX bus; ↓
┆19┆┆94┆┄┄otherwise the CPU uses the MULTIBUS.↲
PC3 Not in use.↲
PC4 OPTO0 (An undefinite signal to the iSBX bus).↲
PC5 ┆84┆/OPT0EN (When low the it enables the signal ↓
┆19┆┆94┆┄┄OPT0 as an output signal to the iSBX bus).↲
PC6 OPTO0 (An undefinite signal to the iSBX bus).↲
PC7 ┆84┆/OPT1EN (When low the it enables the signal ↓
┆19┆┆94┆┄┄OPT1 as an output signal to the iSBX bus).↲
↲
┆b0┆-------------------------------------------------------↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆a1┆┆b0┆┆b0┆┆a1┆4.3 Clock Generator.↲
↲
┆84┆The CPU board uses an external clock generator 82284. ↓
┆19┆┆89┆┄┄(82284-6 on CPU610A and 82284-8 on CPU610B). The clock ↓
┆19┆┆89┆┄┄generator generates CPUCLK and a clock for the 8254 ↓
┆19┆┆89┆┄┄Programmable Interval Timer (PIT). ┆07┆The interval timer ↓
┆19┆┆89┆┄┄includes three programmable counters.↲
↲
┆84┆There is a 10 MHz clock generator to the multibus. This ↓
┆19┆┆89┆┄┄clock is divided by two to generate a 5 Mhz clock ↓
┆19┆┆89┆┄┄signal. The 80287-3 numeric processor extension unit can ↓
┆19┆┆89┆┄┄run with this clock signal.↲
┆a1┆┆b0┆↲
↲
┆b0┆┆a1┆4.4 Interrupt operation.↲
↲
┆84┆The CPU610X includes three programable interrupt ↓
┆19┆┆89┆┄┄controllers (PIC's). The interrupt controllers take care ↓
┆19┆┆89┆┄┄of the interrupt input to the 80286. They are working in ↓
┆19┆┆89┆┄┄master slave relationship. The interrupt controllers ↓
┆19┆┆89┆┄┄make it possible to connect up to 22 interrupts to the ↓
┆19┆┆89┆┄┄80286. (Futher details are included in litt 6).↲
┆84┆The 80286 is able to generate up to three independent ↓
┆19┆┆89┆┄┄multibus interrupts. A PAL takes care of the interrupt ↓
┆19┆┆89┆┄┄output control.↲
↲
↲
┆a1┆┆b0┆4.4.1 Interrupt Source.↲
↲
┆84┆The priority of the input interrupts are showed in fig ↓
┆19┆┆89┆┄┄4.4.1.1. It is possible to change priority, but then the ↓
┆19┆┆89┆┄┄wiring must be modificated.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆Interrupt nr. Signal Source Destination. ↲
↲
NMI PINT Key/BBU601 CPU80286↲
0 COUNT 0 Interval timer Master PIC IR 0↲
1 MBINT 1 Multibus Master PIC IR 1↲
2 MBINT 2 Multibus Master PIC IR 2↲
3 MBINT 3 Multibus Master PIC IR 3↲
4 MBINT 4 Multibus Master PIC IR 4↲
5 MBINT 5 Multibus Master PIC IR 5↲
6 SERINT Serial I/O Master PIC IR 6↲
7 SLINT1 Slave1 PIC Master PIC IR 7↲
8 MBINT 6 Multibus Slave1 PIC IR 0↲
9 MBINT 7 Multibus Slave1 PIC IR 1↲
10 TMOUTINT Time out Slave1 PIC IR 2↲
11 XINT 0 iSBX bus Slave1 PIC IR 3↲
12 XINT 1 iSBX bus Slave1 PIC IR 4↲
13 MBINT 0 Multibus Slave1 PIC IR 5↲
14 LPINT Line printer Slave1 PIC IR 6↲
15 SLINT2 Slave2 PIC Slave1 PIC IR 7↲
16 MBINT 8 Multibus Slave2 PIC IR 0↲
17 MBINT 9 Multibus Slave2 PIC IR 1↲
18 MBINT 10 Multibus Slave2 PIC IR 2↲
19 MBINT 11 Multibus Slave2 PIC IR 3↲
20 MBINT 12 Multibus Slave2 PIC IR 4↲
21 MBINT 13 Multibus Slave2 PIC IR 5↲
22 MBINT 14 Multibus Slave2 PIC IR 6↲
23 MBINT 15 Multibus Slave2 PIC IR 7↲
↲
┆b0┆ --------------------------------------------------------↲
↲
┆84┆Fig 4.4.1.1 Standard interrupts on the board. The ↓
┆19┆┆89┆┄┄priority is from top to down. The NMI is a non mask able ↓
┆19┆┆89┆┄┄interrupt which occurs when mains is low or from the ↓
┆19┆┆89┆┄┄front key.↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆It is possible to send eight extra multibus interrupts ↓
┆19┆┆89┆┄┄to the CPU from the multibus. (MBINT 8 - MBINT 15). An ↓
┆19┆┆89┆┄┄I/O write with the following format interrupts the CPU.↲
┆f0┆┆e1┆┆a1┆┆b0┆↲
┆84┆Format of an I/O write extended multibus interrupt ↓
┆19┆┆89┆┄┄instruction to the CPU :↲
↲
┆b0┆┆a1┆┆84┆┆f0┆┆e1┆ ┆b0┆┆a1┆MULTIBUS I/O address Destination. ↲
┆b0┆┆a1┆┆f0┆↲
0900 Testmaster CPU610X↲
0908 Testslave CPU610X↲
↲
┆b0┆┆b0┆-----------------------------------------↲
↲
┆b0┆┆a1┆┆84┆MULTIBUS Data field Destination. ↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
00FF MBINT 8 (Reset)↲
00EF MBINT 8 (Set)↲
↲
00DF MBINT 9 (Reset)↲
00CF MBINT 9 (Set)↲
↲
00BF MBINT 10 (Reset)↲
00AF MBINT 10 (Set)↲
↲
009F MBINT 11 (Reset)↲
008F MBINT 11 (Set)↲
↲
007F MBINT 12 (Reset)↲
006F MBINT 12 (Set)↲
↲
005F MBINT 13 (Reset)↲
004F MBINT 13 (Set)↲
↲
003F MBINT 14 (Reset)↲
002F MBINT 14 (Set)↲
↲
001F MBINT 15 (Reset)↲
000F MBINT 15 (Set)↲
↲
┆b0┆┆b0┆------------------------------------------↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.4.2 Interrupt Generator.↲
↲
┆84┆The CPU is able to set up to three independt multibus ↓
┆19┆┆89┆┄┄interrupts. (Jumpers make the connection). The CPU or ↓
┆19┆┆89┆┄┄another multibus master is able to reset these ↓
┆19┆┆89┆┄┄interrupts.↲
↲
┆84┆Format of an I/O write extended multibus interrupt reset ↓
┆19┆┆89┆┄┄instruction to the CPU :↲
↲
┆b0┆┆a1┆┆84┆MULTIBUS I/O address Destination. ↲
┆b0┆┆a1┆┆f0┆↲
0900 Testmaster CPU610X↲
0908 Testslave CPU610X↲
↲
┆b0┆┆b0┆-------------------------------------------↲
↲
┆b0┆┆a1┆┆84┆MULTIBUS Data field Destination.↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
0009 /MBOUT1↲
000A /MBOUT2↲
000B /MBOUT3↲
↲
┆b0┆┆b0┆-------------------------------------↲
↲
┆84┆Format of an output interrupt reset or set instruction ↓
┆19┆┆89┆┄┄from the CPU :↲
↲
┆b0┆┆a1┆┆84┆CPU I/O address Destination. ↲
┆b0┆┆a1┆┆f0┆↲
0086 Reset MBOUTX *↲
0082 Set MBOUTX↲
↲
┆b0┆┆b0┆----------------------------------------↲
↲
┆84┆* The data field selects the MBOUTX signal. (X=1,2,3).↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆84┆CPU Data field Destination. ↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
0009 /MBOUT1 *↲
000A /MBOUT2↲
000B /MBOUT3↲
↲
┆b0┆┆b0┆-------------------------------------↲
↲
┆84┆* Note that when this interrupt is set and the bit pc3 ↓
┆19┆┆89┆┄┄on PPI2 is high the power is switch off!.↲
↲
↲
┆b0┆┆a1┆4.5 Software Reset and Power commands.↲
↲
┆84┆This part describes the software Reset and power down ↓
┆19┆┆89┆┄┄functions.↲
↲
↲
┆b0┆┆a1┆4.5.1 Software Reset.↲
↲
┆84┆An out instruction to I/O address 0082H with data equal ↓
┆19┆┆89┆┄┄zero reset the CPU and the multibus in 5ms.↲
↲
↲
┆b0┆┆a1┆4.5.2 Power Down Operation.↲
↲
┆84┆This part desribes the power sense and power swich ↓
┆19┆┆89┆┄┄function on the CPU board.↲
↲
┆84┆The non-maskable interrupt (NMI) in 80286 is used to ↓
┆19┆┆89┆┄┄indicate power down interrupts. There is two source to ↓
┆19┆┆89┆┄┄generate a power down interrupt. One is the front panel ↓
┆19┆┆89┆┄┄key and the secound is the optionel batteri backup unit ↓
┆19┆┆89┆┄┄BBU601.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆The key at the front panel generate a NMI interrupt ↓
┆19┆┆89┆┄┄(PINT2 when PC1 on PPI2 is high). (The PINT2EN signal is ↓
┆19┆┆89┆┄┄active).↲
↲
┆84┆If the RC39 includes a batteri backup unit BBU(601) (An ↓
┆19┆┆89┆┄┄option), then the NMI interrupt input is direct ↓
┆19┆┆89┆┄┄connected to the BBU601 and is activated under main ↓
┆19┆┆89┆┄┄power fail. In this case it is posible to distinct it ↓
┆19┆┆89┆┄┄from the key interrupt with an input instruction to PPI2 ↓
┆19┆┆89┆┄┄on address 009AH. If data bit three is low then it is ↓
┆19┆┆89┆┄┄from BBU601 else is bit four low and it is from the ↓
┆19┆┆89┆┄┄front key.↲
↲
┆84┆The CPU610X power down when it make an output ↓
┆19┆┆89┆┄┄instruction to I/O address:↲
↲
009CH with data equal XXX8H↲
and↲
0082H with data equal 0009H (MBOUT1 is Set).↲
↲
↲
┆b0┆┆a1┆4.6 On board clock.↲
↲
┆84┆The CPU board includes a Real Time Clock (RTC) . The RTC ↓
┆19┆┆89┆┄┄IC is the MM158167 (National) (Fist source) or RTC58321 ↓
┆19┆┆89┆┄┄from Suwa Seikosha (second source). The two sources are ↓
┆19┆┆89┆┄┄not compatible. Special programming is necessary in each ↓
┆19┆┆89┆┄┄case. (See the manuals from the factory). The addresses ↓
┆19┆┆89┆┄┄to the RTC come from the second parallel port. The RTC ↓
┆19┆┆89┆┄┄is non sensitive to power fails. The CPU board gives ↓
┆19┆┆89┆┄┄battery backup for at least nine years. In a month the ↓
┆19┆┆89┆┄┄first source will differ at the most 0.2 sec and the ↓
┆19┆┆89┆┄┄second source 40 sec.↲
┆b0┆┆a1┆↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆4.7 Memory addressing.↲
┆b0┆┆a1┆↲
┆84┆The EPROMs are ┆81┆┆82┆the only onboard memories. (The bipolar ↓
┆19┆┆89┆┄┄PROM is in I/O addressing space). Fig 4.7.1-2 shows the ↓
┆19┆┆89┆┄┄total memory address map of the CPU board in real and ↓
┆19┆┆89┆┄┄protected virtual address mode. ┆b0┆┆a1┆↲
↲
┆b0┆┆a1┆Target memory size Real address space↲
↲
EPROM (UV) 64 K bytes 0F0000-0FFFFF↲
MULTIBUS 66 K bytes 0E0000-0EFFFF↲
iLBX bus 896 K bytes 000000-0DFFFF↲
┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
┆b0┆ -------------------------------------------------------↲
↲
Fig 4.7.1 ┆84┆The Memory Map of the CPU in Real Address ↓
┆19┆┆93┆┄┄Mode.↲
┆b0┆┆a1┆┆f0┆┆e1┆ ┆b0┆┆a1┆Target memory size Real address space↲
↲
EPROM (UV) 64 K bytes FF0000-FFFFFF↲
MULTIBUS 8128 K bytes 800000-FEFFFF↲
iLBX bus 8192 K bytes 000000-7FFFFF↲
┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
┆b0┆ -------------------------------------------------------↲
↲
Fig 4.7.2 ┆84┆The Memory Map of the CPU in Protected Virtual ↓
┆19┆┆93┆┄┄Address Mode (PVAM).↲
↲
↲
┆b0┆┆a1┆┆81┆┆b0┆┆a1┆4.7.1 On board EPROM.↲
↲
┆84┆The CPU board contains two 28 pins JEDEC sockes to the ↓
┆19┆┆89┆┄┄EROM (UV erasable). In each socket it is possible to ↓
┆19┆┆89┆┄┄mount IC's of the types : 2732 (4k), 2764 (8k), 27128 ↓
┆19┆┆89┆┄┄(16k) and 27256 (32k). A jumper must be insert when the ↓
┆19┆┆89┆┄┄27256 is in use. (All the EPROM's must be 27XXX, ↓
════════════════════════════════════════════════════════════════════════
↓
┆19┆┆89┆┄┄27XXX-2, 27XXX-2.5 0V 27XXX-3. The EPROM's have to be ↓
┆19┆┆89┆┄┄addressed in the top of the memory adressing space. (See ↓
┆19┆┆89┆┄┄the addressing map below).↲
┆b0┆┆a1┆↲
EPROM's address map :↲
↲
┆b0┆┆a1┆Type memory size Real address space PVAM space┆b0┆┆a1┆ ↲
↲
2764 16 K bytes 0FC000-0FFFFF FFC000-FFFFFF↲
┆e1┆┆f0┆ 27128 32 K bytes 0F8000-0FFFFF FF8000-FFFFFF↲
┆b0┆┆a1┆┆f0┆┆e1┆ 27256 64 K bytes 0F0000-0FFFFF FF0000-FFFFFF↲
↲
┆b0┆ -------------------------------------------------------↲
↲
↲
┆b0┆┆a1┆┆b0┆┆a1┆4.8 Bus Interface.↲
↲
┆84┆The next part shows the uses of busses. All the busses ↓
┆19┆┆89┆┄┄are INTEL compatible. (See lit 2,3 and 4 for further ↓
┆19┆┆89┆┄┄information.).↲
↲
The CPU board use three busses:↲
↲
1. MULTIBUS.↲
↲
2. iLBX bus.↲
↲
3. iSBX bus.↲
↲
↲
┆a1┆┆b0┆4.8.1 MULTIBUS.↲
↲
┆84┆The interface to the MULTIBUS makes use of:↲
↲
1. ┆84┆One 8289 Bus Arbiter and a PAL.↲
↲
2. One bus controller 82288.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.8.2 iLBX bus.↲
↲
┆84┆The iLBX bus is a very fast memory bus. The iLBX bus ↓
┆19┆┆89┆┄┄interfaces to the CPU board with use of standard TTL ↓
┆19┆┆89┆┄┄IC's and PAL'S. The CPU board always acts as a primary ↓
┆19┆┆89┆┄┄master on the iLBX bus. It is possible to disconnect the ↓
┆19┆┆89┆┄┄iLBX bus when the PC2 bit in the second parallel port is ↓
┆19┆┆89┆┄┄high.↲
↲
↲
┆b0┆┆a1┆┆a1┆┆b0┆4.8.3 iSBX bus.↲
↲
┆84┆There is only one iSBX bus on the CPU board. There is no ↓
┆19┆┆89┆┄┄DMA support to the iSBX bus on the board. The iSBX bus ↓
┆19┆┆89┆┄┄interfaces to the CPU board with a 8255A-5 parallel port ↓
┆19┆┆89┆┄┄and with no extra latch or trancievers.↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆5 TECHNICAL DESCRIPTION.↲
↲
┆84┆This chapter includes logic diagrams, PAL, PROM ↓
┆19┆┆89┆┄┄description and timming diagrams.↲
↲
↲
┆b0┆┆a1┆5.1 Logic Diagrams with Signal Descriptions.↲
↲
┆84┆This part includes the logic diagrams and signal ↓
┆19┆┆89┆┄┄descriptions. The notation of the signals is:↲
↲
A0, active ┆b0┆high┆f0┆ (2.4V - 5.25V)↲
/A0, active ┆b0┆low┆f0┆ (0V - 0.8V)↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a0006000000000301413100000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
↓
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
A0 - A2 3,5,15 A0-A17 is a 24 bit↲
A3 - A7 3,5,15,19 address bus. Bits (0-F)↲
A8 - AA 3,5,6,15,19 are used for both memory↲
AB - AF 3,5,15,19 and I/O addressing. Bits↲
A10 - A17 5,15,19 (10-17) are the 8 most↲
significiant memory↲
address bits.↲
↲
D0 - D7 3,5,11,15 16 bit bidirectionnal↲
D8 - DF 3,5,11,15,16 data bus.↲
↲
/BHE 4,18 ┆84┆Controls byte transfer ↓
┆19┆┆a9┆┄┄on data bus lines D8-DF.↲
↲
╞ /S0 2,4,14,21 CPU status line.↲
╞ /S1 2,4,14,18,21 CPU status line.↲
M(/IO) 1,4,14,19 CPU status line.↲
COD(/INTA) 1,2 CPU status line.↲
↲
/LOCK 14 ┆84┆Used to give the CPU ↓
┆19┆┆a9┆┄┄exclusive access to the ↓
┆19┆┆a9┆┄┄Multibus and the ↓
┆19┆┆a9┆┄┄iLBXbus.↲
↲
╞ /PEACK 2 ┆84┆Use to signals the ↓
┆19┆┆a9┆┄┄processor extension when ↓
┆19┆┆a9┆┄┄the requested operand is ↓
┆19┆┆a9┆┄┄being transferred.↲
↲
╞ HLDA 2,18 ┆84┆Used to pass control of ↓
┆19┆┆a9┆┄┄the iLBXbus to a ↓
┆19┆┆a9┆┄┄secondary master board.↲
↲
╞ INTR CYC╞ 4,19╞ ┆84┆Indicates an interrupt ↓
┆19┆┆a9┆┄┄cycle.↲
↲
╞ INTA/(/C)╞ 19╞ ┆84┆A status signal from the ↓
┆19┆┆a9┆┄┄80286.↲
↲
╞ BM/(/IO)╞ 1╞ ┆84┆A status signal from the ↓
┆19┆┆a9┆┄┄80286.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /INIT 2 ┆84┆Reset the multibus and ↓
┆19┆┆a9┆┄┄the CPU board.↲
↲
80287RESET 2 Reset the 80287.↲
↲
RESET 1,2,4,8,12,16 Reset the CPU board.↲
╞ /RESET 7,9,12,13,14↲
17,18,20,21↲
↲
╞ CPUCLK 1,2,4,12,14 ┆84┆12MHz (CPU610A) or 16MHz ↓
┆19┆┆a9┆┄┄(CPU610B) clock with 50% ↓
┆19┆┆a9┆┄┄duty cycle.↲
╞ /CPUCLK 14,20,21↲
↲
PCLK 2,4,12,14 ┆84┆6MHz (CPU610A) or 8MHz ↓
┆19┆┆a9┆┄┄(CPU610B) clock with 50% ↓
┆19┆┆a9┆┄┄duty cycle.↲
↲
╞ MCLK 2,3,4,16 ┆84┆10MHz clock with 50% ↓
┆19┆┆a9┆┄┄duty cycle.↲
╞ /MCLK 3↲
↲
/READY 1,2,4,12,14 ┆84┆It indicates when the ↓
┆19┆┆a9┆┄┄current bus cycle is to ↓
┆19┆┆a9┆┄┄be completed.↲
↲
╞ 80287CLK 2 ┆84┆A clock signal to the ↓
┆19┆┆a9┆┄┄80287.↲
↲
PEREQ 1 ┆84┆It indicates when the ↓
┆19┆┆a9┆┄┄80287 is ready to ↓
┆19┆┆a9┆┄┄transfer data.↲
↲
/BUSY 1 ┆84┆80287 is currently ↓
┆19┆┆a9┆┄┄executing a command.↲
↲
/ERROR 1 ┆84┆An unmasked error ↓
┆19┆┆a9┆┄┄condition exists in ↓
┆19┆┆a9┆┄┄80287.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ PUADR0 20,21 PUADR0-PUADRF is a 16↲
╞ PUADR1 2,6,7,8,9 bit address bus to both↲
10,11,12,13, memory and I/O.↲
14,20 Combinations of PUADR0↲
╞ PUADR2 2,6,7,8,9, and /BHE indicate byte↲
10,11,12,13, or word transfer.↲
14,20↲
╞ PUADR3 11,16,20↲
PUADR4 11,20↲
PUADR5-PUADRF 11↲
↲
╞ /BCLK 3,14 ┆84┆10MHz clock signal for ↓
┆19┆┆a9┆┄┄the 8289 bus arbiter and ↓
┆19┆┆a9┆┄┄the multibus.↲
↲
╞ /CCLK╞ 3 ┆84┆10MHz clock signal. ↓
┆19┆┆a9┆┄┄/CCLK is inverse to ↓
┆19┆┆a9┆┄┄/BCLK.↲
↲
╞ /MBIOWC 7 Multibus I/O write.↲
↲
╞ /MBACK╞ 20╞ Multibus acknowledge↲
↲
IODAT0-IODAT1╞ 2,6,7,8,9,10, 16 bit bidirectional↲
11,12,13,16,17 data bus for on board↲
╞ IODAT2-IODAT3╞ 2,6,8,9,10,11, devices. (Note that↲
╞ 12,13,16,17 the iSBXbus acts as an↲
╞ IODAT4-IODAT7 2,6,8,9,10,12 onboard device).↲
╞ ╞ 13,16,17↲
╞ IODAT7-IODATF 2,16↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /LMRDC╞ 11,18╞ ┆84┆Local Memory Read ↓
┆19┆┆a9┆┄┄Command.(Note that the ↓
┆19┆┆a9┆┄┄iLBXbus acts as on board ↓
┆19┆┆a9┆┄┄memory).↲
╞ /LMWTC╞ 18╞ ┆84┆Local Memory Write ↓
┆19┆┆a9┆┄┄Command.↲
╞ /LIORD 2,6,8,9,10,11, Local I/O Read.↲
╞ ╞ 12,13,16,17,18↲
╞ LIORD ╞ 17↲
╞ /LIOWR 2,6,7,8,9,10, Local I/O Write.↲
╞ ╞ 11,12,13,16,↲
╞ ╞ 17,18↲
╞ /LINTA╞ 6,13,19,20 ┆84┆Local Interrupt ↓
┆19┆┆a9┆┄┄Acknowledge.↲
╞ OBDT/R╞ 3,5,21╞ ┆84┆Controls the direction ↓
┆19┆┆a9┆┄┄the data flow. If high ↓
┆19┆┆a9┆┄┄then a write cycle is ↓
┆19┆┆a9┆┄┄performed.↲
╞ LBXDEN╞ 19╞ ┆84┆Enables the data to the ↓
┆19┆┆a9┆┄┄iLBXbus.↲
╞ LMCE╞ 6 ┆84┆Enables cascade ↓
┆19┆┆a9┆┄┄addresses from the ↓
┆19┆┆a9┆┄┄master 8259A interrupt ↓
┆19┆┆a9┆┄┄controller to the CPU ↓
┆19┆┆a9┆┄┄address bus.↲
╞ /LALE╞ 3,4,12,14,19, Controls the address↲
21 latchs.↲
╞ LALE╞ 20↲
╞ /OBDEN╞ 3╞ ┆84┆Enables the onbard data ↓
┆19┆┆a9┆┄┄transeivers.↲
╞ MBINT0-MBINT7╞ 13╞ ┆84┆Interrupts from the ↓
┆19┆┆a9┆┄┄multibus.↲
╞ 5 MHz CLK╞ 2 ┆84┆50% duty cycle clock to ↓
┆19┆┆a9┆┄┄the 80287 in 5.0 MHz ↓
┆19┆┆a9┆┄┄version.↲
╞ SERCLK╞ 9 ┆84┆Is the CPUCLK divided by ↓
┆19┆┆a9┆┄┄four to the 8274 MPSC.↲
╞ TCLK╞ 10╞ ┆84┆1.25MHz 50% duty cycle ↓
┆19┆┆a9┆┄┄clock to baud rate ↓
┆19┆┆a9┆┄┄generation.↲
╞ /LBHE╞ 18,20,21 ┆84┆It controls the data ↓
┆19┆┆a9┆┄┄flow to the multibus on ↓
┆19┆┆a9┆┄┄the data lines D8-DF.↲
╞ LINTR CYC╞ 2,4 ┆84┆It indicates the current ↓
┆19┆┆a9┆┄┄bus cycle services a ↓
┆19┆┆a9┆┄┄local interrupt.↲
╞ /LBUS EN╞ 4╞ ┆84┆The current bus cycle is ↓
┆19┆┆a9┆┄┄a local I/O cycle↲
╞ MBREQ╞ 14,20 ┆84┆The current bus cycle is ↓
┆19┆┆a9┆┄┄a multibus cycle.↲
╞ SLCS╞ 20 ┆84┆Chip select signal to ↓
┆19┆┆a9┆┄┄the interrupt ↓
┆19┆┆a9┆┄┄controllers, the ↓
┆19┆┆a9┆┄┄interrupt outputs, the ↓
┆19┆┆a9┆┄┄RTC and the bipolar ↓
┆19┆┆a9┆┄┄PROM's.↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ AB0-AB23╞ 5╞ ┆84┆iLBXbus address ↓
┆19┆┆a9┆┄┄transeivers.↲
↲
╞ DB0-DB15 ╞ 5 ┆84┆iLBXbus data ↓
┆19┆┆a9┆┄┄transeivers.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ INTR╞ 1╞ ┆84┆Interrupt to 80286.↲
↲
╞ /MEN╞ 14 ┆84┆Master enables signal to ↓
┆19┆┆a9┆┄┄the data latch.↲
↲
╞ CAS 0-CAS 2 6,13,20 ┆84┆Used in the second ↓
┆19┆┆a9┆┄┄interrupt acknowledge ↓
┆19┆┆a9┆┄┄cycle to select a slave ↓
┆19┆┆a9┆┄┄interrrupt controller or ↓
┆19┆┆a9┆┄┄the 8274 MPSC.↲
↲
╞ A8,A9,AA╞ 1,3,15,19 ┆84┆Addresses on the local ↓
┆19┆┆a9┆┄┄address bus used to the ↓
┆19┆┆a9┆┄┄cascaded address.↲
↲
╞ SLINT1╞ 6╞ ┆84┆Interrupts to the master ↓
┆19┆┆a9┆┄┄interrupt controller.↲
↲
╞ /SLEN 1╞ 14╞ ┆84┆Used to enable the data ↓
┆19┆┆a9┆┄┄transeivers.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /MBINTCS╞ 7 ┆84┆Opens the multibus ↓
┆19┆┆a9┆┄┄interrupt logic.↲
↲
╞ /SWRESET╞ 2╞ ┆84┆Resets the multibus and ↓
┆19┆┆a9┆┄┄the CPU board.↲
↲
╞ /MBOUT1-╞ 7╞ ┆84┆Generates a interrupt to↲
/MBOUT3 the multibus.↲
↲
╞ /PWDEN╞ 12╞ ┆84┆Enables the power down ↓
┆19┆┆a9┆┄┄signal from the PPI2↲
↲
╞ /XACK╞ 3,7 ╞ ┆84┆Acknowledges from a ↓
┆19┆┆a9┆┄┄device on the multibus.↲
↲
╞ MBINT8-MBINT15╞ 13 ┆84┆Extended multibus ↓
┆19┆┆a9┆┄┄interrupts. It is set or ↓
┆19┆┆a9┆┄┄reset from another ↓
┆19┆┆a9┆┄┄multibus master.↲
↲
╞ /INT0-/INT7╞ 4,7╞ ┆84┆Multibus interrupt lines↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ DATA0-DATA7╞ 8╞ ┆84┆Data lines to the ↓
┆19┆┆a9┆┄┄centronics parallel ↓
┆19┆┆a9┆┄┄printer.↲
↲
╞ /STROBE╞ 8╞ Data strobe signal.↲
↲
╞ /LPINIT╞ 8╞ Lineprinter reset.↲
↲
╞ /AUTOLF╞ 8╞ Auto line feed.↲
↲
╞ /LED2╞ 8╞ ┆84┆Signal to the disk ↓
┆19┆┆a9┆┄┄access indication led.↲
↲
╞ SERLB╞ 11╞ ┆84┆Used in test mode to ↓
┆19┆┆a9┆┄┄loopback in the RS422A ↓
┆19┆┆a9┆┄┄interface.↲
↲
╞ LPINT╞ 13╞ ┆84┆Lineprinter interrupt.↲
↲
╞ KEYINT╞ 8╞ ┆84┆Interrupt from the front ↓
┆19┆┆a9┆┄┄key.↲
↲
╞ TIME OUT INT╞ 13╞ ┆84┆Timeout interrupt.↲
↲
╞ NMI╞ 1╞ Non Maskable Interrupt.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ SERINT╞ 13╞ ┆84┆Interrupts from the 8274 ↓
┆19┆┆a9┆┄┄MPSC.↲
↲
╞ TxDALOOP╞ 11╞ ┆84┆Transmits data. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ /RTSA╞ 10╞ ┆84┆Request To Send (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ /DTRA╞ 10╞ ┆84┆Data Terminal Ready ↓
┆19┆┆a9┆┄┄(Channel a).↲
↲
╞ TxDB╞ 9╞ ┆84┆Transmit Data (Channel ↓
┆19┆┆a9┆┄┄B).↲
↲
╞ /RTSB╞ 9╞ ┆84┆Requests To Send ↓
┆19┆┆a9┆┄┄(Channel B).↲
↲
╞ /DTRB╞ 9╞ ┆84┆Data Terminal Ready ↓
┆19┆┆a9┆┄┄(Channel B).↲
↲
╞ RxDB╞ 9╞ ┆84┆Received Data ↓
┆19┆┆a9┆┄┄(ChannelB).↲
↲
╞ /CTSB╞ 9╞ ┆84┆Clear To Send ↓
┆19┆┆a9┆┄┄(ChannelB).↲
↲
╞ /DSRB╞ 8╞ ┆84┆Data Set Ready ↓
┆19┆┆a9┆┄┄(ChannelB).↲
↲
╞ /CDB╞ 9╞ ┆84┆Carrier Detect ↓
┆19┆┆a9┆┄┄(ChannelB).↲
↲
╞ /CIB╞ 8╞ ┆84┆Calling Indicator ↓
┆19┆┆a9┆┄┄(Channel B).↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ COUNT0╞ 13╞ ┆84┆Interrupt from timer.↲
↲
╞ BAUDA,BAUDB╞ 9╞ ┆84┆Baud rate clock signals ↓
┆19┆┆a9┆┄┄to channel A and B in ↓
┆19┆┆a9┆┄┄8274 MPSC.↲
↲
╞ RxDALOOP╞ 11╞ ┆84┆Receives data. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ TT╞ 11╞ Terminal Timing.↲
↲
╞ /CTSALOOP╞ 11╞ ┆84┆Clear To Send. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ /CDA╞ 9╞ ┆84┆Carrier Detect. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ /RTSALOOP╞ 10,11╞ ┆84┆Ready To Send. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ RD(A)╞ 10╞ ┆84┆Transmit data. (Channel ↓
┆19┆┆a9┆┄┄A).↲
╞ RD(B)╞ 10╞ Inverted signal.↲
↲
╞ RT(A)╞ 10╞ ┆84┆Transmit Timing. ↓
┆19┆┆a9┆┄┄(Channel A).↲
╞ RT(B)╞ 10╞ Inverted signal.↲
↲
╞ CS(A)╞ 10╞ ┆84┆Ready To Send. (Channel ↓
┆19┆┆a9┆┄┄A).↲
╞ CS(B)╞ 10╞ Inverted signal.↲
↲
╞ DM(A)╞ 10╞ ┆84┆Data Mode. (Channel A).↲
╞ DM(B)╞ 10 ╞ Inverted signal.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
D0 - D7 3,5,11,15 16 bit bidirectionnal↲
D8 - DF 3,5,11,15,16 data bus.↲
↲
IODAT0-IODAT1╞ 2,6,7,8,9,10, 16 bit bidirectional↲
11,12,13,16,17 data bus for on board↲
╞ IODAT2-IODAT3╞ 2,6,8,9,10,11, devices.↲
╞ 12,13,16,17↲
↲
╞ TxDA╞ 10╞ ┆84┆Transmits Data. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ RxDA╞ 9╞ ┆84┆Receives Data. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ /RxCA╞ 9╞ ┆84┆Receiver Clock. (Channel ↓
┆19┆┆a9┆┄┄A).↲
↲
╞ /CTSA╞ 9╞ ┆84┆Clear To Send. (Channel ↓
┆19┆┆a9┆┄┄A).↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆Description↲
↲
╞ SLIOADR0-╞ 11,17╞ Address bus↲
SLIOADR4 to address infreqently↲
used onboard components.↲
╞ SLIOADR5-╞ 11↲
╞ SLIOADR8↲
↲
╞ /LED1╞ 12╞ Signal to the test led.↲
↲
╞ PINT2EN╞ 8╞ ┆84┆Enables the key ↓
┆19┆┆a9┆┄┄interrupt.↲
↲
╞ /iLBX╞ 18,19╞ ┆84┆If low the iLBXbus is ↓
┆19┆┆a9┆┄┄selected to memory ↓
┆19┆┆a9┆┄┄transfers.↲
↲
╞ OPTO0╞ 16╞ ┆84┆Optional signal zero to ↓
┆19┆┆a9┆┄┄the iSBXbus.↲
↲
╞ /OPT0EN╞ 16╞ ┆84┆Enables signal OPT00 to ↓
┆19┆┆a9┆┄┄the iSBXbus.↲
↲
╞ OPT10╞ 16╞ ┆84┆Optional signal one to ↓
┆19┆┆a9┆┄┄the iSBXbus.↲
↲
╞ /OPT1EN╞ 16╞ ┆84┆Enables signal OPT10 to ↓
┆19┆┆a9┆┄┄the iSBXbus.↲
↲
╞ PDMD╞ 12╞ Power Down Demand.↲
↲
╞ TESTSLAVE╞ 3╞ ┆84┆If low the CPU board is ↓
┆19┆┆a9┆┄┄testslave.↲
↲
╞ /TESTSLAVE╞ 7↲
↲
╞ /PINTR2╞ 8╞ ┆84┆Un latched key ↓
┆19┆┆a9┆┄┄interrupt.↲
↲
╞ /CLTMOUT╞ 12╞ ┆84┆Clears the timeout ↓
┆19┆┆a9┆┄┄circuit.↲
↲
╞ /TMOUT╞ 8,20╞ Timeout signal.↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ IRM0-IRM6╞ 6╞ ┆84┆Interrupts to the master ↓
┆19┆┆a9┆┄┄interrupt controller.↲
↲
╞ IRSL1 0-IRSL1 7╞ 6╞ ┆84┆Interrupts to the slave ↓
┆19┆┆a9┆┄┄one interrupt ↓
┆19┆┆a9┆┄┄controller.↲
↲
╞ IRSL2 0-IRSL2 7╞ 6╞ ┆84┆Interrupts to the slave ↓
┆19┆┆a9┆┄┄two interrupt ↓
┆19┆┆a9┆┄┄controller.↲
↲
╞ SLINT2╞ 6╞ ┆84┆Interrupt to the master ↓
┆19┆┆a9┆┄┄interrupt controller.↲
↲
╞ /SLEN2╞ 14╞ ┆84┆Enables the data ↓
┆19┆┆a9┆┄┄transeivers.↲
↲
╞ 2NDINTRCYC╞ 20╞ Indicates the second↲
/2NDINTRCYC 13 interrupt acknowledge↲
cycle.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /DELBUSAEN╞ 20╞ ┆84┆Used to delay the BUSAEN ↓
┆19┆┆a9┆┄┄signal.↲
↲
╞ BUSAEN╞ 14╞ Multibus address enable↲
/BUSAEN 14,15,20 signal.↲
↲
╞ /LOCK╞ 14╞ ┆84┆Is used to extend mutual ↓
┆19┆┆a9┆┄┄exclusion to dualport ↓
┆19┆┆a9┆┄┄RAM's on the multibus.↲
↲
╞ OBLOCK╞ 18╞ It indicates that the↲
/OBLOCK╞ 14 CPU lock dualport RAM's↲
on the iLBXbus↲
↲
╞ AEN╞ 14╞ ┆84┆Enables the addrress ↓
┆19┆┆a9┆┄┄lines on the multibus.↲
↲
╞ /BPRO╞ 14╞ ┆84┆Used in applications ↓
┆19┆┆a9┆┄┄with seriel priority in ↓
┆19┆┆a9┆┄┄the arbitration phase on ↓
┆19┆┆a9┆┄┄the multibus.↲
↲
╞ /BREQ╞ 14 ╞ Multibus request.↲
↲
╞ /BUSY╞ 14╞ ┆84┆Used when a master use ↓
┆19┆┆a9┆┄┄the multibus to a data ↓
┆19┆┆a9┆┄┄transfer.↲
↲
╞ /CBRQ╞ 14╞ ┆84┆It instructs the arbiter ↓
┆19┆┆a9┆┄┄if there are any other ↓
┆19┆┆a9┆┄┄arbiters of lower ↓
┆19┆┆a9┆┄┄prority requesting the ↓
┆19┆┆a9┆┄┄use of the multibus.↲
↲
╞ /MBRDC╞ 14╞ ┆84┆Multibus memory reads ↓
┆19┆┆a9┆┄┄signal.↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
↲
┆8c┆┄┆88┆↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /MBWTC╞ 14╞ ┆84┆Multibus memory writes ↓
┆19┆┆a9┆┄┄signal.↲
↲
╞ /MBIORC╞ 14╞ ┆84┆Multibus I/O reads ↓
┆19┆┆a9┆┄┄signal.↲
↲
╞ /MBIOWC╞ 14╞ ┆84┆Multibus I/O writes ↓
┆19┆┆a9┆┄┄signal.↲
↲
╞ /MBINTA╞ 14╞ ┆84┆Multibus Interrupt ↓
┆19┆┆a9┆┄┄Acknowledge.↲
↲
╞ MBDT(/R)╞ 15,16╞ ┆84┆┆84┆Indicates the direction ↓
┆19┆┆a9┆┄┄of the data flow on the ↓
┆19┆┆a9┆┄┄multibus.↲
↲
╞ MBALE╞ 15╞ ┆84┆Latch the addresses to ↓
┆19┆┆a9┆┄┄the multibus.↲
↲
╞ /INTEN╞ 4,20╞ ┆84┆Enables the interrupt ↓
┆19┆┆a9┆┄┄vetors to the I/O data ↓
┆19┆┆a9┆┄┄bus.↲
↲
╞ MBDEN╞ 21╞ ┆84┆Enables the data ↓
┆19┆┆a9┆┄┄transeivers to the ↓
┆19┆┆a9┆┄┄multibus.↲
↲
╞ /DAT0-/DAT1╞ 7,15,16╞ Data signals on the↲
/DAT2-/DAT3 15,16 multibus.↲
╞ /DAT4-/DAT7 7,15,16↲
╞ /DAT8-/DATF╞ 15↲
↲
╞ /ADR0-/ADR2╞ 15╞ Address signals on the↲
╞ /ADR3╞ 7,15 multibus.↲
╞ /ADR4-/ADR5╞ 15↲
╞ /ADR6-/ADRF╞ 7,15↲
╞ /ADR10-ADR23╞ 15↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↓
↲
╞ MD0-MDF╞ 16╞ ┆84┆iSBXbus bidirectional ↓
┆19┆┆a9┆┄┄data lines.↲
↲
╞ MA0-MA2╞ 16╞ ┆84┆iSBXbus address lines.↲
↲
╞ RESET╞ 16╞ Reset to the iSBXbus.↲
↲
╞ MCLK╞ 16╞ ┆84┆10 MHz 50% duty cycle ↓
┆19┆┆a9┆┄┄clock to the iSBXbus.↲
↲
╞ /IORD╞ 16╞ ┆84┆I/O read to the iSBXbus.↲
↲
╞ /IOWRT╞ 16╞ ┆84┆I/O write to the ↓
┆19┆┆a9┆┄┄iSBXbus.↲
↲
╞ /MCS0-/MCS1 16╞ ┆84┆Chip select lines to the ↓
┆19┆┆a9┆┄┄iSBXbus.↲
↲
╞ OPT0-OPT1╞ 12╞ ┆84┆Optional lines to or ↓
┆19┆┆a9┆┄┄from the iSBXbus.↲
↲
╞ /XPST╞ 12,19╞ ┆84┆Indicates that an iSBX ↓
┆19┆┆a9┆┄┄board is present.↲
↲
╞ XINT0-XINT1╞ 13╞ ┆84┆Interrupts from the iSBX ↓
┆19┆┆a9┆┄┄board.↲
↲
╞ /XWAIT╞ 20╞ ┆84┆Used to indicates that ↓
┆19┆┆a9┆┄┄the iSBX board is busy.↲
↲
╞ /DAT0-/DAT1╞ 7,15,16╞ Data signals on the↲
/DAT2-/DAT3 15,16 multibus.↲
╞ /DAT4-/DAT7 7,15,16↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
IODAT0-IODAT1╞ 2,6,7,8,9,10, 16 bit bidirectional↲
11,12,13,16,17 data bus for on board↲
╞ IODAT2-IODAT3╞ 2,6,8,9,10,11, devices.↲
╞ 12,13,16,17↲
╞ IODAT4-IODAT7 2,6,8,9,10,12↲
╞ ╞ 13,16,17↲
↲
╞ /RTCBUSY1╞ 20╞ Used when the RTC is↲
/RTCBUSY2 20 busy.↲
↲
╞ VBBU╞ 17╞ ┆84┆Power to the RTCs from ↓
┆19┆┆a9┆┄┄the battery.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ RTCAWR╞ 17,18╞ ┆84┆This signal is used to ↓
┆19┆┆a9┆┄┄transfer an address to ↓
┆19┆┆a9┆┄┄the secound source RTC.↲
↲
╞ RTCDWR╞ 17 ╞ ┆84┆This signal is used to ↓
┆19┆┆a9┆┄┄transfer data to the ↓
┆19┆┆a9┆┄┄secound source RTC.↲
↲
╞ UAEN╞ 19╞ ┆84┆This bit is set when the ↓
┆19┆┆a9┆┄┄80286 switch to ↓
┆19┆┆a9┆┄┄protected virtual ↓
┆19┆┆a9┆┄┄address mode.↲
↲
╞ /ASTB╞ 19╞ iLBXbus address strobe.↲
↲
╞ BHEN╞ 19╞ ┆84┆This signal together ↓
┆19┆┆a9┆┄┄with address line AB0 ↓
┆19┆┆a9┆┄┄indicates when the data ↓
┆19┆┆a9┆┄┄transport on the iLBXbus ↓
┆19┆┆a9┆┄┄is a byte transfer (Low ↓
┆19┆┆a9┆┄┄byte or high byte) or a ↓
┆19┆┆a9┆┄┄word transfer.↲
↲
╞ R(/W)╞ 18╞ ┆84┆If high the CPU board ↓
┆19┆┆a9┆┄┄read from the iLBXbus ↓
┆19┆┆a9┆┄┄otherwise it write from ↓
┆19┆┆a9┆┄┄the bus.↲
↲
╞ /LOCK╞ 18╞ ┆84┆Is used to extend mutual ↓
┆19┆┆a9┆┄┄exclusion to dualport ↓
┆19┆┆a9┆┄┄RAM's on the iLBXbus.↲
↲
╞ /DSTB╞ 18 ╞ ┆84┆Data strobe to the ↓
┆19┆┆a9┆┄┄iLBXbus.↲
↲
╞ SMACK╞ 5╞ ┆84┆Secondary Master ↓
┆19┆┆a9┆┄┄Acknowledge. It gives a ↓
┆19┆┆a9┆┄┄secondary master on the ↓
┆19┆┆a9┆┄┄iLBXbus the control of ↓
┆19┆┆a9┆┄┄the iLBXbus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆Description↲
↲
╞ /EPROMCS╞ 11,20╞ ┆84┆Chip select to the ↓
┆19┆┆a9┆┄┄EPROM's.↲
↲
╞ /BVI╞ 19,20╞ ┆84┆Bus vector interrupt.↲
↲
╞ /EPCS╞ 19╞ ┆84┆Un latch chip select to ↓
┆19┆┆a9┆┄┄the EPROM's.↲
↲
╞ /iLBXCS╞ 19╞ ┆84┆Chip select to the ↓
┆19┆┆a9┆┄┄iLBXbus.↲
↲
╞ iLBXBUSEN╞ 20╞ Enable the iLBXbus.↲
↲
╞ /iLBXDEN╞ 5╞ ┆84┆iLBX data enable signal.↲
↲
╞ /IOACCESS╞ 4,19,20╞ ┆84┆The current cycle is an ↓
┆19┆┆a9┆┄┄I/O cycle.↲
↲
╞ SLREQ╞ 4 ┆84┆An unlatch chip select ↓
┆19┆┆a9┆┄┄signal to the↓
┆19┆┆a9┆┄┄interrupt outputs, the ↓
┆19┆┆a9┆┄┄RTC and the bipolar ↓
┆19┆┆a9┆┄┄PROM's.↲
↲
╞ /PICCS╞ 20╞ ┆84┆Chip select to the ↓
┆19┆┆a9┆┄┄interrupt controllers.↲
↲
╞ /PPICS╞ 20,21╞ ┆84┆Chip select to the ↓
┆19┆┆a9┆┄┄parallel ports.↲
↲
╞ /PITCS╞ 10╞ Timer chip select.↲
↲
╞ /SERCS╞ 9,21╞ ┆84┆8274 MPSC chip select.↲
↲
╞ /PECS╞ 2╞ 80287 chip select.↲
↲
╞ /SBXCS╞ 20╞ iSBX chip select.↲
↲
╞ /OBACCESS ╞ 4,14╞ ┆84┆Onboard access. (Note ↓
┆19┆┆a9┆┄┄that iLBX cycles is ↓
┆19┆┆a9┆┄┄onbord accesses).↲
↲
╞ ASTB╞ 18╞ ┆84┆Address strobe to the ↓
┆19┆┆a9┆┄┄iLBXbus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /PICS1-/PICS2╞ 6╞ ┆84┆Chip select to the ↓
┆19┆┆a9┆┄┄master and slave number ↓
┆19┆┆a9┆┄┄one interrupt ↓
┆19┆┆a9┆┄┄controllers.↲
↲
╞ /PICS3╞ 1╞ ┆84┆Chip select to slave ↓
┆19┆┆a9┆┄┄interrupt controller ↓
┆19┆┆a9┆┄┄number two.↲
↲
╞ /PPICS1╞ 8,18╞ ┆84┆Chip select to parallel ↓
┆19┆┆a9┆┄┄port one.↲
↲
╞ /PPICS2╞ 12 ╞ ┆84┆Chip select to parallel ↓
┆19┆┆a9┆┄┄port two.↲
↲
╞ /MCS0-/MCS1╞ 16╞ ┆84┆Chip selects to the ↓
┆19┆┆a9┆┄┄iSBXbus.↲
↲
╞ /INTOUTCS╞ 7╞ ┆84┆Chip select to multibus ↓
┆19┆┆a9┆┄┄interrupt generation.↲
↲
╞ RTCS╞ 17,18,20╞ Chip select to the↲
/RTCS 17 Real Time Clock.↲
↲
╞ /BPROMCS╞ 11╞ ┆84┆Bipolar PROM chip ↓
┆19┆┆a9┆┄┄select.↲
↲
╞ /SRDY╞ 2╞ Syncron Ready.↲
↲
╞ /DLYINTA╞ 9,20╞ ┆84┆Delays the interrupt ↓
┆19┆┆a9┆┄┄acknowledge to the 8274 ↓
┆19┆┆a9┆┄┄MPSC.↲
↲
╞ /IOWAIT╞ 20╞ ┆84┆Generates longer onboard ↓
┆19┆┆a9┆┄┄I/O cycles.↲
↲
╞ SEREN╞ 14,20╞ ┆84┆Enables the interrupt ↓
┆19┆┆a9┆┄┄vectors from the 8274 ↓
┆19┆┆a9┆┄┄MPSC to the local data ↓
┆19┆┆a9┆┄┄bus.↲
↲
╞ /TIMEOUT TRIG╞ 12╞ ┆84┆Initiates the timeout ↓
┆19┆┆a9┆┄┄logic.↲
↲
╞ /ASYNC RDY╞ 2╞ Asyncron Ready.↲
════════════════════════════════════════════════════════════════════════
↓
↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ Signal┆e1┆┆a1┆ ┆e1┆ ┆a1┆Destination┆e1┆ ┆a1┆┆e1┆ ┆a1┆Description↲
↲
╞ /MBSWAP╞ 16╞ ┆84┆Exchange data bytes ↓
┆19┆┆a9┆┄┄between the high and low ↓
┆19┆┆a9┆┄┄end of the data lines.↲
↲
╞ /BHEN╞ 21╞ ┆84┆This signal together ↓
┆19┆┆a9┆┄┄with address line /ADR0 ↓
┆19┆┆a9┆┄┄indicates when the data ↓
┆19┆┆a9┆┄┄transport on the ↓
┆19┆┆a9┆┄┄multibus is a byte ↓
┆19┆┆a9┆┄┄transfer (Low byte or ↓
┆19┆┆a9┆┄┄high byte) or a word ↓
┆19┆┆a9┆┄┄transfer.↲
↲
╞ /MBHEN╞ 15╞ ┆84┆Enables the high bytes ↓
┆19┆┆a9┆┄┄to the multibus.↲
↲
╞ /MBLEN╞ 15╞ ┆84┆Enables the low bytes to ↓
┆19┆┆a9┆┄┄the multibus.↲
↲
╞ /DLYCMD╞ 4,20╞ ┆84┆Delays the commands from ↓
┆19┆┆a9┆┄┄the local bus ↓
┆19┆┆a9┆┄┄controller.↲
↲
╞ /ARDYEN╞ 2╞ ┆84┆Enables the asyncron ↓
┆19┆┆a9┆┄┄ready.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
┆b0┆┆a1┆5.2 PAL and PROM Descriptions.↲
↲
PAL16L8 PAL DESIGN SPECIFICATIONS↲
PAT012 821228 AAJ↲
3-BIT ADFDRESSABLE LATCH↲
↲
/INIT /WRT /CS A6 A1 IODO IOD1 /CLR /MBDO GND↲
/MBD1 NC Q3 IQ3 Q2 IQ2 Q1 IQ1 /FO VCC↲
↲
IF(VCC) FO= WRT*CS*A6*/A1*/IOD1*/IODO↲
↲
IF(VCC) /Q1= INIT↲
+WRT*CS*A6*A1*/IOD1*IODO↲
+CLR*/MBD1*MBDO↲
+IQ1↲
↲
IF(VCC) /IQ1= WRT*CS*A6*/A1*/IOD1*IODO↲
+Q1↲
↲
IF(VCC) /Q2= INIT↲
+WRT*CS*A6*A1*IOD1*/IODO↲
+CLR*MBD1*/MBDO↲
+IQ2↲
↲
IF(VCC) /IQ2= WRT*CS*A6*/A1*IOD1*/IODO↲
+Q2↲
↲
IF(VCC) /Q3= INIT↲
+WRT*CS*A6*A1*IOD1*IODO↲
+CLR*MBD1*MBDO↲
+IQ3↲
↲
IF(VCC) /IQ3= WRT*CS*A6*/A1*IOD1*IODO↲
+Q3↲
↲
DESCRIPTION:↲
↲
THE CIRCUIT CONTAINS THREE SET-RESET LATCHES (Q1,Q2,Q3) AND↲
NON LATCHED OUTPUT (FO).↲
WRT*CS*A6*/A1 SETS THE LATCH (Q=1,IQ=0) SELECTED BY IOD1,IODO,↲
OR PULSES THE OUTPUT FO IF IODA1=IODO=0.↲
WRT*CS*A6*A1 RESETS THE LATCH (Q=0,IQ=1) SELECTED BY IOD1,IODO↲
CLR RESETS THE LATCH SELECTED BY MBD1,MBDO.↲
INIT RESETS ALL LATCHES.↲
↲
════════════════════════════════════════════════════════════════════════
↓
************** **************↲
* * * *↲
**** ****↲
/INIT * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
/WRT * 2* *19* /FO↲
**** ****↲
* *↲
**** ****↲
/CS * 3* *18* IQ1↲
**** ****↲
* *↲
**** ****↲
A6 * 4* *17* Q1↲
**** ****↲
* *↲
**** ****↲
A1 * 5* *16* IQ2↲
**** ****↲
* *↲
**** ****↲
IODO * 6* *15* Q2↲
**** ****↲
* *↲
**** ****↲
IOD1 * 7* *14* IQ3↲
**** ****↲
* *↲
**** ****↲
/CLR * 8* *13* Q3↲
**** ****↲
* *↲
**** ****↲
/MBDO * 9* *12* NC↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* /MBD1↲
**** ****↲
* *↲
*******************************↲
↲
════════════════════════════════════════════════════════════════════════
↓
PAL16R6A PAL DESIGN SPECIFICATIONS↲
PAT069 841022 HEP↲
CPU610 82289 EMULATOR.↲
↲
/CPUCLK LALE /READY /RESET MBREQ /BLOCK NC VCC VCC GND↲
GND NC /Q0 /Q1 AENOUT NC /S0S1S2 CCLK /DLOCK VCC↲
↲
Q0:=READY*/RESET↲
↲
Q1:=Q0*/RESET↲
↲
S0S1S2:= /Q0*MBREQ*/RESET↲
↲
/AENOUT:= /S0S1S2*/MBREQ↲
+Q0↲
↲
/CCLK:=Q1*/RESET↲
↲
IF (VCC) DLOCK= BLOCK↲
↲
DESCRIPTION:↲
↲
PAT069 AND 8289 EMULATES AN 82289 BUS ARBITER. (CHECKSUM= 01E0).↲
════════════════════════════════════════════════════════════════════════
↓
↲
************** **************↲
* * * *↲
**** ****↲
/CPUCLK * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
LALE * 2* *19* /DLOCK↲
**** ****↲
* *↲
**** ****↲
/READY * 3* *18* CCLK↲
**** ****↲
* *↲
**** ****↲
/RESET * 4* *17* /S0S1S2↲
**** ****↲
* *↲
**** ****↲
MBREQ * 5* *16* NC↲
**** ****↲
* *↲
**** ****↲
/BLOCK * 6* *15* AENOUT↲
**** ****↲
* *↲
**** ****↲
NC * 7* *14* /Q1↲
**** ****↲
* *↲
**** ****↲
VCC * 8* *13* /Q0↲
**** ****↲
* *↲
**** ****↲
VCC * 9* *12* NC↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* GND↲
**** ****↲
* *↲
*******************************↲
════════════════════════════════════════════════════════════════════════
↓
PAT070 841023 HEP↲
CPU610 MEMORY ADDRESS DECODER.↲
↲
A10 A11 A12 A13 A14 A15 A16 A17 MIO GND↲
UAEN /EPCS /ILBX INTCY INTAC NC /BVI NC /ILBXCS VCC↲
↲
IF(VCC) ILBXCS= ILBX*MIO*/UAEN*/A13 ; REAL ADDRESS MODE.↲
+ILBX*MIO*/UAEN*/A12 ; REAL ADDRESS MODE.↲
+ILBX*MIO*/UAEN*/A11 ; REAL ADDRESS MODE.↲
+ILBX*MIO*UAEN*/A17 ; PVAM.↲
↲
IF(VCC) EPCS= MIO*/UAEN*A10*A11*A12*A13 ; REAL ADDRESS MODE.↲
+MIO*UAEN*A10*A11*A12*A13*A14*A15*A16*A17 ; PVAM.↲
↲
IF(VCC) BVI= INTCY ; BUS VECTOR INTERRUPT↲
↲
DESCRIPTION:↲
↲
PAT070 IS DECODES THE MEMORY ADDRESSES TO THE ILBX BUS AND THE↲
EPROM'S. FURTHER IT DECODES BUS VECTOR INTERRUPTS.↲
(CHECKSUM = 040C)↲
════════════════════════════════════════════════════════════════════════
↓
↲
************** **************↲
* * * *↲
**** ****↲
A10 * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
A11 * 2* *19* /ILBXCS↲
**** ****↲
* *↲
**** ****↲
A12 * 3* *18* NC↲
**** ****↲
* *↲
**** ****↲
A13 * 4* *17* /BVI↲
**** ****↲
* *↲
**** ****↲
A14 * 5* *16* NC↲
**** ****↲
* *↲
**** ****↲
A15 * 6* *15* INTAC↲
**** ****↲
* *↲
**** ****↲
A16 * 7* *14* INTCY↲
**** ****↲
* *↲
**** ****↲
A17 * 8* *13* /ILBX↲
**** ****↲
* *↲
**** ****↲
MIO * 9* *12* /EPCS↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* UAEN↲
**** ****↲
* *↲
*******************************↲
════════════════════════════════════════════════════════════════════════
↓
PAT071 841018 HEP↲
CPU610 FIRST I/O ADDRESS DECODER.↲
↲
LALE A A7 A3 A4 A5 A6 /XPST B GND↲
GND /IOA /PICCS /PPICS /PITCS /SERCS /PECS /SBXCS SLREQ VCC↲
↲
PICCS:= A*B*/A3*/A4*/A5*A6*A7 ; PIC 1 AND PIC 2↲
+A*B*/A3*A4*/A5*/A6*A7 ; PIC 3 (SLAVE 2)↲
↲
PPICS:= A*B*A3*/A4*/A5*A6*A7 ; PARALLEL PORT 1↲
+A*B*A3*A4*/A5*/A6*A7 ; PARALLEL PORT 2↲
↲
PITCS:= A*B*/A3*A4*/A5*A6*A7 ; INTERVAL TIMER↲
↲
SERCS:= A*B*A3*A4*/A5*A6*A7 ; SERIAL PORT↲
↲
PECS:= A*B*A3*A4*A5*A6*A7 ; NUMERIC PROCESSOR EXTENSION↲
↲
SBXCS:= XPST*A*B*A5*/A6*A7 ; ISBX BUS↲
↲
IF(VCC) IOA= A*B↲
↲
IF(VCC) SLREQ= /A ; RTC, BPROM AND INTERRUPT OUT↲
+/B ; CHIP SELECTION↲
+A4↲
+A5↲
+A6↲
+/A7↲
↲
DESCRIPTION:↲
↲
PAT071 INCLUDES THE FIRST I/O DECODING TO THE ONBOARD I/O PORTS.↲
↲
(CHECKSUM = 056F)↲
════════════════════════════════════════════════════════════════════════
↓
↲
************** **************↲
* * * *↲
**** ****↲
LALE * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
A * 2* *19* SLREQ↲
**** ****↲
* *↲
**** ****↲
A7 * 3* *18* /SBXCS↲
**** ****↲
* *↲
**** ****↲
A3 * 4* *17* /PECS↲
**** ****↲
* *↲
**** ****↲
A4 * 5* *16* /SERCS↲
**** ****↲
* *↲
**** ****↲
A5 * 6* *15* /PITCS↲
**** ****↲
* *↲
**** ****↲
A6 * 7* *14* /PPICS↲
**** ****↲
* *↲
**** ****↲
/XPST * 8* *13* /PICCS↲
**** ****↲
* *↲
**** ****↲
B * 9* *12* /IOA↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* GND↲
**** ****↲
* *↲
*******************************↲
════════════════════════════════════════════════════════════════════════
↓
PAT072 841023 HEP↲
CPU610 SECONDARY I/O ADDRESS DECODER.↲
↲
PUADR0 PUADR2 PUADR3 PUADR4 NC /LBHE /PICCS /PPICS SLCS GND↲
/SBXCS /PICCS1 /PICCS2 /PICCS3 /PPICS1 /PPICS2 /MCS0 /MCS1 ↓
/INTOUT VCC↲
↲
IF(VCC) PICCS1= PICCS*/PUADR4*/PUADR2 ; MASTER PIC↲
↲
IF(VCC) PICCS2= PICCS*/PUADR4*PUADR2 ; SLAVE 1 PIC↲
↲
IF(VCC) PICCS3= PICCS*PUADR4 ; SLAVE 2 PIC↲
↲
IF(VCC) PPICS1= PPICS*/PUADR4 ; PPI 1↲
↲
IF(VCC) PPICS2= PPICS*PUADR4 ; PPI 2↲
↲
IF(VCC) MCS0= SBXCS*LBHE*PUADR0*/PUADR4 ; ISBX BYTE↲
+SBXCS*/LBHE*/PUADR0*/PUADR4 ; -"-↲
+SBXCS*LBHE*/PUADR0*/PUADR3 ; ISBX WORD↲
↲
IF(VCC) MCS1= SBXCS*LBHE*PUADR0*PUADR4 ; ISBX BYTE↲
+SBXCS*/LBHE*/PUADR0*PUADR4 ; -"-↲
+SBXCS*LBHE*/PUADR0*PUADR3 ; ISBX WORD↲
↲
IF(VCC) INTOUT= SLCS*/PUADR3 ; INTERRUPT OUT↲
↲
DESCRIPTION:↲
↲
PAT072 INCLUDES THE FIRST I/O DECODING TO THE ONBOARD I/O PORTS.↲
(CHECKSUM = 087C)↲
════════════════════════════════════════════════════════════════════════
↓
↲
************** **************↲
* * * *↲
**** ****↲
PUADR0 * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
PUADR2 * 2* *19* /INTOUT↲
**** ****↲
* *↲
**** ****↲
PUADR3 * 3* *18* /MCS1↲
**** ****↲
* *↲
**** ****↲
PUADR4 * 4* *17* /MCS0↲
**** ****↲
* *↲
**** ****↲
NC * 5* *16* /PPICS2↲
**** ****↲
* *↲
**** ****↲
/LBHE * 6* *15* /PPICS1↲
**** ****↲
* *↲
**** ****↲
/PICCS * 7* *14* /PICCS3↲
**** ****↲
* *↲
**** ****↲
/PPICS * 8* *13* /PICCS2↲
**** ****↲
* *↲
**** ****↲
SLCS * 9* *12* /PICCS1↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* /SBXCS↲
**** ****↲
* *↲
*******************************↲
════════════════════════════════════════════════════════════════════════
↓
PAT073 841023 HEP↲
CPU610 WAIT STATE GENERATOR.↲
↲
/CPUCLK SEREN LINTR 2INTCY /INTEN /IOACC /EPROM /DLYCMD /LALE GND↲
GND /DEBUAE /LINTA /Q0 /Q1 /Q2 /IOMBWA /DLINTA /IOWAIT VCC↲
↲
Q0:= /LALE*/DLYCMD*/Q0 ; 3 BIT COUNTER↲
↲
Q1:= /LALE*/DLYCMD*/Q1*Q0↲
+/LALE*/DLYCMD*/Q0*Q1↲
↲
Q2:= /LALE*/DLYCMD*/Q2*Q1*Q0↲
+/LALE*/DLYCMD*/Q0*/Q1*Q2↲
+/LALE*/DLYCMD*Q0*/Q1*Q2↲
+/LALE*/DLYCMD*/Q0*Q1*Q2↲
↲
IOMBWA:= IOACC*/Q1 ; I/O (ONBOARD) AND↲
+DEBUAE ; MULTIBUS WAITSTATES↲
+/IOACC*/Q2 ; GENERATION↲
↲
IF(VCC) IOWAIT= LALE*EPROM ; FIRST EPROM WAITSTATE↲
+EPROM*/Q2 ; 2 EPROM WAITSTATES↲
+LALE*IOACC ; FIRST I/O WAITSTATE↲
+IOMBWA ; MULTIBUS AND I/O↲
+LALE*LINTR ; FIRST INTERRUPT ↓
WAITSTATE↲
+SEREN*2INTCY*/Q2 ; 8274 INTERRUPT ↓
WAITSTATE↲
↲
IF(VCC) DLINTA= SEREN*/2INTCY*LINTA ; DELAY OF INTERRUPT↲
+SEREN*2INTCY*LINTA ; ACKNOWLEDGE TO 8274↲
↲
DESCRIPTION:↲
↲
PAT073 IS A WAIT STATE GENERATOR. FURTHER IT DELAY THE INTA↲
SIGNAL TO THE 8274↲
(CHECKSUM = 06C6)↲
════════════════════════════════════════════════════════════════════════
↓
↲
************** **************↲
* * * *↲
**** ****↲
/CPUCLK * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
SEREN * 2* *19* /IOWAIT↲
**** ****↲
* *↲
**** ****↲
LINTR * 3* *18* /DLINTA↲
**** ****↲
* *↲
**** ****↲
2INTCY * 4* *17* /IOMBWA↲
**** ****↲
* *↲
**** ****↲
/INTEN * 5* *16* /Q2↲
**** ****↲
* *↲
**** ****↲
/IOACC * 6* *15* /Q1↲
**** ****↲
* *↲
**** ****↲
/EPROM * 7* *14* /Q0↲
**** ****↲
* *↲
**** ****↲
/DLYCMD * 8* *13* /LINTA↲
**** ****↲
* *↲
**** ****↲
/LALE * 9* *12* /DEBUAE↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* GND↲
**** ****↲
* *↲
*******************************↲
════════════════════════════════════════════════════════════════════════
↓
PAT074 841023 HEP↲
CPU610 ASYNCRON READY GENERATOR↲
↲
/IOWAIT /DLINTA LINTR BVI /RTCBSY /XWAIT /TMOUT /BUAEN LBXEN GND↲
MBREQ SEREN NC CAS0 CAS1 CAS2 /MBXACK /TMTRIG /ARDY VCC↲
↲
IF(VCC) ARDY= /XWAIT*/RTCBSY*/IOWAIT*/LBXEN*/MBREQ ; LOCAL OR ↓
ILBX↲
+MBXACK*MBREQ*BUAEN ; MULITIBUS↲
+TMOUT ; -"-↲
↲
IF(VCC) TMTRIG= /MBXACK*MBREQ*BUAEN ; MULTIBUS↲
+LBXEN ; ILBX BUS↲
+LINTR ; LOCAL INTR↲
+RTCBSY ; RTC↲
↲
IF(VCC) /SEREN= CAS0 ; SELECTION OF ↓
THE↲
+/CAS1 ; 8274 FROM ↓
THE MASTER↲
+/CAS2 ; PIC↲
↲
DESCRIPTION:↲
↲
PAT074 IS AN ASYNCRON READY GENERATOR. FURTHER IT INCLUDES ↓
CIRCUIT SELECTION AND SELECTION OF THE 8274 IN THE INTERUPT ↓
ACKNOWLEDGE PHASE.↲
(CHECKSUM = 0593)↲
════════════════════════════════════════════════════════════════════════
↓
************** **************↲
* * * *↲
**** ****↲
/IOWAIT * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
/DLINTA * 2* *19* /ARDY↲
**** ****↲
* *↲
**** ****↲
LINTR * 3* *18* /TMTRIG↲
**** ****↲
* *↲
**** ****↲
BVI * 4* *17* /MBXACK↲
**** ****↲
* *↲
**** ****↲
/RTCBSY * 5* *16* CAS2↲
**** ****↲
* *↲
**** ****↲
/XWAIT * 6* *15* CAS1↲
**** ****↲
* *↲
**** ****↲
/TMOUT * 7* *14* CAS0↲
**** ****↲
* *↲
**** ****↲
/BUAEN * 8* *13* NC↲
**** ****↲
* *↲
**** ****↲
LBXEN * 9* *12* SEREN↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* MBREQ↲
**** ****↲
* *↲
*******************************↲
↲
════════════════════════════════════════════════════════════════════════
↓
PAL16R6A PAL DESIGN SPECIFICATIONS↲
PAT075 841023 HEP↲
CPU610 COMMAND DELAY GENERATOR↲
↲
/CPUCLK /S0 /S1 OBDTR NC LALE /SERCS /RESET /CPUCLK GND↲
GND /PPICS /DTR /Q0 /DLYCMD /Q1 /Q2 /Q3 /ARDYEN VCC↲
↲
Q0:= /RESET*DLYCMD*/Q0 ; COMMAND DELAY COUNTER↲
↲
Q1:= /RESET*DLYCMD*/Q1*Q0 ; -"-↲
+/RESET*DLYCMD*/Q0*Q1↲
↲
Q2:= /RESET*DLYCMD*Q0*Q1*/Q2 ; -"-↲
+/RESET*DLYCMD*/Q0*/Q1*Q2↲
+/RESET*DLYCMD*Q0*/Q1*Q2↲
+/RESET*DLYCMD*/Q0*Q1*Q2↲
↲
Q3:= /RESET*DLYCMD*Q0*Q1*Q2*/Q3 ; -"-↲
+/RESET*DLYCMD*/Q0*/Q1*/Q2*Q3↲
+/RESET*DLYCMD*Q0*/Q1*/Q2*Q3↲
+/RESET*DLYCMD*/Q0*Q1*/Q2*Q3↲
+/RESET*DLYCMD*Q0*Q1*/Q2*Q3↲
+/RESET*DLYCMD*/Q0*/Q1*Q2*Q3↲
+/RESET*DLYCMD*Q0*/Q1*Q2*Q3↲
↲
/DTR:= /OBDTR*RESET ; WRITE I/O CYCLE↲
↲
DLYCMD:= /RESET*SERCS*/S0*S1*/LALE ; 8274 STATUS CYCLE↲
+/RESET*SERCS*S0*/S1*/LALE ; -"-↲
+/RESET*SERCS*/Q1*/Q2*/Q3*DLYCMD ; 8274 COMMAND DELAY↲
+/RESET*PPICS*/S0*S1*/LALE ; 8255 STATUS CYCLE↲
+/RESET*PPICS*S0*/S1*/LALE ; 8255 COMMAND DELAY↲
+/RESET*PPICS*/Q3*DLYCMD ; -"-↲
+/RESET*PPICS*/Q1*/Q2*Q3*DLYCMD ; -"-↲
↲
IF(VCC) ARDYEN= S0*S1 ; ENABLE THE ASYNCRON↲
+/S0*/S1 ; READY INPUT ON 82284↲
↲
DESCRIPTION:↲
↲
PAT075 IS A COMMAND DELAY GENERATOR. FURTHER IT INCLUDES A ENABLE ↓
SIGNAL ARDYEN FOR THE 82284 READY GENERATIONS CIRCUIT↲
(CHECKSUM = 06A6)↲
════════════════════════════════════════════════════════════════════════
↓
↲
************** **************↲
* * * *↲
**** ****↲
/CPUCLK * 1* *20* VCC↲
**** ****↲
* *↲
**** ****↲
/S0 * 2* *19* /ARDYEN↲
**** ****↲
* *↲
**** ****↲
/S1 * 3* *18* /Q3↲
**** ****↲
* *↲
**** ****↲
OBDTR * 4* *17* /Q2↲
**** ****↲
* *↲
**** ****↲
NC * 5* *16* /Q1↲
**** ****↲
* *↲
**** ****↲
LALE * 6* *15* /DLYCMD↲
**** ****↲
* *↲
**** ****↲
/SERCS * 7* *14* /Q0↲
**** ****↲
* *↲
**** ****↲
/RESET * 8* *13* /DTR↲
**** ****↲
* *↲
**** ****↲
/CPUCLK * 9* *12* /PPICS↲
**** ****↲
* *↲
**** ****↲
GND *10* *11* GND↲
**** ****↲
* *↲
*******************************↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
┆b0┆┆a1┆LAR001↲
↲
┆84┆This bipolar PROM includes identity data. The format of ↓
┆19┆┆89┆┄┄the data :↲
↲
┆a1┆┆b0┆Address range information. ↲
↲
00H-0BH Indentiti nr↲
C9H-D4H Name in Ascii (LAR001)↲
D5H-E0H production date (Year/Month/Day in Ascii)↲
E5H-F0H PLS nr of the bipolar PROM 74S287 in Ascii↲
FCH-FFH checksum↲
↲
┆b0┆---------------------------------------------------↲
↲
════════════════════════════════════════════════════════════════════════
↓
;ROC416 CPU610 Multibus I/O address identification. 841121 HEP.↲
;↲
0000' ╞ ASEG╞ ╞ ; ↓
Prom start address↲
╞ ORG╞ 3DBH╞ ;↲
╞ ╞ ╞ ;↲
03DB F0 ╞ DB 0F0H ; select ↓
extended multibus interrupts.↲
03DC FFFF ╞ DW╞ 0FFFFH╞ ;↲
03DE FFFF ╞ DW╞ 0FFFFH╞ ;↲
03E0 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03E2 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03E4 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03E6 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03E8 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03EA FFFF ╞ DW╞ 0FFFFH╞ ;↲
03EC FFFF ╞ DW╞ 0FFFFH╞ ;↲
03EE FFFF ╞ DW╞ 0FFFFH╞ ;↲
03F0 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03F2 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03F4 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03F6 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03F8 FFFF ╞ DW╞ 0FFFFH╞ ;↲
03FA FFFF ╞ DW╞ 0FFFFH╞ ;↲
03FC FFFF ╞ DW╞ 0FFFFH╞ ;↲
03FE FFFF ╞ DW╞ 0FFFFH╞ ;↲
;↲
╞ END↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆b0┆┆a1┆5.3 Timing Diagrams.↲
↲
╞ ┆84┆This part describes the behaviour of the signals in ↓
┆19┆┆89┆┄┄time. The dokumentation is from a logic analyzer model ↓
┆19┆┆89┆┄┄1630D from Hewelt Packard.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5.3.1 First ROM access on CPU610B.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5.3.2 8274 cycle on CPU610A.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆88┆┆b0┆┆a1┆5.3.3 RTC cycle CPU610A.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5.3.4 Multibus cycle on CPU610B to MEM691.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5.3.5 iLBXbus cycle CPU610B to MEM691.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆5.4 Plugs.↲
↲
┆84┆This part descibes the plugs on CPU610X. The Multibus ↓
┆19┆┆8a┆┄┄(P1) and iLBX (P2) connectors is edge connectors. The ↓
┆19┆┆8a┆┄┄rest connectors is ITT CANNON G08 connectors.↲
↲
┆b0┆┆a1┆5.4.1 P1 Multibus Connector.↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a1a2a37414b555f69737d8791ffffff04╱
↓
↲
╞ ┆b0┆┆a1┆Pin╞ Signal╞ Pin╞ Signal. ↲
↲
╞ 1╞ GND╞ 2╞ GND↲
╞ 3╞ +5V╞ 4╞ +5V↲
╞ 5╞ +5V╞ 6╞ +5V↲
╞ 7╞ +12V╞ 8╞ +12V↲
╞ 9╞ Reserved╞ 10╞ Reserved↲
╞ 11╞ GND╞ 12╞ GND↲
╞ 13╞ /BCLK╞ 14╞ /INIT↲
╞ 15╞ /BPRN╞ 16╞ /BPRO↲
╞ 17╞ /BUSY╞ 18╞ /BREQ↲
╞ 19╞ /MRDC╞ 20╞ /MWTC↲
╞ 21╞ /IORC╞ 22╞ /IOWC↲
╞ 23╞ /XACK╞ 24╞ /INH1↲
╞ 25╞ /LOCK╞ 26╞ /INH2↲
╞ 27╞ /BHEN╞ 28╞ /AD10↲
╞ 29╞ /CBRQ╞ 30╞ /AD11↲
╞ 31╞ /CCLK╞ 32╞ /AD12↲
╞ 33╞ /INTA╞ 34╞ /AD13↲
╞ 35╞ /INT6╞ 36╞ /INT7↲
╞ 37╞ /INT4╞ 38╞ /INT5↲
╞ 39╞ /INT2╞ 40╞ /INT3↲
╞ 41╞ /INT0╞ 42╞ /INT1↲
╞ 43╞ /ADRE╞ 44╞ /ADRF↲
╞ 45╞ /ADRC╞ 46╞ /ADRD↲
╞ 47╞ /ADRA╞ 48╞ /ADRB↲
╞ 49╞ /ADR8╞ 50╞ /ADR9↲
╞ 51╞ /ADR6╞ 52╞ /ADR7↲
╞ 53╞ /ADR4╞ 54╞ /ADR5↲
╞ 55╞ /ADR2╞ 56╞ /ADR3↲
╞ 57╞ /ADR0╞ 58╞ /ADR1↲
╞ 59╞ /DATE╞ 60╞ /DATF↲
╞ 61╞ /DATC╞ 62╞ /DATD↲
╞ 63╞ /DATA╞ 64╞ /DATB↲
╞ 65╞ /DAT8╞ 66╞ /DAT9↲
╞ 67╞ /DAT6╞ 68╞ /DAT7↲
╞ 69╞ /DAT4╞ 70╞ /DAT5↲
╞ 71╞ /DAT2╞ 72╞ /DAT3↲
╞ 73╞ /DAT0╞ 74╞ /DAT1↲
╞ 75╞ GND╞ 76╞ GND↲
╞ 77╞ Reserved╞ 78╞ Reserved↲
╞ 79╞ -12V╞ 80╞ -12V↲
╞ 81╞ +5V╞ 82╞ +5V↲
╞ 83╞ +5V╞ 84╞ +5V↲
╞ 85╞ GND╞ 86╞ GND↲
╞ ┆b0┆---------------------------------------↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig 5.4.1 P1 and P2 Pin assignment.↲
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
┆a1┆┆b0┆5.4.2 P2 extended Multibus Connector (iLBXbus connector).↲
↲
╞ ┆b0┆┆a1┆Pin╞ Signal╞ Pin╞ Signal. ↲
↲
╞ 1╞ DB0╞ 2╞ DB1↲
╞ 3╞ DB2╞ 4╞ DB3↲
╞ 5╞ DB4╞ 6╞ DB5↲
╞ 7╞ DB6 ╞ 8╞ DB7↲
╞ 9╞ GND ╞ 10╞ DB8↲
╞ 11╞ DB9 ╞ 12╞ DB10↲
╞ 13╞ DB11 ╞ 14╞ DB12↲
╞ 15╞ DB13 ╞ 16╞ DB14↲
╞ 17╞ DB15 ╞ 18╞ GND↲
╞ 19╞ AB0 ╞ 20╞ AB1↲
╞ 21╞ AB2 ╞ 22╞ AB3↲
╞ 23╞ AB4 ╞ 24╞ AB5↲
╞ 25╞ AB6 ╞ 26╞ AB7↲
╞ 27╞ GND ╞ 28╞ AB8↲
╞ 29╞ AB9 ╞ 30╞ AB10↲
╞ 31╞ AB11 ╞ 32╞ AB12↲
╞ 33╞ AB13 ╞ 34╞ AB14↲
╞ 35╞ AB15 ╞ 36╞ GND↲
╞ 37╞ AB16╞ 38╞ AB17↲
╞ 39╞ AB18 ╞ 40╞ AB19↲
╞ 41╞ AB20 ╞ 42╞ AB21↲
╞ 43╞ AB22 ╞ 44╞ AB23↲
╞ 45╞ GND ╞ 46╞ /ACK↲
╞ 47╞ BHEN ╞ 48╞ R/(/W)↲
╞ 49╞ /ASTB╞ 50╞ /DSTB↲
╞ 51╞ /SMRQ╞ 52╞ /SMACK↲
╞ 53╞ /LOCK╞ 54╞ GND↲
╞ 55╞ /ADR22╞ 56╞ /ADR23↲
╞ 57╞ /ADR20╞ 58╞ /ADR21↲
╞ 59╞ Reserved╞ 60╞ /TPAR↲
╞ ┆b0┆---------------------------------------↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
┆b0┆┆a1┆5.4.3 J1 Console interface connector.↲
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
┆a1┆┆b0┆┆f0┆┆a1┆┆e1┆┆a1┆┆b0┆J1 Console (RS232C) Signals↲
↲
1┆a1┆┆e1┆ ┆e1┆┆a1┆┆e1┆ RETUR┆a1┆┆e1┆N↲
2 ┆a1┆┆e1┆ ┆a1┆┆e1┆ Non Connected↲
3 ┆a1┆┆e1┆ Non Connected↲
┆e1┆ 4 ┆a1┆┆a1┆┆e1┆ Non Connected↲
5 ┆a1┆┆e1┆ RETURN↲
6 ┆a1┆┆a1┆┆e1┆ Non Connected↲
7 ┆a1┆┆e1┆ CALLING INDICATOR B↲
8 ┆a1┆┆a1┆┆e1┆ CARRIER DET B↲
┆b0┆┆a1┆┆f0┆┆e1┆┆b0┆┆a1┆┆e1┆┆f0┆ 9 ┆a1┆┆e1┆ RETURN↲
10 ┆a1┆┆e1┆ DATA TERM. RDY B↲
11┆a1┆┆e1┆ RETURN↲
12 DATA SET READY B↲
13 ┆a1┆┆e1┆ RETURN↲
14 ┆a1┆┆e1┆ C┆a1┆┆e1┆LEAR TO SEN┆e1┆┆a1┆┆e1┆D B↲
15 ┆a1┆┆e1┆ RETURN↲
16 ┆a1┆┆e1┆ ┆a1┆┆e1┆REQUEST TO SEND B↲
17 ┆a1┆┆e1┆ RETURN↲
18 ┆a1┆┆e1┆ ┆a1┆┆e1┆/RECIEVE DATA B↲
19 ┆a1┆┆e1┆ RETURN↲
20 /TRANSMIT DATA B↲
┆b0┆ ---------------------------------↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig 5.4.2 J1 pin assignment.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5.4.4 J2 RS422A Multidrop Interface Connector.↲
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
┆b0┆┆a1┆┆e1┆ ┆a1┆┆b0┆┆f0┆┆a1┆┆e1┆┆a1┆┆b0┆J2 Printer Signals ↲
↲
1┆a1┆┆e1┆ ┆e1┆┆a1┆┆e1┆ RETURN┆a1┆┆a1┆┆a1┆┆e1┆┆a1┆┆a1┆┆e1┆┆a1┆┆b0┆┆e1┆┆f0┆↲
2 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RECIEVE ┆e1┆┆a1┆┆e1┆COMMON↲
3 ┆a1┆┆e1┆ Non Connected↲
┆e1┆ 4 ┆a1┆┆a1┆┆e1┆ TERMINAL TIMMING↲
5 ┆a1┆┆e1┆ /TERMINAL TIMMING↲
6 ┆a1┆┆a1┆┆e1┆ SEND DATA↲
7 ┆a1┆┆e1┆ /SEND DATA↲
8 ┆a1┆┆a1┆┆e1┆ Non Connected↲
┆b0┆┆a1┆┆f0┆┆e1┆┆b0┆┆a1┆┆e1┆┆f0┆ 9 ┆a1┆┆e1┆ Non Connected↲
10 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RECEIVE D┆e1┆┆a1┆┆e1┆ATA↲
11 ┆a1┆┆e1┆ /RECEIVE DATA↲
12 ┆a1┆┆e1┆ ┆a1┆┆e1┆REQUEST TO SEND↲
13 ┆a1┆┆e1┆ ┆a1┆┆e1┆ /REQUEST TO SEND↲
14 ┆a1┆┆e1┆ R┆e1┆ECEIVE TIMING (B)↲
15 ┆e1┆ RECEIVE TIMING (A)↲
16 ┆a1┆┆e1┆ ┆a1┆┆e1┆ CLEAR TO SEND↲
17 ┆a1┆┆e1┆ /CLEAR TO SEND↲
18 ┆a1┆┆e1┆ ┆a1┆┆e1┆ Non Connected↲
19 ┆a1┆┆e1┆ Non Connected↲
20 DATA MODE↲
21 ┆a1┆┆e1┆ /DATA MODE↲
22 ┆a1┆┆e1┆ ┆a1┆┆e1┆ TERMINAL READY↲
23 ┆a1┆┆e1┆ /TERMINAL READY↲
24 ┆a1┆┆e1┆ ┆a1┆┆e1┆ Non Connected↲
25 ┆a1┆┆a1┆┆e1┆ Non Connected↲
26 Non Connected↲
┆b0┆------------------------------↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig 5.4.3 J2 pin assignment.↲
↲
↲
┆8c┆┆83┆┆9c┆↓
┆b0┆┆a1┆5.4.5 J3 Parallel Printer Interface Connector.↲
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
┆b0┆┆a1┆┆b0┆┆a1┆┆e1┆ ┆a1┆┆b0┆┆f0┆┆a1┆┆e1┆┆a1┆┆b0┆J3 Printer Signals↲
↲
1┆a1┆┆e1┆ ┆e1┆┆a1┆┆e1┆ /STROBE┆a1┆┆a1┆┆a1┆┆e1┆┆a1┆┆a1┆┆e1┆┆a1┆┆b0┆┆e1┆┆f0┆↲
2 ┆a1┆┆e1┆ ┆a1┆┆e1┆ /AUTO LF┆e1┆┆a1┆↲
3 ┆a1┆┆e1┆ DATA 0┆e1┆┆e1┆↲
┆e1┆ 4 ┆a1┆┆a1┆┆e1┆ /FAULT↲
5 ┆a1┆┆e1┆ DATA 1↲
6 ┆a1┆┆a1┆┆e1┆ /LP INIT↲
7 ┆a1┆┆e1┆ DATA 2↲
8 ┆a1┆┆a1┆┆e1┆ /SELECT↲
┆b0┆┆a1┆┆f0┆┆e1┆┆b0┆┆a1┆┆e1┆┆f0┆ 9 ┆a1┆┆e1┆ DATA 3↲
10 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆↲
11 ┆a1┆┆e1┆ DATA 4↲
12 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆┆a1┆┆e1┆↲
13 ┆a1┆┆e1┆ DATA 5↲
14 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆↲
15 ┆a1┆┆e1┆ DATA 6↲
16 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆↲
17 ┆a1┆┆e1┆ DATA 7↲
18 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆↲
19 ┆a1┆┆e1┆ /ACK↲
20 RETURN┆e1┆┆a1┆┆e1┆┆e1┆↲
21 ┆a1┆┆e1┆ BUSY↲
22 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆↲
23 ┆a1┆┆e1┆ PAPER END↲
24 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆↲
25 ┆a1┆┆a1┆┆e1┆ SELECTED↲
26 non connected↲
┆b0┆ ----------------------------↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig 5.4.4 J3 pin assignment.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆5.4.6 ┆84┆J4 LED603, BBC601 and Key Interrupt Connector.↲
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
┆b0┆┆a1┆┆b0┆┆a1┆┆e1┆ ┆a1┆┆b0┆┆f0┆┆a1┆┆e1┆┆a1┆┆b0┆J4 Signals ↲
↲
1┆a1┆┆e1┆ ┆e1┆┆a1┆┆e1┆ LED 1 CATHODE↲
2 ┆a1┆┆e1┆ ┆a1┆┆e1┆ LED 1 ANOD┆a1┆┆e1┆E↲
3 ┆a1┆┆e1┆ LED 2 CATHODE┆e1┆┆e1┆↲
┆e1┆ 4 ┆a1┆┆a1┆┆e1┆ LED 2 ANODE↲
5 ┆a1┆┆e1┆ /PINTR1↲
6 ┆a1┆┆a1┆┆e1┆ RETURN↲
7 ┆a1┆┆e1┆ /PINTR2↲
8 ┆a1┆┆a1┆┆e1┆ RETURN↲
┆b0┆┆a1┆┆f0┆┆e1┆┆b0┆┆a1┆┆e1┆┆f0┆ 9 ┆a1┆┆e1┆ PDMD↲
10 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆↲
11 ┆a1┆┆e1┆ +12V SENSE↲
12 ┆a1┆┆e1┆ ┆a1┆┆e1┆ +5V SENSE┆e1┆┆a1┆┆e1┆┆a1┆┆e1┆↲
13┆a1┆┆e1┆ /DIAG↲
14 ┆a1┆┆e1┆ ┆a1┆┆e1┆ RETURN┆e1┆┆a1┆┆e1┆↲
15 ┆a1┆┆e1┆ Non Connected↲
16 ┆a1┆┆e1┆ ┆a1┆┆e1┆Non Connected↲
┆b0┆ ----------------------------↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig 5.4.5 J4 pin assignment.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5.4.7 J5 iSBXbus Interface Connector.↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
╞ ┆b0┆┆a1┆Pin╞ Signal╞ Pin╞ Signal. ↲
↲
╞ 1╞ +12V╞ 2╞ -12V↲
╞ 3╞ GND╞ 4╞ +5V↲
╞ 5╞ RESET╞ 6╞ MCLK↲
╞ 7╞ MA2 ╞ 8╞ /MPST↲
╞ 9╞ MA1 ╞ 10╞ Reserved↲
╞ 11╞ MA0 ╞ 12╞ MINTR1↲
╞ 13╞ /IOWRT╞ 14╞ MINTR0↲
╞ 15╞ /IORD╞ 16╞ /MWAIT↲
╞ 17 GND ╞ 18╞ +5↲
╞ 19╞ MD7 ╞ 20╞ /MCS1↲
╞ 21╞ MD6 ╞ 22╞ /MCS0↲
╞ 23╞ MD5 ╞ 24╞ Reserved↲
╞ 25╞ MD4 ╞ 26╞ (TDMA)*↲
╞ 27╞ MD3 ╞ 28╞ OPT1↲
╞ 29╞ MD2 ╞ 30╞ OPT0↲
╞ 31╞ MD1 ╞ 32╞ (/MDACK)*↲
╞ 33╞ MD0 ╞ 34╞ (MDRQT)*↲
╞ 35╞ GND ╞ 36╞ +5V↲
╞ 37╞ MDE ╞ 38╞ MDF↲
╞ 39╞ MDC ╞ 40╞ MDD↲
╞ 41╞ MDA ╞ 42╞ MDB↲
╞ 43╞ MD8 ╞ 44╞ MD9↲
╞ ┆b0┆---------------------------------------↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
╞ * ┆84┆Note this DMA signals are not included on the CPU610X ↓
┆19┆┆8b┆┄┄board.↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig 5.4.6 J5 pin assignment.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆5.5 ╞ Jumpers.↲
↲
╞ ┆84┆The CPU board includes only one standard detachable ↓
┆19┆┆89┆┄┄jumper. The rest of the jumpers is connected direct on ↓
┆19┆┆89┆┄┄the printed board. It can be disconnected with a knife.↲
↲
╞ The standard jumpers on the CPU610X are listed below :↲
↲
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
┆b0┆┆a1┆Jumper connections Function. ↲
↲
W1 NC Test Jumper (Not in Use).↲
W2 NC -"- ┆84┆(Disconnects the ↓
┆19┆┆b0┆┄┄iLBXbus).↲
W3 NC -"- ┆84┆(Test master else ↓
┆19┆┆b0┆┄┄test slave).↲
╞ W4 NC╞ ┆84┆Bus Priority Out. (Only used ↓
┆19┆┆a4┆┄┄in systems with seriel ↓
┆19┆┆a4┆┄┄arbitrations logic).↲
W5 1 - 44 ┆84┆Timer interrupt to Master PIC ↓
┆19┆┆a4┆┄┄level 0.↲
╞ W5 2 - 43 ┆84┆Multibus interrupt 2 to ↓
┆19┆┆a4┆┄┄Master PIC level 2.↲
╞ W5 3 - 42 ┆84┆Multibus interrupt 3 to ↓
┆19┆┆a4┆┄┄Master PIC level 3.↲
╞ W5 4 - 41 ┆84┆Multibus interrupt 4 to ↓
┆19┆┆a4┆┄┄Master PIC level 4.↲
╞ W5 5 - 40 ┆84┆Multibus interrupt 5 to ↓
┆19┆┆a4┆┄┄Master PIC level 5.↲
W5 6 - 39 ┆84┆8274 interrupt to Master PIC ↓
┆19┆┆a4┆┄┄level 6.↲
W5 7 - 38 ┆84┆Multibus interrupt 6 to Slave ↓
┆19┆┆a4┆┄┄PIC1 level 0.↲
╞ W5 8 - 37 ┆84┆Multibus interrupt 7 to Slave ↓
┆19┆┆a4┆┄┄PIC level 1.↲
W5 9 - 36 ┆84┆Time out interrupt to Slave ↓
┆19┆┆a4┆┄┄PIC1 level 2.↲
W5 10 - 35 ┆84┆iSBXbus interrupt 0 to Slave ↓
┆19┆┆a4┆┄┄PIC1 level 3.↲
W5 11 - 34 ┆84┆iSBXbus interrupt 1 to Slave ↓
┆19┆┆a4┆┄┄PIC1 level 4.↲
╞ W5 12 - 33 ┆84┆Multibus interrupt 0 to Slave ↓
┆19┆┆a4┆┄┄PIC1 level 5.↲
╞ W5 13 - 32 ┆84┆Multibus interrupt 1 to Slave ↓
┆19┆┆a4┆┄┄PIC1 level 6.↲
W5 14 - 31 ┆84┆Line Printer interrupt to ↓
┆19┆┆a4┆┄┄Slave PIC1 level 7.↲
W5 15 - 30 ┆84┆Extended multibus interrupt 8 ↓
┆19┆┆a4┆┄┄to Slave PIC2 level 0.↲
W5 16 - 29 ┆84┆Extended multibus interrupt 9 ↓
┆19┆┆a4┆┄┄to Slave PIC2 level 1.↲
W5 17 - 28 ┆84┆Extended multibus interrupt ↓
┆19┆┆a4┆┄┄10 to Slave PIC2 level 2.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆Jumper connections Function. ↲
↲
W5 18 - 27 ┆84┆Extended multibus interrupt ↓
┆19┆┆a4┆┄┄11 to Slave PIC2 level 3.↲
W5 19 - 26 ┆84┆Extended multibus interrupt ↓
┆19┆┆a4┆┄┄12 to Slave PIC2 level 4.↲
W5 20 - 25 ┆84┆Extended multibus interrupt ↓
┆19┆┆a4┆┄┄13 to Slave PIC2 level 5.↲
W5 21 - 24 ┆84┆Extended multibus interrupt ↓
┆19┆┆a4┆┄┄14 to Slave PIC2 level 6.↲
W5 22 - 23 ┆84┆Extended multibus interrupt ↓
┆19┆┆a4┆┄┄15 to Slave PIC2 level 7.↲
W6 NC ┆84┆Used to generate interrupts ↓
┆19┆┆a4┆┄┄out to the multibus.↲
W7 2 - 3 ┆84┆Select the baud rate signal A ↓
┆19┆┆a4┆┄┄as a receiver clock in the ↓
┆19┆┆a4┆┄┄RS422A interface, else the TT ↓
┆19┆┆a4┆┄┄signal (Terminal Timing) is ↓
┆19┆┆a4┆┄┄in use.↲
W8 NC Test Jumper. (Not in use).↲
W9 NC ┆84┆Used to the (80287). NC it ↓
┆19┆┆a4┆┄┄indicates that the 80287 use ↓
┆19┆┆a4┆┄┄the CPU clk else it is ↓
┆19┆┆a4┆┄┄divided by three.↲
W10 1 - 3 ┆84┆Select the 80287 clock. It ↓
┆19┆┆a4┆┄┄use the cpu clock divided by ↓
┆19┆┆a4┆┄┄two in the standard ↓
┆19┆┆a4┆┄┄configuration else W10 2-3 ↓
┆19┆┆a4┆┄┄5MHz clock or W10 3-4 (W9 1-↓
┆19┆┆a4┆┄┄2) the exact CPU clock. (But ↓
┆19┆┆a4┆┄┄intern in the 80287 it is ↓
┆19┆┆a4┆┄┄divided by three.↲
┆b0┆ ┆f0┆W11 1 - 2 ┆84┆Is the only standard ↓
┆19┆┆a4┆┆81┆┄detachable jumper. It used to ↓
┆19┆┆a4┆┆81┆┄27256 EPROM's. If 27128 or ↓
┆19┆┆a4┆┆81┆┄2764 EPROM's is use it is ↓
┆19┆┆a4┆┆81┆┄disconnected.↲
┆b0┆----------------------------------------------------↲
╱04002d4e0a00060000000003014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
╱04002d4e0a00060000000002014131000000000000000000000000000000000000000000000000000a12232a37414b555f69737d8791ffff04╱
↓
↲
┆a1┆┆b0┆5.6 Enviromental Specification.↲
↲
Operating Temperature: 0┆81┆0┆82┆ - 55┆81┆0┆82┆↲
↲
Relative Humidity: 20% - 80% (Non condensing).↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆5.7 Physical Specifications.↲
↲
Width: 304.8mm↲
↲
Lenght: 179.1mm↲
↲
Height: 12mm↲
↲
↲
┆a1┆┆b0┆5.8 Power Specifications.↲
↲
Power Dissipation 36.8 W (max).↲
╞ VCC +5V +/- 5% (7.1A max)↲
VDD+ +12V +/-10% (50mA max)↲
VDD- -12V +/-10% (50mA max)↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆A References.↲
↲
1. ┆84┆INTEL Microsystem Components Handbook. 1984. ↓
┆19┆┆8e┆┄┄230843-001.↲
↲
2. INTEL MULTIBUS Specification 9800683-04↲
↲
3. INTEL iLBX Bus Specification 145695-REV A↲
↲
4. INTEL iSBX Bus Specification 142686-001↲
↲
5. ┆84┆Central Processor Unit CPU610. Rev 1.2 . Hardware ↓
┆19┆┆8e┆┄┄Reference Manual manual. RCSL 99-1 09863↲
↲
6. ┆84┆RC 3902 (CPU 610) Hardware Selftest. User's Manual. ↓
┆19┆┆8e┆┄┄RCSL 99-1 10176↲
↲
7. ┆84┆RC 39 Selftest Concept. User's Manual.RCSL 99-1 ↓
┆19┆┆8e┆┄┄10092↲
════════════════════════════════════════════════════════════════════════
↓
↲
┆1a┆┆1a┆ 15 - 30 ┆84┆Extended munterrupt 8 ↓
┆19┆┆a4┆┄┄tURN┆e1┆┆a1┆┆e1┆↲
15 ┆a1┆┆e1┆ DATA 6↲
0x00000…00020 (0,) 00 00 00 00 00 00 00 00 42 03 06 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0a 4e 00 00 00 ┆ B N ┆
0x00020…00040 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ ┆
0x00040…00047 00 00 00 00 00 00 00 ┆ ┆
0x00047…00080 Params {
0x00047…00080 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x00047…00080 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x00047…00080 }
0x00080…000a0 06 69 0d 0a 0d 0a a1 b0 54 41 42 4c 45 20 4f 46 20 43 4f 4e 54 45 4e 54 53 05 50 41 47 45 0d 0a ┆ i TABLE OF CONTENTS PAGE ┆
0x000a0…000c0 0d 0a 31 2e 20 49 4e 54 52 4f 44 55 43 54 49 4f 4e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 1. INTRODUCTION ..............┆
0x000c0…000e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆............................... ┆
0x000e0…00100 20 31 20 0d 0a 0d 0a 32 2e 20 47 45 4e 45 52 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 20 4f 46 ┆ 1 2. GENERAL DESCRIPTION OF┆
0x00100…00120 20 43 50 55 36 31 30 58 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ CPU610X .......................┆
0x00120…00140 2e 2e 2e 2e 20 20 32 0d 0a 0d 0a 33 2e 20 42 4c 4f 43 4b 20 44 49 41 47 52 41 4d 20 2e 2e 2e 2e ┆.... 2 3. BLOCK DIAGRAM ....┆
0x00140…00160 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x00160…00180 2e 2e 2e 2e 2e 2e 2e 2e 20 20 33 0d 0a 0d 0a 34 2e 20 46 55 4e 43 54 49 4f 4e 41 4c 20 44 45 53 ┆........ 3 4. FUNCTIONAL DES┆
0x00180…001a0 43 52 49 50 54 49 4f 4e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆CRIPTION .......................┆
0x001a0…001c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 34 0d 0a 20 20 20 34 2e 31 20 4f 6e 20 62 6f 61 72 64 ┆............ 4 4.1 On board┆
0x001c0…001e0 20 43 50 55 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ CPU ...........................┆
0x001e0…00200 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 34 0d 0a 20 20 20 20 20 20 20 34 2e 31 2e 31 20 ┆.............. 4 4.1.1 ┆
0x00200…00220 (1,) 38 30 32 38 36 20 43 50 55 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆80286 CPU ......................┆
0x00220…00240 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 34 0d 0a 20 20 20 20 20 20 20 34 2e 31 2e ┆................ 4 4.1.┆
0x00240…00260 32 20 4f 70 74 69 6f 6e 61 6c 20 38 30 32 38 37 20 4e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 ┆2 Optional 80287 Numeric process┆
0x00260…00280 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 35 0d 0a 20 20 20 34 2e 32 20 49 2f ┆or ............... 5 4.2 I/┆
0x00280…002a0 4f 20 49 6e 74 65 72 66 61 63 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆O Interface ....................┆
0x002a0…002c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 35 0d 0a 20 20 20 20 20 20 20 ┆.................... 5 ┆
0x002c0…002e0 34 2e 32 2e 31 20 49 2f 4f 20 61 64 72 65 73 73 69 6e 67 20 6f 6e 20 62 6f 61 72 64 20 2e 2e 2e ┆4.2.1 I/O adressing on board ...┆
0x002e0…00300 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 35 0d 0a 20 20 20 20 20 ┆...................... 5 ┆
0x00300…00320 20 20 34 2e 32 2e 32 20 53 65 72 69 65 65 73 20 69 6e 74 65 72 66 61 63 65 20 2e 2e 2e 2e 2e 2e ┆ 4.2.2 Seriees interface ......┆
0x00320…00340 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 37 0d 0a 20 20 20 ┆........................ 7 ┆
0x00340…00360 20 20 20 20 34 2e 32 2e 33 20 50 61 72 61 6c 6c 65 6c 20 69 6e 74 65 72 66 61 63 65 20 2e 2e 2e ┆ 4.2.3 Parallel interface ...┆
0x00360…00380 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 0d 0a 20 ┆.......................... 8 ┆
0x00380…003a0 20 20 34 2e 33 20 43 6c 6f 63 6b 20 47 65 6e 65 72 61 74 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.3 Clock Generator ..........┆
0x003a0…003c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 0d ┆............................ 11 ┆
0x003c0…003e0 0a 20 20 20 34 2e 34 20 49 6e 74 65 72 72 75 70 74 20 6f 70 65 72 61 74 69 6f 6e 20 2e 2e 2e 2e ┆ 4.4 Interrupt operation ....┆
0x003e0…00400 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 ┆.............................. 1┆
0x00400…00420 (2,) 31 0d 0a 20 20 20 20 20 20 20 34 2e 34 2e 31 20 49 6e 74 65 72 72 75 70 74 20 53 6f 75 72 63 65 ┆1 4.4.1 Interrupt Source┆
0x00420…00440 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ ...............................┆
0x00440…00460 20 31 31 0d 0a 20 20 20 20 20 20 20 34 2e 34 2e 32 20 49 6e 74 65 72 72 75 70 74 20 47 65 6e 65 ┆ 11 4.4.2 Interrupt Gene┆
0x00460…00480 72 61 74 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆rator ..........................┆
0x00480…004a0 2e 2e 20 31 34 0d 0a 20 20 20 34 2e 35 20 53 6f 66 74 77 61 72 65 20 52 65 73 65 74 20 61 6e 64 ┆.. 14 4.5 Software Reset and┆
0x004a0…004c0 20 50 6f 77 65 72 20 63 6f 6d 6d 61 6e 64 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Power commands ................┆
0x004c0…004e0 2e 2e 2e 2e 20 31 35 0d 0a 20 20 20 20 20 20 20 34 2e 35 2e 31 20 53 6f 66 74 77 61 72 65 20 52 ┆.... 15 4.5.1 Software R┆
0x004e0…00500 65 73 65 74 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆eset ...........................┆
0x00500…00520 2e 2e 2e 2e 2e 2e 20 31 35 0d 0a 20 20 20 20 20 20 20 34 2e 35 2e 32 20 50 6f 77 65 72 20 44 6f ┆...... 15 4.5.2 Power Do┆
0x00520…00540 77 6e 20 4f 70 65 72 61 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆wn Operation ...................┆
0x00540…00560 2e 2e 2e 2e 2e 2e 2e 2e 20 31 35 0d 0a 20 20 20 34 2e 36 20 4f 6e 20 62 6f 61 72 64 20 63 6c 6f ┆........ 15 4.6 On board clo┆
0x00560…00580 63 6b 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ck .............................┆
0x00580…005a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 36 0d 0a 20 20 20 34 2e 37 20 4d 65 6d 6f 72 79 20 61 64 64 ┆.......... 16 4.7 Memory add┆
0x005a0…005c0 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ressing ........................┆
0x005c0…005e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 37 0d 0a 20 20 20 20 20 20 20 34 2e 37 2e 31 20 4f 6e ┆............ 17 4.7.1 On┆
0x005e0…00600 20 62 6f 61 72 64 20 45 50 52 4f 4d 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ board EPROM ...................┆
0x00600…00620 (3,) 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 37 0d 0a 20 20 20 34 2e 38 20 42 75 73 20 49 6e ┆.............. 17 4.8 Bus In┆
0x00620…00640 74 65 72 66 61 63 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆terface ........................┆
0x00640…00660 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 38 0d 0a 20 20 20 20 20 20 20 34 2e 38 2e ┆................ 18 4.8.┆
0x00660…00680 31 20 4d 55 4c 54 49 42 55 53 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆1 MULTIBUS .....................┆
0x00680…006a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 38 0d 0a 20 20 20 20 20 20 20 34 2e ┆.................. 18 4.┆
0x006a0…006c0 38 2e 32 20 69 4c 42 58 20 62 75 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆8.2 iLBX bus ...................┆
0x006c0…006e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 39 0d 0a 20 20 20 20 20 20 20 ┆.................... 19 ┆
0x006e0…00700 34 2e 38 2e 33 20 69 53 42 58 20 62 75 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆4.8.3 iSBX bus .................┆
0x00700…0071e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 39 0d 0a 20 0d 0a ┆...................... 19 ┆
0x0071e…00721 FormFeed {
0x0071e…00721 0c 83 8c ┆ ┆
0x0071e…00721 }
0x00721…00740 0a 06 69 69 0d 0a 0d 0a a1 b0 54 41 42 4c 45 20 4f 46 20 43 4f 4e 54 45 4e 54 53 20 28 63 6f ┆ ii TABLE OF CONTENTS (co┆
0x00740…00760 6e 74 69 6e 75 65 64 29 05 50 41 47 45 0d 0a 0d 0a 35 2e 20 54 45 43 48 4e 49 43 41 4c 20 44 45 ┆ntinued) PAGE 5. TECHNICAL DE┆
0x00760…00780 53 43 52 49 50 54 49 4f 4e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆SCRIPTION ......................┆
0x00780…007a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 30 0d 0a 20 20 20 35 2e 31 20 4c 6f 67 69 63 ┆.............. 20 5.1 Logic┆
0x007a0…007c0 20 44 69 61 67 72 61 6d 73 20 77 69 74 68 20 53 69 67 6e 61 6c 20 44 65 73 63 72 69 70 74 69 6f ┆ Diagrams with Signal Descriptio┆
0x007c0…007e0 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 30 0d 0a 20 20 20 35 2e 32 20 50 41 ┆n ............... 20 5.2 PA┆
0x007e0…00800 4c 20 61 6e 64 20 50 52 4f 4d 20 44 65 73 63 72 69 70 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e ┆L and PROM Descriptions ........┆
0x00800…00820 (4,) 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 36 36 0d 0a 20 20 20 35 2e 33 ┆.................... 66 5.3┆
0x00820…00840 20 54 69 6d 69 6e 67 20 44 69 61 67 72 61 6d 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Timing Diagrams ...............┆
0x00840…00860 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 34 0d 0a 20 20 20 ┆....................... 84 ┆
0x00860…00880 20 20 20 20 35 2e 33 2e 31 20 46 69 72 73 74 20 52 4f 4d 20 61 63 63 65 73 73 20 6f 6e 20 43 50 ┆ 5.3.1 First ROM access on CP┆
0x00880…008a0 55 36 31 30 42 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 35 0d 0a ┆U610B .................... 85 ┆
0x008a0…008c0 20 20 20 20 20 20 20 35 2e 33 2e 32 20 38 32 37 34 20 63 79 63 6c 65 20 6f 6e 20 43 50 55 36 31 ┆ 5.3.2 8274 cycle on CPU61┆
0x008c0…008e0 30 41 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 ┆0A .......................... 8┆
0x008e0…00900 36 0d 0a 09 20 20 20 35 2e 33 2e 33 20 52 54 43 20 63 79 63 6c 65 20 43 50 55 36 31 30 41 20 2e ┆6 5.3.3 RTC cycle CPU610A .┆
0x00900…00920 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 ┆............................. 8┆
0x00920…00940 37 0d 0a 09 20 20 20 35 2e 33 2e 34 20 4d 75 6c 74 69 62 75 73 20 63 79 63 6c 65 20 6f 6e 20 43 ┆7 5.3.4 Multibus cycle on C┆
0x00940…00960 50 55 36 31 30 42 20 74 6f 20 4d 45 4d 36 39 31 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 ┆PU610B to MEM691 ............ 8┆
0x00960…00980 38 0d 0a 09 20 20 20 35 2e 33 2e 35 20 69 4c 42 58 62 75 73 20 63 79 63 6c 65 20 43 50 55 36 31 ┆8 5.3.5 iLBXbus cycle CPU61┆
0x00980…009a0 30 42 20 74 6f 20 4d 45 4d 36 39 31 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 38 ┆0B to MEM691 ................ 8┆
0x009a0…009c0 39 0d 0a 20 20 20 35 2e 34 20 50 6c 75 67 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆9 5.4 Plugs ................┆
0x009c0…009e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x009e0…00a00 20 20 39 30 0d 0a 09 20 20 20 35 2e 34 2e 31 20 50 31 20 4d 75 6c 74 69 62 75 73 20 43 6f 6e 6e ┆ 90 5.4.1 P1 Multibus Conn┆
0x00a00…00a20 (5,) 65 63 74 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ector ..........................┆
0x00a20…00a40 20 20 39 30 0d 0a 09 20 20 20 35 2e 34 2e 32 20 50 32 20 65 78 74 65 6e 64 65 64 20 4d 75 6c 74 ┆ 90 5.4.2 P2 extended Mult┆
0x00a40…00a60 69 62 75 73 20 43 6f 6e 6e 65 63 74 6f 72 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 28 69 ┆ibus Connector (i┆
0x00a60…00a80 4c 42 58 62 75 73 20 63 6f 6e 6e 65 63 74 6f 72 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆LBXbus connector) ..............┆
0x00a80…00aa0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 31 0d 0a 09 20 20 20 35 2e 34 2e 33 20 4a 31 ┆.............. 91 5.4.3 J1┆
0x00aa0…00ac0 20 43 6f 6e 73 6f 6c 65 20 49 6e 74 65 72 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 20 2e 2e 2e ┆ Console Interface Connector ...┆
0x00ac0…00ae0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 32 0d 0a 09 20 20 20 35 2e 34 2e 34 20 4a 32 ┆.............. 92 5.4.4 J2┆
0x00ae0…00b00 20 52 53 34 32 32 41 20 4d 75 6c 74 69 64 72 6f 70 20 49 6e 74 65 72 66 61 63 65 20 43 6f 6e 6e ┆ RS422A Multidrop Interface Conn┆
0x00b00…00b20 65 63 74 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 33 0d 0a 09 20 20 20 35 2e 34 2e 35 20 4a 33 ┆ector ........ 93 5.4.5 J3┆
0x00b20…00b40 20 50 61 72 61 6c 6c 65 6c 20 50 72 69 6e 74 65 72 20 49 6e 74 65 72 66 61 63 65 20 43 6f 6e 6e ┆ Parallel Printer Interface Conn┆
0x00b40…00b60 65 63 74 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 34 0d 0a 20 09 20 20 20 35 2e 34 2e 36 20 4a ┆ector ........ 94 5.4.6 J┆
0x00b60…00b80 34 20 4c 45 44 36 30 33 2c 20 42 42 43 36 30 31 20 61 6e 64 20 4b 65 79 20 49 6e 74 65 72 72 75 ┆4 LED603, BBC601 and Key Interru┆
0x00b80…00ba0 70 74 20 43 6f 6e 6e 65 63 74 6f 72 20 2e 2e 20 20 39 35 0d 0a 09 20 20 20 35 2e 34 2e 37 20 4a ┆pt Connector .. 95 5.4.7 J┆
0x00ba0…00bc0 35 20 69 53 42 58 62 75 73 20 49 6e 74 65 72 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 20 2e 2e ┆5 iSBXbus Interface Connector ..┆
0x00bc0…00be0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 36 0d 0a 20 20 20 35 2e 35 20 4a 75 6d 70 ┆............... 96 5.5 Jump┆
0x00be0…00c00 65 72 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ers ............................┆
0x00c00…00c20 (6,) 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 37 0d 0a 20 20 20 35 2e 36 20 45 ┆.................. 97 5.6 E┆
0x00c20…00c40 6e 76 69 72 6f 6e 6d 65 6e 74 61 6c 20 53 70 65 63 69 66 69 63 61 74 69 6f 6e 20 2e 2e 2e 2e 2e ┆nvironmental Specification .....┆
0x00c40…00c60 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 38 0d 0a 20 20 20 35 2e ┆..................... 98 5.┆
0x00c60…00c80 37 20 50 68 79 73 69 63 61 6c 20 53 70 65 63 69 66 69 63 61 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e ┆7 Physical Specifications ......┆
0x00c80…00ca0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 39 0d 0a 20 20 ┆........................ 99 ┆
0x00ca0…00cc0 20 35 2e 38 20 50 6f 77 65 72 20 53 70 65 63 69 66 69 63 61 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e ┆ 5.8 Power Specifications ......┆
0x00cc0…00ce0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 39 39 0d ┆........................... 99 ┆
0x00ce0…00d00 0a 0d 0a 0d 0a a1 b0 41 50 50 45 4e 44 49 58 0d 0a 0d 0a 41 2e 20 52 45 46 45 52 45 4e 43 45 53 ┆ APPENDIX A. REFERENCES┆
0x00d00…00d20 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ ...............................┆
0x00d20…00d38 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 30 31 0d 0a 0d 0a ┆................ 101 ┆
0x00d38…00d3b FormFeed {
0x00d38…00d3b 0c 83 80 ┆ ┆
0x00d38…00d3b }
0x00d3b…00d40 0a 14 b3 20 20 ┆ ┆
0x00d40…00d60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00d60…00d80 20 0b 0d 0a a1 b0 b0 a1 b0 a1 31 2e 20 20 20 20 20 20 20 49 4e 54 52 4f 44 55 43 54 49 4f 4e 2e ┆ 1. INTRODUCTION.┆
0x00d80…00da0 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 74 65 63 68 6e 69 63 61 6c 20 6d 61 6e ┆ This technical man┆
0x00da0…00dc0 75 61 6c 20 64 65 73 63 72 69 62 65 73 20 74 68 65 20 43 50 55 36 31 30 58 20 28 43 50 55 36 31 ┆ual describes the CPU610X (CPU61┆
0x00dc0…00de0 30 41 20 20 0a 19 89 80 80 36 4d 48 7a 20 61 6e 64 20 43 50 55 36 31 30 42 20 38 4d 48 7a 29 2e ┆0A 6MHz and CPU610B 8MHz).┆
0x00de0…00dee 0d 0a 20 20 20 20 20 20 20 20 20 84 0d 0a ┆ ┆
0x00dee…00df1 FormFeed {
0x00dee…00df1 0c 80 bc ┆ ┆
0x00dee…00df1 }
0x00df1…00e00 0a a1 b0 32 2e 20 20 20 20 20 20 20 47 45 4e ┆ 2. GEN┆
0x00e00…00e20 (7,) 45 52 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 20 4f 46 20 43 50 55 36 31 30 58 2e 0d 0a 0d 0a ┆ERAL DESCRIPTION OF CPU610X. ┆
0x00e20…00e40 20 20 20 20 20 20 20 20 20 84 84 54 68 65 20 43 50 55 36 31 30 58 20 63 6f 6e 74 61 69 6e 73 3a ┆ The CPU610X contains:┆
0x00e40…00e60 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 20 49 4e 54 45 4c 27 73 20 69 20 41 50 58 20 38 30 ┆ 1. INTEL's i APX 80┆
0x00e60…00e80 32 38 36 20 4d 69 63 72 6f 70 72 6f 63 65 73 73 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆286 Microprocessor. ┆
0x00e80…00ea0 32 2e 20 4d 55 4c 54 49 42 55 53 20 69 6e 74 65 72 66 61 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆2. MULTIBUS interface. ┆
0x00ea0…00ec0 20 20 20 33 2e 20 84 69 4c 42 58 20 62 75 73 20 69 6e 74 65 72 66 61 63 65 2c 20 74 68 65 20 43 ┆ 3. iLBX bus interface, the C┆
0x00ec0…00ee0 50 55 36 31 30 58 20 61 63 74 73 20 61 73 20 61 20 70 72 69 6d 61 72 79 20 0a 19 8c 80 80 6d 61 ┆PU610X acts as a primary ma┆
0x00ee0…00f00 73 74 65 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 20 4f 6e 65 20 69 53 42 58 20 62 75 ┆ster. 4. One iSBX bu┆
0x00f00…00f20 73 20 77 69 74 68 6f 75 74 20 44 4d 41 20 63 68 61 6e 6e 65 6c 20 73 75 70 70 6f 72 74 2e 0d 0a ┆s without DMA channel support. ┆
0x00f20…00f40 0d 0a 20 20 20 20 20 20 20 20 20 35 2e 20 43 6f 6e 73 6f 6c 20 69 6e 74 65 72 66 61 63 65 2e 20 ┆ 5. Consol interface. ┆
0x00f40…00f60 28 56 32 34 2f 52 53 32 33 32 43 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 36 2e 20 4d 75 6c ┆(V24/RS232C). 6. Mul┆
0x00f60…00f80 74 69 64 72 6f 70 20 69 6e 74 65 72 66 61 63 65 2e 20 28 52 53 34 32 32 41 29 2e 0d 0a 0d 0a 20 ┆tidrop interface. (RS422A). ┆
0x00f80…00fa0 20 20 20 20 20 20 20 20 37 2e 20 84 50 61 72 61 6c 6c 65 6c 20 70 72 69 6e 74 65 72 20 69 6e 74 ┆ 7. Parallel printer int┆
0x00fa0…00fc0 65 72 66 61 63 65 2e 20 28 43 65 6e 74 72 6f 6e 69 63 73 20 61 6e 64 20 52 43 37 35 30 20 0a 19 ┆erface. (Centronics and RC750 ┆
0x00fc0…00fe0 8c 80 80 50 61 72 74 6e 65 72 20 63 6f 6d 70 61 74 69 62 65 6c 29 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ Partner compatibel). ┆
0x00fe0…01000 20 20 20 20 38 2e 20 84 55 70 20 74 6f 20 36 34 4b 20 62 79 74 65 73 20 28 32 2a 33 32 4b 20 62 ┆ 8. Up to 64K bytes (2*32K b┆
0x01000…01020 (8,) 79 74 65 73 29 20 45 50 52 4f 4d 20 69 6e 20 74 77 6f 20 73 74 61 6e 64 61 72 64 20 0a 19 8c 80 ┆ytes) EPROM in two standard ┆
0x01020…01040 80 4a 45 44 45 43 20 73 6f 63 6b 65 74 73 2e 20 31 32 38 20 62 79 74 65 73 20 28 32 35 36 2a 34 ┆ JEDEC sockets. 128 bytes (256*4┆
0x01040…01060 20 62 69 74 29 20 62 69 70 6f 6c 61 72 20 50 52 4f 4d 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ bit) bipolar PROM. ┆
0x01060…01080 39 2e 20 84 41 20 72 65 61 6c 20 74 69 6d 65 20 63 6c 6f 63 6b 20 73 68 6f 77 73 20 74 68 65 20 ┆9. A real time clock shows the ┆
0x01080…010a0 74 69 6d 65 20 6f 66 20 64 61 79 2c 20 64 61 79 20 6f 66 20 6d 6f 6e 74 68 20 0a 19 8c 80 80 61 ┆time of day, day of month a┆
0x010a0…010c0 6e 64 20 74 68 65 20 64 61 79 20 6f 66 20 74 68 65 20 79 65 61 72 2e 0d 0a 0d 0a 20 20 20 20 20 ┆nd the day of the year. ┆
0x010c0…010e0 20 20 20 31 30 2e 20 84 41 73 20 61 6e 20 6f 70 74 69 6f 6e 20 74 68 65 20 43 50 55 36 31 30 58 ┆ 10. As an option the CPU610X┆
0x010e0…01100 20 63 61 6e 20 69 6e 63 6c 75 64 65 20 61 20 6e 75 6d 65 72 69 63 20 0a 19 8c 80 80 70 72 6f 63 ┆ can include a numeric proc┆
0x01100…0111b 65 73 73 6f 72 20 38 30 32 38 37 20 66 72 6f 6d 20 49 4e 54 45 4c 2e 0d 0a 0d 0a ┆essor 80287 from INTEL. ┆
0x0111b…0111e FormFeed {
0x0111b…0111e 0c 82 dc ┆ ┆
0x0111b…0111e }
0x0111e…01120 0a b0 ┆ ┆
0x01120…0113f a1 b0 b0 a1 33 2e 20 20 20 20 20 20 20 42 4c 4f 43 4b 20 44 49 41 47 52 41 4d 2e 0d 0a 0d 0a ┆ 3. BLOCK DIAGRAM. ┆
0x0113f…01142 FormFeed {
0x0113f…01142 0c 80 98 ┆ ┆
0x0113f…01142 }
0x01142…01160 0a b0 a1 b0 a1 34 2e 20 20 20 20 20 20 20 46 55 4e 43 54 49 4f 4e 41 4c 20 44 45 53 43 52 ┆ 4. FUNCTIONAL DESCR┆
0x01160…01180 49 50 54 49 4f 4e 2e 0d 0a 0d 0a a1 b0 f0 e1 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 63 68 ┆IPTION. This ch┆
0x01180…011a0 61 70 74 65 72 20 64 65 73 63 72 69 62 65 73 20 74 68 65 20 75 73 65 20 6f 66 20 74 68 65 20 65 ┆apter describes the use of the e┆
0x011a0…011c0 6c 65 6d 65 6e 74 73 20 6f 6e 20 74 68 65 20 0a 19 89 81 80 43 50 55 20 62 6f 61 72 64 2e 0d 0a ┆lements on the CPU board. ┆
0x011c0…011e0 0d 0a 0d 0a b0 a1 34 2e 31 20 20 20 20 20 20 4f 6e 20 62 6f 61 72 64 20 43 50 55 2e 0d 0a 0d 0a ┆ 4.1 On board CPU. ┆
0x011e0…01200 b0 a1 f0 e1 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 70 61 72 74 20 64 65 73 63 72 69 62 65 ┆ This part describe┆
0x01200…01220 (9,) 73 20 74 68 65 20 70 72 6f 63 65 73 73 6f 72 73 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 ┆s the processors on the CPU boar┆
0x01220…01240 64 2e 20 54 68 65 20 0a 19 89 81 80 43 50 55 20 62 6f 61 72 64 20 75 73 65 20 49 4e 54 45 4c 27 ┆d. The CPU board use INTEL'┆
0x01240…01260 73 20 38 30 32 38 36 20 61 73 20 74 68 65 20 63 65 6e 74 72 61 6c 20 70 72 6f 63 65 73 73 6f 72 ┆s 80286 as the central processor┆
0x01260…01280 2e 20 41 73 20 0a 19 89 81 80 61 6e 20 6f 70 74 69 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 ┆. As an option the CPU boar┆
0x01280…012a0 64 20 69 6e 63 6c 75 64 65 73 20 69 6e 74 65 72 66 61 63 65 20 74 6f 20 74 68 65 20 38 30 32 38 ┆d includes interface to the 8028┆
0x012a0…012c0 37 20 0a 19 89 81 80 6e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 2e 20 28 53 65 65 20 6c ┆7 numeric processor. (See l┆
0x012c0…012e0 69 74 74 20 31 20 66 6f 72 20 66 75 72 74 68 65 72 20 64 65 74 61 69 6c 73 20 6f 66 20 0a 19 89 ┆itt 1 for further details of ┆
0x012e0…01300 81 80 74 68 65 20 70 72 6f 63 65 73 73 6f 72 73 29 2e 0d 0a b0 a1 f0 e1 0d 0a 0d 0a a1 b0 34 2e ┆ the processors). 4.┆
0x01300…01320 31 2e 31 20 20 20 20 38 30 32 38 36 20 43 50 55 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 ┆1.1 80286 CPU. T┆
0x01320…01340 68 65 20 49 4e 54 45 4c 27 73 20 38 30 32 38 36 2d 36 20 28 36 20 4d 48 7a 20 66 6f 72 20 43 50 ┆he INTEL's 80286-6 (6 MHz for CP┆
0x01340…01360 55 36 31 30 41 29 20 6f 72 20 38 30 32 38 36 20 28 38 20 48 7a 20 0a 19 89 80 80 66 6f 72 20 43 ┆U610A) or 80286 (8 Hz for C┆
0x01360…01380 50 55 36 31 30 42 29 20 69 73 20 74 68 65 20 63 65 6e 74 72 61 6c 20 70 72 6f 63 65 73 73 6f 72 ┆PU610B) is the central processor┆
0x01380…013a0 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 20 0a 19 89 80 80 54 68 65 20 6d 69 63 72 ┆ on the CPU board. The micr┆
0x013a0…013c0 6f 70 72 6f 63 65 73 73 6f 72 20 77 6f 72 6b 20 69 6e 20 74 6f 20 64 69 66 66 65 72 65 6e 74 20 ┆oprocessor work in to different ┆
0x013c0…013e0 6d 6f 64 65 73 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 20 54 68 65 20 72 65 61 6c 20 61 ┆modes: 1. The real a┆
0x013e0…01400 64 64 72 65 73 73 20 6d 6f 64 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 20 54 68 65 20 ┆ddress mode. 2. The ┆
0x01400…01420 (10,) 70 72 6f 74 65 63 74 65 64 20 76 69 72 74 75 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 2e 20 ┆protected virtual address mode. ┆
0x01420…01440 28 50 56 41 4d 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 49 6e 20 6d 6f 64 65 20 6e 72 20 31 ┆(PVAM) In mode nr 1┆
0x01440…01460 20 74 68 65 20 70 72 6f 63 65 73 73 6f 72 20 61 64 64 72 65 73 73 65 73 20 75 70 20 74 6f 20 31 ┆ the processor addresses up to 1┆
0x01460…01480 20 4d 62 79 74 65 73 2e 20 49 6e 20 0a 19 89 80 80 6d 6f 64 65 20 6e 72 20 32 20 69 74 20 61 64 ┆ Mbytes. In mode nr 2 it ad┆
0x01480…014a0 64 72 84 65 73 73 20 75 70 20 31 36 20 4d 62 79 74 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆dr ess up 16 Mbytes. ┆
0x014a0…014c0 20 84 54 68 65 20 70 72 6f 63 65 73 73 6f 72 20 6d 61 6b 65 73 20 75 73 65 20 6f 66 20 61 6e 20 ┆ The processor makes use of an ┆
0x014c0…014e0 6f 6e 2d 63 68 69 70 20 6d 65 6d 6f 72 79 20 6d 61 6e 67 65 6d 65 6e 74 20 0a 19 89 80 80 69 6e ┆on-chip memory mangement in┆
0x014e0…01500 20 74 68 65 20 70 72 6f 74 65 63 74 65 64 20 76 69 72 74 75 61 6c 20 61 64 64 72 65 73 73 20 6d ┆ the protected virtual address m┆
0x01500…01520 6f 64 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 62 ┆ode The CPU board b┆
0x01520…01540 65 67 69 6e 73 20 69 6e 20 74 68 65 20 72 65 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 2e 20 ┆egins in the real address mode. ┆
0x01540…01560 57 68 65 6e 20 74 68 65 20 0a 19 89 80 80 38 30 32 38 36 20 6d 61 6b 65 73 20 61 20 77 6f 72 64 ┆When the 80286 makes a word┆
0x01560…01580 20 4f 75 74 20 69 6e 73 74 72 75 74 69 6f 6e 20 6f 6e 20 49 2f 4f 20 61 64 64 72 65 73 73 20 30 ┆ Out instrution on I/O address 0┆
0x01580…015a0 30 43 41 20 74 6f 20 0a 19 89 80 80 74 68 65 20 66 69 72 73 74 20 70 61 72 61 6c 6c 65 6c 20 70 ┆0CA to the first parallel p┆
0x015a0…015c0 6f 72 74 2c 20 69 74 20 73 77 69 74 63 68 65 73 20 74 6f 20 70 72 6f 74 65 63 74 65 64 20 6d 6f ┆ort, it switches to protected mo┆
0x015c0…015e0 64 65 2e 20 0a 19 89 80 80 54 68 65 6e 20 69 74 20 69 73 20 69 6d 70 6f 73 73 69 62 6c 65 20 74 ┆de. Then it is impossible t┆
0x015e0…01600 6f 20 73 77 69 74 63 68 20 62 61 63 6b 20 74 6f 20 72 65 61 6c 20 61 64 64 72 65 73 73 20 0a 19 ┆o switch back to real address ┆
0x01600…0160c (11,) 89 80 80 6d 6f 64 65 2e 0d 0a 0d 0a ┆ mode. ┆
0x0160c…0160f FormFeed {
0x0160c…0160f 0c 83 bc ┆ ┆
0x0160c…0160f }
0x0160f…01620 0a a1 b0 34 2e 31 2e 32 20 20 20 20 4f 70 74 69 6f ┆ 4.1.2 Optio┆
0x01620…01640 6e 61 6c 20 38 30 32 38 37 20 4e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 2e 0d 0a 0d 0a ┆nal 80287 Numeric processor. ┆
0x01640…01660 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 63 61 6e 20 62 65 20 65 ┆ The CPU board can be e┆
0x01660…01680 78 70 61 6e 64 65 64 20 77 69 74 68 20 61 20 6e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 ┆xpanded with a numeric processor┆
0x01680…016a0 20 0a 19 89 80 80 49 4e 54 45 4c 27 73 20 38 30 32 38 37 20 28 38 20 4d 48 7a 29 20 6f 72 20 38 ┆ INTEL's 80287 (8 MHz) or 8┆
0x016a0…016c0 30 32 38 37 2d 33 20 28 35 20 4d 48 7a 29 2e 20 54 68 65 20 70 72 6f 63 65 73 73 6f 72 20 0a 19 ┆0287-3 (5 MHz). The processor ┆
0x016c0…016e0 89 80 80 69 73 20 75 73 65 64 20 74 6f 20 66 6c 6f 61 74 69 6e 67 20 70 6f 69 6e 74 20 6f 70 65 ┆ is used to floating point ope┆
0x016e0…01700 72 61 74 69 6f 6e 20 61 6e 64 20 6f 74 68 65 72 20 64 69 66 66 69 63 75 6c 74 20 0a 19 89 80 80 ┆ration and other difficult ┆
0x01700…01720 6e 75 6d 65 72 69 63 20 6f 70 65 72 61 74 69 6f 6e 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆numeric operations. ┆
0x01720…01740 84 41 6c 6c 20 69 6e 74 65 72 66 61 63 65 20 74 6f 20 74 68 65 20 6e 75 6d 65 72 69 63 20 70 72 ┆ All interface to the numeric pr┆
0x01740…01760 6f 63 65 73 73 6f 72 20 69 73 20 6f 6e 20 74 68 65 20 43 50 55 20 0a 19 89 80 80 62 6f 61 72 64 ┆ocessor is on the CPU board┆
0x01760…01780 2e 0d 0a 0d 0a 0d 0a f0 a1 b0 a1 b0 a1 34 2e 32 20 20 20 20 20 20 49 2f 4f 20 49 6e 74 65 72 66 ┆. 4.2 I/O Interf┆
0x01780…017a0 61 63 65 2e 0d 0a b0 a1 0d 0a b0 a1 f0 e1 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6e 65 78 74 ┆ace. The next┆
0x017a0…017c0 20 70 61 72 74 20 6f 66 20 63 68 61 70 74 65 72 20 66 6f 75 72 20 64 65 73 63 72 69 62 65 73 20 ┆ part of chapter four describes ┆
0x017c0…017e0 74 68 65 20 75 73 65 20 6f 66 20 74 68 65 20 0a 19 89 81 80 69 41 50 58 32 38 36 20 49 2f 4f 20 ┆the use of the iAPX286 I/O ┆
0x017e0…01800 61 64 64 72 65 73 73 20 73 70 61 63 65 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e 31 20 20 20 20 49 ┆address space. 4.2.1 I┆
0x01800…01820 (12,) 2f 4f 20 61 64 64 72 65 73 73 69 6e 67 20 6f 6e 20 62 6f 61 72 64 2e 0d 0a b0 a1 0d 0a 20 20 20 ┆/O addressing on board. ┆
0x01820…01840 20 20 20 20 20 20 b0 a1 44 65 76 69 63 65 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Device ┆
0x01840…01860 20 20 20 44 61 74 61 20 73 69 7a 65 20 20 20 20 20 49 2f 4f 20 20 61 64 64 72 65 73 73 20 20 20 ┆ Data size I/O address ┆
0x01860…01880 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 41 4c 30 31 32 2e 20 28 49 6e 74 65 72 72 75 70 74 20 ┆ PAL012. (Interrupt ┆
0x01880…018a0 6f 75 74 29 2e 20 20 42 79 74 65 20 3a 20 52 65 73 65 74 20 20 20 20 20 20 30 30 38 32 0d 0a 20 ┆out). Byte : Reset 0082 ┆
0x018a0…018c0 20 20 20 20 20 20 20 20 50 41 4c 30 31 32 2e 20 28 49 6e 74 65 72 72 75 70 74 20 6f 75 74 29 2e ┆ PAL012. (Interrupt out).┆
0x018c0…018e0 20 20 42 79 74 65 20 3a 20 53 65 74 20 20 20 20 20 20 20 20 30 30 38 36 0d 0a 20 20 20 20 20 20 ┆ Byte : Set 0086 ┆
0x018e0…01900 20 20 20 54 42 50 32 34 53 31 30 2e 20 28 42 69 70 6f 6c 61 72 20 50 52 4f 4d 29 2e 20 34 20 62 ┆ TBP24S10. (Bipolar PROM). 4 b┆
0x01900…01920 69 74 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 38 36 0d 0a 20 20 20 20 20 20 20 20 20 52 54 ┆it 0086 RT┆
0x01920…01940 43 2e 20 28 4d 4d 31 35 38 31 36 37 41 2f 52 54 43 35 38 33 32 31 29 20 42 79 74 65 2f 34 20 62 ┆C. (MM158167A/RTC58321) Byte/4 b┆
0x01940…01960 69 74 20 20 20 20 20 20 20 20 30 30 38 41 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 2d 32 ┆it 008A 8259A-2┆
0x01960…01980 20 50 49 43 2e 20 28 53 6c 61 76 65 32 29 2e 20 20 20 20 42 79 74 65 3a 20 53 74 61 74 75 73 2e ┆ PIC. (Slave2). Byte: Status.┆
0x01980…019a0 20 20 20 20 20 30 30 39 34 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 ┆ 0094 82┆
0x019a0…019c0 35 39 41 2d 32 20 50 49 43 2e 20 28 53 6c 61 76 65 32 29 2e 20 20 20 20 42 79 74 65 3a 20 4d 41 ┆59A-2 PIC. (Slave2). Byte: MA┆
0x019c0…019e0 53 4b 2e 20 20 20 20 20 20 20 30 30 39 36 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 ┆SK. 0096 ┆
0x019e0…01a00 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 29 20 42 79 74 ┆ 8255A-5 PPI. (Parallel 2) Byt┆
0x01a00…01a20 (13,) 65 3a 20 50 6f 72 74 20 41 20 4f 75 74 2e 20 30 30 39 38 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 ┆e: Port A Out. 0098 ┆
0x01a20…01a40 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 ┆ 8255A-5 PPI. (Parallel 2┆
0x01a40…01a60 29 20 42 79 74 65 3a 20 50 6f 72 74 20 42 20 49 6e 2e 20 20 30 30 39 41 0d 0a 20 20 20 20 20 20 ┆) Byte: Port B In. 009A ┆
0x01a60…01a80 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 29 20 42 79 74 ┆ 8255A-5 PPI. (Parallel 2) Byt┆
0x01a80…01aa0 65 3a 20 50 6f 72 74 20 43 20 4f 75 74 2e 20 30 30 39 43 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 ┆e: Port C Out. 009C ┆
0x01aa0…01ac0 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 ┆ 8255A-5 PPI. (Parallel 2┆
0x01ac0…01ae0 29 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 30 39 45 e1 f0 e1 f0 e1 f0 e1 f0 ┆) Byte: Control. 009E ┆
0x01ae0…01b00 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 69 53 42 58 20 62 75 73 2e 20 20 20 20 20 20 20 20 20 20 ┆ iSBX bus. ┆
0x01b00…01b20 20 20 20 20 20 20 20 42 79 74 65 2f 77 6f 72 64 20 20 20 20 20 20 30 30 41 30 2d 30 30 42 46 e1 ┆ Byte/word 00A0-00BF ┆
0x01b20…01b40 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 2d 32 20 50 49 43 2e ┆ 8259A-2 PIC.┆
0x01b40…01b60 20 28 4d 61 73 74 65 72 29 2e 20 20 20 20 42 79 74 65 3a 20 53 74 61 74 75 73 2e 20 20 20 20 20 ┆ (Master). Byte: Status. ┆
0x01b60…01b80 30 30 43 30 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 2d 32 ┆00C0 8259A-2┆
0x01b80…01ba0 20 50 49 43 2e 20 28 4d 61 73 74 65 72 29 2e 20 20 20 20 42 79 74 65 3a 20 4d 41 53 4b 2e 20 20 ┆ PIC. (Master). Byte: MASK. ┆
0x01ba0…01bc0 20 20 20 20 20 30 30 43 32 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 ┆ 00C2 82┆
0x01bc0…01be0 35 39 41 2d 32 20 50 49 43 2e 20 28 53 6c 61 76 65 31 29 2e 20 20 20 20 42 79 74 65 3a 20 53 74 ┆59A-2 PIC. (Slave1). Byte: St┆
0x01be0…01c00 61 74 75 73 2e 20 20 20 20 20 30 30 43 34 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 ┆atus. 00C4 ┆
0x01c00…01c20 (14,) 20 20 20 38 32 35 39 41 2d 32 20 50 49 43 2e 20 28 53 6c 61 76 65 31 29 2e 20 20 20 20 42 79 74 ┆ 8259A-2 PIC. (Slave1). Byt┆
0x01c20…01c3f 65 3a 20 4d 41 53 4b 2e 20 20 20 20 20 20 20 30 30 43 36 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a ┆e: MASK. 00C6 ┆
0x01c3f…01c42 FormFeed {
0x01c3f…01c42 0c 83 b0 ┆ ┆
0x01c3f…01c42 }
0x01c42…01c60 0a 20 20 20 20 20 20 20 20 20 b0 a1 44 65 76 69 63 65 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Device ┆
0x01c60…01c80 20 20 20 20 20 20 20 20 20 44 61 74 61 20 73 69 7a 65 20 20 20 20 20 49 2f 4f 20 20 61 64 64 72 ┆ Data size I/O addr┆
0x01c80…01ca0 65 73 73 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 ┆ess 8255A-5 PPI. ┆
0x01ca0…01cc0 28 50 61 72 61 6c 6c 65 6c 20 31 29 20 42 79 74 65 3a 20 50 6f 72 74 20 41 20 4f 75 74 2e 20 30 ┆(Parallel 1) Byte: Port A Out. 0┆
0x01cc0…01ce0 30 43 38 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 ┆0C8 8255A-5 ┆
0x01ce0…01d00 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 31 29 20 42 79 74 65 3a 20 50 6f 72 74 20 42 20 49 ┆PPI. (Parallel 1) Byte: Port B I┆
0x01d00…01d20 6e 2e 20 20 30 30 43 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆n. 00CA ┆
0x01d20…01d40 20 20 20 20 20 20 20 20 20 20 20 20 20 77 6f 72 64 3a 20 57 52 20 50 56 41 4d 20 20 20 20 20 30 ┆ word: WR PVAM 0┆
0x01d40…01d60 30 43 41 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 ┆0CA 8255A-5 PPI. (Para┆
0x01d60…01d80 6c 6c 65 6c 20 31 29 20 42 79 74 65 3a 20 50 6f 72 74 20 43 20 4f 75 74 2e 20 30 30 43 43 e1 f0 ┆llel 1) Byte: Port C Out. 00CC ┆
0x01d80…01da0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 ┆ 8255A-5 PPI. ┆
0x01da0…01dc0 28 50 61 72 61 6c 6c 65 6c 20 31 29 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 ┆(Parallel 1) Byte: Control. 0┆
0x01dc0…01de0 30 43 45 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 34 20 20 50 49 ┆0CE 8254 PI┆
0x01de0…01e00 54 2e 20 28 54 69 6d 65 72 29 2e 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 75 6e 74 65 72 20 ┆T. (Timer). Byte: Counter ┆
0x01e00…01e20 (15,) 30 20 20 20 30 30 44 30 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 ┆0 00D0 825┆
0x01e20…01e40 34 20 20 50 49 54 2e 20 28 54 69 6d 65 72 29 2e 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 75 ┆4 PIT. (Timer). Byte: Cou┆
0x01e40…01e60 6e 74 65 72 20 31 20 20 20 30 30 44 32 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 ┆nter 1 00D2 ┆
0x01e60…01e80 20 20 38 32 35 34 20 20 50 49 54 2e 20 28 54 69 6d 65 72 29 2e 20 20 20 20 20 20 20 42 79 74 65 ┆ 8254 PIT. (Timer). Byte┆
0x01e80…01ea0 3a 20 43 6f 75 6e 74 65 72 20 32 20 20 20 30 30 44 34 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 ┆: Counter 2 00D4 ┆
0x01ea0…01ec0 20 20 20 20 20 20 20 38 32 35 34 20 20 50 49 54 2e 20 28 54 69 6d 65 72 29 2e 20 20 20 20 20 20 ┆ 8254 PIT. (Timer). ┆
0x01ec0…01ee0 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 30 44 36 e1 f0 e1 f0 e1 f0 e1 f0 e1 ┆ Byte: Control. 00D6 ┆
0x01ee0…01f00 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 37 34 20 20 4d 50 53 43 2e 20 43 48 20 41 2e 20 20 20 ┆ 8274 MPSC. CH A. ┆
0x01f00…01f20 20 20 20 20 20 20 42 79 74 65 3a 20 44 61 74 61 2e 20 20 20 20 20 20 20 30 30 44 38 e1 f0 e1 f0 ┆ Byte: Data. 00D8 ┆
0x01f20…01f40 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 37 34 20 20 4d 50 53 43 2e 20 43 48 20 ┆ 8274 MPSC. CH ┆
0x01f40…01f60 42 2e 20 20 20 20 20 20 20 20 20 42 79 74 65 3a 20 44 61 74 61 2e 20 20 20 20 20 20 20 30 30 44 ┆B. Byte: Data. 00D┆
0x01f60…01f80 41 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 37 34 20 20 4d 50 53 43 ┆A 8274 MPSC┆
0x01f80…01fa0 2e 20 43 48 20 41 2e 20 20 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 ┆. CH A. Byte: Control. ┆
0x01fa0…01fc0 20 20 30 30 44 43 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 37 34 20 ┆ 00DC 8274 ┆
0x01fc0…01fe0 20 4d 50 53 43 2e 20 43 48 20 42 2e 20 20 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 6e 74 72 ┆ MPSC. CH B. Byte: Contr┆
0x01fe0…02000 6f 6c 2e 20 20 20 20 30 30 44 45 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 ┆ol. 00DE ┆
0x02000…02020 (16,) 38 30 32 38 37 20 4e 75 6d 72 69 63 20 50 72 6f 63 65 73 73 6f 72 2e 20 20 20 57 6f 72 64 3a 20 ┆80287 Numric Processor. Word: ┆
0x02020…02040 52 44 20 73 74 61 74 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RD status. ┆
0x02040…02060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 52 20 4f 70 63 6f 64 65 2e 20 ┆ WR Opcode. ┆
0x02060…02080 20 30 30 46 38 0d 0a 20 20 20 20 20 20 20 20 20 38 30 32 38 37 20 4e 75 6d 72 69 63 20 50 72 6f ┆ 00F8 80287 Numric Pro┆
0x02080…020a0 63 65 73 73 6f 72 2e 20 20 20 57 6f 72 64 3a 20 44 61 74 61 2e 20 20 20 20 20 20 20 30 30 46 41 ┆cessor. Word: Data. 00FA┆
0x020a0…020c0 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 30 32 38 37 20 4e 75 6d 72 69 ┆ 80287 Numri┆
0x020c0…020e0 63 20 50 72 6f 63 65 73 73 6f 72 2e 20 20 20 57 6f 72 64 3a 20 41 64 64 72 65 73 73 2e 20 20 20 ┆c Processor. Word: Address. ┆
0x020e0…02100 20 30 30 46 43 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 0d 0a 20 b0 20 20 20 20 20 20 20 20 2d 2d 2d ┆ 00FC ---┆
0x02100…02120 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x02120…02140 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆-------------------- ┆
0x02140…02160 20 46 69 67 20 34 2e 32 2e 31 20 84 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 6f 6e 20 74 68 65 ┆ Fig 4.2.1 I/O addresses on the┆
0x02160…02180 20 43 50 55 20 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 ┆ CPU board. Target┆
0x02180…021a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 73 69 7a 65 20 20 ┆ Data size ┆
0x021a0…021c0 20 20 20 49 2f 4f 20 20 61 64 64 72 65 73 73 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d ┆ I/O address M┆
0x021c0…021e0 55 4c 49 42 55 53 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 62 79 74 65 2f 77 ┆ULIBUS byte/w┆
0x021e0…02200 6f 72 64 20 20 20 20 20 30 30 30 30 2d 30 30 37 46 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 22 ┆ord 0000-007F -"┆
0x02200…02220 (17,) 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 ┆- -"- ┆
0x02220…02240 20 20 20 20 20 30 31 30 30 2d 46 46 46 46 0d 0a 0d 0a 20 b0 20 20 20 20 20 20 20 20 2d 2d 2d 2d ┆ 0100-FFFF ----┆
0x02240…02260 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x02260…02280 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆------------------- ┆
0x02280…022a0 46 69 67 20 34 2e 32 2e 32 20 84 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 66 72 6f 6d 20 69 20 ┆Fig 4.2.2 I/O addresses from i ┆
0x022a0…022c0 41 50 58 20 38 30 32 38 36 20 74 6f 20 74 68 65 20 0a 19 93 80 80 4d 55 4c 54 49 42 55 53 2e 0d ┆APX 80286 to the MULTIBUS. ┆
0x022c0…022c1 0a ┆ ┆
0x022c1…022c4 FormFeed {
0x022c1…022c4 0c 83 8c ┆ ┆
0x022c1…022c4 }
0x022c4…022e0 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 20 20 20 20 20 20 43 68 69 70 ┆ Target Chip┆
0x022e0…02300 20 73 65 6c 65 63 74 20 20 20 20 20 44 61 74 61 20 73 69 7a 65 20 20 20 20 20 49 2f 4f 20 20 61 ┆ select Data size I/O a┆
0x02300…02320 64 64 72 65 73 73 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 69 53 42 58 20 62 75 73 20 20 ┆ddress iSBX bus ┆
0x02320…02340 20 20 20 20 2f 4d 43 53 30 20 20 20 20 20 20 20 20 20 20 20 20 62 79 74 65 20 20 20 20 20 20 20 ┆ /MCS0 byte ┆
0x02340…02360 30 30 41 30 2d 30 30 41 46 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 20 20 20 ┆00A0-00AF -"- ┆
0x02360…02380 20 20 2f 4d 43 53 31 20 20 20 20 20 20 20 20 20 20 20 20 62 79 74 65 20 20 20 20 20 20 20 30 30 ┆ /MCS1 byte 00┆
0x02380…023a0 42 30 2d 30 30 42 46 0d 0a 20 20 20 20 20 20 20 20 20 69 53 42 58 20 62 75 73 20 20 20 20 20 20 ┆B0-00BF iSBX bus ┆
0x023a0…023c0 2f 4d 43 53 30 20 20 20 20 20 20 20 20 20 20 20 20 77 6f 72 64 20 20 20 20 20 20 20 30 30 41 30 ┆/MCS0 word 00A0┆
0x023c0…023e0 2d 30 30 41 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 20 20 20 20 20 2f 4d ┆-00A8 -"- /M┆
0x023e0…02400 43 53 31 20 20 20 20 20 20 20 20 20 20 20 20 77 6f 72 64 20 20 20 20 20 20 20 30 30 41 30 2d 30 ┆CS1 word 00A0-0┆
0x02400…02420 (18,) 30 41 46 0d 0a 0d 0a 20 b0 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆0AF ---------------┆
0x02420…02440 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x02440…02460 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 20 34 2e 32 2e 33 20 84 ┆-------- Fig 4.2.3 ┆
0x02460…02480 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 66 72 6f 6d 20 69 20 41 50 58 20 38 30 32 38 36 20 74 ┆I/O addresses from i APX 80286 t┆
0x02480…024a0 6f 20 74 68 65 20 69 53 42 58 20 0a 19 93 80 80 62 75 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e ┆o the iSBX bus. 4.2.┆
0x024a0…024c0 32 20 20 20 20 53 65 72 69 65 65 73 20 a1 b0 69 6e 74 65 72 66 61 63 65 2e 0d 0a b0 a1 f0 e1 0d ┆2 Seriees interface. ┆
0x024c0…024e0 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 68 61 73 20 74 77 6f ┆ The CPU board has two┆
0x024e0…02500 20 73 65 72 69 65 65 73 20 63 68 61 6e 6e 65 6c 73 20 41 20 61 6e 64 20 42 2e 20 43 68 61 6e 6e ┆ seriees channels A and B. Chann┆
0x02500…02520 65 6c 20 41 20 0a 19 89 80 80 6d 61 6b 65 73 20 74 68 65 20 63 6f 6e 6e 65 63 74 69 6f 6e 20 74 ┆el A makes the connection t┆
0x02520…02540 6f 20 74 68 65 20 6d 75 6c 74 69 64 72 6f 70 20 52 53 34 32 32 41 20 6c 69 6e 65 2e 20 0a 19 89 ┆o the multidrop RS422A line. ┆
0x02540…02560 80 80 43 68 61 6e 6e 65 6c 20 42 20 74 61 6b 65 73 20 63 61 72 65 20 6f 66 20 74 68 65 20 63 6f ┆ Channel B takes care of the co┆
0x02560…02580 6e 73 6f 6c 20 77 69 74 68 20 52 53 32 33 32 43 20 0a 19 89 80 80 69 6e 74 65 72 66 61 63 65 2e ┆nsol with RS232C interface.┆
0x02580…025a0 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 49 4e 54 45 4c 27 73 20 38 32 37 34 20 4d 75 6c ┆ The INTEL's 8274 Mul┆
0x025a0…025c0 74 69 2d 70 72 6f 74 6f 63 6f 6c 20 53 65 72 69 61 6c 20 43 6f 6e 74 72 6f 6c 6c 65 72 20 28 4d ┆ti-protocol Serial Controller (M┆
0x025c0…025e0 50 53 43 29 20 0a 19 89 80 80 74 61 6b 65 73 20 63 61 72 65 20 6f 66 20 6d 6f 73 74 20 6f 66 20 ┆PSC) takes care of most of ┆
0x025e0…02600 74 68 65 20 73 65 72 69 65 65 73 20 63 6f 6d 6d 75 6e 69 63 61 74 69 6f 6e 2e 20 54 77 6f 20 0a ┆the seriees communication. Two ┆
0x02600…02620 (19,) 19 89 80 80 65 78 74 72 61 20 73 69 67 6e 61 6c 73 20 69 6e 20 63 68 61 6e 6e 65 6c 20 42 20 2f ┆ extra signals in channel B /┆
0x02620…02640 44 53 52 42 20 28 44 61 74 61 20 53 65 74 20 52 65 61 64 79 29 20 61 6e 64 20 0a 19 89 80 80 2f ┆DSRB (Data Set Ready) and /┆
0x02640…02660 43 49 42 20 28 43 61 6c 6c 69 6e 67 20 49 6e 64 69 63 61 74 6f 72 29 20 69 6e 74 65 72 66 61 63 ┆CIB (Calling Indicator) interfac┆
0x02660…02680 65 20 74 6f 20 74 68 65 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 0a 19 89 80 80 31 2e 0d 0a ┆e to the parallel port 1. ┆
0x02680…026a0 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 75 73 65 64 20 73 69 67 6e 61 6c 73 20 69 6e 20 ┆ The used signals in ┆
0x026a0…026c0 63 68 61 6e 6e 65 6c 20 41 20 61 72 65 20 3a 0d 0a 0d 0a 20 b0 20 20 20 20 20 20 20 84 20 b0 a1 ┆channel A are : ┆
0x026c0…026e0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 4d 65 61 6e 69 6e 67 20 20 20 20 20 20 0d 0a 0d ┆Signal Meaning ┆
0x026e0…02700 0a 20 20 20 20 20 20 20 20 20 54 58 44 41 20 20 20 20 20 20 20 20 20 54 72 61 6e 73 6d 69 74 74 ┆ TXDA Transmitt┆
0x02700…02720 65 64 20 44 61 74 61 0d 0a 20 20 20 20 20 20 20 20 20 52 58 44 41 20 20 20 20 20 20 20 20 20 52 ┆ed Data RXDA R┆
0x02720…02740 65 63 65 69 76 65 64 20 44 61 74 61 0d 0a 20 20 20 20 20 20 20 20 20 2f 52 54 53 41 20 20 20 20 ┆eceived Data /RTSA ┆
0x02740…02760 20 20 20 20 52 65 71 75 65 73 74 20 54 6f 20 53 65 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 ┆ Request To Send /C┆
0x02760…02780 54 53 41 20 20 20 20 20 20 20 20 52 65 61 64 79 20 46 6f 72 20 53 65 6e 64 69 6e 67 0d 0a 20 20 ┆TSA Ready For Sending ┆
0x02780…027a0 20 20 20 20 20 20 20 2f 43 44 41 20 20 20 20 20 20 20 20 20 43 61 72 72 69 65 72 20 4f 6e 0d 0a ┆ /CDA Carrier On ┆
0x027a0…027c0 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -------------------------┆
0x027c0…027ca 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a ┆------ ┆
0x027ca…027cd FormFeed {
0x027ca…027cd 0c 83 b0 ┆ ┆
0x027ca…027cd }
0x027cd…027e0 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 75 73 65 64 ┆ The used┆
0x027e0…02800 20 73 69 67 6e 61 6c 73 20 69 6e 20 63 68 61 6e 6e 61 6c 20 42 20 61 72 65 20 3a 0d 0a 0d 0a 20 ┆ signals in channal B are : ┆
0x02800…02820 (20,) b0 20 20 20 20 20 20 20 84 20 b0 a1 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 4d 65 61 6e ┆ Signal Mean┆
0x02820…02840 69 6e 67 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 58 44 42 20 20 20 20 20 20 ┆ing TXDB ┆
0x02840…02860 20 20 20 54 72 61 6e 73 6d 69 74 74 65 64 20 44 61 74 61 0d 0a 20 20 20 20 20 20 20 20 20 52 58 ┆ Transmitted Data RX┆
0x02860…02880 44 42 20 20 20 20 20 20 20 20 20 52 65 63 65 69 76 65 64 20 44 61 74 61 0d 0a 20 20 20 20 20 20 ┆DB Received Data ┆
0x02880…028a0 20 20 20 2f 52 54 53 42 20 20 20 20 20 20 20 20 52 65 71 75 65 73 74 20 54 6f 20 53 65 6e 64 0d ┆ /RTSB Request To Send ┆
0x028a0…028c0 0a 20 20 20 20 20 20 20 20 20 2f 43 54 53 42 20 20 20 20 20 20 20 20 52 65 61 64 79 20 46 6f 72 ┆ /CTSB Ready For┆
0x028c0…028e0 20 53 65 6e 64 69 6e 67 0d 0a 20 20 20 20 20 20 20 20 20 2f 44 53 52 42 20 20 20 20 20 20 20 20 ┆ Sending /DSRB ┆
0x028e0…02900 44 61 74 61 20 53 65 74 20 52 65 61 64 79 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 44 42 20 20 20 ┆Data Set Ready /CDB ┆
0x02900…02920 20 20 20 20 20 20 43 61 72 72 69 65 72 20 4f 6e 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 49 42 20 ┆ Carrier On /CIB ┆
0x02920…02940 20 20 20 20 20 20 20 20 43 61 6c 6c 69 6e 67 20 49 6e 64 69 63 61 74 6f 72 0d 0a 20 20 20 20 20 ┆ Calling Indicator ┆
0x02940…02960 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ------------------------------┆
0x02960…02980 2d 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e 33 20 20 20 20 50 61 72 61 6c 6c 65 6c 20 69 6e 74 65 72 ┆- 4.2.3 Parallel inter┆
0x02980…029a0 66 61 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 72 65 20 61 72 65 20 74 77 6f ┆face. There are two┆
0x029a0…029c0 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 73 20 6f 6e 20 74 68 65 20 62 6f 61 72 64 2e 20 54 68 ┆ parallel ports on the board. Th┆
0x029c0…029e0 65 20 49 4e 54 45 4c 27 73 20 0a 19 89 80 80 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 38 32 35 ┆e INTEL's parallel port 825┆
0x029e0…02a00 35 41 2d 35 20 69 73 20 75 73 65 64 20 69 6e 20 62 6f 74 68 20 63 61 73 65 73 2e 20 54 68 65 20 ┆5A-5 is used in both cases. The ┆
0x02a00…02a20 (21,) 70 6f 72 74 20 41 20 0a 19 89 80 80 61 6e 64 20 43 20 61 72 65 20 6f 75 74 70 75 74 20 70 6f 72 ┆port A and C are output por┆
0x02a20…02a40 74 73 20 61 6e 64 20 42 20 69 73 20 61 6e 20 69 6e 70 75 74 20 70 6f 72 74 2e 0d 0a 20 20 20 20 ┆ts and B is an input port. ┆
0x02a40…02a60 20 20 20 20 20 84 54 68 65 20 66 69 72 73 74 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 63 6f ┆ The first parallel port co┆
0x02a60…02a80 6e 6e 65 63 74 20 61 20 70 72 69 6e 74 65 72 20 74 6f 20 74 68 65 20 43 50 55 20 0a 19 89 80 80 ┆nnect a printer to the CPU ┆
0x02a80…02aa0 62 6f 61 72 64 2e 20 54 68 65 20 70 72 69 6e 74 65 72 20 69 6e 74 65 72 66 61 63 65 20 6d 75 73 ┆board. The printer interface mus┆
0x02aa0…02ac0 74 20 62 65 20 61 20 52 43 37 35 30 20 28 22 50 41 52 54 4e 45 52 22 29 20 0a 19 89 80 80 6f 72 ┆t be a RC750 ("PARTNER") or┆
0x02ac0…02ae0 20 43 65 6e 74 72 6f 6e 69 63 73 20 63 6f 6d 70 61 74 69 62 6c 65 20 69 6e 74 65 72 66 61 63 65 ┆ Centronics compatible interface┆
0x02ae0…02b00 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6e 65 78 74 20 70 61 72 61 6c 6c 65 6c ┆. The next parallel┆
0x02b00…02b20 20 70 6f 72 74 20 69 6e 63 6c 75 64 65 73 20 74 68 65 20 61 64 64 72 65 73 73 65 73 20 74 6f 20 ┆ port includes the addresses to ┆
0x02b20…02b40 74 68 65 20 0a 19 89 80 80 52 65 61 6c 20 54 69 6d 65 20 43 6c 6f 63 6b 2c 20 74 68 65 20 62 69 ┆the Real Time Clock, the bi┆
0x02b40…02b60 70 6f 6c 61 72 20 50 52 4f 4d 20 61 6e 64 20 73 6f 6d 65 20 73 70 65 63 69 61 6c 20 0a 19 89 80 ┆polar PROM and some special ┆
0x02b60…02b80 80 73 69 67 6e 61 6c 73 2e 20 28 53 65 65 20 74 68 65 20 6c 69 73 74 20 62 65 6c 6f 77 29 2e 0d ┆ signals. (See the list below). ┆
0x02b80…02ba0 0a b0 a1 f0 e1 0d 0a 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 66 72 6f 6d 20 70 61 72 ┆ Signals from par┆
0x02ba0…02bc0 61 6c 6c 65 6c 20 70 6f 72 74 20 6e 72 2e 20 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 ┆allel port nr. 1 P┆
0x02bc0…02be0 69 6e 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆in Signal ┆
0x02be0…02c00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 ┆ ┆
0x02c00…02c20 (22,) 20 20 20 50 41 30 20 20 20 20 20 20 20 20 44 41 54 41 20 30 20 28 50 72 69 6e 74 65 72 29 0d 0a ┆ PA0 DATA 0 (Printer) ┆
0x02c20…02c40 20 20 20 20 20 20 20 20 20 50 41 31 20 20 20 20 20 20 20 20 44 41 54 41 20 31 20 28 50 72 69 6e ┆ PA1 DATA 1 (Prin┆
0x02c40…02c60 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 32 20 20 20 20 20 20 20 20 44 41 54 41 20 32 ┆ter) PA2 DATA 2┆
0x02c60…02c80 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 33 20 20 20 20 20 20 20 20 ┆ (Printer) PA3 ┆
0x02c80…02ca0 44 41 54 41 20 33 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 34 20 20 ┆DATA 3 (Printer) PA4 ┆
0x02ca0…02cc0 20 20 20 20 20 20 44 41 54 41 20 34 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 ┆ DATA 4 (Printer) ┆
0x02cc0…02ce0 20 50 41 35 20 20 20 20 20 20 20 20 44 41 54 41 20 35 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 ┆ PA5 DATA 5 (Printer) ┆
0x02ce0…02d00 20 20 20 20 20 20 20 50 41 36 20 20 20 20 20 20 20 20 44 41 54 41 20 36 20 28 50 72 69 6e 74 65 ┆ PA6 DATA 6 (Printe┆
0x02d00…02d20 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 37 20 20 20 20 20 20 20 20 44 41 54 41 20 37 20 28 ┆r) PA7 DATA 7 (┆
0x02d20…02d2c 50 72 69 6e 74 65 72 29 0d 0a 0d 0a ┆Printer) ┆
0x02d2c…02d2f FormFeed {
0x02d2c…02d2f 0c 83 e0 ┆ ┆
0x02d2c…02d2f }
0x02d2f…02d40 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 69 6e 20 20 ┆ Pin ┆
0x02d40…02d60 20 20 20 20 20 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x02d60…02d80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆ P┆
0x02d80…02da0 42 30 20 20 20 20 20 20 20 20 4e 6f 74 20 69 6e 20 75 73 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆B0 Not in use. ┆
0x02da0…02dc0 50 42 31 20 20 20 20 20 20 20 20 2f 43 49 42 20 28 43 61 6c 6c 69 6e 67 20 49 6e 64 69 63 61 74 ┆PB1 /CIB (Calling Indicat┆
0x02dc0…02de0 6f 72 20 74 6f 20 63 6f 6e 73 6f 6c 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 32 20 20 20 20 20 ┆or to consol) PB2 ┆
0x02de0…02e00 20 20 20 2f 44 53 52 42 20 28 44 61 74 61 20 53 65 74 20 52 65 61 64 79 20 74 6f 20 63 6f 6e 73 ┆ /DSRB (Data Set Ready to cons┆
0x02e00…02e20 (23,) 6f 6c 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 33 20 20 20 20 20 20 20 20 42 55 53 59 20 28 50 ┆ol) PB3 BUSY (P┆
0x02e20…02e40 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 34 20 20 20 20 20 20 20 20 2f 41 43 ┆rinter) PB4 /AC┆
0x02e40…02e60 4b 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 35 20 20 20 20 20 20 20 ┆K (Printer) PB5 ┆
0x02e60…02e80 20 2f 46 41 55 4c 54 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 36 20 ┆ /FAULT (Printer) PB6 ┆
0x02e80…02ea0 20 20 20 20 20 20 20 53 45 4c 45 43 54 45 44 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 ┆ SELECTED (Printer) ┆
0x02ea0…02ec0 20 20 20 20 50 42 37 20 20 20 20 20 20 20 20 50 41 50 45 52 20 45 4e 44 20 28 50 72 69 6e 74 65 ┆ PB7 PAPER END (Printe┆
0x02ec0…02ee0 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 43 30 20 20 20 20 20 20 20 20 53 54 52 4f 42 45 20 28 ┆r) PC0 STROBE (┆
0x02ee0…02f00 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 43 31 20 20 20 20 20 20 20 20 2f 53 ┆Printer) PC1 /S┆
0x02f00…02f20 45 4c 45 43 54 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 43 32 20 20 20 ┆ELECT (Printer) PC2 ┆
0x02f20…02f40 20 20 20 20 20 2f 4c 50 49 4e 49 54 84 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 ┆ /LPINIT (Printer) ┆
0x02f40…02f60 20 20 50 43 33 20 20 20 20 20 20 20 20 2f 54 49 4d 45 4f 55 54 20 49 4e 54 20 28 84 55 73 65 64 ┆ PC3 /TIMEOUT INT ( Used┆
0x02f60…02f80 20 74 6f 20 67 65 6e 65 72 61 74 65 20 61 20 74 69 6d 65 6f 75 74 20 20 20 20 20 20 20 20 20 20 ┆ to generate a timeout ┆
0x02f80…02fa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 a2 80 80 69 6e 74 ┆ int┆
0x02fa0…02fc0 65 72 72 75 70 74 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 34 20 20 20 20 20 20 20 20 2f 41 ┆errupt). PC4 /A┆
0x02fc0…02fe0 55 54 4f 4c 46 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 43 35 20 20 20 ┆UTOLF (Printer) PC5 ┆
0x02fe0…03000 20 20 20 20 20 84 2f 4c 45 44 32 20 28 54 68 65 20 6c 69 67 68 74 20 73 69 67 6e 61 6c 20 63 6f ┆ /LED2 (The light signal co┆
0x03000…03020 (24,) 6e 74 72 6f 6c 20 61 20 6c 69 67 68 74 20 0a 19 94 80 80 65 6d 69 74 69 6e 67 20 64 69 6f 64 65 ┆ntrol a light emiting diode┆
0x03020…03040 2e 20 49 74 20 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 74 68 65 20 43 50 55 20 0a 19 94 80 ┆. It indicates when the CPU ┆
0x03040…03060 80 6d 61 6b 65 73 20 61 63 63 65 73 73 20 74 6f 20 61 20 64 69 73 6b 29 2e 0d 0a 20 20 20 20 20 ┆ makes access to a disk). ┆
0x03060…03080 20 20 20 20 50 43 36 20 20 20 20 20 20 20 20 84 53 45 52 20 4c 42 20 28 55 73 65 64 20 74 6f 20 ┆ PC6 SER LB (Used to ┆
0x03080…030a0 6c 6f 6f 70 62 61 63 6b 20 77 69 74 68 20 74 68 65 20 38 32 37 34 20 6d 75 6c 74 69 2d 20 20 20 ┆loopback with the 8274 multi- ┆
0x030a0…030c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 94 80 80 70 ┆ p┆
0x030c0…030e0 72 6f 74 6f 63 6f 6c 20 63 6f 6e 74 72 6f 6c 6c 65 72 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆rotocol controller). P┆
0x030e0…03100 43 37 20 20 20 20 20 20 20 20 4c 50 49 4e 54 20 28 84 55 73 65 64 20 69 66 20 2f 41 43 4b 20 69 ┆C7 LPINT ( Used if /ACK i┆
0x03100…03120 73 20 6c 6f 77 20 74 6f 20 67 65 6e 65 72 61 74 65 20 61 6e 20 20 20 20 20 20 20 20 20 20 20 20 ┆s low to generate an ┆
0x03120…03140 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 9b 80 80 69 6e 74 65 72 72 75 70 74 20 66 ┆ interrupt f┆
0x03140…03160 72 6f 6d 20 74 68 65 20 6c 69 6e 65 70 72 69 6e 74 65 72 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆rom the lineprinter). ┆
0x03160…03180 20 20 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -----------------------------┆
0x03180…031a0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 ┆-------------------------- ┆
0x031a0…031c0 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 66 72 6f 6d 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 ┆ Signals from parallel por┆
0x031c0…031e0 74 20 6e 72 2e 20 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 69 6e 20 20 20 20 20 20 20 ┆t nr. 2 Pin ┆
0x031e0…03200 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x03200…03220 (25,) 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 41 30 20 20 20 ┆ PA0 ┆
0x03220…03240 20 20 20 20 20 53 4c 49 4f 41 44 52 20 30 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 ┆ SLIOADR 0 (RTC and BPROM ad┆
0x03240…03260 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 31 20 20 20 20 20 20 20 20 53 4c 49 4f ┆dress) PA1 SLIO┆
0x03260…03280 41 44 52 20 31 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 ┆ADR 1 (RTC and BPROM address) ┆
0x03280…032a0 20 20 20 20 20 20 20 20 50 41 32 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 32 20 28 52 54 ┆ PA2 SLIOADR 2 (RT┆
0x032a0…032c0 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆C and BPROM address) P┆
0x032c0…032e0 41 33 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 33 20 28 52 54 43 20 61 6e 64 20 42 50 52 ┆A3 SLIOADR 3 (RTC and BPR┆
0x032e0…03300 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 34 20 20 20 20 20 20 20 ┆OM address) PA4 ┆
0x03300…03320 20 53 4c 49 4f 41 44 52 20 34 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 ┆ SLIOADR 4 (RTC and BPROM addres┆
0x03320…03340 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 35 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 ┆s) PA5 SLIOADR ┆
0x03340…03360 35 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 ┆5 (RTC and BPROM address) ┆
0x03360…03380 20 20 20 20 50 41 36 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 36 20 28 52 54 43 20 61 6e ┆ PA6 SLIOADR 6 (RTC an┆
0x03380…033a0 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 37 20 20 ┆d BPROM address) PA7 ┆
0x033a0…033c0 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 37 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 ┆ SLIOADR 7 (RTC and BPROM a┆
0x033c0…033cb 64 64 72 65 73 73 29 0d 0a 0d 0a ┆ddress) ┆
0x033cb…033ce FormFeed {
0x033cb…033ce 0c 83 d4 ┆ ┆
0x033cb…033ce }
0x033ce…033e0 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 69 6e 20 20 20 ┆ Pin ┆
0x033e0…03400 20 20 20 20 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x03400…03420 (26,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 42 ┆ PB┆
0x03420…03440 30 20 20 20 20 20 20 20 20 84 2f 54 65 73 74 73 6c 61 76 65 2e 20 28 49 66 20 74 77 6f 20 43 50 ┆0 /Testslave. (If two CP┆
0x03440…03460 55 20 69 73 20 75 73 65 64 2c 20 69 74 20 69 6e 64 69 63 61 74 65 73 20 0a 19 94 80 80 77 68 69 ┆U is used, it indicates whi┆
0x03460…03480 63 68 20 69 73 20 74 68 65 20 74 65 73 74 20 6d 61 73 74 65 72 29 2e 20 41 20 74 65 73 74 6d 61 ┆ch is the test master). A testma┆
0x03480…034a0 73 74 65 72 20 69 73 20 0a 19 94 80 80 74 68 65 20 6d 75 6c 74 69 62 75 73 20 62 6f 61 72 64 20 ┆ster is the multibus board ┆
0x034a0…034c0 77 68 69 63 68 20 74 65 73 74 73 74 68 65 20 0a 19 94 80 80 6d 75 6c 74 69 62 75 73 2e 28 53 65 ┆which teststhe multibus.(Se┆
0x034c0…034e0 65 20 6c 69 74 74 20 37 29 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 31 20 20 20 20 20 20 20 ┆e litt 7)). PB1 ┆
0x034e0…03500 20 49 66 20 6c 6f 77 20 74 68 65 72 65 20 69 73 20 6f 6e 6c 79 20 61 63 63 65 73 73 20 74 6f 20 ┆ If low there is only access to ┆
0x03500…03520 74 68 65 20 4d 75 6c 74 69 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 32 20 20 20 20 20 ┆the Multibus. PB2 ┆
0x03520…03540 20 20 20 54 65 73 74 73 74 72 61 70 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 33 20 20 20 20 20 ┆ Teststrap. PB3 ┆
0x03540…03560 20 20 20 84 2f 50 49 4e 54 52 31 20 70 6f 77 65 72 20 69 6e 74 65 72 72 75 70 74 20 66 72 6f 6d ┆ /PINTR1 power interrupt from┆
0x03560…03580 20 74 68 65 20 62 61 74 74 65 72 69 20 0a 19 94 80 80 62 61 63 6b 75 70 20 75 6e 69 74 20 42 42 ┆ the batteri backup unit BB┆
0x03580…035a0 55 36 30 31 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 34 20 20 20 20 20 20 20 20 84 4a 34 2d 37 ┆U601. PB4 J4-7┆
0x035a0…035c0 20 28 49 74 20 6d 61 6b 65 73 20 74 68 65 20 63 6f 6e 6e 65 63 74 69 6f 6e 20 74 6f 20 61 6e 20 ┆ (It makes the connection to an ┆
0x035c0…035e0 65 78 74 65 72 6e 61 6c 20 0a 19 94 80 80 73 77 69 74 63 68 29 2e 0d 0a 20 20 20 20 20 20 20 20 ┆external switch). ┆
0x035e0…03600 20 50 42 35 20 20 20 20 20 20 20 20 84 58 4f 50 54 30 20 28 41 6e 20 75 6e 64 65 66 69 6e 69 74 ┆ PB5 XOPT0 (An undefinit┆
0x03600…03620 (27,) 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 69 53 42 58 20 0a 19 94 80 80 62 75 73 29 ┆e signal from the iSBX bus)┆
0x03620…03640 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 36 20 20 20 20 20 20 20 20 84 58 4f 50 54 31 20 28 41 ┆. PB6 XOPT1 (A┆
0x03640…03660 6e 20 75 6e 64 65 66 69 6e 69 74 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 69 53 42 ┆n undefinite signal from the iSB┆
0x03660…03680 58 20 0a 19 94 80 80 62 75 73 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 37 20 20 20 20 20 20 ┆X bus). PB7 ┆
0x03680…036a0 20 20 84 2f 58 50 53 54 20 28 49 66 20 6c 6f 77 20 61 6e 20 69 53 42 58 20 6d 6f 64 75 6c 20 69 ┆ /XPST (If low an iSBX modul i┆
0x036a0…036c0 73 20 6f 6e 20 74 68 65 20 43 50 55 20 0a 19 94 80 80 62 6f 61 72 64 29 2e 0d 0a 20 20 20 20 20 ┆s on the CPU board). ┆
0x036c0…036e0 20 20 20 20 50 43 30 20 20 20 20 20 20 20 20 84 2f 4c 45 44 31 20 28 54 68 65 20 2f 4c 45 44 31 ┆ PC0 /LED1 (The /LED1┆
0x036e0…03700 20 73 69 67 6e 61 6c 20 63 6f 6e 74 72 6f 6c 20 61 20 6c 69 67 68 74 20 0a 19 94 80 80 65 6d 69 ┆ signal control a light emi┆
0x03700…03720 74 69 6e 67 20 64 69 6f 64 65 20 77 68 69 63 68 20 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 ┆ting diode which indicates when ┆
0x03720…03740 74 68 65 20 43 50 55 20 69 73 20 0a 19 94 80 80 69 6e 20 74 65 73 74 20 6d 6f 64 65 29 2e 0d 0a ┆the CPU is in test mode). ┆
0x03740…03760 20 20 20 20 20 20 20 20 20 50 43 31 20 20 20 20 20 20 20 20 84 50 49 4e 54 32 45 4e 20 28 45 6e ┆ PC1 PINT2EN (En┆
0x03760…03780 61 62 6c 65 20 61 20 4e 4d 49 20 69 6e 74 65 72 72 75 70 74 20 66 72 6f 6d 20 74 68 65 20 0a 19 ┆able a NMI interrupt from the ┆
0x03780…037a0 94 80 80 66 72 6f 6e 74 20 6b 65 79 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 32 20 20 20 20 ┆ front key). PC2 ┆
0x037a0…037c0 20 20 20 20 84 2f 69 4c 42 58 20 28 57 68 65 6e 20 6c 6f 77 20 69 74 20 65 6e 61 62 6c 65 73 20 ┆ /iLBX (When low it enables ┆
0x037c0…037e0 74 68 65 20 69 4c 42 58 20 62 75 73 3b 20 0a 19 94 80 80 6f 74 68 65 72 77 69 73 65 20 74 68 65 ┆the iLBX bus; otherwise the┆
0x037e0…03800 20 43 50 55 20 75 73 65 73 20 74 68 65 20 4d 55 4c 54 49 42 55 53 2e 0d 0a 20 20 20 20 20 20 20 ┆ CPU uses the MULTIBUS. ┆
0x03800…03820 (28,) 20 20 50 43 33 20 20 20 20 20 20 20 20 4e 6f 74 20 69 6e 20 75 73 65 2e 0d 0a 20 20 20 20 20 20 ┆ PC3 Not in use. ┆
0x03820…03840 20 20 20 50 43 34 20 20 20 20 20 20 20 20 4f 50 54 4f 30 20 28 41 6e 20 75 6e 64 65 66 69 6e 69 ┆ PC4 OPTO0 (An undefini┆
0x03840…03860 74 65 20 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d 0a 20 20 20 ┆te signal to the iSBX bus). ┆
0x03860…03880 20 20 20 20 20 20 50 43 35 20 20 20 20 20 20 20 20 84 2f 4f 50 54 30 45 4e 20 28 57 68 65 6e 20 ┆ PC5 /OPT0EN (When ┆
0x03880…038a0 6c 6f 77 20 74 68 65 20 69 74 20 65 6e 61 62 6c 65 73 20 74 68 65 20 73 69 67 6e 61 6c 20 0a 19 ┆low the it enables the signal ┆
0x038a0…038c0 94 80 80 4f 50 54 30 20 61 73 20 61 6e 20 6f 75 74 70 75 74 20 73 69 67 6e 61 6c 20 74 6f 20 74 ┆ OPT0 as an output signal to t┆
0x038c0…038e0 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 36 20 20 20 20 20 ┆he iSBX bus). PC6 ┆
0x038e0…03900 20 20 20 4f 50 54 4f 30 20 28 41 6e 20 75 6e 64 65 66 69 6e 69 74 65 20 73 69 67 6e 61 6c 20 74 ┆ OPTO0 (An undefinite signal t┆
0x03900…03920 6f 20 74 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 37 20 20 ┆o the iSBX bus). PC7 ┆
0x03920…03940 20 20 20 20 20 20 84 2f 4f 50 54 31 45 4e 20 28 57 68 65 6e 20 6c 6f 77 20 74 68 65 20 69 74 20 ┆ /OPT1EN (When low the it ┆
0x03940…03960 65 6e 61 62 6c 65 73 20 74 68 65 20 73 69 67 6e 61 6c 20 0a 19 94 80 80 4f 50 54 31 20 61 73 20 ┆enables the signal OPT1 as ┆
0x03960…03980 61 6e 20 6f 75 74 70 75 74 20 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 20 69 53 42 58 20 62 75 73 ┆an output signal to the iSBX bus┆
0x03980…039a0 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆). ----------------┆
0x039a0…039c0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x039c0…039c9 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆------- ┆
0x039c9…039cc FormFeed {
0x039c9…039cc 0c 83 98 ┆ ┆
0x039c9…039cc }
0x039cc…039e0 0a b0 a1 a1 b0 b0 a1 34 2e 33 20 20 20 20 20 20 43 6c 6f 63 ┆ 4.3 Cloc┆
0x039e0…03a00 6b 20 47 65 6e 65 72 61 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 ┆k Generator. The CP┆
0x03a00…03a20 (29,) 55 20 62 6f 61 72 64 20 75 73 65 73 20 61 6e 20 65 78 74 65 72 6e 61 6c 20 63 6c 6f 63 6b 20 67 ┆U board uses an external clock g┆
0x03a20…03a40 65 6e 65 72 61 74 6f 72 20 38 32 32 38 34 2e 20 0a 19 89 80 80 28 38 32 32 38 34 2d 36 20 6f 6e ┆enerator 82284. (82284-6 on┆
0x03a40…03a60 20 43 50 55 36 31 30 41 20 61 6e 64 20 38 32 32 38 34 2d 38 20 6f 6e 20 43 50 55 36 31 30 42 29 ┆ CPU610A and 82284-8 on CPU610B)┆
0x03a60…03a80 2e 20 54 68 65 20 63 6c 6f 63 6b 20 0a 19 89 80 80 67 65 6e 65 72 61 74 6f 72 20 67 65 6e 65 72 ┆. The clock generator gener┆
0x03a80…03aa0 61 74 65 73 20 43 50 55 43 4c 4b 20 61 6e 64 20 61 20 63 6c 6f 63 6b 20 66 6f 72 20 74 68 65 20 ┆ates CPUCLK and a clock for the ┆
0x03aa0…03ac0 38 32 35 34 20 0a 19 89 80 80 50 72 6f 67 72 61 6d 6d 61 62 6c 65 20 49 6e 74 65 72 76 61 6c 20 ┆8254 Programmable Interval ┆
0x03ac0…03ae0 54 69 6d 65 72 20 28 50 49 54 29 2e 20 07 54 68 65 20 69 6e 74 65 72 76 61 6c 20 74 69 6d 65 72 ┆Timer (PIT). The interval timer┆
0x03ae0…03b00 20 0a 19 89 80 80 69 6e 63 6c 75 64 65 73 20 74 68 72 65 65 20 70 72 6f 67 72 61 6d 6d 61 62 6c ┆ includes three programmabl┆
0x03b00…03b20 65 20 63 6f 75 6e 74 65 72 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 72 65 20 69 ┆e counters. There i┆
0x03b20…03b40 73 20 61 20 31 30 20 4d 48 7a 20 63 6c 6f 63 6b 20 67 65 6e 65 72 61 74 6f 72 20 74 6f 20 74 68 ┆s a 10 MHz clock generator to th┆
0x03b40…03b60 65 20 6d 75 6c 74 69 62 75 73 2e 20 54 68 69 73 20 0a 19 89 80 80 63 6c 6f 63 6b 20 69 73 20 64 ┆e multibus. This clock is d┆
0x03b60…03b80 69 76 69 64 65 64 20 62 79 20 74 77 6f 20 74 6f 20 67 65 6e 65 72 61 74 65 20 61 20 35 20 4d 68 ┆ivided by two to generate a 5 Mh┆
0x03b80…03ba0 7a 20 63 6c 6f 63 6b 20 0a 19 89 80 80 73 69 67 6e 61 6c 2e 20 54 68 65 20 38 30 32 38 37 2d 33 ┆z clock signal. The 80287-3┆
0x03ba0…03bc0 20 6e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 20 65 78 74 65 6e 73 69 6f 6e 20 75 6e 69 ┆ numeric processor extension uni┆
0x03bc0…03be0 74 20 63 61 6e 20 0a 19 89 80 80 72 75 6e 20 77 69 74 68 20 74 68 69 73 20 63 6c 6f 63 6b 20 73 ┆t can run with this clock s┆
0x03be0…03c00 69 67 6e 61 6c 2e 0d 0a a1 b0 0d 0a 0d 0a b0 a1 34 2e 34 20 20 20 20 20 20 49 6e 74 65 72 72 75 ┆ignal. 4.4 Interru┆
0x03c00…03c20 (30,) 70 74 20 6f 70 65 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 ┆pt operation. The C┆
0x03c20…03c40 50 55 36 31 30 58 20 69 6e 63 6c 75 64 65 73 20 74 68 72 65 65 20 70 72 6f 67 72 61 6d 61 62 6c ┆PU610X includes three programabl┆
0x03c40…03c60 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 73 20 28 50 49 ┆e interrupt controllers (PI┆
0x03c60…03c80 43 27 73 29 2e 20 54 68 65 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 73 20 ┆C's). The interrupt controllers ┆
0x03c80…03ca0 74 61 6b 65 20 63 61 72 65 20 0a 19 89 80 80 6f 66 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 ┆take care of the interrupt ┆
0x03ca0…03cc0 69 6e 70 75 74 20 74 6f 20 74 68 65 20 38 30 32 38 36 2e 20 54 68 65 79 20 61 72 65 20 77 6f 72 ┆input to the 80286. They are wor┆
0x03cc0…03ce0 6b 69 6e 67 20 69 6e 20 0a 19 89 80 80 6d 61 73 74 65 72 20 73 6c 61 76 65 20 72 65 6c 61 74 69 ┆king in master slave relati┆
0x03ce0…03d00 6f 6e 73 68 69 70 2e 20 54 68 65 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 ┆onship. The interrupt controller┆
0x03d00…03d20 73 20 0a 19 89 80 80 6d 61 6b 65 20 69 74 20 70 6f 73 73 69 62 6c 65 20 74 6f 20 63 6f 6e 6e 65 ┆s make it possible to conne┆
0x03d20…03d40 63 74 20 75 70 20 74 6f 20 32 32 20 69 6e 74 65 72 72 75 70 74 73 20 74 6f 20 74 68 65 20 0a 19 ┆ct up to 22 interrupts to the ┆
0x03d40…03d60 89 80 80 38 30 32 38 36 2e 20 28 46 75 74 68 65 72 20 64 65 74 61 69 6c 73 20 61 72 65 20 69 6e ┆ 80286. (Futher details are in┆
0x03d60…03d80 63 6c 75 64 65 64 20 69 6e 20 6c 69 74 74 20 36 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 ┆cluded in litt 6). Th┆
0x03d80…03da0 65 20 38 30 32 38 36 20 69 73 20 61 62 6c 65 20 74 6f 20 67 65 6e 65 72 61 74 65 20 75 70 20 74 ┆e 80286 is able to generate up t┆
0x03da0…03dc0 6f 20 74 68 72 65 65 20 69 6e 64 65 70 65 6e 64 65 6e 74 20 0a 19 89 80 80 6d 75 6c 74 69 62 75 ┆o three independent multibu┆
0x03dc0…03de0 73 20 69 6e 74 65 72 72 75 70 74 73 2e 20 41 20 50 41 4c 20 74 61 6b 65 73 20 63 61 72 65 20 6f ┆s interrupts. A PAL takes care o┆
0x03de0…03e00 66 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 89 80 80 6f 75 74 70 75 74 20 63 6f 6e 74 ┆f the interrupt output cont┆
0x03e00…03e20 (31,) 72 6f 6c 2e 0d 0a 0d 0a 0d 0a a1 b0 34 2e 34 2e 31 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 53 ┆rol. 4.4.1 Interrupt S┆
0x03e20…03e40 6f 75 72 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 70 72 69 6f 72 69 74 79 ┆ource. The priority┆
0x03e40…03e60 20 6f 66 20 74 68 65 20 69 6e 70 75 74 20 69 6e 74 65 72 72 75 70 74 73 20 61 72 65 20 73 68 6f ┆ of the input interrupts are sho┆
0x03e60…03e80 77 65 64 20 69 6e 20 66 69 67 20 0a 19 89 80 80 34 2e 34 2e 31 2e 31 2e 20 49 74 20 69 73 20 70 ┆wed in fig 4.4.1.1. It is p┆
0x03e80…03ea0 6f 73 73 69 62 6c 65 20 74 6f 20 63 68 61 6e 67 65 20 70 72 69 6f 72 69 74 79 2c 20 62 75 74 20 ┆ossible to change priority, but ┆
0x03ea0…03ec0 74 68 65 6e 20 74 68 65 20 0a 19 89 80 80 77 69 72 69 6e 67 20 6d 75 73 74 20 62 65 20 6d 6f 64 ┆then the wiring must be mod┆
0x03ec0…03ecd 69 66 69 63 61 74 65 64 2e 0d 0a 0d 0a ┆ificated. ┆
0x03ecd…03ed0 FormFeed {
0x03ecd…03ed0 0c 83 8c ┆ ┆
0x03ecd…03ed0 }
0x03ed0…03ee0 0a 20 20 20 20 20 20 20 20 20 b0 a1 49 6e 74 65 ┆ Inte┆
0x03ee0…03f00 72 72 75 70 74 20 6e 72 2e 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 53 6f 75 72 63 65 20 ┆rrupt nr. Signal Source ┆
0x03f00…03f20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ Destination. ┆
0x03f20…03f40 20 20 20 20 20 4e 4d 49 20 20 20 20 20 20 20 20 20 50 49 4e 54 20 20 20 20 20 20 4b 65 79 2f 42 ┆ NMI PINT Key/B┆
0x03f40…03f60 42 55 36 30 31 20 20 20 20 20 20 20 20 43 50 55 38 30 32 38 36 0d 0a 20 20 20 20 20 20 20 20 20 ┆BU601 CPU80286 ┆
0x03f60…03f80 20 20 20 20 20 30 20 20 20 20 20 20 20 20 20 43 4f 55 4e 54 20 20 30 20 20 49 6e 74 65 72 76 61 ┆ 0 COUNT 0 Interva┆
0x03f80…03fa0 6c 20 74 69 6d 65 72 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 30 0d 0a 20 20 20 20 20 20 ┆l timer Master PIC IR 0 ┆
0x03fa0…03fc0 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 31 20 20 20 20 4d 75 ┆ 1 MBINT 1 Mu┆
0x03fc0…03fe0 6c 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 31 0d 0a 20 20 20 ┆ltibus Master PIC IR 1 ┆
0x03fe0…04000 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 32 20 20 20 ┆ 2 MBINT 2 ┆
0x04000…04020 (32,) 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 32 0d 0a ┆ Multibus Master PIC IR 2 ┆
0x04020…04040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 33 ┆ 3 MBINT 3┆
0x04040…04060 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 ┆ Multibus Master PIC IR ┆
0x04060…04080 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 ┆3 4 MBINT┆
0x04080…040a0 20 20 34 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 ┆ 4 Multibus Master PIC ┆
0x040a0…040c0 49 52 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 4d 42 ┆IR 4 5 MB┆
0x040c0…040e0 49 4e 54 20 20 35 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 ┆INT 5 Multibus Master P┆
0x040e0…04100 49 43 20 49 52 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 ┆IC IR 5 6 ┆
0x04100…04120 20 53 45 52 49 4e 54 20 20 20 20 20 53 65 72 69 61 6c 20 49 2f 4f 20 20 20 20 4d 61 73 74 65 72 ┆ SERINT Serial I/O Master┆
0x04120…04140 20 20 50 49 43 20 49 52 20 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 ┆ PIC IR 6 7 ┆
0x04140…04160 20 20 20 20 53 4c 49 4e 54 31 20 20 20 20 20 53 6c 61 76 65 31 20 50 49 43 20 20 20 20 4d 61 73 ┆ SLINT1 Slave1 PIC Mas┆
0x04160…04180 74 65 72 20 20 50 49 43 20 49 52 20 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 ┆ter PIC IR 7 8 ┆
0x04180…041a0 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 36 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 ┆ MBINT 6 Multibus ┆
0x041a0…041c0 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆Slave1 PIC IR 0 ┆
0x041c0…041e0 39 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 37 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 ┆9 MBINT 7 Multibus ┆
0x041e0…04200 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ Slave1 PIC IR 1 ┆
0x04200…04220 (33,) 20 20 31 30 20 20 20 20 20 20 20 20 20 54 4d 4f 55 54 49 4e 54 20 20 20 20 54 69 6d 65 20 6f 75 ┆ 10 TMOUTINT Time ou┆
0x04220…04240 74 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 32 0d 0a 20 20 20 20 20 20 20 20 ┆t Slave1 PIC IR 2 ┆
0x04240…04260 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 58 49 4e 54 20 20 20 30 20 20 20 20 69 53 42 58 ┆ 11 XINT 0 iSBX┆
0x04260…04280 20 62 75 73 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 33 0d 0a 20 20 20 20 20 ┆ bus Slave1 PIC IR 3 ┆
0x04280…042a0 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 58 49 4e 54 20 20 20 31 20 20 20 20 69 ┆ 12 XINT 1 i┆
0x042a0…042c0 53 42 58 20 62 75 73 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 34 0d 0a 20 20 ┆SBX bus Slave1 PIC IR 4 ┆
0x042c0…042e0 20 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 30 20 20 ┆ 13 MBINT 0 ┆
0x042e0…04300 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 35 0d ┆ Multibus Slave1 PIC IR 5 ┆
0x04300…04320 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 4c 50 49 4e 54 20 20 ┆ 14 LPINT ┆
0x04320…04340 20 20 20 4c 69 6e 65 20 70 72 69 6e 74 65 72 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 ┆ Line printer Slave1 PIC IR┆
0x04340…04360 20 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 53 4c 49 4e ┆ 6 15 SLIN┆
0x04360…04380 54 32 20 20 20 20 20 53 6c 61 76 65 32 20 50 49 43 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 ┆T2 Slave2 PIC Slave1 PIC┆
0x04380…043a0 20 49 52 20 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 20 4d ┆ IR 7 16 M┆
0x043a0…043c0 42 49 4e 54 20 20 38 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 ┆BINT 8 Multibus Slave2 ┆
0x043c0…043e0 50 49 43 20 49 52 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 ┆PIC IR 0 17 ┆
0x043e0…04400 20 20 4d 42 49 4e 54 20 20 39 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 ┆ MBINT 9 Multibus Slave┆
0x04400…04420 (34,) 32 20 20 50 49 43 20 49 52 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 20 20 ┆2 PIC IR 1 18 ┆
0x04420…04440 20 20 20 20 20 4d 42 49 4e 54 20 31 30 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c ┆ MBINT 10 Multibus Sl┆
0x04440…04460 61 76 65 32 20 20 50 49 43 20 49 52 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 39 20 ┆ave2 PIC IR 2 19 ┆
0x04460…04480 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 31 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 ┆ MBINT 11 Multibus ┆
0x04480…044a0 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Slave2 PIC IR 3 ┆
0x044a0…044c0 32 30 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 32 20 20 20 20 4d 75 6c 74 69 62 75 73 20 ┆20 MBINT 12 Multibus ┆
0x044c0…044e0 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Slave2 PIC IR 4 ┆
0x044e0…04500 20 20 20 32 31 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 33 20 20 20 20 4d 75 6c 74 69 62 ┆ 21 MBINT 13 Multib┆
0x04500…04520 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 35 0d 0a 20 20 20 20 20 20 20 ┆us Slave2 PIC IR 5 ┆
0x04520…04540 20 20 20 20 20 20 32 32 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 34 20 20 20 20 4d 75 6c ┆ 22 MBINT 14 Mul┆
0x04540…04560 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 36 0d 0a 20 20 20 20 ┆tibus Slave2 PIC IR 6 ┆
0x04560…04580 20 20 20 20 20 20 20 20 20 32 33 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 35 20 20 20 20 ┆ 23 MBINT 15 ┆
0x04580…045a0 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 37 0d 0a 0d ┆Multibus Slave2 PIC IR 7 ┆
0x045a0…045c0 0a b0 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ---------------------┆
0x045c0…045e0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x045e0…04600 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 46 69 67 20 34 2e 34 2e 31 2e 31 20 53 74 61 ┆--- Fig 4.4.1.1 Sta┆
0x04600…04620 (35,) 6e 64 61 72 64 20 69 6e 74 65 72 72 75 70 74 73 20 6f 6e 20 74 68 65 20 62 6f 61 72 64 2e 20 54 ┆ndard interrupts on the board. T┆
0x04620…04640 68 65 20 0a 19 89 80 80 70 72 69 6f 72 69 74 79 20 69 73 20 66 72 6f 6d 20 74 6f 70 20 74 6f 20 ┆he priority is from top to ┆
0x04640…04660 64 6f 77 6e 2e 20 54 68 65 20 4e 4d 49 20 69 73 20 61 20 6e 6f 6e 20 6d 61 73 6b 20 61 62 6c 65 ┆down. The NMI is a non mask able┆
0x04660…04680 20 0a 19 89 80 80 69 6e 74 65 72 72 75 70 74 20 77 68 69 63 68 20 6f 63 63 75 72 73 20 77 68 65 ┆ interrupt which occurs whe┆
0x04680…046a0 6e 20 6d 61 69 6e 73 20 69 73 20 6c 6f 77 20 6f 72 20 66 72 6f 6d 20 74 68 65 20 0a 19 89 80 80 ┆n mains is low or from the ┆
0x046a0…046ac 66 72 6f 6e 74 20 6b 65 79 2e 0d 0a ┆front key. ┆
0x046ac…046af FormFeed {
0x046ac…046af 0c 83 98 ┆ ┆
0x046ac…046af }
0x046af…046c0 0a 20 20 20 20 20 20 20 20 20 84 49 74 20 69 73 20 ┆ It is ┆
0x046c0…046e0 70 6f 73 73 69 62 6c 65 20 74 6f 20 73 65 6e 64 20 65 69 67 68 74 20 65 78 74 72 61 20 6d 75 6c ┆possible to send eight extra mul┆
0x046e0…04700 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 73 20 0a 19 89 80 80 74 6f 20 74 68 65 20 43 50 55 ┆tibus interrupts to the CPU┆
0x04700…04720 20 66 72 6f 6d 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 20 28 4d 42 49 4e 54 20 38 20 2d 20 4d ┆ from the multibus. (MBINT 8 - M┆
0x04720…04740 42 49 4e 54 20 31 35 29 2e 20 41 6e 20 0a 19 89 80 80 49 2f 4f 20 77 72 69 74 65 20 77 69 74 68 ┆BINT 15). An I/O write with┆
0x04740…04760 20 74 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 66 6f 72 6d 61 74 20 69 6e 74 65 72 72 75 70 74 73 ┆ the following format interrupts┆
0x04760…04780 20 74 68 65 20 43 50 55 2e 0d 0a f0 e1 a1 b0 0d 0a 20 20 20 20 20 20 20 20 20 84 46 6f 72 6d 61 ┆ the CPU. Forma┆
0x04780…047a0 74 20 6f 66 20 61 6e 20 49 2f 4f 20 77 72 69 74 65 20 65 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 ┆t of an I/O write extended multi┆
0x047a0…047c0 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 0a 19 89 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 ┆bus interrupt instruction t┆
0x047c0…047e0 6f 20 74 68 65 20 43 50 55 20 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 b0 a1 84 f0 e1 20 b0 a1 4d ┆o the CPU : M┆
0x047e0…04800 55 4c 54 49 42 55 53 20 49 2f 4f 20 61 64 64 72 65 73 73 20 20 20 20 20 20 44 65 73 74 69 6e 61 ┆ULTIBUS I/O address Destina┆
0x04800…04820 (36,) 74 69 6f 6e 2e 20 20 20 0d 0a b0 a1 f0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆tion. ┆
0x04820…04840 20 30 39 30 30 20 20 20 20 20 20 20 20 20 20 54 65 73 74 6d 61 73 74 65 72 20 43 50 55 36 31 30 ┆ 0900 Testmaster CPU610┆
0x04840…04860 58 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 39 30 38 20 20 20 20 20 20 20 ┆X 0908 ┆
0x04860…04880 20 20 20 54 65 73 74 73 6c 61 76 65 20 20 43 50 55 36 31 30 58 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ Testslave CPU610X ┆
0x04880…048a0 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ----------------------------┆
0x048a0…048c0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 4d 55 4c ┆------------- MUL┆
0x048c0…048e0 54 49 42 55 53 20 44 61 74 61 20 66 69 65 6c 64 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 ┆TIBUS Data field Destinati┆
0x048e0…04900 6f 6e 2e 20 20 20 20 0d 0a b0 a1 f0 e1 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆on. ┆
0x04900…04920 30 30 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 38 20 28 52 65 73 65 ┆00FF MBINT 8 (Rese┆
0x04920…04940 74 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 45 46 20 20 20 20 20 20 20 ┆t) 00EF ┆
0x04940…04960 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 38 20 28 53 65 74 29 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ MBINT 8 (Set) ┆
0x04960…04980 20 20 20 20 20 20 20 20 20 20 30 30 44 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e ┆ 00DF MBIN┆
0x04980…049a0 54 20 20 39 20 28 52 65 73 65 74 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 ┆T 9 (Reset) 0┆
0x049a0…049c0 30 43 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 39 20 28 53 65 74 29 0d ┆0CF MBINT 9 (Set) ┆
0x049c0…049e0 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 42 46 20 20 20 20 20 20 20 20 ┆ 00BF ┆
0x049e0…04a00 20 20 20 20 20 20 4d 42 49 4e 54 20 31 30 20 28 52 65 73 65 74 29 0d 0a 20 20 20 20 20 20 20 20 ┆ MBINT 10 (Reset) ┆
0x04a00…04a20 (37,) 20 20 20 20 20 20 20 20 20 30 30 41 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 ┆ 00AF MBINT┆
0x04a20…04a40 20 31 30 20 28 53 65 74 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 ┆ 10 (Set) 00┆
0x04a40…04a60 39 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 31 20 28 52 65 73 65 74 29 ┆9F MBINT 11 (Reset)┆
0x04a60…04a80 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 38 46 20 20 20 20 20 20 20 20 20 ┆ 008F ┆
0x04a80…04aa0 20 20 20 20 20 4d 42 49 4e 54 20 31 31 20 28 53 65 74 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ MBINT 11 (Set) ┆
0x04aa0…04ac0 20 20 20 20 20 20 20 20 30 30 37 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 ┆ 007F MBINT ┆
0x04ac0…04ae0 31 32 20 28 52 65 73 65 74 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 36 ┆12 (Reset) 006┆
0x04ae0…04b00 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 32 20 28 53 65 74 29 0d 0a 0d ┆F MBINT 12 (Set) ┆
0x04b00…04b20 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 35 46 20 20 20 20 20 20 20 20 20 20 ┆ 005F ┆
0x04b20…04b40 20 20 20 20 4d 42 49 4e 54 20 31 33 20 28 52 65 73 65 74 29 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ MBINT 13 (Reset) ┆
0x04b40…04b60 20 20 20 20 20 20 20 30 30 34 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 ┆ 004F MBINT 1┆
0x04b60…04b80 33 20 28 53 65 74 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 33 46 ┆3 (Set) 003F┆
0x04b80…04ba0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 34 20 28 52 65 73 65 74 29 0d 0a ┆ MBINT 14 (Reset) ┆
0x04ba0…04bc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 32 46 20 20 20 20 20 20 20 20 20 20 20 ┆ 002F ┆
0x04bc0…04be0 20 20 20 4d 42 49 4e 54 20 31 34 20 28 53 65 74 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ MBINT 14 (Set) ┆
0x04be0…04c00 20 20 20 20 20 20 30 30 31 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 35 ┆ 001F MBINT 15┆
0x04c00…04c20 (38,) 20 28 52 65 73 65 74 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 46 20 ┆ (Reset) 000F ┆
0x04c20…04c40 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 35 20 28 53 65 74 29 0d 0a 0d 0a 20 ┆ MBINT 15 (Set) ┆
0x04c40…04c60 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ----------------------┆
0x04c60…04c76 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆-------------------- ┆
0x04c76…04c79 FormFeed {
0x04c76…04c79 0c 83 ec ┆ ┆
0x04c76…04c79 }
0x04c79…04c80 0a b0 a1 34 2e 34 2e ┆ 4.4.┆
0x04c80…04ca0 32 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 47 65 6e 65 72 61 74 6f 72 2e 0d 0a 0d 0a 20 20 20 ┆2 Interrupt Generator. ┆
0x04ca0…04cc0 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 69 73 20 61 62 6c 65 20 74 6f 20 73 65 74 20 75 70 ┆ The CPU is able to set up┆
0x04cc0…04ce0 20 74 6f 20 74 68 72 65 65 20 69 6e 64 65 70 65 6e 64 74 20 6d 75 6c 74 69 62 75 73 20 0a 19 89 ┆ to three independt multibus ┆
0x04ce0…04d00 80 80 69 6e 74 65 72 72 75 70 74 73 2e 20 28 4a 75 6d 70 65 72 73 20 6d 61 6b 65 20 74 68 65 20 ┆ interrupts. (Jumpers make the ┆
0x04d00…04d20 63 6f 6e 6e 65 63 74 69 6f 6e 29 2e 20 54 68 65 20 43 50 55 20 6f 72 20 0a 19 89 80 80 61 6e 6f ┆connection). The CPU or ano┆
0x04d20…04d40 74 68 65 72 20 6d 75 6c 74 69 62 75 73 20 6d 61 73 74 65 72 20 69 73 20 61 62 6c 65 20 74 6f 20 ┆ther multibus master is able to ┆
0x04d40…04d60 72 65 73 65 74 20 74 68 65 73 65 20 0a 19 89 80 80 69 6e 74 65 72 72 75 70 74 73 2e 0d 0a 0d 0a ┆reset these interrupts. ┆
0x04d60…04d80 20 20 20 20 20 20 20 20 20 84 46 6f 72 6d 61 74 20 6f 66 20 61 6e 20 49 2f 4f 20 77 72 69 74 65 ┆ Format of an I/O write┆
0x04d80…04da0 20 65 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 72 65 73 ┆ extended multibus interrupt res┆
0x04da0…04dc0 65 74 20 0a 19 89 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 74 68 65 20 43 50 55 20 3a ┆et instruction to the CPU :┆
0x04dc0…04de0 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 4d 55 4c 54 49 42 55 53 20 49 2f 4f 20 61 64 64 ┆ MULTIBUS I/O add┆
0x04de0…04e00 72 65 73 73 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 20 20 20 0d 0a b0 a1 f0 0d ┆ress Destination. ┆
0x04e00…04e20 (39,) 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 39 30 30 20 20 20 20 20 20 20 20 20 20 ┆ 0900 ┆
0x04e20…04e40 20 20 54 65 73 74 6d 61 73 74 65 72 20 43 50 55 36 31 30 58 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Testmaster CPU610X ┆
0x04e40…04e60 20 20 20 20 20 20 20 30 39 30 38 20 20 20 20 20 20 20 20 20 20 20 20 54 65 73 74 73 6c 61 76 65 ┆ 0908 Testslave┆
0x04e60…04e80 20 20 43 50 55 36 31 30 58 0d 0a 0d 0a 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ CPU610X ---------┆
0x04e80…04ea0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x04ea0…04ec0 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 4d 55 4c 54 49 42 55 53 20 44 61 74 61 20 ┆-- MULTIBUS Data ┆
0x04ec0…04ee0 66 69 65 6c 64 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 0d 0a b0 a1 f0 e1 0d 0a 20 ┆field Destination. ┆
0x04ee0…04f00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 39 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 0009 ┆
0x04f00…04f20 20 20 2f 4d 42 4f 55 54 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 41 ┆ /MBOUT1 000A┆
0x04f20…04f40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2f 4d 42 4f 55 54 32 0d 0a 20 20 20 20 20 20 20 20 20 ┆ /MBOUT2 ┆
0x04f40…04f60 20 20 20 20 20 20 20 20 30 30 30 42 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2f 4d 42 4f 55 54 ┆ 000B /MBOUT┆
0x04f60…04f80 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆3 ----------------┆
0x04f80…04fa0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆--------------------- ┆
0x04fa0…04fc0 20 20 84 46 6f 72 6d 61 74 20 6f 66 20 61 6e 20 6f 75 74 70 75 74 20 69 6e 74 65 72 72 75 70 74 ┆ Format of an output interrupt┆
0x04fc0…04fe0 20 72 65 73 65 74 20 6f 72 20 73 65 74 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 89 80 80 66 ┆ reset or set instruction f┆
0x04fe0…05000 72 6f 6d 20 74 68 65 20 43 50 55 20 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 43 50 55 ┆rom the CPU : CPU┆
0x05000…05020 (40,) 20 49 2f 4f 20 61 64 64 72 65 73 73 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 20 ┆ I/O address Destination. ┆
0x05020…05040 20 20 20 20 0d 0a b0 a1 f0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 38 36 20 20 ┆ 0086 ┆
0x05040…05060 20 20 20 20 20 20 20 20 20 52 65 73 65 74 20 4d 42 4f 55 54 58 20 20 2a 0d 0a 20 20 20 20 20 20 ┆ Reset MBOUTX * ┆
0x05060…05080 20 20 20 20 20 20 20 20 20 30 30 38 32 20 20 20 20 20 20 20 20 20 20 20 53 65 74 20 4d 42 4f 55 ┆ 0082 Set MBOU┆
0x05080…050a0 54 58 0d 0a 0d 0a 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆TX ----------------┆
0x050a0…050c0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 ┆------------------------ ┆
0x050c0…050e0 20 20 20 20 84 2a 20 54 68 65 20 64 61 74 61 20 66 69 65 6c 64 20 73 65 6c 65 63 74 73 20 74 68 ┆ * The data field selects th┆
0x050e0…050ff 65 20 4d 42 4f 55 54 58 20 73 69 67 6e 61 6c 2e 20 28 58 3d 31 2c 32 2c 33 29 2e 0d 0a 0d 0a ┆e MBOUTX signal. (X=1,2,3). ┆
0x050ff…05102 FormFeed {
0x050ff…05102 0c 83 bc ┆ ┆
0x050ff…05102 }
0x05102…05120 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 43 50 55 20 44 61 74 61 20 66 69 65 6c 64 20 20 20 ┆ CPU Data field ┆
0x05120…05140 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 20 20 20 20 0d 0a b0 a1 f0 e1 0d 0a 20 20 20 20 ┆ Destination. ┆
0x05140…05160 20 20 20 20 20 20 20 20 20 20 20 30 30 30 39 20 20 20 20 20 20 20 20 20 20 20 2f 4d 42 4f 55 54 ┆ 0009 /MBOUT┆
0x05160…05180 31 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 41 20 20 20 20 20 20 20 20 ┆1 * 000A ┆
0x05180…051a0 20 20 20 2f 4d 42 4f 55 54 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 42 20 ┆ /MBOUT2 000B ┆
0x051a0…051c0 20 20 20 20 20 20 20 20 20 20 2f 4d 42 4f 55 54 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 b0 ┆ /MBOUT3 ┆
0x051c0…051e0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x051e0…05200 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 2a 20 4e 6f 74 65 20 74 68 61 74 20 77 ┆----- * Note that w┆
0x05200…05220 (41,) 68 65 6e 20 74 68 69 73 20 69 6e 74 65 72 72 75 70 74 20 69 73 20 73 65 74 20 61 6e 64 20 74 68 ┆hen this interrupt is set and th┆
0x05220…05240 65 20 62 69 74 20 70 63 33 20 0a 19 89 80 80 6f 6e 20 50 50 49 32 20 69 73 20 68 69 67 68 20 74 ┆e bit pc3 on PPI2 is high t┆
0x05240…05260 68 65 20 70 6f 77 65 72 20 69 73 20 73 77 69 74 63 68 20 6f 66 66 21 2e 0d 0a 0d 0a 0d 0a b0 a1 ┆he power is switch off!. ┆
0x05260…05280 34 2e 35 20 20 20 20 20 20 53 6f 66 74 77 61 72 65 20 52 65 73 65 74 20 61 6e 64 20 50 6f 77 65 ┆4.5 Software Reset and Powe┆
0x05280…052a0 72 20 63 6f 6d 6d 61 6e 64 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 70 61 ┆r commands. This pa┆
0x052a0…052c0 72 74 20 64 65 73 63 72 69 62 65 73 20 74 68 65 20 73 6f 66 74 77 61 72 65 20 52 65 73 65 74 20 ┆rt describes the software Reset ┆
0x052c0…052e0 61 6e 64 20 70 6f 77 65 72 20 64 6f 77 6e 20 0a 19 89 80 80 66 75 6e 63 74 69 6f 6e 73 2e 0d 0a ┆and power down functions. ┆
0x052e0…05300 0d 0a 0d 0a b0 a1 34 2e 35 2e 31 20 20 20 20 53 6f 66 74 77 61 72 65 20 52 65 73 65 74 2e 0d 0a ┆ 4.5.1 Software Reset. ┆
0x05300…05320 0d 0a 20 20 20 20 20 20 20 20 20 84 41 6e 20 6f 75 74 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 ┆ An out instruction t┆
0x05320…05340 6f 20 49 2f 4f 20 61 64 64 72 65 73 73 20 30 30 38 32 48 20 77 69 74 68 20 64 61 74 61 20 65 71 ┆o I/O address 0082H with data eq┆
0x05340…05360 75 61 6c 20 0a 19 89 80 80 7a 65 72 6f 20 72 65 73 65 74 20 74 68 65 20 43 50 55 20 61 6e 64 20 ┆ual zero reset the CPU and ┆
0x05360…05380 74 68 65 20 6d 75 6c 74 69 62 75 73 20 69 6e 20 35 6d 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 35 2e ┆the multibus in 5ms. 4.5.┆
0x05380…053a0 32 20 20 20 20 50 6f 77 65 72 20 44 6f 77 6e 20 4f 70 65 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 ┆2 Power Down Operation. ┆
0x053a0…053c0 20 20 20 20 20 20 20 84 54 68 69 73 20 70 61 72 74 20 64 65 73 72 69 62 65 73 20 74 68 65 20 70 ┆ This part desribes the p┆
0x053c0…053e0 6f 77 65 72 20 73 65 6e 73 65 20 61 6e 64 20 70 6f 77 65 72 20 73 77 69 63 68 20 0a 19 89 80 80 ┆ower sense and power swich ┆
0x053e0…05400 66 75 6e 63 74 69 6f 6e 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 ┆function on the CPU board. ┆
0x05400…05420 (42,) 20 20 20 20 20 20 20 84 54 68 65 20 6e 6f 6e 2d 6d 61 73 6b 61 62 6c 65 20 69 6e 74 65 72 72 75 ┆ The non-maskable interru┆
0x05420…05440 70 74 20 28 4e 4d 49 29 20 69 6e 20 38 30 32 38 36 20 69 73 20 75 73 65 64 20 74 6f 20 0a 19 89 ┆pt (NMI) in 80286 is used to ┆
0x05440…05460 80 80 69 6e 64 69 63 61 74 65 20 70 6f 77 65 72 20 64 6f 77 6e 20 69 6e 74 65 72 72 75 70 74 73 ┆ indicate power down interrupts┆
0x05460…05480 2e 20 54 68 65 72 65 20 69 73 20 74 77 6f 20 73 6f 75 72 63 65 20 74 6f 20 0a 19 89 80 80 67 65 ┆. There is two source to ge┆
0x05480…054a0 6e 65 72 61 74 65 20 61 20 70 6f 77 65 72 20 64 6f 77 6e 20 69 6e 74 65 72 72 75 70 74 2e 20 4f ┆nerate a power down interrupt. O┆
0x054a0…054c0 6e 65 20 69 73 20 74 68 65 20 66 72 6f 6e 74 20 70 61 6e 65 6c 20 0a 19 89 80 80 6b 65 79 20 61 ┆ne is the front panel key a┆
0x054c0…054e0 6e 64 20 74 68 65 20 73 65 63 6f 75 6e 64 20 69 73 20 74 68 65 20 6f 70 74 69 6f 6e 65 6c 20 62 ┆nd the secound is the optionel b┆
0x054e0…05500 61 74 74 65 72 69 20 62 61 63 6b 75 70 20 75 6e 69 74 20 0a 19 89 80 80 42 42 55 36 30 31 2e 0d ┆atteri backup unit BBU601. ┆
0x05500…05503 0a 0d 0a ┆ ┆
0x05503…05506 FormFeed {
0x05503…05506 0c 83 a4 ┆ ┆
0x05503…05506 }
0x05506…05520 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6b 65 79 20 61 74 20 74 68 65 20 ┆ The key at the ┆
0x05520…05540 66 72 6f 6e 74 20 70 61 6e 65 6c 20 67 65 6e 65 72 61 74 65 20 61 20 4e 4d 49 20 69 6e 74 65 72 ┆front panel generate a NMI inter┆
0x05540…05560 72 75 70 74 20 0a 19 89 80 80 28 50 49 4e 54 32 20 77 68 65 6e 20 50 43 31 20 6f 6e 20 50 50 49 ┆rupt (PINT2 when PC1 on PPI┆
0x05560…05580 32 20 69 73 20 68 69 67 68 29 2e 20 28 54 68 65 20 50 49 4e 54 32 45 4e 20 73 69 67 6e 61 6c 20 ┆2 is high). (The PINT2EN signal ┆
0x05580…055a0 69 73 20 0a 19 89 80 80 61 63 74 69 76 65 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 49 66 ┆is active). If┆
0x055a0…055c0 20 74 68 65 20 52 43 33 39 20 69 6e 63 6c 75 64 65 73 20 61 20 62 61 74 74 65 72 69 20 62 61 63 ┆ the RC39 includes a batteri bac┆
0x055c0…055e0 6b 75 70 20 75 6e 69 74 20 42 42 55 28 36 30 31 29 20 28 41 6e 20 0a 19 89 80 80 6f 70 74 69 6f ┆kup unit BBU(601) (An optio┆
0x055e0…05600 6e 29 2c 20 74 68 65 6e 20 74 68 65 20 4e 4d 49 20 69 6e 74 65 72 72 75 70 74 20 69 6e 70 75 74 ┆n), then the NMI interrupt input┆
0x05600…05620 (43,) 20 69 73 20 64 69 72 65 63 74 20 0a 19 89 80 80 63 6f 6e 6e 65 63 74 65 64 20 74 6f 20 74 68 65 ┆ is direct connected to the┆
0x05620…05640 20 42 42 55 36 30 31 20 61 6e 64 20 69 73 20 61 63 74 69 76 61 74 65 64 20 75 6e 64 65 72 20 6d ┆ BBU601 and is activated under m┆
0x05640…05660 61 69 6e 20 0a 19 89 80 80 70 6f 77 65 72 20 66 61 69 6c 2e 20 49 6e 20 74 68 69 73 20 63 61 73 ┆ain power fail. In this cas┆
0x05660…05680 65 20 69 74 20 69 73 20 70 6f 73 69 62 6c 65 20 74 6f 20 64 69 73 74 69 6e 63 74 20 69 74 20 0a ┆e it is posible to distinct it ┆
0x05680…056a0 19 89 80 80 66 72 6f 6d 20 74 68 65 20 6b 65 79 20 69 6e 74 65 72 72 75 70 74 20 77 69 74 68 20 ┆ from the key interrupt with ┆
0x056a0…056c0 61 6e 20 69 6e 70 75 74 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 50 50 49 32 20 20 0a 19 ┆an input instruction to PPI2 ┆
0x056c0…056e0 89 80 80 6f 6e 20 61 64 64 72 65 73 73 20 30 30 39 41 48 2e 20 49 66 20 64 61 74 61 20 62 69 74 ┆ on address 009AH. If data bit┆
0x056e0…05700 20 74 68 72 65 65 20 69 73 20 6c 6f 77 20 74 68 65 6e 20 69 74 20 69 73 20 0a 19 89 80 80 66 72 ┆ three is low then it is fr┆
0x05700…05720 6f 6d 20 42 42 55 36 30 31 20 65 6c 73 65 20 69 73 20 62 69 74 20 66 6f 75 72 20 6c 6f 77 20 61 ┆om BBU601 else is bit four low a┆
0x05720…05740 6e 64 20 69 74 20 69 73 20 66 72 6f 6d 20 74 68 65 20 0a 19 89 80 80 66 72 6f 6e 74 20 6b 65 79 ┆nd it is from the front key┆
0x05740…05760 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 36 31 30 58 20 70 6f 77 65 72 ┆. The CPU610X power┆
0x05760…05780 20 64 6f 77 6e 20 77 68 65 6e 20 69 74 20 6d 61 6b 65 20 61 6e 20 6f 75 74 70 75 74 20 0a 19 89 ┆ down when it make an output ┆
0x05780…057a0 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 49 2f 4f 20 61 64 64 72 65 73 73 3a 0d 0a 0d ┆ instruction to I/O address: ┆
0x057a0…057c0 0a 20 20 20 20 20 20 20 20 20 30 30 39 43 48 20 77 69 74 68 20 64 61 74 61 20 65 71 75 61 6c 20 ┆ 009CH with data equal ┆
0x057c0…057e0 58 58 58 38 48 0d 0a 20 20 20 20 20 20 20 20 20 61 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 30 30 ┆XXX8H and 00┆
0x057e0…05800 38 32 48 20 77 69 74 68 20 64 61 74 61 20 65 71 75 61 6c 20 30 30 30 39 48 20 28 4d 42 4f 55 54 ┆82H with data equal 0009H (MBOUT┆
0x05800…05820 (44,) 31 20 69 73 20 53 65 74 29 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 36 20 20 20 20 20 20 4f 6e 20 62 6f ┆1 is Set). 4.6 On bo┆
0x05820…05840 61 72 64 20 63 6c 6f 63 6b 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 ┆ard clock. The CPU ┆
0x05840…05860 62 6f 61 72 64 20 69 6e 63 6c 75 64 65 73 20 61 20 52 65 61 6c 20 54 69 6d 65 20 43 6c 6f 63 6b ┆board includes a Real Time Clock┆
0x05860…05880 20 28 52 54 43 29 20 2e 20 54 68 65 20 52 54 43 20 0a 19 89 80 80 49 43 20 69 73 20 74 68 65 20 ┆ (RTC) . The RTC IC is the ┆
0x05880…058a0 4d 4d 31 35 38 31 36 37 20 28 4e 61 74 69 6f 6e 61 6c 29 20 28 46 69 73 74 20 73 6f 75 72 63 65 ┆MM158167 (National) (Fist source┆
0x058a0…058c0 29 20 6f 72 20 52 54 43 35 38 33 32 31 20 0a 19 89 80 80 66 72 6f 6d 20 53 75 77 61 20 53 65 69 ┆) or RTC58321 from Suwa Sei┆
0x058c0…058e0 6b 6f 73 68 61 20 28 73 65 63 6f 6e 64 20 73 6f 75 72 63 65 29 2e 20 54 68 65 20 74 77 6f 20 73 ┆kosha (second source). The two s┆
0x058e0…05900 6f 75 72 63 65 73 20 61 72 65 20 0a 19 89 80 80 6e 6f 74 20 63 6f 6d 70 61 74 69 62 6c 65 2e 20 ┆ources are not compatible. ┆
0x05900…05920 53 70 65 63 69 61 6c 20 70 72 6f 67 72 61 6d 6d 69 6e 67 20 69 73 20 6e 65 63 65 73 73 61 72 79 ┆Special programming is necessary┆
0x05920…05940 20 69 6e 20 65 61 63 68 20 0a 19 89 80 80 63 61 73 65 2e 20 28 53 65 65 20 74 68 65 20 6d 61 6e ┆ in each case. (See the man┆
0x05940…05960 75 61 6c 73 20 66 72 6f 6d 20 74 68 65 20 66 61 63 74 6f 72 79 29 2e 20 54 68 65 20 61 64 64 72 ┆uals from the factory). The addr┆
0x05960…05980 65 73 73 65 73 20 0a 19 89 80 80 74 6f 20 74 68 65 20 52 54 43 20 63 6f 6d 65 20 66 72 6f 6d 20 ┆esses to the RTC come from ┆
0x05980…059a0 74 68 65 20 73 65 63 6f 6e 64 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 2e 20 54 68 65 20 52 54 ┆the second parallel port. The RT┆
0x059a0…059c0 43 20 0a 19 89 80 80 69 73 20 6e 6f 6e 20 73 65 6e 73 69 74 69 76 65 20 74 6f 20 70 6f 77 65 72 ┆C is non sensitive to power┆
0x059c0…059e0 20 66 61 69 6c 73 2e 20 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 67 69 76 65 73 20 0a 19 89 80 ┆ fails. The CPU board gives ┆
0x059e0…05a00 80 62 61 74 74 65 72 79 20 62 61 63 6b 75 70 20 66 6f 72 20 61 74 20 6c 65 61 73 74 20 6e 69 6e ┆ battery backup for at least nin┆
0x05a00…05a20 (45,) 65 20 79 65 61 72 73 2e 20 49 6e 20 61 20 6d 6f 6e 74 68 20 74 68 65 20 0a 19 89 80 80 66 69 72 ┆e years. In a month the fir┆
0x05a20…05a40 73 74 20 73 6f 75 72 63 65 20 77 69 6c 6c 20 64 69 66 66 65 72 20 61 74 20 74 68 65 20 6d 6f 73 ┆st source will differ at the mos┆
0x05a40…05a60 74 20 30 2e 32 20 73 65 63 20 61 6e 64 20 74 68 65 20 0a 19 89 80 80 73 65 63 6f 6e 64 20 73 6f ┆t 0.2 sec and the second so┆
0x05a60…05a72 75 72 63 65 20 34 30 20 73 65 63 2e 0d 0a b0 a1 0d 0a ┆urce 40 sec. ┆
0x05a72…05a75 FormFeed {
0x05a72…05a75 0c 83 98 ┆ ┆
0x05a72…05a75 }
0x05a75…05a80 0a a1 b0 34 2e 37 20 20 20 20 20 ┆ 4.7 ┆
0x05a80…05aa0 20 4d 65 6d 6f 72 79 20 61 64 64 72 65 73 73 69 6e 67 2e 0d 0a b0 a1 0d 0a 20 20 20 20 20 20 20 ┆ Memory addressing. ┆
0x05aa0…05ac0 20 20 84 54 68 65 20 45 50 52 4f 4d 73 20 61 72 65 20 81 82 74 68 65 20 6f 6e 6c 79 20 6f 6e 62 ┆ The EPROMs are the only onb┆
0x05ac0…05ae0 6f 61 72 64 20 6d 65 6d 6f 72 69 65 73 2e 20 28 54 68 65 20 62 69 70 6f 6c 61 72 20 0a 19 89 80 ┆oard memories. (The bipolar ┆
0x05ae0…05b00 80 50 52 4f 4d 20 69 73 20 69 6e 20 49 2f 4f 20 61 64 64 72 65 73 73 69 6e 67 20 73 70 61 63 65 ┆ PROM is in I/O addressing space┆
0x05b00…05b20 29 2e 20 46 69 67 20 34 2e 37 2e 31 2d 32 20 20 73 68 6f 77 73 20 74 68 65 20 0a 19 89 80 80 74 ┆). Fig 4.7.1-2 shows the t┆
0x05b20…05b40 6f 74 61 6c 20 6d 65 6d 6f 72 79 20 61 64 64 72 65 73 73 20 6d 61 70 20 6f 66 20 74 68 65 20 43 ┆otal memory address map of the C┆
0x05b40…05b60 50 55 20 62 6f 61 72 64 20 69 6e 20 72 65 61 6c 20 61 6e 64 20 0a 19 89 80 80 70 72 6f 74 65 63 ┆PU board in real and protec┆
0x05b60…05b80 74 65 64 20 76 69 72 74 75 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 2e 20 b0 a1 0d 0a 0d 0a ┆ted virtual address mode. ┆
0x05b80…05ba0 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Target ┆
0x05ba0…05bc0 20 6d 65 6d 6f 72 79 20 73 69 7a 65 20 20 20 20 52 65 61 6c 20 61 64 64 72 65 73 73 20 73 70 61 ┆ memory size Real address spa┆
0x05bc0…05be0 63 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 45 50 52 4f 4d 20 28 55 56 29 20 20 20 20 20 20 20 ┆ce EPROM (UV) ┆
0x05be0…05c00 20 20 20 20 20 36 34 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 46 30 30 30 30 2d 30 46 46 ┆ 64 K bytes 0F0000-0FF┆
0x05c00…05c20 (46,) 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 49 42 55 53 20 20 20 20 20 20 20 20 20 20 ┆FFF MULTIBUS ┆
0x05c20…05c40 20 20 20 20 36 36 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 45 30 30 30 30 2d 30 45 46 46 ┆ 66 K bytes 0E0000-0EFF┆
0x05c40…05c60 46 46 0d 0a 20 20 20 20 20 20 20 20 20 69 4c 42 58 20 62 75 73 20 20 20 20 20 20 20 20 20 20 20 ┆FF iLBX bus ┆
0x05c60…05c80 20 20 38 39 36 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 30 30 30 30 30 2d 30 44 46 46 46 ┆ 896 K bytes 000000-0DFFF┆
0x05c80…05ca0 46 0d 0a e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a b0 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d ┆F -------┆
0x05ca0…05cc0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x05cc0…05ce0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 ┆---------------- Fig┆
0x05ce0…05d00 20 34 2e 37 2e 31 20 84 54 68 65 20 4d 65 6d 6f 72 79 20 4d 61 70 20 6f 66 20 74 68 65 20 43 50 ┆ 4.7.1 The Memory Map of the CP┆
0x05d00…05d20 55 20 69 6e 20 52 65 61 6c 20 41 64 64 72 65 73 73 20 0a 19 93 80 80 4d 6f 64 65 2e 0d 0a b0 a1 ┆U in Real Address Mode. ┆
0x05d20…05d40 f0 e1 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Target ┆
0x05d40…05d60 20 20 20 6d 65 6d 6f 72 79 20 73 69 7a 65 20 20 20 20 52 65 61 6c 20 61 64 64 72 65 73 73 20 73 ┆ memory size Real address s┆
0x05d60…05d80 70 61 63 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 45 50 52 4f 4d 20 28 55 56 29 20 20 20 20 20 ┆pace EPROM (UV) ┆
0x05d80…05da0 20 20 20 20 20 20 20 36 34 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 46 46 30 30 30 30 2d 46 ┆ 64 K bytes FF0000-F┆
0x05da0…05dc0 46 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 49 42 55 53 20 20 20 20 20 20 20 20 ┆FFFFF MULTIBUS ┆
0x05dc0…05de0 20 20 20 20 38 31 32 38 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 38 30 30 30 30 30 2d 46 45 ┆ 8128 K bytes 800000-FE┆
0x05de0…05e00 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 69 4c 42 58 20 62 75 73 20 20 20 20 20 20 20 20 20 ┆FFFF iLBX bus ┆
0x05e00…05e20 (47,) 20 20 20 38 31 39 32 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 30 30 30 30 30 2d 37 46 46 ┆ 8192 K bytes 000000-7FF┆
0x05e20…05e40 46 46 46 0d 0a e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a b0 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d ┆FFF -----┆
0x05e40…05e60 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x05e60…05e80 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 ┆------------------ F┆
0x05e80…05ea0 69 67 20 34 2e 37 2e 32 20 84 54 68 65 20 4d 65 6d 6f 72 79 20 4d 61 70 20 6f 66 20 74 68 65 20 ┆ig 4.7.2 The Memory Map of the ┆
0x05ea0…05ec0 43 50 55 20 69 6e 20 50 72 6f 74 65 63 74 65 64 20 56 69 72 74 75 61 6c 20 0a 19 93 80 80 41 64 ┆CPU in Protected Virtual Ad┆
0x05ec0…05ee0 64 72 65 73 73 20 4d 6f 64 65 20 28 50 56 41 4d 29 2e 0d 0a 0d 0a 0d 0a b0 a1 81 b0 a1 34 2e 37 ┆dress Mode (PVAM). 4.7┆
0x05ee0…05f00 2e 31 20 20 20 20 4f 6e 20 62 6f 61 72 64 20 45 50 52 4f 4d 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆.1 On board EPROM. ┆
0x05f00…05f20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 63 6f 6e 74 61 69 6e 73 20 74 77 6f 20 32 38 ┆ The CPU board contains two 28┆
0x05f20…05f40 20 70 69 6e 73 20 4a 45 44 45 43 20 73 6f 63 6b 65 73 20 74 6f 20 74 68 65 20 0a 19 89 80 80 45 ┆ pins JEDEC sockes to the E┆
0x05f40…05f60 52 4f 4d 20 28 55 56 20 65 72 61 73 61 62 6c 65 29 2e 20 49 6e 20 65 61 63 68 20 20 73 6f 63 6b ┆ROM (UV erasable). In each sock┆
0x05f60…05f80 65 74 20 69 74 20 69 73 20 70 6f 73 73 69 62 6c 65 20 74 6f 20 0a 19 89 80 80 6d 6f 75 6e 74 20 ┆et it is possible to mount ┆
0x05f80…05fa0 49 43 27 73 20 6f 66 20 74 68 65 20 74 79 70 65 73 20 3a 20 32 37 33 32 20 28 34 6b 29 2c 20 32 ┆IC's of the types : 2732 (4k), 2┆
0x05fa0…05fc0 37 36 34 20 28 38 6b 29 2c 20 32 37 31 32 38 20 0a 19 89 80 80 28 31 36 6b 29 20 61 6e 64 20 32 ┆764 (8k), 27128 (16k) and 2┆
0x05fc0…05fe0 37 32 35 36 20 28 33 32 6b 29 2e 20 41 20 6a 75 6d 70 65 72 20 6d 75 73 74 20 62 65 20 69 6e 73 ┆7256 (32k). A jumper must be ins┆
0x05fe0…06000 65 72 74 20 77 68 65 6e 20 74 68 65 20 0a 19 89 80 80 32 37 32 35 36 20 69 73 20 69 6e 20 75 73 ┆ert when the 27256 is in us┆
0x06000…06020 (48,) 65 2e 20 28 41 6c 6c 20 74 68 65 20 45 50 52 4f 4d 27 73 20 6d 75 73 74 20 62 65 20 32 37 58 58 ┆e. (All the EPROM's must be 27XX┆
0x06020…0602b 58 2c 20 20 20 20 20 20 20 20 0a ┆X, ┆
0x0602b…0602e FormFeed {
0x0602b…0602e 0c 83 b0 ┆ ┆
0x0602b…0602e }
0x0602e…06040 0a 19 89 80 80 32 37 58 58 58 2d 32 2c 20 32 37 58 58 ┆ 27XXX-2, 27XX┆
0x06040…06060 58 2d 32 2e 35 20 30 56 20 32 37 58 58 58 2d 33 2e 20 54 68 65 20 45 50 52 4f 4d 27 73 20 68 61 ┆X-2.5 0V 27XXX-3. The EPROM's ha┆
0x06060…06080 76 65 20 74 6f 20 62 65 20 0a 19 89 80 80 61 64 64 72 65 73 73 65 64 20 69 6e 20 74 68 65 20 74 ┆ve to be addressed in the t┆
0x06080…060a0 6f 70 20 6f 66 20 74 68 65 20 6d 65 6d 6f 72 79 20 61 64 72 65 73 73 69 6e 67 20 73 70 61 63 65 ┆op of the memory adressing space┆
0x060a0…060c0 2e 20 28 53 65 65 20 0a 19 89 80 80 74 68 65 20 61 64 64 72 65 73 73 69 6e 67 20 6d 61 70 20 62 ┆. (See the addressing map b┆
0x060c0…060e0 65 6c 6f 77 29 2e 0d 0a b0 a1 0d 0a 20 20 20 20 20 20 20 20 20 45 50 52 4f 4d 27 73 20 61 64 64 ┆elow). EPROM's add┆
0x060e0…06100 72 65 73 73 20 6d 61 70 20 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 79 70 65 20 20 20 ┆ress map : Type ┆
0x06100…06120 20 6d 65 6d 6f 72 79 20 73 69 7a 65 20 20 20 52 65 61 6c 20 61 64 64 72 65 73 73 20 73 70 61 63 ┆ memory size Real address spac┆
0x06120…06140 65 20 20 20 50 56 41 4d 20 73 70 61 63 65 b0 a1 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 ┆e PVAM space 2┆
0x06140…06160 37 36 34 20 20 20 20 31 36 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 30 46 43 30 30 30 2d 30 46 ┆764 16 K bytes 0FC000-0F┆
0x06160…06180 46 46 46 46 20 20 20 20 20 46 46 43 30 30 30 2d 46 46 46 46 46 46 0d 0a e1 f0 20 20 20 20 20 20 ┆FFFF FFC000-FFFFFF ┆
0x06180…061a0 20 20 20 32 37 31 32 38 20 20 20 33 32 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 30 46 38 30 30 ┆ 27128 32 K bytes 0F800┆
0x061a0…061c0 30 2d 30 46 46 46 46 46 20 20 20 20 20 46 46 38 30 30 30 2d 46 46 46 46 46 46 0d 0a b0 a1 f0 e1 ┆0-0FFFFF FF8000-FFFFFF ┆
0x061c0…061e0 20 20 20 20 20 20 20 20 20 32 37 32 35 36 20 20 20 36 34 20 4b 20 62 79 74 65 73 20 20 20 20 20 ┆ 27256 64 K bytes ┆
0x061e0…06200 20 30 46 30 30 30 30 2d 30 46 46 46 46 46 20 20 20 20 20 46 46 30 30 30 30 2d 46 46 46 46 46 46 ┆ 0F0000-0FFFFF FF0000-FFFFFF┆
0x06200…06220 (49,) 0d 0a 0d 0a b0 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ------------------┆
0x06220…06240 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x06240…06260 2d 2d 2d 2d 2d 0d 0a 0d 0a 0d 0a b0 a1 b0 a1 34 2e 38 20 20 20 20 20 20 42 75 73 20 49 6e 74 65 ┆----- 4.8 Bus Inte┆
0x06260…06280 72 66 61 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6e 65 78 74 20 70 61 72 ┆rface. The next par┆
0x06280…062a0 74 20 73 68 6f 77 73 20 74 68 65 20 75 73 65 73 20 6f 66 20 62 75 73 73 65 73 2e 20 41 6c 6c 20 ┆t shows the uses of busses. All ┆
0x062a0…062c0 74 68 65 20 62 75 73 73 65 73 20 0a 19 89 80 80 61 72 65 20 49 4e 54 45 4c 20 63 6f 6d 70 61 74 ┆the busses are INTEL compat┆
0x062c0…062e0 69 62 6c 65 2e 20 28 53 65 65 20 6c 69 74 20 32 2c 33 20 61 6e 64 20 34 20 66 6f 72 20 66 75 72 ┆ible. (See lit 2,3 and 4 for fur┆
0x062e0…06300 74 68 65 72 20 0a 19 89 80 80 69 6e 66 6f 72 6d 61 74 69 6f 6e 2e 29 2e 0d 0a 0d 0a 20 20 20 20 ┆ther information.). ┆
0x06300…06320 20 20 20 20 20 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 75 73 65 20 74 68 72 65 65 20 62 75 73 ┆ The CPU board use three bus┆
0x06320…06340 73 65 73 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 20 4d 55 4c 54 49 42 55 53 2e 0d 0a 0d ┆ses: 1. MULTIBUS. ┆
0x06340…06360 0a 20 20 20 20 20 20 20 20 20 32 2e 20 69 4c 42 58 20 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆ 2. iLBX bus. ┆
0x06360…06380 20 20 20 33 2e 20 69 53 42 58 20 62 75 73 2e 0d 0a 0d 0a 0d 0a a1 b0 34 2e 38 2e 31 20 20 20 20 ┆ 3. iSBX bus. 4.8.1 ┆
0x06380…063a0 4d 55 4c 54 49 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 69 6e 74 65 72 ┆MULTIBUS. The inter┆
0x063a0…063c0 66 61 63 65 20 74 6f 20 74 68 65 20 4d 55 4c 54 49 42 55 53 20 6d 61 6b 65 73 20 75 73 65 20 6f ┆face to the MULTIBUS makes use o┆
0x063c0…063e0 66 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 20 84 4f 6e 65 20 38 32 38 39 20 42 75 73 20 ┆f: 1. One 8289 Bus ┆
0x063e0…06400 41 72 62 69 74 65 72 20 61 6e 64 20 61 20 50 41 4c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 ┆Arbiter and a PAL. 2┆
0x06400…0641f (50,) 2e 20 4f 6e 65 20 62 75 73 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 38 32 32 38 38 2e 0d 0a 0d 0a ┆. One bus controller 82288. ┆
0x0641f…06422 FormFeed {
0x0641f…06422 0c 83 c8 ┆ ┆
0x0641f…06422 }
0x06422…06440 0a b0 a1 34 2e 38 2e 32 20 20 20 20 69 4c 42 58 20 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ 4.8.2 iLBX bus. ┆
0x06440…06460 20 20 20 20 84 54 68 65 20 69 4c 42 58 20 62 75 73 20 69 73 20 61 20 76 65 72 79 20 66 61 73 74 ┆ The iLBX bus is a very fast┆
0x06460…06480 20 6d 65 6d 6f 72 79 20 62 75 73 2e 20 54 68 65 20 69 4c 42 58 20 62 75 73 20 0a 19 89 80 80 69 ┆ memory bus. The iLBX bus i┆
0x06480…064a0 6e 74 65 72 66 61 63 65 73 20 74 6f 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 20 77 69 74 68 20 ┆nterfaces to the CPU board with ┆
0x064a0…064c0 75 73 65 20 6f 66 20 73 74 61 6e 64 61 72 64 20 54 54 4c 20 0a 19 89 80 80 49 43 27 73 20 61 6e ┆use of standard TTL IC's an┆
0x064c0…064e0 64 20 50 41 4c 27 53 2e 20 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 61 6c 77 61 79 73 20 61 63 ┆d PAL'S. The CPU board always ac┆
0x064e0…06500 74 73 20 61 73 20 61 20 70 72 69 6d 61 72 79 20 0a 19 89 80 80 6d 61 73 74 65 72 20 6f 6e 20 74 ┆ts as a primary master on t┆
0x06500…06520 68 65 20 69 4c 42 58 20 62 75 73 2e 20 49 74 20 69 73 20 70 6f 73 73 69 62 6c 65 20 74 6f 20 64 ┆he iLBX bus. It is possible to d┆
0x06520…06540 69 73 63 6f 6e 6e 65 63 74 20 74 68 65 20 0a 19 89 80 80 69 4c 42 58 20 62 75 73 20 77 68 65 6e ┆isconnect the iLBX bus when┆
0x06540…06560 20 74 68 65 20 50 43 32 20 62 69 74 20 69 6e 20 74 68 65 20 73 65 63 6f 6e 64 20 70 61 72 61 6c ┆ the PC2 bit in the second paral┆
0x06560…06580 6c 65 6c 20 70 6f 72 74 20 69 73 20 0a 19 89 80 80 68 69 67 68 2e 0d 0a 0d 0a 0d 0a b0 a1 a1 b0 ┆lel port is high. ┆
0x06580…065a0 34 2e 38 2e 33 20 20 20 20 69 53 42 58 20 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 ┆4.8.3 iSBX bus. ┆
0x065a0…065c0 54 68 65 72 65 20 69 73 20 6f 6e 6c 79 20 6f 6e 65 20 69 53 42 58 20 62 75 73 20 6f 6e 20 74 68 ┆There is only one iSBX bus on th┆
0x065c0…065e0 65 20 43 50 55 20 62 6f 61 72 64 2e 20 54 68 65 72 65 20 69 73 20 6e 6f 20 0a 19 89 80 80 44 4d ┆e CPU board. There is no DM┆
0x065e0…06600 41 20 73 75 70 70 6f 72 74 20 74 6f 20 74 68 65 20 69 53 42 58 20 62 75 73 20 6f 6e 20 74 68 65 ┆A support to the iSBX bus on the┆
0x06600…06620 (51,) 20 62 6f 61 72 64 2e 20 54 68 65 20 69 53 42 58 20 62 75 73 20 0a 19 89 80 80 69 6e 74 65 72 66 ┆ board. The iSBX bus interf┆
0x06620…06640 61 63 65 73 20 74 6f 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 20 77 69 74 68 20 61 20 38 32 35 ┆aces to the CPU board with a 825┆
0x06640…06660 35 41 2d 35 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 0a 19 89 80 80 61 6e 64 20 77 69 74 68 ┆5A-5 parallel port and with┆
0x06660…06680 20 6e 6f 20 65 78 74 72 61 20 6c 61 74 63 68 20 6f 72 20 74 72 61 6e 63 69 65 76 65 72 73 2e 0d ┆ no extra latch or trancievers. ┆
0x06680…06681 0a ┆ ┆
0x06681…06684 FormFeed {
0x06681…06684 0c 81 c0 ┆ ┆
0x06681…06684 }
0x06684…066a0 0a a1 b0 35 20 20 20 20 20 20 20 20 54 45 43 48 4e 49 43 41 4c 20 44 45 53 43 52 49 ┆ 5 TECHNICAL DESCRI┆
0x066a0…066c0 50 54 49 4f 4e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 63 68 61 70 74 65 72 ┆PTION. This chapter┆
0x066c0…066e0 20 69 6e 63 6c 75 64 65 73 20 6c 6f 67 69 63 20 64 69 61 67 72 61 6d 73 2c 20 50 41 4c 2c 20 50 ┆ includes logic diagrams, PAL, P┆
0x066e0…06700 52 4f 4d 20 0a 19 89 80 80 64 65 73 63 72 69 70 74 69 6f 6e 20 61 6e 64 20 74 69 6d 6d 69 6e 67 ┆ROM description and timming┆
0x06700…06720 20 64 69 61 67 72 61 6d 73 2e 0d 0a 0d 0a 0d 0a b0 a1 35 2e 31 20 20 20 20 20 20 4c 6f 67 69 63 ┆ diagrams. 5.1 Logic┆
0x06720…06740 20 44 69 61 67 72 61 6d 73 20 77 69 74 68 20 53 69 67 6e 61 6c 20 44 65 73 63 72 69 70 74 69 6f ┆ Diagrams with Signal Descriptio┆
0x06740…06760 6e 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 70 61 72 74 20 69 6e 63 6c 75 ┆ns. This part inclu┆
0x06760…06780 64 65 73 20 74 68 65 20 6c 6f 67 69 63 20 64 69 61 67 72 61 6d 73 20 61 6e 64 20 73 69 67 6e 61 ┆des the logic diagrams and signa┆
0x06780…067a0 6c 20 0a 19 89 80 80 64 65 73 63 72 69 70 74 69 6f 6e 73 2e 20 54 68 65 20 6e 6f 74 61 74 69 6f ┆l descriptions. The notatio┆
0x067a0…067c0 6e 20 6f 66 20 74 68 65 20 73 69 67 6e 61 6c 73 20 69 73 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆n of the signals is: ┆
0x067c0…067e0 20 20 20 20 20 20 41 30 2c 20 61 63 74 69 76 65 20 b0 68 69 67 68 f0 20 28 32 2e 34 56 20 2d 20 ┆ A0, active high (2.4V - ┆
0x067e0…06800 35 2e 32 35 56 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2f 41 30 2c 20 61 63 74 69 76 ┆5.25V) /A0, activ┆
0x06800…06815 (52,) 65 20 b0 6c 6f 77 f0 20 28 30 56 20 2d 20 30 2e 38 56 29 0d 0a ┆e low (0V - 0.8V) ┆
0x06815…0684e Params {
0x06815…0684e 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x06815…0684e 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x06815…0684e }
0x0684e…06887 Params {
0x0684e…06887 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0684e…06887 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x0684e…06887 }
0x06887…06888 0a ┆ ┆
0x06888…0688b FormFeed {
0x06888…0688b 0c 81 9c ┆ ┆
0x06888…0688b }
0x0688b…0688e 0a 0d 0a ┆ ┆
0x0688e…06891 FormFeed {
0x0688e…06891 0c 80 8c ┆ ┆
0x0688e…06891 }
0x06891…068a0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 ┆ Si┆
0x068a0…068c0 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 e1 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 ┆gnal Destination ┆
0x068c0…068e0 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ Description ┆
0x068e0…06900 20 41 30 20 2d 20 41 32 20 20 20 20 20 20 20 20 33 2c 35 2c 31 35 20 20 20 20 20 20 20 20 20 20 ┆ A0 - A2 3,5,15 ┆
0x06900…06920 41 30 2d 41 31 37 20 69 73 20 61 20 32 34 20 62 69 74 0d 0a 20 20 20 20 20 20 20 20 20 20 41 33 ┆A0-A17 is a 24 bit A3┆
0x06920…06940 20 2d 20 41 37 20 20 20 20 20 20 20 20 33 2c 35 2c 31 35 2c 31 39 20 20 20 20 20 20 20 61 64 64 ┆ - A7 3,5,15,19 add┆
0x06940…06960 72 65 73 73 20 62 75 73 2e 20 42 69 74 73 20 28 30 2d 46 29 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ress bus. Bits (0-F) ┆
0x06960…06980 41 38 20 2d 20 41 41 20 20 20 20 20 20 20 20 33 2c 35 2c 36 2c 31 35 2c 31 39 20 20 20 20 20 61 ┆A8 - AA 3,5,6,15,19 a┆
0x06980…069a0 72 65 20 75 73 65 64 20 66 6f 72 20 62 6f 74 68 20 6d 65 6d 6f 72 79 0d 0a 20 20 20 20 20 20 20 ┆re used for both memory ┆
0x069a0…069c0 20 20 20 41 42 20 2d 20 41 46 20 20 20 20 20 20 20 20 33 2c 35 2c 31 35 2c 31 39 20 20 20 20 20 ┆ AB - AF 3,5,15,19 ┆
0x069c0…069e0 20 20 61 6e 64 20 49 2f 4f 20 61 64 64 72 65 73 73 69 6e 67 2e 20 42 69 74 73 0d 0a 20 20 20 20 ┆ and I/O addressing. Bits ┆
0x069e0…06a00 20 20 20 20 20 41 31 30 20 2d 20 41 31 37 20 20 20 20 20 20 20 35 2c 31 35 2c 31 39 20 20 20 20 ┆ A10 - A17 5,15,19 ┆
0x06a00…06a20 (53,) 20 20 20 20 20 28 31 30 2d 31 37 29 20 61 72 65 20 74 68 65 20 38 20 6d 6f 73 74 0d 0a 20 20 20 ┆ (10-17) are the 8 most ┆
0x06a20…06a40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x06a40…06a60 20 20 20 20 20 20 73 69 67 6e 69 66 69 63 69 61 6e 74 20 6d 65 6d 6f 72 79 0d 0a 20 20 20 20 20 ┆ significiant memory ┆
0x06a60…06a80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x06a80…06aa0 20 20 20 20 61 64 64 72 65 73 73 20 62 69 74 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 44 30 ┆ address bits. D0┆
0x06aa0…06ac0 20 2d 20 44 37 20 20 20 20 20 20 20 20 20 33 2c 35 2c 31 31 2c 31 35 20 20 20 20 20 20 20 31 36 ┆ - D7 3,5,11,15 16┆
0x06ac0…06ae0 20 62 69 74 20 62 69 64 69 72 65 63 74 69 6f 6e 6e 61 6c 0d 0a 20 20 20 20 20 20 20 20 20 44 38 ┆ bit bidirectionnal D8┆
0x06ae0…06b00 20 2d 20 44 46 20 20 20 20 20 20 20 20 20 33 2c 35 2c 31 31 2c 31 35 2c 31 36 20 20 20 20 64 61 ┆ - DF 3,5,11,15,16 da┆
0x06b00…06b20 74 61 20 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2f 42 48 45 20 20 20 20 20 20 20 20 ┆ta bus. /BHE ┆
0x06b20…06b40 20 20 20 20 34 2c 31 38 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 62 79 ┆ 4,18 Controls by┆
0x06b40…06b60 74 65 20 74 72 61 6e 73 66 65 72 20 0a 19 a9 80 80 6f 6e 20 64 61 74 61 20 62 75 73 20 6c 69 6e ┆te transfer on data bus lin┆
0x06b60…06b80 65 73 20 44 38 2d 44 46 2e 0d 0a 0d 0a 09 2f 53 30 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2c ┆es D8-DF. /S0 2,┆
0x06b80…06ba0 34 2c 31 34 2c 32 31 20 20 20 20 20 20 20 43 50 55 20 73 74 61 74 75 73 20 6c 69 6e 65 2e 0d 0a ┆4,14,21 CPU status line. ┆
0x06ba0…06bc0 09 2f 53 31 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2c 34 2c 31 34 2c 31 38 2c 32 31 20 20 20 ┆ /S1 2,4,14,18,21 ┆
0x06bc0…06be0 20 43 50 55 20 73 74 61 74 75 73 20 6c 69 6e 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 4d 28 2f 49 ┆ CPU status line. M(/I┆
0x06be0…06c00 4f 29 20 20 20 20 20 20 20 20 20 20 31 2c 34 2c 31 34 2c 31 39 20 20 20 20 20 20 20 43 50 55 20 ┆O) 1,4,14,19 CPU ┆
0x06c00…06c20 (54,) 73 74 61 74 75 73 20 6c 69 6e 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 4f 44 28 2f 49 4e 54 41 ┆status line. COD(/INTA┆
0x06c20…06c40 29 20 20 20 20 20 20 31 2c 32 20 20 20 20 20 20 20 20 20 20 20 20 20 43 50 55 20 73 74 61 74 75 ┆) 1,2 CPU statu┆
0x06c40…06c60 73 20 6c 69 6e 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2f 4c 4f 43 4b 20 20 20 20 20 20 20 ┆s line. /LOCK ┆
0x06c60…06c80 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 55 73 65 64 20 74 6f 20 67 69 76 ┆ 14 Used to giv┆
0x06c80…06ca0 65 20 74 68 65 20 43 50 55 20 0a 19 a9 80 80 65 78 63 6c 75 73 69 76 65 20 61 63 63 65 73 73 20 ┆e the CPU exclusive access ┆
0x06ca0…06cc0 74 6f 20 74 68 65 20 0a 19 a9 80 80 4d 75 6c 74 69 62 75 73 20 61 6e 64 20 74 68 65 20 0a 19 a9 ┆to the Multibus and the ┆
0x06cc0…06ce0 80 80 69 4c 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 50 45 41 43 4b 20 20 20 20 20 20 20 20 20 20 32 ┆ iLBXbus. /PEACK 2┆
0x06ce0…06d00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 55 73 65 20 74 6f 20 73 69 67 6e 61 6c 73 20 74 ┆ Use to signals t┆
0x06d00…06d20 68 65 20 0a 19 a9 80 80 70 72 6f 63 65 73 73 6f 72 20 65 78 74 65 6e 73 69 6f 6e 20 77 68 65 6e ┆he processor extension when┆
0x06d20…06d40 20 0a 19 a9 80 80 74 68 65 20 72 65 71 75 65 73 74 65 64 20 6f 70 65 72 61 6e 64 20 69 73 20 0a ┆ the requested operand is ┆
0x06d40…06d60 19 a9 80 80 62 65 69 6e 67 20 74 72 61 6e 73 66 65 72 72 65 64 2e 0d 0a 0d 0a 09 48 4c 44 41 20 ┆ being transferred. HLDA ┆
0x06d60…06d80 20 20 20 20 20 20 20 20 20 20 20 32 2c 31 38 20 20 20 20 20 20 20 20 20 20 20 20 84 55 73 65 64 ┆ 2,18 Used┆
0x06d80…06da0 20 74 6f 20 70 61 73 73 20 63 6f 6e 74 72 6f 6c 20 6f 66 20 0a 19 a9 80 80 74 68 65 20 69 4c 42 ┆ to pass control of the iLB┆
0x06da0…06dc0 58 62 75 73 20 74 6f 20 61 20 0a 19 a9 80 80 73 65 63 6f 6e 64 61 72 79 20 6d 61 73 74 65 72 20 ┆Xbus to a secondary master ┆
0x06dc0…06de0 62 6f 61 72 64 2e 0d 0a 0d 0a 09 49 4e 54 52 20 43 59 43 09 34 2c 31 39 09 84 49 6e 64 69 63 61 ┆board. INTR CYC 4,19 Indica┆
0x06de0…06e00 74 65 73 20 61 6e 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 63 79 63 6c 65 2e 0d 0a 0d 0a ┆tes an interrupt cycle. ┆
0x06e00…06e20 (55,) 09 49 4e 54 41 2f 28 2f 43 29 09 31 39 09 84 41 20 73 74 61 74 75 73 20 73 69 67 6e 61 6c 20 66 ┆ INTA/(/C) 19 A status signal f┆
0x06e20…06e40 72 6f 6d 20 74 68 65 20 0a 19 a9 80 80 38 30 32 38 36 2e 0d 0a 0d 0a 09 42 4d 2f 28 2f 49 4f 29 ┆rom the 80286. BM/(/IO)┆
0x06e40…06e60 09 31 09 84 41 20 73 74 61 74 75 73 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 0a 19 a9 ┆ 1 A status signal from the ┆
0x06e60…06e6a 80 80 38 30 32 38 36 2e 0d 0a ┆ 80286. ┆
0x06e6a…06e6d FormFeed {
0x06e6a…06e6d 0c 84 84 ┆ ┆
0x06e6a…06e6d }
0x06e6d…06e70 0a 0d 0a ┆ ┆
0x06e70…06e73 FormFeed {
0x06e70…06e73 0c 80 8c ┆ ┆
0x06e70…06e73 }
0x06e73…06e80 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 ┆ ┆
0x06e80…06ea0 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 ┆Signal Destination ┆
0x06ea0…06ec0 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 2f 49 4e 49 54 20 20 20 20 ┆ Description /INIT ┆
0x06ec0…06ee0 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 52 65 73 65 74 20 74 68 ┆ 2 Reset th┆
0x06ee0…06f00 65 20 6d 75 6c 74 69 62 75 73 20 61 6e 64 20 0a 19 a9 80 80 74 68 65 20 43 50 55 20 62 6f 61 72 ┆e multibus and the CPU boar┆
0x06f00…06f20 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 38 30 32 38 37 52 45 53 45 54 20 20 20 20 20 20 32 ┆d. 80287RESET 2┆
0x06f20…06f40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 73 65 74 20 74 68 65 20 38 30 32 38 37 2e 0d ┆ Reset the 80287. ┆
0x06f40…06f60 0a 0d 0a 20 20 20 20 20 20 20 20 20 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 20 31 2c 32 2c ┆ RESET 1,2,┆
0x06f60…06f80 34 2c 38 2c 31 32 2c 31 36 20 20 20 52 65 73 65 74 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e ┆4,8,12,16 Reset the CPU board.┆
0x06f80…06fa0 0d 0a 09 2f 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 37 2c 39 2c 31 32 2c 31 33 2c 31 34 0d ┆ /RESET 7,9,12,13,14 ┆
0x06fa0…06fc0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 37 2c 31 38 2c ┆ 17,18,┆
0x06fc0…06fe0 32 30 2c 32 31 0d 0a 0d 0a 09 43 50 55 43 4c 4b 20 20 20 20 20 20 20 20 20 20 31 2c 32 2c 34 2c ┆20,21 CPUCLK 1,2,4,┆
0x06fe0…07000 31 32 2c 31 34 20 20 20 20 20 84 31 32 4d 48 7a 20 28 43 50 55 36 31 30 41 29 20 6f 72 20 31 36 ┆12,14 12MHz (CPU610A) or 16┆
0x07000…07020 (56,) 4d 48 7a 20 0a 19 a9 80 80 28 43 50 55 36 31 30 42 29 20 63 6c 6f 63 6b 20 77 69 74 68 20 35 30 ┆MHz (CPU610B) clock with 50┆
0x07020…07040 25 20 0a 19 a9 80 80 64 75 74 79 20 63 79 63 6c 65 2e 0d 0a 20 09 2f 43 50 55 43 4c 4b 20 20 20 ┆% duty cycle. /CPUCLK ┆
0x07040…07060 20 20 20 20 20 20 31 34 2c 32 30 2c 32 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 43 4c 4b 20 ┆ 14,20,21 PCLK ┆
0x07060…07080 20 20 20 20 20 20 20 20 20 20 20 32 2c 34 2c 31 32 2c 31 34 20 20 20 20 20 20 20 84 36 4d 48 7a ┆ 2,4,12,14 6MHz┆
0x07080…070a0 20 28 43 50 55 36 31 30 41 29 20 6f 72 20 38 4d 48 7a 20 0a 19 a9 80 80 28 43 50 55 36 31 30 42 ┆ (CPU610A) or 8MHz (CPU610B┆
0x070a0…070c0 29 20 63 6c 6f 63 6b 20 77 69 74 68 20 35 30 25 20 0a 19 a9 80 80 64 75 74 79 20 63 79 63 6c 65 ┆) clock with 50% duty cycle┆
0x070c0…070e0 2e 0d 0a 0d 0a 20 09 4d 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 20 32 2c 33 2c 34 2c 31 36 20 ┆. MCLK 2,3,4,16 ┆
0x070e0…07100 20 20 20 20 20 20 20 84 31 30 4d 48 7a 20 63 6c 6f 63 6b 20 77 69 74 68 20 35 30 25 20 0a 19 a9 ┆ 10MHz clock with 50% ┆
0x07100…07120 80 80 64 75 74 79 20 63 79 63 6c 65 2e 0d 0a 09 2f 4d 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 ┆ duty cycle. /MCLK ┆
0x07120…07140 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2f 52 45 41 44 59 20 20 20 20 20 20 20 20 20 20 31 2c ┆3 /READY 1,┆
0x07140…07160 32 2c 34 2c 31 32 2c 31 34 20 20 20 20 20 84 49 74 20 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e ┆2,4,12,14 It indicates when┆
0x07160…07180 20 74 68 65 20 0a 19 a9 80 80 63 75 72 72 65 6e 74 20 62 75 73 20 63 79 63 6c 65 20 69 73 20 74 ┆ the current bus cycle is t┆
0x07180…071a0 6f 20 0a 19 a9 80 80 62 65 20 63 6f 6d 70 6c 65 74 65 64 2e 0d 0a 0d 0a 09 38 30 32 38 37 43 4c ┆o be completed. 80287CL┆
0x071a0…071c0 4b 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 20 63 6c 6f 63 ┆K 2 A cloc┆
0x071c0…071e0 6b 20 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 38 30 32 38 37 2e 0d 0a 0d 0a 20 ┆k signal to the 80287. ┆
0x071e0…07200 20 20 20 20 20 20 20 20 50 45 52 45 51 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 ┆ PEREQ 1 ┆
0x07200…07220 (57,) 20 20 20 20 20 20 20 20 84 49 74 20 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 74 68 65 20 0a ┆ It indicates when the ┆
0x07220…07240 19 a9 80 80 38 30 32 38 37 20 69 73 20 72 65 61 64 79 20 74 6f 20 0a 19 a9 80 80 74 72 61 6e 73 ┆ 80287 is ready to trans┆
0x07240…07260 66 65 72 20 64 61 74 61 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2f 42 55 53 59 20 20 20 20 20 ┆fer data. /BUSY ┆
0x07260…07280 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 38 30 32 38 37 20 69 73 20 ┆ 1 80287 is ┆
0x07280…072a0 63 75 72 72 65 6e 74 6c 79 20 0a 19 a9 80 80 65 78 65 63 75 74 69 6e 67 20 61 20 63 6f 6d 6d 61 ┆currently executing a comma┆
0x072a0…072c0 6e 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2f 45 52 52 4f 52 20 20 20 20 20 20 20 20 20 20 ┆nd. /ERROR ┆
0x072c0…072e0 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 6e 20 75 6e 6d 61 73 6b 65 64 20 65 72 72 ┆1 An unmasked err┆
0x072e0…07300 6f 72 20 0a 19 a9 80 80 63 6f 6e 64 69 74 69 6f 6e 20 65 78 69 73 74 73 20 69 6e 20 0a 19 a9 80 ┆or condition exists in ┆
0x07300…0730b 80 38 30 32 38 37 2e 0d 0a 0d 0a ┆ 80287. ┆
0x0730b…0730e FormFeed {
0x0730b…0730e 0c 83 f8 ┆ ┆
0x0730b…0730e }
0x0730e…07311 0a 0d 0a ┆ ┆
0x07311…07314 FormFeed {
0x07311…07314 0c 80 8c ┆ ┆
0x07311…07314 }
0x07314…07320 0a 20 20 20 20 20 20 20 20 20 a1 b0 ┆ ┆
0x07320…07340 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 ┆ Signal Destination ┆
0x07340…07360 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 50 55 41 44 52 30 20 20 ┆ Description PUADR0 ┆
0x07360…07380 20 20 20 20 20 20 20 20 32 30 2c 32 31 20 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 30 2d 50 ┆ 20,21 PUADR0-P┆
0x07380…073a0 55 41 44 52 46 20 69 73 20 61 20 31 36 0d 0a 09 50 55 41 44 52 31 20 20 20 20 20 20 20 20 20 20 ┆UADRF is a 16 PUADR1 ┆
0x073a0…073c0 32 2c 36 2c 37 2c 38 2c 39 20 20 20 20 20 20 20 62 69 74 20 61 64 64 72 65 73 73 20 62 75 73 20 ┆2,6,7,8,9 bit address bus ┆
0x073c0…073e0 74 6f 20 62 6f 74 68 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆to both ┆
0x073e0…07400 20 20 31 30 2c 31 31 2c 31 32 2c 31 33 2c 20 20 20 20 6d 65 6d 6f 72 79 20 61 6e 64 20 49 2f 4f ┆ 10,11,12,13, memory and I/O┆
0x07400…07420 (58,) 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 2c 32 ┆. 14,2┆
0x07420…07440 30 20 20 20 20 20 20 20 20 20 20 20 43 6f 6d 62 69 6e 61 74 69 6f 6e 73 20 6f 66 20 50 55 41 44 ┆0 Combinations of PUAD┆
0x07440…07460 52 30 0d 0a 09 50 55 41 44 52 32 20 20 20 20 20 20 20 20 20 20 32 2c 36 2c 37 2c 38 2c 39 2c 20 ┆R0 PUADR2 2,6,7,8,9, ┆
0x07460…07480 20 20 20 20 20 61 6e 64 20 2f 42 48 45 20 69 6e 64 69 63 61 74 65 20 62 79 74 65 0d 0a 20 20 20 ┆ and /BHE indicate byte ┆
0x07480…074a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 2c 31 31 2c 31 32 2c 31 ┆ 10,11,12,1┆
0x074a0…074c0 33 2c 20 20 20 20 6f 72 20 77 6f 72 64 20 74 72 61 6e 73 66 65 72 2e 0d 0a 20 20 20 20 20 20 20 ┆3, or word transfer. ┆
0x074c0…074e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 2c 32 30 0d 0a 09 50 55 41 44 52 33 ┆ 14,20 PUADR3┆
0x074e0…07500 20 20 20 20 20 20 20 20 20 20 31 31 2c 31 36 2c 32 30 0d 0a 20 20 20 20 20 20 20 20 20 50 55 41 ┆ 11,16,20 PUA┆
0x07500…07520 44 52 34 20 20 20 20 20 20 20 20 20 20 31 31 2c 32 30 0d 0a 20 20 20 20 20 20 20 20 20 50 55 41 ┆DR4 11,20 PUA┆
0x07520…07540 44 52 35 2d 50 55 41 44 52 46 20 20 20 31 31 0d 0a 0d 0a 09 2f 42 43 4c 4b 20 20 20 20 20 20 20 ┆DR5-PUADRF 11 /BCLK ┆
0x07540…07560 20 20 20 20 33 2c 31 34 20 20 20 20 20 20 20 20 20 20 20 20 84 31 30 4d 48 7a 20 63 6c 6f 63 6b ┆ 3,14 10MHz clock┆
0x07560…07580 20 73 69 67 6e 61 6c 20 66 6f 72 20 0a 19 a9 80 80 74 68 65 20 38 32 38 39 20 62 75 73 20 61 72 ┆ signal for the 8289 bus ar┆
0x07580…075a0 62 69 74 65 72 20 61 6e 64 20 0a 19 a9 80 80 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a ┆biter and the multibus. ┆
0x075a0…075c0 09 2f 43 43 4c 4b 09 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 31 30 4d 48 7a 20 63 6c ┆ /CCLK 3 10MHz cl┆
0x075c0…075e0 6f 63 6b 20 73 69 67 6e 61 6c 2e 20 0a 19 a9 80 80 2f 43 43 4c 4b 20 20 69 73 20 69 6e 76 65 72 ┆ock signal. /CCLK is inver┆
0x075e0…07600 73 65 20 74 6f 20 0a 19 a9 80 80 2f 42 43 4c 4b 2e 0d 0a 0d 0a 09 2f 4d 42 49 4f 57 43 20 20 20 ┆se to /BCLK. /MBIOWC ┆
0x07600…07620 (59,) 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 ┆ 7 Multibus I┆
0x07620…07640 2f 4f 20 77 72 69 74 65 2e 0d 0a 0d 0a 09 2f 4d 42 41 43 4b 09 32 30 09 4d 75 6c 74 69 62 75 73 ┆/O write. /MBACK 20 Multibus┆
0x07640…07660 20 61 63 6b 6e 6f 77 6c 65 64 67 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 4f 44 41 54 30 2d ┆ acknowledge IODAT0-┆
0x07660…07680 49 4f 44 41 54 31 09 32 2c 36 2c 37 2c 38 2c 39 2c 31 30 2c 20 20 20 31 36 20 62 69 74 20 62 69 ┆IODAT1 2,6,7,8,9,10, 16 bit bi┆
0x07680…076a0 64 69 72 65 63 74 69 6f 6e 61 6c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆directional ┆
0x076a0…076c0 20 20 20 20 20 20 31 31 2c 31 32 2c 31 33 2c 31 36 2c 31 37 20 20 64 61 74 61 20 62 75 73 20 66 ┆ 11,12,13,16,17 data bus f┆
0x076c0…076e0 6f 72 20 6f 6e 20 62 6f 61 72 64 0d 0a 09 49 4f 44 41 54 32 2d 49 4f 44 41 54 33 09 32 2c 36 2c ┆or on board IODAT2-IODAT3 2,6,┆
0x076e0…07700 38 2c 39 2c 31 30 2c 31 31 2c 20 20 64 65 76 69 63 65 73 2e 20 28 4e 6f 74 65 20 74 68 61 74 0d ┆8,9,10,11, devices. (Note that ┆
0x07700…07720 0a 09 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 2c 31 33 2c 31 36 2c 31 37 20 20 20 ┆ 12,13,16,17 ┆
0x07720…07740 20 20 74 68 65 20 69 53 42 58 62 75 73 20 61 63 74 73 20 61 73 20 61 6e 0d 0a 09 49 4f 44 41 54 ┆ the iSBXbus acts as an IODAT┆
0x07740…07760 34 2d 49 4f 44 41 54 37 20 20 20 32 2c 36 2c 38 2c 39 2c 31 30 2c 31 32 20 20 20 6f 6e 62 6f 61 ┆4-IODAT7 2,6,8,9,10,12 onboa┆
0x07760…07780 72 64 20 64 65 76 69 63 65 29 2e 0d 0a 09 09 31 33 2c 31 36 2c 31 37 0d 0a 09 49 4f 44 41 54 37 ┆rd device). 13,16,17 IODAT7┆
0x07780…07792 2d 49 4f 44 41 54 46 20 20 20 32 2c 31 36 0d 0a 0d 0a ┆-IODATF 2,16 ┆
0x07792…07795 FormFeed {
0x07792…07795 0c 83 8c ┆ ┆
0x07792…07795 }
0x07795…07798 0a 0d 0a ┆ ┆
0x07798…0779b FormFeed {
0x07798…0779b 0c 80 8c ┆ ┆
0x07798…0779b }
0x0779b…0779c 0a ┆ ┆
0x0779c…077d5 Params {
0x0779c…077d5 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0779c…077d5 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0779c…077d5 }
0x077d5…0780e Params {
0x077d5…0780e 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x077d5…0780e 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x077d5…0780e }
0x0780e…07820 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 ┆ Signa┆
0x07820…07840 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 ┆l Destination ┆
0x07840…07860 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 2f 4c 4d 52 44 43 09 31 31 2c 31 38 09 84 ┆ Description /LMRDC 11,18 ┆
0x07860…07880 4c 6f 63 61 6c 20 4d 65 6d 6f 72 79 20 52 65 61 64 20 0a 19 a9 80 80 43 6f 6d 6d 61 6e 64 2e 28 ┆Local Memory Read Command.(┆
0x07880…078a0 4e 6f 74 65 20 74 68 61 74 20 74 68 65 20 0a 19 a9 80 80 69 4c 42 58 62 75 73 20 61 63 74 73 20 ┆Note that the iLBXbus acts ┆
0x078a0…078c0 61 73 20 6f 6e 20 62 6f 61 72 64 20 0a 19 a9 80 80 6d 65 6d 6f 72 79 29 2e 0d 0a 09 2f 4c 4d 57 ┆as on board memory). /LMW┆
0x078c0…078e0 54 43 09 20 31 38 09 84 4c 6f 63 61 6c 20 4d 65 6d 6f 72 79 20 57 72 69 74 65 20 0a 19 a9 80 80 ┆TC 18 Local Memory Write ┆
0x078e0…07900 43 6f 6d 6d 61 6e 64 2e 0d 0a 09 2f 4c 49 4f 52 44 20 20 20 20 20 20 20 20 20 20 32 2c 36 2c 38 ┆Command. /LIORD 2,6,8┆
0x07900…07920 2c 39 2c 31 30 2c 31 31 2c 20 20 4c 6f 63 61 6c 20 49 2f 4f 20 52 65 61 64 2e 0d 0a 09 09 31 32 ┆,9,10,11, Local I/O Read. 12┆
0x07920…07940 2c 31 33 2c 31 36 2c 31 37 2c 31 38 0d 0a 09 4c 49 4f 52 44 20 20 20 20 09 31 37 0d 0a 09 2f 4c ┆,13,16,17,18 LIORD 17 /L┆
0x07940…07960 49 4f 57 52 20 20 20 20 20 20 20 20 20 20 32 2c 36 2c 37 2c 38 2c 39 2c 31 30 2c 20 20 20 4c 6f ┆IOWR 2,6,7,8,9,10, Lo┆
0x07960…07980 63 61 6c 20 49 2f 4f 20 57 72 69 74 65 2e 0d 0a 09 09 31 31 2c 31 32 2c 31 33 2c 31 36 2c 0d 0a ┆cal I/O Write. 11,12,13,16, ┆
0x07980…079a0 09 09 31 37 2c 31 38 0d 0a 09 2f 4c 49 4e 54 41 09 36 2c 31 33 2c 31 39 2c 32 30 20 20 20 20 20 ┆ 17,18 /LINTA 6,13,19,20 ┆
0x079a0…079c0 20 84 4c 6f 63 61 6c 20 49 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 41 63 6b 6e 6f 77 6c 65 64 ┆ Local Interrupt Acknowled┆
0x079c0…079e0 67 65 2e 0d 0a 09 4f 42 44 54 2f 52 09 33 2c 35 2c 32 31 09 84 43 6f 6e 74 72 6f 6c 73 20 74 68 ┆ge. OBDT/R 3,5,21 Controls th┆
0x079e0…07a00 65 20 64 69 72 65 63 74 69 6f 6e 20 0a 19 a9 80 80 74 68 65 20 64 61 74 61 20 66 6c 6f 77 2e 20 ┆e direction the data flow. ┆
0x07a00…07a20 (61,) 49 66 20 68 69 67 68 20 0a 19 a9 80 80 74 68 65 6e 20 61 20 77 72 69 74 65 20 63 79 63 6c 65 20 ┆If high then a write cycle ┆
0x07a20…07a40 69 73 20 0a 19 a9 80 80 70 65 72 66 6f 72 6d 65 64 2e 0d 0a 09 4c 42 58 44 45 4e 09 31 39 09 84 ┆is performed. LBXDEN 19 ┆
0x07a40…07a60 45 6e 61 62 6c 65 73 20 74 68 65 20 64 61 74 61 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 69 4c 42 ┆Enables the data to the iLB┆
0x07a60…07a80 58 62 75 73 2e 0d 0a 09 4c 4d 43 45 09 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 45 6e ┆Xbus. LMCE 6 En┆
0x07a80…07aa0 61 62 6c 65 73 20 63 61 73 63 61 64 65 20 20 0a 19 a9 80 80 61 64 64 72 65 73 73 65 73 20 66 72 ┆ables cascade addresses fr┆
0x07aa0…07ac0 6f 6d 20 74 68 65 20 0a 19 a9 80 80 6d 61 73 74 65 72 20 38 32 35 39 41 20 69 6e 74 65 72 72 75 ┆om the master 8259A interru┆
0x07ac0…07ae0 70 74 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 20 74 6f 20 74 68 65 20 43 50 55 20 0a 19 ┆pt controller to the CPU ┆
0x07ae0…07b00 a9 80 80 61 64 64 72 65 73 73 20 62 75 73 2e 0d 0a 09 2f 4c 41 4c 45 09 33 2c 34 2c 31 32 2c 31 ┆ address bus. /LALE 3,4,12,1┆
0x07b00…07b20 34 2c 31 39 2c 20 20 20 43 6f 6e 74 72 6f 6c 73 20 74 68 65 20 61 64 64 72 65 73 73 0d 0a 20 20 ┆4,19, Controls the address ┆
0x07b20…07b40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 31 20 20 20 20 20 20 20 ┆ 21 ┆
0x07b40…07b60 20 20 20 20 20 20 20 6c 61 74 63 68 73 2e 0d 0a 09 4c 41 4c 45 09 32 30 0d 0a 09 2f 4f 42 44 45 ┆ latchs. LALE 20 /OBDE┆
0x07b60…07b80 4e 09 33 09 84 45 6e 61 62 6c 65 73 20 74 68 65 20 6f 6e 62 61 72 64 20 64 61 74 61 20 0a 19 a9 ┆N 3 Enables the onbard data ┆
0x07b80…07ba0 80 80 74 72 61 6e 73 65 69 76 65 72 73 2e 0d 0a 09 4d 42 49 4e 54 30 2d 4d 42 49 4e 54 37 09 31 ┆ transeivers. MBINT0-MBINT7 1┆
0x07ba0…07bc0 33 09 84 49 6e 74 65 72 72 75 70 74 73 20 66 72 6f 6d 20 74 68 65 20 0a 19 a9 80 80 6d 75 6c 74 ┆3 Interrupts from the mult┆
0x07bc0…07be0 69 62 75 73 2e 0d 0a 09 35 20 4d 48 7a 20 43 4c 4b 09 32 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ibus. 5 MHz CLK 2 ┆
0x07be0…07c00 20 20 84 35 30 25 20 64 75 74 79 20 63 79 63 6c 65 20 63 6c 6f 63 6b 20 74 6f 20 0a 19 a9 80 80 ┆ 50% duty cycle clock to ┆
0x07c00…07c20 (62,) 74 68 65 20 38 30 32 38 37 20 69 6e 20 35 2e 30 20 4d 48 7a 20 0a 19 a9 80 80 76 65 72 73 69 6f ┆the 80287 in 5.0 MHz versio┆
0x07c20…07c40 6e 2e 0d 0a 09 53 45 52 43 4c 4b 09 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 73 20 ┆n. SERCLK 9 Is ┆
0x07c40…07c60 74 68 65 20 43 50 55 43 4c 4b 20 64 69 76 69 64 65 64 20 62 79 20 0a 19 a9 80 80 66 6f 75 72 20 ┆the CPUCLK divided by four ┆
0x07c60…07c80 74 6f 20 74 68 65 20 38 32 37 34 20 4d 50 53 43 2e 0d 0a 09 54 43 4c 4b 09 31 30 09 84 31 2e 32 ┆to the 8274 MPSC. TCLK 10 1.2┆
0x07c80…07ca0 35 4d 48 7a 20 35 30 25 20 64 75 74 79 20 63 79 63 6c 65 20 0a 19 a9 80 80 63 6c 6f 63 6b 20 74 ┆5MHz 50% duty cycle clock t┆
0x07ca0…07cc0 6f 20 62 61 75 64 20 72 61 74 65 20 0a 19 a9 80 80 67 65 6e 65 72 61 74 69 6f 6e 2e 0d 0a 09 2f ┆o baud rate generation. /┆
0x07cc0…07ce0 4c 42 48 45 09 31 38 2c 32 30 2c 32 31 20 20 20 20 20 20 20 20 84 49 74 20 63 6f 6e 74 72 6f 6c ┆LBHE 18,20,21 It control┆
0x07ce0…07d00 73 20 74 68 65 20 64 61 74 61 20 0a 19 a9 80 80 66 6c 6f 77 20 74 6f 20 74 68 65 20 6d 75 6c 74 ┆s the data flow to the mult┆
0x07d00…07d20 69 62 75 73 20 6f 6e 20 0a 19 a9 80 80 74 68 65 20 64 61 74 61 20 6c 69 6e 65 73 20 44 38 2d 44 ┆ibus on the data lines D8-D┆
0x07d20…07d40 46 2e 0d 0a 09 4c 49 4e 54 52 20 43 59 43 09 32 2c 34 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆F. LINTR CYC 2,4 ┆
0x07d40…07d60 49 74 20 69 6e 64 69 63 61 74 65 73 20 74 68 65 20 63 75 72 72 65 6e 74 20 0a 19 a9 80 80 62 75 ┆It indicates the current bu┆
0x07d60…07d80 73 20 63 79 63 6c 65 20 73 65 72 76 69 63 65 73 20 61 20 0a 19 a9 80 80 6c 6f 63 61 6c 20 69 6e ┆s cycle services a local in┆
0x07d80…07da0 74 65 72 72 75 70 74 2e 0d 0a 09 2f 4c 42 55 53 20 45 4e 09 34 09 84 54 68 65 20 63 75 72 72 65 ┆terrupt. /LBUS EN 4 The curre┆
0x07da0…07dc0 6e 74 20 62 75 73 20 63 79 63 6c 65 20 69 73 20 0a 19 a9 80 80 61 20 6c 6f 63 61 6c 20 49 2f 4f ┆nt bus cycle is a local I/O┆
0x07dc0…07de0 20 63 79 63 6c 65 0d 0a 09 4d 42 52 45 51 09 31 34 2c 32 30 20 20 20 20 20 20 20 20 20 20 20 84 ┆ cycle MBREQ 14,20 ┆
0x07de0…07e00 54 68 65 20 63 75 72 72 65 6e 74 20 62 75 73 20 63 79 63 6c 65 20 69 73 20 0a 19 a9 80 80 61 20 ┆The current bus cycle is a ┆
0x07e00…07e20 (63,) 6d 75 6c 74 69 62 75 73 20 63 79 63 6c 65 2e 0d 0a 09 53 4c 43 53 09 32 30 20 20 20 20 20 20 20 ┆multibus cycle. SLCS 20 ┆
0x07e20…07e40 20 20 20 20 20 20 20 84 43 68 69 70 20 73 65 6c 65 63 74 20 73 69 67 6e 61 6c 20 74 6f 20 0a 19 ┆ Chip select signal to ┆
0x07e40…07e60 a9 80 80 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 ┆ the interrupt controller┆
0x07e60…07e80 73 2c 20 74 68 65 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 6f 75 74 70 75 74 73 2c 20 74 ┆s, the interrupt outputs, t┆
0x07e80…07ea0 68 65 20 0a 19 a9 80 80 52 54 43 20 61 6e 64 20 74 68 65 20 62 69 70 6f 6c 61 72 20 0a 19 a9 80 ┆he RTC and the bipolar ┆
0x07ea0…07eaa 80 50 52 4f 4d 27 73 2e 0d 0a ┆ PROM's. ┆
0x07eaa…07ead FormFeed {
0x07eaa…07ead 0c 83 d0 ┆ ┆
0x07eaa…07ead }
0x07ead…07eae 0a ┆ ┆
0x07eae…07ee7 Params {
0x07eae…07ee7 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x07eae…07ee7 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x07eae…07ee7 }
0x07ee7…07f20 Params {
0x07ee7…07f20 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x07ee7…07f20 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x07ee7…07f20 }
0x07f20…07f23 0a 0d 0a ┆ ┆
0x07f23…07f26 FormFeed {
0x07f23…07f26 0c 80 8c ┆ ┆
0x07f23…07f26 }
0x07f26…07f40 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 ┆ Signal ┆
0x07f40…07f60 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 ┆ Destination Descri┆
0x07f60…07f80 70 74 69 6f 6e 0d 0a 0d 0a 09 41 42 30 2d 41 42 32 33 09 35 09 84 69 4c 42 58 62 75 73 20 61 64 ┆ption AB0-AB23 5 iLBXbus ad┆
0x07f80…07fa0 64 72 65 73 73 20 0a 19 a9 80 80 74 72 61 6e 73 65 69 76 65 72 73 2e 0d 0a 0d 0a 09 44 42 30 2d ┆dress transeivers. DB0-┆
0x07fa0…07fc0 44 42 31 35 20 09 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 69 4c 42 58 62 75 73 20 64 ┆DB15 5 iLBXbus d┆
0x07fc0…07fd7 61 74 61 20 0a 19 a9 80 80 74 72 61 6e 73 65 69 76 65 72 73 2e 0d 0a ┆ata transeivers. ┆
0x07fd7…07fda FormFeed {
0x07fd7…07fda 0c 80 d4 ┆ ┆
0x07fd7…07fda }
0x07fda…07fdd 0a 0d 0a ┆ ┆
0x07fdd…07fe0 FormFeed {
0x07fdd…07fe0 0c 80 8c ┆ ┆
0x07fdd…07fe0 }
0x07fe0…08000 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 ┆ Signal De┆
0x08000…08020 (64,) 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d ┆stination Description ┆
0x08020…08040 0a 0d 0a 09 49 4e 54 52 09 31 09 84 49 6e 74 65 72 72 75 70 74 20 74 6f 20 38 30 32 38 36 2e 0d ┆ INTR 1 Interrupt to 80286. ┆
0x08040…08060 0a 0d 0a 09 2f 4d 45 4e 09 31 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 61 73 74 65 72 ┆ /MEN 14 Master┆
0x08060…08080 20 65 6e 61 62 6c 65 73 20 73 69 67 6e 61 6c 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 64 61 74 61 ┆ enables signal to the data┆
0x08080…080a0 20 6c 61 74 63 68 2e 0d 0a 0d 0a 09 43 41 53 20 30 2d 43 41 53 20 32 20 20 20 20 20 36 2c 31 33 ┆ latch. CAS 0-CAS 2 6,13┆
0x080a0…080c0 2c 32 30 20 20 20 20 20 20 20 20 20 84 55 73 65 64 20 69 6e 20 74 68 65 20 73 65 63 6f 6e 64 20 ┆,20 Used in the second ┆
0x080c0…080e0 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 61 63 6b 6e 6f 77 6c 65 64 67 65 20 0a 19 a9 80 80 ┆ interrupt acknowledge ┆
0x080e0…08100 63 79 63 6c 65 20 74 6f 20 73 65 6c 65 63 74 20 61 20 73 6c 61 76 65 20 0a 19 a9 80 80 69 6e 74 ┆cycle to select a slave int┆
0x08100…08120 65 72 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 6f 72 20 0a 19 a9 80 80 74 68 65 20 38 ┆errrupt controller or the 8┆
0x08120…08140 32 37 34 20 4d 50 53 43 2e 0d 0a 0d 0a 09 41 38 2c 41 39 2c 41 41 09 31 2c 33 2c 31 35 2c 31 39 ┆274 MPSC. A8,A9,AA 1,3,15,19┆
0x08140…08160 20 20 20 20 20 20 20 84 41 64 64 72 65 73 73 65 73 20 6f 6e 20 74 68 65 20 6c 6f 63 61 6c 20 0a ┆ Addresses on the local ┆
0x08160…08180 19 a9 80 80 61 64 64 72 65 73 73 20 62 75 73 20 75 73 65 64 20 74 6f 20 74 68 65 20 0a 19 a9 80 ┆ address bus used to the ┆
0x08180…081a0 80 63 61 73 63 61 64 65 64 20 61 64 64 72 65 73 73 2e 0d 0a 20 0d 0a 09 53 4c 49 4e 54 31 09 36 ┆ cascaded address. SLINT1 6┆
0x081a0…081c0 09 84 49 6e 74 65 72 72 75 70 74 73 20 74 6f 20 74 68 65 20 6d 61 73 74 65 72 20 0a 19 a9 80 80 ┆ Interrupts to the master ┆
0x081c0…081e0 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a 09 2f 53 4c 45 4e 20 ┆interrupt controller. /SLEN ┆
0x081e0…08200 31 09 31 34 09 84 55 73 65 64 20 74 6f 20 65 6e 61 62 6c 65 20 74 68 65 20 64 61 74 61 20 0a 19 ┆1 14 Used to enable the data ┆
0x08200…08211 (65,) a9 80 80 74 72 61 6e 73 65 69 76 65 72 73 2e 0d 0a ┆ transeivers. ┆
0x08211…08214 FormFeed {
0x08211…08214 0c 82 88 ┆ ┆
0x08211…08214 }
0x08214…08217 0a 0d 0a ┆ ┆
0x08217…0821a FormFeed {
0x08217…0821a 0c 80 8c ┆ ┆
0x08217…0821a }
0x0821a…08220 0a 20 20 20 20 20 ┆ ┆
0x08220…08240 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 ┆ Signal Destinat┆
0x08240…08260 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 2f 4d ┆ion Description /M┆
0x08260…08280 42 49 4e 54 43 53 09 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4f 70 65 6e 73 20 74 68 ┆BINTCS 7 Opens th┆
0x08280…082a0 65 20 6d 75 6c 74 69 62 75 73 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 6c 6f 67 69 63 2e ┆e multibus interrupt logic.┆
0x082a0…082c0 0d 0a 0d 0a 09 2f 53 57 52 45 53 45 54 09 32 09 84 52 65 73 65 74 73 20 74 68 65 20 6d 75 6c 74 ┆ /SWRESET 2 Resets the mult┆
0x082c0…082e0 69 62 75 73 20 61 6e 64 20 0a 19 a9 80 80 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 0d 0a 0d 0a ┆ibus and the CPU board. ┆
0x082e0…08300 09 2f 4d 42 4f 55 54 31 2d 09 37 09 84 47 65 6e 65 72 61 74 65 73 20 61 20 69 6e 74 65 72 72 75 ┆ /MBOUT1- 7 Generates a interru┆
0x08300…08320 70 74 20 74 6f 0d 0a 20 20 20 20 20 20 20 20 20 2f 4d 42 4f 55 54 33 20 20 20 20 20 20 20 20 20 ┆pt to /MBOUT3 ┆
0x08320…08340 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d ┆ the multibus. ┆
0x08340…08360 0a 09 2f 50 57 44 45 4e 09 31 32 09 84 45 6e 61 62 6c 65 73 20 74 68 65 20 70 6f 77 65 72 20 64 ┆ /PWDEN 12 Enables the power d┆
0x08360…08380 6f 77 6e 20 0a 19 a9 80 80 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 50 50 49 32 0d 0a 0d ┆own signal from the PPI2 ┆
0x08380…083a0 0a 09 2f 58 41 43 4b 09 33 2c 37 20 09 84 41 63 6b 6e 6f 77 6c 65 64 67 65 73 20 66 72 6f 6d 20 ┆ /XACK 3,7 Acknowledges from ┆
0x083a0…083c0 61 20 0a 19 a9 80 80 64 65 76 69 63 65 20 6f 6e 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a ┆a device on the multibus. ┆
0x083c0…083e0 0d 0a 09 4d 42 49 4e 54 38 2d 4d 42 49 4e 54 31 35 09 31 33 20 20 20 20 20 20 20 20 20 20 20 20 ┆ MBINT8-MBINT15 13 ┆
0x083e0…08400 20 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 0a 19 a9 80 80 69 6e 74 65 72 72 ┆ Extended multibus interr┆
0x08400…08420 (66,) 75 70 74 73 2e 20 49 74 20 69 73 20 73 65 74 20 6f 72 20 0a 19 a9 80 80 72 65 73 65 74 20 66 72 ┆upts. It is set or reset fr┆
0x08420…08440 6f 6d 20 61 6e 6f 74 68 65 72 20 0a 19 a9 80 80 6d 75 6c 74 69 62 75 73 20 6d 61 73 74 65 72 2e ┆om another multibus master.┆
0x08440…08460 0d 0a 0d 0a 09 2f 49 4e 54 30 2d 2f 49 4e 54 37 09 34 2c 37 09 84 4d 75 6c 74 69 62 75 73 20 69 ┆ /INT0-/INT7 4,7 Multibus i┆
0x08460…08470 6e 74 65 72 72 75 70 74 20 6c 69 6e 65 73 0d 0a ┆nterrupt lines ┆
0x08470…08473 FormFeed {
0x08470…08473 0c 82 94 ┆ ┆
0x08470…08473 }
0x08473…08476 0a 0d 0a ┆ ┆
0x08476…08479 FormFeed {
0x08476…08479 0c 80 8c ┆ ┆
0x08476…08479 }
0x08479…08480 0a 20 20 20 20 20 20 ┆ ┆
0x08480…084a0 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 ┆ Signal Destinati┆
0x084a0…084c0 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 44 41 54 ┆on Description DAT┆
0x084c0…084e0 41 30 2d 44 41 54 41 37 09 38 09 84 44 61 74 61 20 6c 69 6e 65 73 20 74 6f 20 74 68 65 20 0a 19 ┆A0-DATA7 8 Data lines to the ┆
0x084e0…08500 a9 80 80 63 65 6e 74 72 6f 6e 69 63 73 20 70 61 72 61 6c 6c 65 6c 20 0a 19 a9 80 80 70 72 69 6e ┆ centronics parallel prin┆
0x08500…08520 74 65 72 2e 0d 0a 0d 0a 09 2f 53 54 52 4f 42 45 09 38 09 44 61 74 61 20 73 74 72 6f 62 65 20 73 ┆ter. /STROBE 8 Data strobe s┆
0x08520…08540 69 67 6e 61 6c 2e 0d 0a 0d 0a 09 2f 4c 50 49 4e 49 54 09 38 09 4c 69 6e 65 70 72 69 6e 74 65 72 ┆ignal. /LPINIT 8 Lineprinter┆
0x08540…08560 20 72 65 73 65 74 2e 0d 0a 0d 0a 20 09 2f 41 55 54 4f 4c 46 09 38 09 41 75 74 6f 20 6c 69 6e 65 ┆ reset. /AUTOLF 8 Auto line┆
0x08560…08580 20 66 65 65 64 2e 0d 0a 0d 0a 09 2f 4c 45 44 32 09 38 09 84 53 69 67 6e 61 6c 20 74 6f 20 74 68 ┆ feed. /LED2 8 Signal to th┆
0x08580…085a0 65 20 64 69 73 6b 20 0a 19 a9 80 80 61 63 63 65 73 73 20 69 6e 64 69 63 61 74 69 6f 6e 20 6c 65 ┆e disk access indication le┆
0x085a0…085c0 64 2e 0d 0a 0d 0a 09 53 45 52 4c 42 09 31 31 09 84 55 73 65 64 20 69 6e 20 74 65 73 74 20 6d 6f ┆d. SERLB 11 Used in test mo┆
0x085c0…085e0 64 65 20 74 6f 20 0a 19 a9 80 80 6c 6f 6f 70 62 61 63 6b 20 69 6e 20 74 68 65 20 52 53 34 32 32 ┆de to loopback in the RS422┆
0x085e0…08600 41 20 0a 19 a9 80 80 69 6e 74 65 72 66 61 63 65 2e 0d 0a 0d 0a 09 4c 50 49 4e 54 09 31 33 09 84 ┆A interface. LPINT 13 ┆
0x08600…08620 (67,) 4c 69 6e 65 70 72 69 6e 74 65 72 20 69 6e 74 65 72 72 75 70 74 2e 0d 0a 0d 0a 09 4b 45 59 49 4e ┆Lineprinter interrupt. KEYIN┆
0x08620…08640 54 09 38 09 84 49 6e 74 65 72 72 75 70 74 20 66 72 6f 6d 20 74 68 65 20 66 72 6f 6e 74 20 0a 19 ┆T 8 Interrupt from the front ┆
0x08640…08660 a9 80 80 6b 65 79 2e 0d 0a 0d 0a 09 54 49 4d 45 20 4f 55 54 20 49 4e 54 09 31 33 09 84 54 69 6d ┆ key. TIME OUT INT 13 Tim┆
0x08660…08680 65 6f 75 74 20 69 6e 74 65 72 72 75 70 74 2e 0d 0a 0d 0a 09 4e 4d 49 09 31 09 4e 6f 6e 20 4d 61 ┆eout interrupt. NMI 1 Non Ma┆
0x08680…08693 73 6b 61 62 6c 65 20 49 6e 74 65 72 72 75 70 74 2e 0d 0a ┆skable Interrupt. ┆
0x08693…08696 FormFeed {
0x08693…08696 0c 82 c4 ┆ ┆
0x08693…08696 }
0x08696…08699 0a 0d 0a ┆ ┆
0x08699…0869c FormFeed {
0x08699…0869c 0c 80 8c ┆ ┆
0x08699…0869c }
0x0869c…086a0 0a 20 20 20 ┆ ┆
0x086a0…086c0 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e ┆ Signal Destin┆
0x086c0…086e0 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 ┆ation Description ┆
0x086e0…08700 53 45 52 49 4e 54 09 31 33 09 84 49 6e 74 65 72 72 75 70 74 73 20 66 72 6f 6d 20 74 68 65 20 38 ┆SERINT 13 Interrupts from the 8┆
0x08700…08720 32 37 34 20 0a 19 a9 80 80 4d 50 53 43 2e 0d 0a 0d 0a 09 54 78 44 41 4c 4f 4f 50 09 31 31 09 84 ┆274 MPSC. TxDALOOP 11 ┆
0x08720…08740 54 72 61 6e 73 6d 69 74 73 20 64 61 74 61 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 41 29 ┆Transmits data. (Channel A)┆
0x08740…08760 2e 0d 0a 0d 0a 09 2f 52 54 53 41 09 31 30 09 84 52 65 71 75 65 73 74 20 54 6f 20 53 65 6e 64 20 ┆. /RTSA 10 Request To Send ┆
0x08760…08780 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 0d 0a 09 2f 44 54 52 41 09 31 30 09 84 ┆(Channel A). /DTRA 10 ┆
0x08780…087a0 44 61 74 61 20 54 65 72 6d 69 6e 61 6c 20 52 65 61 64 79 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 ┆Data Terminal Ready (Channe┆
0x087a0…087c0 6c 20 61 29 2e 0d 0a 0d 0a 09 54 78 44 42 09 39 09 84 54 72 61 6e 73 6d 69 74 20 44 61 74 61 20 ┆l a). TxDB 9 Transmit Data ┆
0x087c0…087e0 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 42 29 2e 0d 0a 0d 0a 09 2f 52 54 53 42 09 39 09 84 52 ┆(Channel B). /RTSB 9 R┆
0x087e0…08800 65 71 75 65 73 74 73 20 54 6f 20 53 65 6e 64 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 6c 20 42 29 ┆equests To Send (Channel B)┆
0x08800…08820 (68,) 2e 0d 0a 0d 0a 09 2f 44 54 52 42 09 39 09 84 44 61 74 61 20 54 65 72 6d 69 6e 61 6c 20 52 65 61 ┆. /DTRB 9 Data Terminal Rea┆
0x08820…08840 64 79 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 6c 20 42 29 2e 0d 0a 0d 0a 09 52 78 44 42 09 39 09 ┆dy (Channel B). RxDB 9 ┆
0x08840…08860 84 52 65 63 65 69 76 65 64 20 44 61 74 61 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 6c 42 29 2e 0d ┆ Received Data (ChannelB). ┆
0x08860…08880 0a 0d 0a 09 2f 43 54 53 42 09 39 09 84 43 6c 65 61 72 20 54 6f 20 53 65 6e 64 20 0a 19 a9 80 80 ┆ /CTSB 9 Clear To Send ┆
0x08880…088a0 28 43 68 61 6e 6e 65 6c 42 29 2e 0d 0a 0d 0a 09 2f 44 53 52 42 09 38 09 84 44 61 74 61 20 53 65 ┆(ChannelB). /DSRB 8 Data Se┆
0x088a0…088c0 74 20 52 65 61 64 79 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 6c 42 29 2e 0d 0a 0d 0a 09 2f 43 44 ┆t Ready (ChannelB). /CD┆
0x088c0…088e0 42 09 39 09 84 43 61 72 72 69 65 72 20 44 65 74 65 63 74 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 ┆B 9 Carrier Detect (Channe┆
0x088e0…08900 6c 42 29 2e 0d 0a 0d 0a 09 2f 43 49 42 09 38 09 84 43 61 6c 6c 69 6e 67 20 49 6e 64 69 63 61 74 ┆lB). /CIB 8 Calling Indicat┆
0x08900…08916 6f 72 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 6c 20 42 29 2e 0d 0a ┆or (Channel B). ┆
0x08916…08919 FormFeed {
0x08916…08919 0c 83 bc ┆ ┆
0x08916…08919 }
0x08919…0891c 0a 0d 0a ┆ ┆
0x0891c…0891f FormFeed {
0x0891c…0891f 0c 80 8c ┆ ┆
0x0891c…0891f }
0x0891f…08920 0a ┆ ┆
0x08920…08940 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 ┆ Signal Des┆
0x08940…08960 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a ┆tination Description ┆
0x08960…08980 0d 0a 09 43 4f 55 4e 54 30 09 31 33 09 84 49 6e 74 65 72 72 75 70 74 20 66 72 6f 6d 20 74 69 6d ┆ COUNT0 13 Interrupt from tim┆
0x08980…089a0 65 72 2e 0d 0a 0d 0a 09 42 41 55 44 41 2c 42 41 55 44 42 09 39 09 84 42 61 75 64 20 72 61 74 65 ┆er. BAUDA,BAUDB 9 Baud rate┆
0x089a0…089c0 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 73 20 0a 19 a9 80 80 74 6f 20 63 68 61 6e 6e 65 6c 20 41 ┆ clock signals to channel A┆
0x089c0…089e0 20 61 6e 64 20 42 20 69 6e 20 0a 19 a9 80 80 38 32 37 34 20 4d 50 53 43 2e 0d 0a 0d 0a 09 52 78 ┆ and B in 8274 MPSC. Rx┆
0x089e0…08a00 44 41 4c 4f 4f 50 09 31 31 09 84 52 65 63 65 69 76 65 73 20 64 61 74 61 2e 20 28 43 68 61 6e 6e ┆DALOOP 11 Receives data. (Chann┆
0x08a00…08a20 (69,) 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 0d 0a 09 54 54 09 31 31 09 54 65 72 6d 69 6e 61 6c 20 54 ┆el A). TT 11 Terminal T┆
0x08a20…08a40 69 6d 69 6e 67 2e 0d 0a 0d 0a 09 2f 43 54 53 41 4c 4f 4f 50 09 31 31 09 84 43 6c 65 61 72 20 54 ┆iming. /CTSALOOP 11 Clear T┆
0x08a40…08a60 6f 20 53 65 6e 64 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 0d 0a 09 2f 43 ┆o Send. (Channel A). /C┆
0x08a60…08a80 44 41 09 39 09 84 43 61 72 72 69 65 72 20 44 65 74 65 63 74 2e 20 28 43 68 61 6e 6e 65 6c 20 0a ┆DA 9 Carrier Detect. (Channel ┆
0x08a80…08aa0 19 a9 80 80 41 29 2e 0d 0a 0d 0a 09 2f 52 54 53 41 4c 4f 4f 50 09 31 30 2c 31 31 09 84 52 65 61 ┆ A). /RTSALOOP 10,11 Rea┆
0x08aa0…08ac0 64 79 20 54 6f 20 53 65 6e 64 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 0d ┆dy To Send. (Channel A). ┆
0x08ac0…08ae0 0a 09 52 44 28 41 29 09 31 30 09 84 54 72 61 6e 73 6d 69 74 20 64 61 74 61 2e 20 28 43 68 61 6e ┆ RD(A) 10 Transmit data. (Chan┆
0x08ae0…08b00 6e 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 09 52 44 28 42 29 09 31 30 09 49 6e 76 65 72 74 65 64 ┆nel A). RD(B) 10 Inverted┆
0x08b00…08b20 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 09 52 54 28 41 29 09 31 30 09 84 54 72 61 6e 73 6d 69 74 20 ┆ signal. RT(A) 10 Transmit ┆
0x08b20…08b40 54 69 6d 69 6e 67 2e 20 0a 19 a9 80 80 28 43 68 61 6e 6e 65 6c 20 41 29 2e 0d 0a 09 52 54 28 42 ┆Timing. (Channel A). RT(B┆
0x08b40…08b60 29 09 31 30 09 49 6e 76 65 72 74 65 64 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 09 43 53 28 41 29 ┆) 10 Inverted signal. CS(A)┆
0x08b60…08b80 09 31 30 09 84 52 65 61 64 79 20 54 6f 20 53 65 6e 64 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 ┆ 10 Ready To Send. (Channel ┆
0x08b80…08ba0 80 80 41 29 2e 0d 0a 09 43 53 28 42 29 09 31 30 09 49 6e 76 65 72 74 65 64 20 73 69 67 6e 61 6c ┆ A). CS(B) 10 Inverted signal┆
0x08ba0…08bc0 2e 0d 0a 0d 0a 09 44 4d 28 41 29 09 31 30 09 84 44 61 74 61 20 4d 6f 64 65 2e 20 28 43 68 61 6e ┆. DM(A) 10 Data Mode. (Chan┆
0x08bc0…08be0 6e 65 6c 20 41 29 2e 0d 0a 09 44 4d 28 42 29 09 31 30 20 09 49 6e 76 65 72 74 65 64 20 73 69 67 ┆nel A). DM(B) 10 Inverted sig┆
0x08be0…08be6 6e 61 6c 2e 0d 0a ┆nal. ┆
0x08be6…08be9 FormFeed {
0x08be6…08be9 0c 83 b0 ┆ ┆
0x08be6…08be9 }
0x08be9…08bec 0a 0d 0a ┆ ┆
0x08bec…08bef FormFeed {
0x08bec…08bef 0c 80 8c ┆ ┆
0x08bec…08bef }
0x08bef…08c00 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e ┆ Sign┆
0x08c00…08c20 (70,) 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 ┆al Destination ┆
0x08c20…08c40 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 44 30 20 2d 20 ┆ Description D0 - ┆
0x08c40…08c60 44 37 20 20 20 20 20 20 20 20 20 33 2c 35 2c 31 31 2c 31 35 20 20 20 20 20 20 20 31 36 20 62 69 ┆D7 3,5,11,15 16 bi┆
0x08c60…08c80 74 20 62 69 64 69 72 65 63 74 69 6f 6e 6e 61 6c 0d 0a 20 20 20 20 20 20 20 20 20 44 38 20 2d 20 ┆t bidirectionnal D8 - ┆
0x08c80…08ca0 44 46 20 20 20 20 20 20 20 20 20 33 2c 35 2c 31 31 2c 31 35 2c 31 36 20 20 20 20 64 61 74 61 20 ┆DF 3,5,11,15,16 data ┆
0x08ca0…08cc0 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 4f 44 41 54 30 2d 49 4f 44 41 54 31 09 32 ┆bus. IODAT0-IODAT1 2┆
0x08cc0…08ce0 2c 36 2c 37 2c 38 2c 39 2c 31 30 2c 20 20 20 31 36 20 62 69 74 20 62 69 64 69 72 65 63 74 69 6f ┆,6,7,8,9,10, 16 bit bidirectio┆
0x08ce0…08d00 6e 61 6c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 31 ┆nal 11┆
0x08d00…08d20 2c 31 32 2c 31 33 2c 31 36 2c 31 37 20 20 64 61 74 61 20 62 75 73 20 66 6f 72 20 6f 6e 20 62 6f ┆,12,13,16,17 data bus for on bo┆
0x08d20…08d40 61 72 64 0d 0a 09 49 4f 44 41 54 32 2d 49 4f 44 41 54 33 09 32 2c 36 2c 38 2c 39 2c 31 30 2c 31 ┆ard IODAT2-IODAT3 2,6,8,9,10,1┆
0x08d40…08d60 31 2c 20 20 64 65 76 69 63 65 73 2e 0d 0a 09 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆1, devices. 1┆
0x08d60…08d80 32 2c 31 33 2c 31 36 2c 31 37 0d 0a 0d 0a 09 54 78 44 41 09 31 30 09 84 54 72 61 6e 73 6d 69 74 ┆2,13,16,17 TxDA 10 Transmit┆
0x08d80…08da0 73 20 44 61 74 61 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 0d 0a 09 52 78 ┆s Data. (Channel A). Rx┆
0x08da0…08dc0 44 41 09 39 09 84 52 65 63 65 69 76 65 73 20 44 61 74 61 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 ┆DA 9 Receives Data. (Channel ┆
0x08dc0…08de0 a9 80 80 41 29 2e 0d 0a 0d 0a 09 2f 52 78 43 41 09 39 09 84 52 65 63 65 69 76 65 72 20 43 6c 6f ┆ A). /RxCA 9 Receiver Clo┆
0x08de0…08e00 63 6b 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 41 29 2e 0d 0a 0d 0a 09 2f 43 54 53 41 09 ┆ck. (Channel A). /CTSA ┆
0x08e00…08e20 (71,) 39 09 84 43 6c 65 61 72 20 54 6f 20 53 65 6e 64 2e 20 28 43 68 61 6e 6e 65 6c 20 0a 19 a9 80 80 ┆9 Clear To Send. (Channel ┆
0x08e20…08e25 41 29 2e 0d 0a ┆A). ┆
0x08e25…08e28 FormFeed {
0x08e25…08e28 0c 81 fc ┆ ┆
0x08e25…08e28 }
0x08e28…08e2b 0a 0d 0a ┆ ┆
0x08e2b…08e2e FormFeed {
0x08e2b…08e2e 0c 80 8c ┆ ┆
0x08e2b…08e2e }
0x08e2e…08e2f 0a ┆ ┆
0x08e2f…08e68 Params {
0x08e2f…08e68 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x08e2f…08e68 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x08e2f…08e68 }
0x08e68…08ea1 Params {
0x08e68…08ea1 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x08e68…08ea1 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x08e68…08ea1 }
0x08ea1…08ec0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 ┆ Signal D┆
0x08ec0…08ee0 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a ┆estination Description ┆
0x08ee0…08f00 09 53 4c 49 4f 41 44 52 30 2d 09 31 31 2c 31 37 09 41 64 64 72 65 73 73 20 62 75 73 0d 0a 20 20 ┆ SLIOADR0- 11,17 Address bus ┆
0x08f00…08f20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SLIOADR4 ┆
0x08f20…08f40 20 20 20 20 20 20 20 74 6f 20 61 64 64 72 65 73 73 20 69 6e 66 72 65 71 65 6e 74 6c 79 0d 0a 20 ┆ to address infreqently ┆
0x08f40…08f60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x08f60…08f80 20 20 20 20 20 20 20 20 75 73 65 64 20 6f 6e 62 6f 61 72 64 20 63 6f 6d 70 6f 6e 65 6e 74 73 2e ┆ used onboard components.┆
0x08f80…08fa0 0d 0a 09 53 4c 49 4f 41 44 52 35 2d 09 31 31 0d 0a 09 53 4c 49 4f 41 44 52 38 0d 0a 0d 0a 09 2f ┆ SLIOADR5- 11 SLIOADR8 /┆
0x08fa0…08fc0 4c 45 44 31 09 31 32 09 53 69 67 6e 61 6c 20 74 6f 20 74 68 65 20 74 65 73 74 20 6c 65 64 2e 0d ┆LED1 12 Signal to the test led. ┆
0x08fc0…08fe0 0a 0d 0a 09 50 49 4e 54 32 45 4e 09 38 09 84 45 6e 61 62 6c 65 73 20 74 68 65 20 6b 65 79 20 0a ┆ PINT2EN 8 Enables the key ┆
0x08fe0…09000 19 a9 80 80 69 6e 74 65 72 72 75 70 74 2e 0d 0a 0d 0a 09 2f 69 4c 42 58 09 31 38 2c 31 39 09 84 ┆ interrupt. /iLBX 18,19 ┆
0x09000…09020 (72,) 49 66 20 6c 6f 77 20 74 68 65 20 69 4c 42 58 62 75 73 20 69 73 20 0a 19 a9 80 80 73 65 6c 65 63 ┆If low the iLBXbus is selec┆
0x09020…09040 74 65 64 20 74 6f 20 6d 65 6d 6f 72 79 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 73 2e 0d 0a 0d ┆ted to memory transfers. ┆
0x09040…09060 0a 09 4f 50 54 4f 30 09 31 36 09 84 4f 70 74 69 6f 6e 61 6c 20 73 69 67 6e 61 6c 20 7a 65 72 6f ┆ OPTO0 16 Optional signal zero┆
0x09060…09080 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 4f 50 54 30 45 ┆ to the iSBXbus. /OPT0E┆
0x09080…090a0 4e 09 31 36 09 84 45 6e 61 62 6c 65 73 20 73 69 67 6e 61 6c 20 4f 50 54 30 30 20 74 6f 20 0a 19 ┆N 16 Enables signal OPT00 to ┆
0x090a0…090c0 a9 80 80 74 68 65 20 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 4f 50 54 31 30 09 31 36 09 84 4f 70 ┆ the iSBXbus. OPT10 16 Op┆
0x090c0…090e0 74 69 6f 6e 61 6c 20 73 69 67 6e 61 6c 20 6f 6e 65 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 69 53 ┆tional signal one to the iS┆
0x090e0…09100 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 4f 50 54 31 45 4e 09 31 36 09 84 45 6e 61 62 6c 65 73 20 73 ┆BXbus. /OPT1EN 16 Enables s┆
0x09100…09120 69 67 6e 61 6c 20 4f 50 54 31 30 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 69 53 42 58 62 75 73 2e ┆ignal OPT10 to the iSBXbus.┆
0x09120…09140 0d 0a 0d 0a 09 50 44 4d 44 09 31 32 09 50 6f 77 65 72 20 44 6f 77 6e 20 44 65 6d 61 6e 64 2e 0d ┆ PDMD 12 Power Down Demand. ┆
0x09140…09160 0a 0d 0a 09 54 45 53 54 53 4c 41 56 45 09 33 09 84 49 66 20 6c 6f 77 20 74 68 65 20 43 50 55 20 ┆ TESTSLAVE 3 If low the CPU ┆
0x09160…09180 62 6f 61 72 64 20 69 73 20 0a 19 a9 80 80 74 65 73 74 73 6c 61 76 65 2e 0d 0a 0d 0a 09 2f 54 45 ┆board is testslave. /TE┆
0x09180…091a0 53 54 53 4c 41 56 45 09 37 0d 0a 0d 0a 09 2f 50 49 4e 54 52 32 09 38 09 84 55 6e 20 6c 61 74 63 ┆STSLAVE 7 /PINTR2 8 Un latc┆
0x091a0…091c0 68 65 64 20 6b 65 79 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 2e 0d 0a 0d 0a 09 2f 43 4c 54 ┆hed key interrupt. /CLT┆
0x091c0…091e0 4d 4f 55 54 09 31 32 09 84 43 6c 65 61 72 73 20 74 68 65 20 74 69 6d 65 6f 75 74 20 0a 19 a9 80 ┆MOUT 12 Clears the timeout ┆
0x091e0…09200 80 63 69 72 63 75 69 74 2e 0d 0a 0d 0a 09 2f 54 4d 4f 55 54 09 38 2c 32 30 09 54 69 6d 65 6f 75 ┆ circuit. /TMOUT 8,20 Timeou┆
0x09200…0920b (73,) 74 20 73 69 67 6e 61 6c 2e 0d 0a ┆t signal. ┆
0x0920b…09244 Params {
0x0920b…09244 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0920b…09244 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0920b…09244 }
0x09244…0927d Params {
0x09244…0927d 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x09244…0927d 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x09244…0927d }
0x0927d…0927e 0a ┆ ┆
0x0927e…09281 FormFeed {
0x0927e…09281 0c 82 d8 ┆ ┆
0x0927e…09281 }
0x09281…09284 0a 0d 0a ┆ ┆
0x09284…09287 FormFeed {
0x09284…09287 0c 80 8c ┆ ┆
0x09284…09287 }
0x09287…092a0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 ┆ Signal ┆
0x092a0…092c0 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 ┆ Destination Descr┆
0x092c0…092e0 69 70 74 69 6f 6e 0d 0a 0d 0a 09 49 52 4d 30 2d 49 52 4d 36 09 36 09 84 49 6e 74 65 72 72 75 70 ┆iption IRM0-IRM6 6 Interrup┆
0x092e0…09300 74 73 20 74 6f 20 74 68 65 20 6d 61 73 74 65 72 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 ┆ts to the master interrupt ┆
0x09300…09320 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a 09 49 52 53 4c 31 20 30 2d 49 52 53 4c 31 20 37 09 ┆controller. IRSL1 0-IRSL1 7 ┆
0x09320…09340 36 09 84 49 6e 74 65 72 72 75 70 74 73 20 74 6f 20 74 68 65 20 73 6c 61 76 65 20 0a 19 a9 80 80 ┆6 Interrupts to the slave ┆
0x09340…09360 6f 6e 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a ┆one interrupt controller. ┆
0x09360…09380 0d 0a 09 49 52 53 4c 32 20 30 2d 49 52 53 4c 32 20 37 09 36 09 84 49 6e 74 65 72 72 75 70 74 73 ┆ IRSL2 0-IRSL2 7 6 Interrupts┆
0x09380…093a0 20 74 6f 20 74 68 65 20 73 6c 61 76 65 20 0a 19 a9 80 80 74 77 6f 20 69 6e 74 65 72 72 75 70 74 ┆ to the slave two interrupt┆
0x093a0…093c0 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a 09 53 4c 49 4e 54 32 09 36 09 84 ┆ controller. SLINT2 6 ┆
0x093c0…093e0 49 6e 74 65 72 72 75 70 74 20 74 6f 20 74 68 65 20 6d 61 73 74 65 72 20 0a 19 a9 80 80 69 6e 74 ┆Interrupt to the master int┆
0x093e0…09400 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a 09 2f 53 4c 45 4e 32 09 31 34 ┆errupt controller. /SLEN2 14┆
0x09400…09420 (74,) 09 84 45 6e 61 62 6c 65 73 20 74 68 65 20 64 61 74 61 20 0a 19 a9 80 80 74 72 61 6e 73 65 69 76 ┆ Enables the data transeiv┆
0x09420…09440 65 72 73 2e 0d 0a 0d 0a 09 32 4e 44 49 4e 54 52 43 59 43 09 32 30 09 49 6e 64 69 63 61 74 65 73 ┆ers. 2NDINTRCYC 20 Indicates┆
0x09440…09460 20 74 68 65 20 73 65 63 6f 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 2f 32 4e 44 49 4e 54 52 43 59 ┆ the second /2NDINTRCY┆
0x09460…09480 43 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 74 65 72 72 75 70 74 20 ┆C 13 interrupt ┆
0x09480…094a0 61 63 6b 6e 6f 77 6c 65 64 67 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆acknowledge ┆
0x094a0…094be 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 79 63 6c 65 2e 0d 0a ┆ cycle. ┆
0x094be…094c1 FormFeed {
0x094be…094c1 0c 82 88 ┆ ┆
0x094be…094c1 }
0x094c1…094c4 0a 0d 0a ┆ ┆
0x094c4…094c7 FormFeed {
0x094c4…094c7 0c 80 8c ┆ ┆
0x094c4…094c7 }
0x094c7…094e0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 ┆ Signal ┆
0x094e0…09500 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 ┆ Destination Descr┆
0x09500…09520 69 70 74 69 6f 6e 0d 0a 0d 0a 20 09 2f 44 45 4c 42 55 53 41 45 4e 09 32 30 09 84 55 73 65 64 20 ┆iption /DELBUSAEN 20 Used ┆
0x09520…09540 74 6f 20 64 65 6c 61 79 20 74 68 65 20 42 55 53 41 45 4e 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e ┆to delay the BUSAEN signal.┆
0x09540…09560 0d 0a 0d 0a 09 42 55 53 41 45 4e 09 31 34 09 4d 75 6c 74 69 62 75 73 20 61 64 64 72 65 73 73 20 ┆ BUSAEN 14 Multibus address ┆
0x09560…09580 65 6e 61 62 6c 65 0d 0a 20 20 20 20 20 20 20 20 20 2f 42 55 53 41 45 4e 20 20 20 20 20 20 20 20 ┆enable /BUSAEN ┆
0x09580…095a0 20 31 34 2c 31 35 2c 32 30 20 20 20 20 20 20 20 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 09 2f 4c 4f ┆ 14,15,20 signal. /LO┆
0x095a0…095c0 43 4b 09 31 34 09 84 49 73 20 75 73 65 64 20 74 6f 20 65 78 74 65 6e 64 20 6d 75 74 75 61 6c 20 ┆CK 14 Is used to extend mutual ┆
0x095c0…095e0 0a 19 a9 80 80 65 78 63 6c 75 73 69 6f 6e 20 74 6f 20 64 75 61 6c 70 6f 72 74 20 0a 19 a9 80 80 ┆ exclusion to dualport ┆
0x095e0…09600 52 41 4d 27 73 20 6f 6e 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 4f 42 4c 4f 43 ┆RAM's on the multibus. OBLOC┆
0x09600…09620 (75,) 4b 09 31 38 09 49 74 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 65 0d 0a 20 20 20 20 ┆K 18 It indicates that the ┆
0x09620…09640 20 20 20 20 20 2f 4f 42 4c 4f 43 4b 09 31 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 50 55 ┆ /OBLOCK 14 CPU┆
0x09640…09660 20 6c 6f 63 6b 20 64 75 61 6c 70 6f 72 74 20 52 41 4d 27 73 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ lock dualport RAM's ┆
0x09660…09680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 6f ┆ o┆
0x09680…096a0 6e 20 74 68 65 20 69 4c 42 58 62 75 73 0d 0a 0d 0a 09 41 45 4e 09 31 34 09 84 45 6e 61 62 6c 65 ┆n the iLBXbus AEN 14 Enable┆
0x096a0…096c0 73 20 74 68 65 20 61 64 64 72 72 65 73 73 20 0a 19 a9 80 80 6c 69 6e 65 73 20 6f 6e 20 74 68 65 ┆s the addrress lines on the┆
0x096c0…096e0 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 2f 42 50 52 4f 09 31 34 09 84 55 73 65 64 20 69 6e ┆ multibus. /BPRO 14 Used in┆
0x096e0…09700 20 61 70 70 6c 69 63 61 74 69 6f 6e 73 20 0a 19 a9 80 80 77 69 74 68 20 73 65 72 69 65 6c 20 70 ┆ applications with seriel p┆
0x09700…09720 72 69 6f 72 69 74 79 20 69 6e 20 0a 19 a9 80 80 74 68 65 20 61 72 62 69 74 72 61 74 69 6f 6e 20 ┆riority in the arbitration ┆
0x09720…09740 70 68 61 73 65 20 6f 6e 20 0a 19 a9 80 80 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 ┆phase on the multibus. ┆
0x09740…09760 2f 42 52 45 51 09 31 34 20 09 4d 75 6c 74 69 62 75 73 20 72 65 71 75 65 73 74 2e 0d 0a 0d 0a 09 ┆/BREQ 14 Multibus request. ┆
0x09760…09780 2f 42 55 53 59 09 31 34 09 84 55 73 65 64 20 77 68 65 6e 20 61 20 6d 61 73 74 65 72 20 75 73 65 ┆/BUSY 14 Used when a master use┆
0x09780…097a0 20 0a 19 a9 80 80 74 68 65 20 6d 75 6c 74 69 62 75 73 20 74 6f 20 61 20 64 61 74 61 20 0a 19 a9 ┆ the multibus to a data ┆
0x097a0…097c0 80 80 74 72 61 6e 73 66 65 72 2e 0d 0a 0d 0a 20 09 2f 43 42 52 51 09 31 34 09 84 49 74 20 69 6e ┆ transfer. /CBRQ 14 It in┆
0x097c0…097e0 73 74 72 75 63 74 73 20 74 68 65 20 61 72 62 69 74 65 72 20 0a 19 a9 80 80 69 66 20 74 68 65 72 ┆structs the arbiter if ther┆
0x097e0…09800 65 20 61 72 65 20 61 6e 79 20 6f 74 68 65 72 20 0a 19 a9 80 80 61 72 62 69 74 65 72 73 20 6f 66 ┆e are any other arbiters of┆
0x09800…09820 (76,) 20 6c 6f 77 65 72 20 0a 19 a9 80 80 70 72 6f 72 69 74 79 20 72 65 71 75 65 73 74 69 6e 67 20 74 ┆ lower prority requesting t┆
0x09820…09840 68 65 20 0a 19 a9 80 80 75 73 65 20 6f 66 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a ┆he use of the multibus. ┆
0x09840…09860 09 2f 4d 42 52 44 43 09 31 34 09 84 4d 75 6c 74 69 62 75 73 20 6d 65 6d 6f 72 79 20 72 65 61 64 ┆ /MBRDC 14 Multibus memory read┆
0x09860…09870 73 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a ┆s signal. ┆
0x09870…09873 FormFeed {
0x09870…09873 0c 83 c8 ┆ ┆
0x09870…09873 }
0x09873…09874 0a ┆ ┆
0x09874…098ad Params {
0x09874…098ad 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x09874…098ad 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x09874…098ad }
0x098ad…098e6 Params {
0x098ad…098e6 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x098ad…098e6 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x098ad…098e6 }
0x098e6…09900 0a 0d 0a 8c 80 88 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 ┆ Signal ┆
0x09900…09920 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 ┆ Destination ┆
0x09920…09940 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 2f 4d 42 57 54 43 09 31 34 09 84 4d 75 6c 74 69 ┆Description /MBWTC 14 Multi┆
0x09940…09960 62 75 73 20 6d 65 6d 6f 72 79 20 77 72 69 74 65 73 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a ┆bus memory writes signal. ┆
0x09960…09980 0d 0a 09 2f 4d 42 49 4f 52 43 09 31 34 09 84 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 72 65 61 64 ┆ /MBIORC 14 Multibus I/O read┆
0x09980…099a0 73 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 09 2f 4d 42 49 4f 57 43 09 31 34 09 84 4d ┆s signal. /MBIOWC 14 M┆
0x099a0…099c0 75 6c 74 69 62 75 73 20 49 2f 4f 20 77 72 69 74 65 73 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d ┆ultibus I/O writes signal. ┆
0x099c0…099e0 0a 0d 0a 09 2f 4d 42 49 4e 54 41 09 31 34 09 84 4d 75 6c 74 69 62 75 73 20 49 6e 74 65 72 72 75 ┆ /MBINTA 14 Multibus Interru┆
0x099e0…09a00 70 74 20 0a 19 a9 80 80 41 63 6b 6e 6f 77 6c 65 64 67 65 2e 0d 0a 0d 0a 09 4d 42 44 54 28 2f 52 ┆pt Acknowledge. MBDT(/R┆
0x09a00…09a20 (77,) 29 09 31 35 2c 31 36 09 84 84 49 6e 64 69 63 61 74 65 73 20 74 68 65 20 64 69 72 65 63 74 69 6f ┆) 15,16 Indicates the directio┆
0x09a20…09a40 6e 20 0a 19 a9 80 80 6f 66 20 74 68 65 20 64 61 74 61 20 66 6c 6f 77 20 6f 6e 20 74 68 65 20 0a ┆n of the data flow on the ┆
0x09a40…09a60 19 a9 80 80 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 4d 42 41 4c 45 09 31 35 09 84 4c 61 74 63 ┆ multibus. MBALE 15 Latc┆
0x09a60…09a80 68 20 74 68 65 20 61 64 64 72 65 73 73 65 73 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 6d 75 6c 74 ┆h the addresses to the mult┆
0x09a80…09aa0 69 62 75 73 2e 0d 0a 0d 0a 09 2f 49 4e 54 45 4e 09 34 2c 32 30 09 84 45 6e 61 62 6c 65 73 20 74 ┆ibus. /INTEN 4,20 Enables t┆
0x09aa0…09ac0 68 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 76 65 74 6f 72 73 20 74 6f 20 74 68 65 20 ┆he interrupt vetors to the ┆
0x09ac0…09ae0 49 2f 4f 20 64 61 74 61 20 0a 19 a9 80 80 62 75 73 2e 0d 0a 0d 0a 09 4d 42 44 45 4e 09 32 31 09 ┆I/O data bus. MBDEN 21 ┆
0x09ae0…09b00 84 45 6e 61 62 6c 65 73 20 74 68 65 20 64 61 74 61 20 0a 19 a9 80 80 74 72 61 6e 73 65 69 76 65 ┆ Enables the data transeive┆
0x09b00…09b20 72 73 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 2f 44 41 ┆rs to the multibus. /DA┆
0x09b20…09b40 54 30 2d 2f 44 41 54 31 09 37 2c 31 35 2c 31 36 09 44 61 74 61 20 73 69 67 6e 61 6c 73 20 6f 6e ┆T0-/DAT1 7,15,16 Data signals on┆
0x09b40…09b60 20 74 68 65 0d 0a 20 20 20 20 20 20 20 20 20 2f 44 41 54 32 2d 2f 44 41 54 33 20 20 20 20 20 31 ┆ the /DAT2-/DAT3 1┆
0x09b60…09b80 35 2c 31 36 20 20 20 20 20 20 20 20 20 20 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 09 2f 44 41 54 34 ┆5,16 multibus. /DAT4┆
0x09b80…09ba0 2d 2f 44 41 54 37 20 20 20 20 20 37 2c 31 35 2c 31 36 0d 0a 09 2f 44 41 54 38 2d 2f 44 41 54 46 ┆-/DAT7 7,15,16 /DAT8-/DATF┆
0x09ba0…09bc0 09 31 35 0d 0a 0d 0a 09 2f 41 44 52 30 2d 2f 41 44 52 32 09 31 35 09 41 64 64 72 65 73 73 20 73 ┆ 15 /ADR0-/ADR2 15 Address s┆
0x09bc0…09be0 69 67 6e 61 6c 73 20 6f 6e 20 74 68 65 0d 0a 09 2f 41 44 52 33 09 37 2c 31 35 20 20 20 20 20 20 ┆ignals on the /ADR3 7,15 ┆
0x09be0…09c00 20 20 20 20 20 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 09 2f 41 44 52 34 2d 2f 41 44 52 35 09 31 35 ┆ multibus. /ADR4-/ADR5 15┆
0x09c00…09c20 (78,) 0d 0a 09 2f 41 44 52 36 2d 2f 41 44 52 46 09 37 2c 31 35 0d 0a 09 2f 41 44 52 31 30 2d 41 44 52 ┆ /ADR6-/ADRF 7,15 /ADR10-ADR┆
0x09c20…09c27 32 33 09 31 35 0d 0a ┆23 15 ┆
0x09c27…09c2a FormFeed {
0x09c27…09c2a 0c 82 b8 ┆ ┆
0x09c27…09c2a }
0x09c2a…09c2b 0a ┆ ┆
0x09c2b…09c64 Params {
0x09c2b…09c64 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x09c2b…09c64 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x09c2b…09c64 }
0x09c64…09c9d Params {
0x09c64…09c9d 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x09c64…09c9d 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x09c64…09c9d }
0x09c9d…09ca0 0a 0d 0a ┆ ┆
0x09ca0…09ca3 FormFeed {
0x09ca0…09ca3 0c 80 8c ┆ ┆
0x09ca0…09ca3 }
0x09ca3…09cc0 0a 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 ┆ Signal ┆
0x09cc0…09ce0 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 ┆ Destination Descript┆
0x09ce0…09d00 69 6f 6e 0d 0a 0a 0d 0a 09 4d 44 30 2d 4d 44 46 09 31 36 09 84 69 53 42 58 62 75 73 20 62 69 64 ┆ion MD0-MDF 16 iSBXbus bid┆
0x09d00…09d20 69 72 65 63 74 69 6f 6e 61 6c 20 0a 19 a9 80 80 64 61 74 61 20 6c 69 6e 65 73 2e 0d 0a 0d 0a 09 ┆irectional data lines. ┆
0x09d20…09d40 4d 41 30 2d 4d 41 32 09 31 36 09 84 69 53 42 58 62 75 73 20 61 64 64 72 65 73 73 20 6c 69 6e 65 ┆MA0-MA2 16 iSBXbus address line┆
0x09d40…09d60 73 2e 0d 0a 0d 0a 09 52 45 53 45 54 09 31 36 09 52 65 73 65 74 20 74 6f 20 74 68 65 20 69 53 42 ┆s. RESET 16 Reset to the iSB┆
0x09d60…09d80 58 62 75 73 2e 0d 0a 0d 0a 09 4d 43 4c 4b 09 31 36 09 84 31 30 20 4d 48 7a 20 35 30 25 20 64 75 ┆Xbus. MCLK 16 10 MHz 50% du┆
0x09d80…09da0 74 79 20 63 79 63 6c 65 20 0a 19 a9 80 80 63 6c 6f 63 6b 20 74 6f 20 74 68 65 20 69 53 42 58 62 ┆ty cycle clock to the iSBXb┆
0x09da0…09dc0 75 73 2e 0d 0a 0d 0a 09 2f 49 4f 52 44 09 31 36 09 84 49 2f 4f 20 72 65 61 64 20 74 6f 20 74 68 ┆us. /IORD 16 I/O read to th┆
0x09dc0…09de0 65 20 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 49 4f 57 52 54 09 31 36 09 84 49 2f 4f 20 77 72 ┆e iSBXbus. /IOWRT 16 I/O wr┆
0x09de0…09e00 69 74 65 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 4d 43 ┆ite to the iSBXbus. /MC┆
0x09e00…09e20 (79,) 53 30 2d 2f 4d 43 53 31 20 20 20 20 20 31 36 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 6c 69 6e ┆S0-/MCS1 16 Chip select lin┆
0x09e20…09e40 65 73 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 4f 50 54 30 ┆es to the iSBXbus. OPT0┆
0x09e40…09e60 2d 4f 50 54 31 09 31 32 09 84 4f 70 74 69 6f 6e 61 6c 20 6c 69 6e 65 73 20 74 6f 20 6f 72 20 0a ┆-OPT1 12 Optional lines to or ┆
0x09e60…09e80 19 a9 80 80 66 72 6f 6d 20 74 68 65 20 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 58 50 53 54 09 ┆ from the iSBXbus. /XPST ┆
0x09e80…09ea0 31 32 2c 31 39 09 84 49 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 61 6e 20 69 53 42 58 20 0a 19 ┆12,19 Indicates that an iSBX ┆
0x09ea0…09ec0 a9 80 80 62 6f 61 72 64 20 69 73 20 70 72 65 73 65 6e 74 2e 0d 0a 0d 0a 09 58 49 4e 54 30 2d 58 ┆ board is present. XINT0-X┆
0x09ec0…09ee0 49 4e 54 31 09 31 33 09 84 49 6e 74 65 72 72 75 70 74 73 20 66 72 6f 6d 20 74 68 65 20 69 53 42 ┆INT1 13 Interrupts from the iSB┆
0x09ee0…09f00 58 20 0a 19 a9 80 80 62 6f 61 72 64 2e 0d 0a 0d 0a 09 2f 58 57 41 49 54 09 32 30 09 84 55 73 65 ┆X board. /XWAIT 20 Use┆
0x09f00…09f20 64 20 74 6f 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 0a 19 a9 80 80 74 68 65 20 69 53 42 ┆d to indicates that the iSB┆
0x09f20…09f40 58 20 62 6f 61 72 64 20 69 73 20 62 75 73 79 2e 0d 0a 0d 0a 09 2f 44 41 54 30 2d 2f 44 41 54 31 ┆X board is busy. /DAT0-/DAT1┆
0x09f40…09f60 09 37 2c 31 35 2c 31 36 09 44 61 74 61 20 73 69 67 6e 61 6c 73 20 6f 6e 20 74 68 65 0d 0a 20 20 ┆ 7,15,16 Data signals on the ┆
0x09f60…09f80 20 20 20 20 20 20 20 2f 44 41 54 32 2d 2f 44 41 54 33 20 20 20 20 20 31 35 2c 31 36 20 20 20 20 ┆ /DAT2-/DAT3 15,16 ┆
0x09f80…09fa0 20 20 20 20 20 20 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 09 2f 44 41 54 34 2d 2f 44 41 54 37 20 20 ┆ multibus. /DAT4-/DAT7 ┆
0x09fa0…09fac 20 20 20 37 2c 31 35 2c 31 36 0d 0a ┆ 7,15,16 ┆
0x09fac…09faf FormFeed {
0x09fac…09faf 0c 83 bc ┆ ┆
0x09fac…09faf }
0x09faf…09fb2 0a 0d 0a ┆ ┆
0x09fb2…09fb5 FormFeed {
0x09fb2…09fb5 0c 80 8c ┆ ┆
0x09fb2…09fb5 }
0x09fb5…09fc0 0a 20 20 20 20 20 20 20 20 20 a1 ┆ ┆
0x09fc0…09fe0 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 74 69 6e 61 74 69 ┆ Signal Destinati┆
0x09fe0…0a000 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 ┆on Description ┆
0x0a000…0a020 (80,) 20 20 20 20 20 49 4f 44 41 54 30 2d 49 4f 44 41 54 31 09 32 2c 36 2c 37 2c 38 2c 39 2c 31 30 2c ┆ IODAT0-IODAT1 2,6,7,8,9,10,┆
0x0a020…0a040 20 20 20 31 36 20 62 69 74 20 62 69 64 69 72 65 63 74 69 6f 6e 61 6c 0d 0a 20 20 20 20 20 20 20 ┆ 16 bit bidirectional ┆
0x0a040…0a060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 31 2c 31 32 2c 31 33 2c 31 36 2c 31 37 ┆ 11,12,13,16,17┆
0x0a060…0a080 20 20 64 61 74 61 20 62 75 73 20 66 6f 72 20 6f 6e 20 62 6f 61 72 64 0d 0a 09 49 4f 44 41 54 32 ┆ data bus for on board IODAT2┆
0x0a080…0a0a0 2d 49 4f 44 41 54 33 09 32 2c 36 2c 38 2c 39 2c 31 30 2c 31 31 2c 20 20 64 65 76 69 63 65 73 2e ┆-IODAT3 2,6,8,9,10,11, devices.┆
0x0a0a0…0a0c0 0d 0a 09 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 2c 31 33 2c 31 36 2c 31 37 0d 0a ┆ 12,13,16,17 ┆
0x0a0c0…0a0e0 09 49 4f 44 41 54 34 2d 49 4f 44 41 54 37 20 20 20 32 2c 36 2c 38 2c 39 2c 31 30 2c 31 32 0d 0a ┆ IODAT4-IODAT7 2,6,8,9,10,12 ┆
0x0a0e0…0a100 09 09 31 33 2c 31 36 2c 31 37 0d 0a 0d 0a 09 2f 52 54 43 42 55 53 59 31 09 32 30 09 55 73 65 64 ┆ 13,16,17 /RTCBUSY1 20 Used┆
0x0a100…0a120 20 77 68 65 6e 20 74 68 65 20 52 54 43 20 69 73 0d 0a 20 20 20 20 20 20 20 20 20 2f 52 54 43 42 ┆ when the RTC is /RTCB┆
0x0a120…0a140 55 53 59 32 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 62 75 73 79 2e ┆USY2 20 busy.┆
0x0a140…0a160 0d 0a 0d 0a 09 56 42 42 55 09 31 37 09 84 50 6f 77 65 72 20 74 6f 20 74 68 65 20 52 54 43 73 20 ┆ VBBU 17 Power to the RTCs ┆
0x0a160…0a178 66 72 6f 6d 20 0a 19 a9 80 80 74 68 65 20 62 61 74 74 65 72 79 2e 0d 0a ┆from the battery. ┆
0x0a178…0a17b FormFeed {
0x0a178…0a17b 0c 81 a8 ┆ ┆
0x0a178…0a17b }
0x0a17b…0a17e 0a 0d 0a ┆ ┆
0x0a17e…0a181 FormFeed {
0x0a17e…0a181 0c 80 8c ┆ ┆
0x0a17e…0a181 }
0x0a181…0a1a0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 ┆ Signal D┆
0x0a1a0…0a1c0 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e ┆estination Description┆
0x0a1c0…0a1e0 0d 0a 0d 0a 09 52 54 43 41 57 52 09 31 37 2c 31 38 09 84 54 68 69 73 20 73 69 67 6e 61 6c 20 69 ┆ RTCAWR 17,18 This signal i┆
0x0a1e0…0a200 73 20 75 73 65 64 20 74 6f 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 20 61 6e 20 61 64 64 72 65 ┆s used to transfer an addre┆
0x0a200…0a220 (81,) 73 73 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 73 65 63 6f 75 6e 64 20 73 6f 75 72 63 65 20 52 54 ┆ss to the secound source RT┆
0x0a220…0a240 43 2e 0d 0a 0d 0a 09 52 54 43 44 57 52 09 31 37 20 20 20 09 84 54 68 69 73 20 73 69 67 6e 61 6c ┆C. RTCDWR 17 This signal┆
0x0a240…0a260 20 69 73 20 75 73 65 64 20 74 6f 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 20 64 61 74 61 20 74 ┆ is used to transfer data t┆
0x0a260…0a280 6f 20 74 68 65 20 0a 19 a9 80 80 73 65 63 6f 75 6e 64 20 73 6f 75 72 63 65 20 52 54 43 2e 0d 0a ┆o the secound source RTC. ┆
0x0a280…0a2a0 0d 0a 09 55 41 45 4e 09 31 39 09 84 54 68 69 73 20 62 69 74 20 69 73 20 73 65 74 20 77 68 65 6e ┆ UAEN 19 This bit is set when┆
0x0a2a0…0a2c0 20 74 68 65 20 0a 19 a9 80 80 38 30 32 38 36 20 73 77 69 74 63 68 20 74 6f 20 0a 19 a9 80 80 70 ┆ the 80286 switch to p┆
0x0a2c0…0a2e0 72 6f 74 65 63 74 65 64 20 76 69 72 74 75 61 6c 20 0a 19 a9 80 80 61 64 64 72 65 73 73 20 6d 6f ┆rotected virtual address mo┆
0x0a2e0…0a300 64 65 2e 0d 0a 0d 0a 09 2f 41 53 54 42 09 31 39 09 69 4c 42 58 62 75 73 20 61 64 64 72 65 73 73 ┆de. /ASTB 19 iLBXbus address┆
0x0a300…0a320 20 73 74 72 6f 62 65 2e 0d 0a 0d 0a 09 42 48 45 4e 09 31 39 09 84 54 68 69 73 20 73 69 67 6e 61 ┆ strobe. BHEN 19 This signa┆
0x0a320…0a340 6c 20 74 6f 67 65 74 68 65 72 20 0a 19 a9 80 80 77 69 74 68 20 61 64 64 72 65 73 73 20 6c 69 6e ┆l together with address lin┆
0x0a340…0a360 65 20 41 42 30 20 0a 19 a9 80 80 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 74 68 65 20 64 61 ┆e AB0 indicates when the da┆
0x0a360…0a380 74 61 20 0a 19 a9 80 80 74 72 61 6e 73 70 6f 72 74 20 6f 6e 20 74 68 65 20 69 4c 42 58 62 75 73 ┆ta transport on the iLBXbus┆
0x0a380…0a3a0 20 0a 19 a9 80 80 69 73 20 61 20 62 79 74 65 20 74 72 61 6e 73 66 65 72 20 28 4c 6f 77 20 0a 19 ┆ is a byte transfer (Low ┆
0x0a3a0…0a3c0 a9 80 80 62 79 74 65 20 6f 72 20 68 69 67 68 20 62 79 74 65 29 20 6f 72 20 61 20 0a 19 a9 80 80 ┆ byte or high byte) or a ┆
0x0a3c0…0a3e0 77 6f 72 64 20 74 72 61 6e 73 66 65 72 2e 0d 0a 0d 0a 09 52 28 2f 57 29 09 31 38 09 84 49 66 20 ┆word transfer. R(/W) 18 If ┆
0x0a3e0…0a400 68 69 67 68 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 20 0a 19 a9 80 80 72 65 61 64 20 66 72 6f ┆high the CPU board read fro┆
0x0a400…0a420 (82,) 6d 20 74 68 65 20 69 4c 42 58 62 75 73 20 0a 19 a9 80 80 6f 74 68 65 72 77 69 73 65 20 69 74 20 ┆m the iLBXbus otherwise it ┆
0x0a420…0a440 77 72 69 74 65 20 66 72 6f 6d 20 0a 19 a9 80 80 74 68 65 20 62 75 73 2e 0d 0a 0d 0a 09 2f 4c 4f ┆write from the bus. /LO┆
0x0a440…0a460 43 4b 09 31 38 09 84 49 73 20 75 73 65 64 20 74 6f 20 65 78 74 65 6e 64 20 6d 75 74 75 61 6c 20 ┆CK 18 Is used to extend mutual ┆
0x0a460…0a480 0a 19 a9 80 80 65 78 63 6c 75 73 69 6f 6e 20 74 6f 20 64 75 61 6c 70 6f 72 74 20 0a 19 a9 80 80 ┆ exclusion to dualport ┆
0x0a480…0a4a0 52 41 4d 27 73 20 6f 6e 20 74 68 65 20 69 4c 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 44 53 54 42 09 ┆RAM's on the iLBXbus. /DSTB ┆
0x0a4a0…0a4c0 31 38 20 09 84 44 61 74 61 20 73 74 72 6f 62 65 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 69 4c 42 ┆18 Data strobe to the iLB┆
0x0a4c0…0a4e0 58 62 75 73 2e 0d 0a 0d 0a 09 53 4d 41 43 4b 09 35 09 84 53 65 63 6f 6e 64 61 72 79 20 4d 61 73 ┆Xbus. SMACK 5 Secondary Mas┆
0x0a4e0…0a500 74 65 72 20 0a 19 a9 80 80 41 63 6b 6e 6f 77 6c 65 64 67 65 2e 20 49 74 20 67 69 76 65 73 20 61 ┆ter Acknowledge. It gives a┆
0x0a500…0a520 20 0a 19 a9 80 80 73 65 63 6f 6e 64 61 72 79 20 6d 61 73 74 65 72 20 6f 6e 20 74 68 65 20 0a 19 ┆ secondary master on the ┆
0x0a520…0a540 a9 80 80 69 4c 42 58 62 75 73 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 6f 66 20 0a 19 a9 80 80 74 ┆ iLBXbus the control of t┆
0x0a540…0a54d 68 65 20 69 4c 42 58 62 75 73 2e 0d 0a ┆he iLBXbus. ┆
0x0a54d…0a550 FormFeed {
0x0a54d…0a550 0c 83 f8 ┆ ┆
0x0a54d…0a550 }
0x0a550…0a553 0a 0d 0a ┆ ┆
0x0a553…0a58c Params {
0x0a553…0a58c 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0a553…0a58c 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0a553…0a58c }
0x0a58c…0a5c5 Params {
0x0a58c…0a5c5 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0a58c…0a5c5 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0a58c…0a5c5 }
0x0a5c5…0a5c6 0a ┆ ┆
0x0a5c6…0a5c9 FormFeed {
0x0a5c6…0a5c9 0c 80 8c ┆ ┆
0x0a5c6…0a5c9 }
0x0a5c9…0a5e0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 ┆ Signal ┆
0x0a5e0…0a600 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 44 65 73 63 72 69 70 ┆ Destination Descrip┆
0x0a600…0a620 (83,) 74 69 6f 6e 0d 0a 0d 0a 09 2f 45 50 52 4f 4d 43 53 09 31 31 2c 32 30 09 84 43 68 69 70 20 73 65 ┆tion /EPROMCS 11,20 Chip se┆
0x0a620…0a640 6c 65 63 74 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 45 50 52 4f 4d 27 73 2e 0d 0a 0d 0a 09 2f 42 ┆lect to the EPROM's. /B┆
0x0a640…0a660 56 49 09 31 39 2c 32 30 09 84 42 75 73 20 76 65 63 74 6f 72 20 69 6e 74 65 72 72 75 70 74 2e 0d ┆VI 19,20 Bus vector interrupt. ┆
0x0a660…0a680 0a 0d 0a 09 2f 45 50 43 53 09 31 39 09 84 55 6e 20 6c 61 74 63 68 20 63 68 69 70 20 73 65 6c 65 ┆ /EPCS 19 Un latch chip sele┆
0x0a680…0a6a0 63 74 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 45 50 52 4f 4d 27 73 2e 0d 0a 0d 0a 09 2f 69 4c 42 ┆ct to the EPROM's. /iLB┆
0x0a6a0…0a6c0 58 43 53 09 31 39 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 ┆XCS 19 Chip select to the ┆
0x0a6c0…0a6e0 69 4c 42 58 62 75 73 2e 0d 0a 0d 0a 09 69 4c 42 58 42 55 53 45 4e 09 32 30 09 45 6e 61 62 6c 65 ┆iLBXbus. iLBXBUSEN 20 Enable┆
0x0a6e0…0a700 20 74 68 65 20 69 4c 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 69 4c 42 58 44 45 4e 09 35 09 84 69 4c ┆ the iLBXbus. /iLBXDEN 5 iL┆
0x0a700…0a720 42 58 20 64 61 74 61 20 65 6e 61 62 6c 65 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 09 2f 49 4f 41 43 ┆BX data enable signal. /IOAC┆
0x0a720…0a740 43 45 53 53 09 34 2c 31 39 2c 32 30 09 84 54 68 65 20 63 75 72 72 65 6e 74 20 63 79 63 6c 65 20 ┆CESS 4,19,20 The current cycle ┆
0x0a740…0a760 69 73 20 61 6e 20 0a 19 a9 80 80 49 2f 4f 20 63 79 63 6c 65 2e 0d 0a 0d 0a 09 53 4c 52 45 51 09 ┆is an I/O cycle. SLREQ ┆
0x0a760…0a780 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 6e 20 75 6e 6c 61 74 63 68 20 63 68 69 70 ┆4 An unlatch chip┆
0x0a780…0a7a0 20 73 65 6c 65 63 74 20 0a 19 a9 80 80 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 0a 19 a9 80 80 69 ┆ select signal to the i┆
0x0a7a0…0a7c0 6e 74 65 72 72 75 70 74 20 6f 75 74 70 75 74 73 2c 20 74 68 65 20 0a 19 a9 80 80 52 54 43 20 61 ┆nterrupt outputs, the RTC a┆
0x0a7c0…0a7e0 6e 64 20 74 68 65 20 62 69 70 6f 6c 61 72 20 0a 19 a9 80 80 50 52 4f 4d 27 73 2e 0d 0a 0d 0a 09 ┆nd the bipolar PROM's. ┆
0x0a7e0…0a800 2f 50 49 43 43 53 09 32 30 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 74 68 65 20 0a 19 ┆/PICCS 20 Chip select to the ┆
0x0a800…0a820 (84,) a9 80 80 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 73 2e 0d 0a 0d 0a 09 2f 50 ┆ interrupt controllers. /P┆
0x0a820…0a840 50 49 43 53 09 32 30 2c 32 31 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 74 68 65 20 0a ┆PICS 20,21 Chip select to the ┆
0x0a840…0a860 19 a9 80 80 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 73 2e 0d 0a 0d 0a 09 2f 50 49 54 43 53 09 31 ┆ parallel ports. /PITCS 1┆
0x0a860…0a880 30 09 54 69 6d 65 72 20 63 68 69 70 20 73 65 6c 65 63 74 2e 0d 0a 0d 0a 09 2f 53 45 52 43 53 09 ┆0 Timer chip select. /SERCS ┆
0x0a880…0a8a0 39 2c 32 31 09 84 38 32 37 34 20 4d 50 53 43 20 63 68 69 70 20 73 65 6c 65 63 74 2e 0d 0a 0d 0a ┆9,21 8274 MPSC chip select. ┆
0x0a8a0…0a8c0 09 2f 50 45 43 53 09 32 09 38 30 32 38 37 20 63 68 69 70 20 73 65 6c 65 63 74 2e 0d 0a 0d 0a 09 ┆ /PECS 2 80287 chip select. ┆
0x0a8c0…0a8e0 2f 53 42 58 43 53 09 32 30 09 69 53 42 58 20 63 68 69 70 20 73 65 6c 65 63 74 2e 0d 0a 0d 0a 09 ┆/SBXCS 20 iSBX chip select. ┆
0x0a8e0…0a900 2f 4f 42 41 43 43 45 53 53 20 09 34 2c 31 34 09 84 4f 6e 62 6f 61 72 64 20 61 63 63 65 73 73 2e ┆/OBACCESS 4,14 Onboard access.┆
0x0a900…0a920 20 28 4e 6f 74 65 20 0a 19 a9 80 80 74 68 61 74 20 69 4c 42 58 20 63 79 63 6c 65 73 20 69 73 20 ┆ (Note that iLBX cycles is ┆
0x0a920…0a940 0a 19 a9 80 80 6f 6e 62 6f 72 64 20 61 63 63 65 73 73 65 73 29 2e 0d 0a 0d 0a 09 41 53 54 42 09 ┆ onbord accesses). ASTB ┆
0x0a940…0a960 31 38 09 84 41 64 64 72 65 73 73 20 73 74 72 6f 62 65 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 69 ┆18 Address strobe to the i┆
0x0a960…0a969 4c 42 58 62 75 73 2e 0d 0a ┆LBXbus. ┆
0x0a969…0a96c FormFeed {
0x0a969…0a96c 0c 82 f0 ┆ ┆
0x0a969…0a96c }
0x0a96c…0a96f 0a 0d 0a ┆ ┆
0x0a96f…0a972 FormFeed {
0x0a96f…0a972 0c 80 88 ┆ ┆
0x0a96f…0a972 }
0x0a972…0a980 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 ┆ S┆
0x0a980…0a9a0 69 67 6e 61 6c e1 a1 20 20 e1 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 ┆ignal Destination ┆
0x0a9a0…0a9c0 20 a1 e1 20 20 a1 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 2f 50 49 43 53 31 2d 2f 50 49 ┆ Description /PICS1-/PI┆
0x0a9c0…0a9e0 43 53 32 09 36 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 74 68 65 20 0a 19 a9 80 80 6d ┆CS2 6 Chip select to the m┆
0x0a9e0…0aa00 61 73 74 65 72 20 61 6e 64 20 73 6c 61 76 65 20 6e 75 6d 62 65 72 20 0a 19 a9 80 80 6f 6e 65 20 ┆aster and slave number one ┆
0x0aa00…0aa20 (85,) 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 73 2e 0d 0a 0d 0a 09 ┆interrupt controllers. ┆
0x0aa20…0aa40 2f 50 49 43 53 33 09 31 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 73 6c 61 76 65 20 0a ┆/PICS3 1 Chip select to slave ┆
0x0aa40…0aa60 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 0a 19 a9 80 80 6e 75 ┆ interrupt controller nu┆
0x0aa60…0aa80 6d 62 65 72 20 74 77 6f 2e 0d 0a 0d 0a 09 2f 50 50 49 43 53 31 09 38 2c 31 38 09 84 43 68 69 70 ┆mber two. /PPICS1 8,18 Chip┆
0x0aa80…0aaa0 20 73 65 6c 65 63 74 20 74 6f 20 70 61 72 61 6c 6c 65 6c 20 0a 19 a9 80 80 70 6f 72 74 20 6f 6e ┆ select to parallel port on┆
0x0aaa0…0aac0 65 2e 0d 0a 0d 0a 09 2f 50 50 49 43 53 32 09 31 32 20 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 ┆e. /PPICS2 12 Chip select ┆
0x0aac0…0aae0 74 6f 20 70 61 72 61 6c 6c 65 6c 20 0a 19 a9 80 80 70 6f 72 74 20 74 77 6f 2e 0d 0a 0d 0a 09 2f ┆to parallel port two. /┆
0x0aae0…0ab00 4d 43 53 30 2d 2f 4d 43 53 31 09 31 36 09 84 43 68 69 70 20 73 65 6c 65 63 74 73 20 74 6f 20 74 ┆MCS0-/MCS1 16 Chip selects to t┆
0x0ab00…0ab20 68 65 20 0a 19 a9 80 80 69 53 42 58 62 75 73 2e 0d 0a 0d 0a 09 2f 49 4e 54 4f 55 54 43 53 09 37 ┆he iSBXbus. /INTOUTCS 7┆
0x0ab20…0ab40 09 84 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 6d 75 6c 74 69 62 75 73 20 0a 19 a9 80 80 69 ┆ Chip select to multibus i┆
0x0ab40…0ab60 6e 74 65 72 72 75 70 74 20 67 65 6e 65 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 09 52 54 43 53 09 31 37 ┆nterrupt generation. RTCS 17┆
0x0ab60…0ab80 2c 31 38 2c 32 30 09 43 68 69 70 20 73 65 6c 65 63 74 20 74 6f 20 74 68 65 0d 0a 20 20 20 20 20 ┆,18,20 Chip select to the ┆
0x0ab80…0aba0 20 20 20 20 2f 52 54 43 53 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 ┆ /RTCS 17 ┆
0x0aba0…0abc0 20 20 20 20 52 65 61 6c 20 54 69 6d 65 20 43 6c 6f 63 6b 2e 0d 0a 0d 0a 09 2f 42 50 52 4f 4d 43 ┆ Real Time Clock. /BPROMC┆
0x0abc0…0abe0 53 09 31 31 09 84 42 69 70 6f 6c 61 72 20 50 52 4f 4d 20 63 68 69 70 20 0a 19 a9 80 80 73 65 6c ┆S 11 Bipolar PROM chip sel┆
0x0abe0…0ac00 65 63 74 2e 0d 0a 0d 0a 09 2f 53 52 44 59 09 32 09 53 79 6e 63 72 6f 6e 20 52 65 61 64 79 2e 0d ┆ect. /SRDY 2 Syncron Ready. ┆
0x0ac00…0ac20 (86,) 0a 0d 0a 09 2f 44 4c 59 49 4e 54 41 09 39 2c 32 30 09 84 44 65 6c 61 79 73 20 74 68 65 20 69 6e ┆ /DLYINTA 9,20 Delays the in┆
0x0ac20…0ac40 74 65 72 72 75 70 74 20 0a 19 a9 80 80 61 63 6b 6e 6f 77 6c 65 64 67 65 20 74 6f 20 74 68 65 20 ┆terrupt acknowledge to the ┆
0x0ac40…0ac60 38 32 37 34 20 0a 19 a9 80 80 4d 50 53 43 2e 0d 0a 0d 0a 09 2f 49 4f 57 41 49 54 09 32 30 09 84 ┆8274 MPSC. /IOWAIT 20 ┆
0x0ac60…0ac80 47 65 6e 65 72 61 74 65 73 20 6c 6f 6e 67 65 72 20 6f 6e 62 6f 61 72 64 20 0a 19 a9 80 80 49 2f ┆Generates longer onboard I/┆
0x0ac80…0aca0 4f 20 63 79 63 6c 65 73 2e 0d 0a 0d 0a 09 53 45 52 45 4e 09 31 34 2c 32 30 09 84 45 6e 61 62 6c ┆O cycles. SEREN 14,20 Enabl┆
0x0aca0…0acc0 65 73 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 76 65 63 74 6f 72 73 20 66 72 ┆es the interrupt vectors fr┆
0x0acc0…0ace0 6f 6d 20 74 68 65 20 38 32 37 34 20 0a 19 a9 80 80 4d 50 53 43 20 74 6f 20 74 68 65 20 6c 6f 63 ┆om the 8274 MPSC to the loc┆
0x0ace0…0ad00 61 6c 20 64 61 74 61 20 0a 19 a9 80 80 62 75 73 2e 0d 0a 0d 0a 09 2f 54 49 4d 45 4f 55 54 20 54 ┆al data bus. /TIMEOUT T┆
0x0ad00…0ad20 52 49 47 09 31 32 09 84 49 6e 69 74 69 61 74 65 73 20 74 68 65 20 74 69 6d 65 6f 75 74 20 0a 19 ┆RIG 12 Initiates the timeout ┆
0x0ad20…0ad40 a9 80 80 6c 6f 67 69 63 2e 0d 0a 0d 0a 09 2f 41 53 59 4e 43 20 52 44 59 09 32 09 41 73 79 6e 63 ┆ logic. /ASYNC RDY 2 Async┆
0x0ad40…0ad4c 72 6f 6e 20 52 65 61 64 79 2e 0d 0a ┆ron Ready. ┆
0x0ad4c…0ad4f FormFeed {
0x0ad4c…0ad4f 0c 82 f8 ┆ ┆
0x0ad4c…0ad4f }
0x0ad4f…0ad52 0a 0d 0a ┆ ┆
0x0ad52…0ad8b Params {
0x0ad52…0ad8b 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0ad52…0ad8b 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0ad52…0ad8b }
0x0ad8b…0adc4 Params {
0x0ad8b…0adc4 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0ad8b…0adc4 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0ad8b…0adc4 }
0x0adc4…0adc5 0a ┆ ┆
0x0adc5…0adc8 FormFeed {
0x0adc5…0adc8 0c 80 88 ┆ ┆
0x0adc5…0adc8 }
0x0adc8…0ade0 0a 20 20 20 20 20 20 20 20 20 a1 b0 20 53 69 67 6e 61 6c e1 a1 20 20 e1 ┆ Signal ┆
0x0ade0…0ae00 20 20 20 20 20 a1 44 65 73 74 69 6e 61 74 69 6f 6e e1 20 20 20 20 20 a1 e1 20 20 a1 44 65 73 63 ┆ Destination Desc┆
0x0ae00…0ae20 (87,) 72 69 70 74 69 6f 6e 0d 0a 0d 0a 09 2f 4d 42 53 57 41 50 09 31 36 09 84 45 78 63 68 61 6e 67 65 ┆ription /MBSWAP 16 Exchange┆
0x0ae20…0ae40 20 64 61 74 61 20 62 79 74 65 73 20 0a 19 a9 80 80 62 65 74 77 65 65 6e 20 74 68 65 20 68 69 67 ┆ data bytes between the hig┆
0x0ae40…0ae60 68 20 61 6e 64 20 6c 6f 77 20 0a 19 a9 80 80 65 6e 64 20 6f 66 20 74 68 65 20 64 61 74 61 20 6c ┆h and low end of the data l┆
0x0ae60…0ae80 69 6e 65 73 2e 0d 0a 0d 0a 09 2f 42 48 45 4e 09 32 31 09 84 54 68 69 73 20 73 69 67 6e 61 6c 20 ┆ines. /BHEN 21 This signal ┆
0x0ae80…0aea0 74 6f 67 65 74 68 65 72 20 0a 19 a9 80 80 77 69 74 68 20 61 64 64 72 65 73 73 20 6c 69 6e 65 20 ┆together with address line ┆
0x0aea0…0aec0 2f 41 44 52 30 20 0a 19 a9 80 80 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 74 68 65 20 64 61 ┆/ADR0 indicates when the da┆
0x0aec0…0aee0 74 61 20 0a 19 a9 80 80 74 72 61 6e 73 70 6f 72 74 20 6f 6e 20 74 68 65 20 0a 19 a9 80 80 6d 75 ┆ta transport on the mu┆
0x0aee0…0af00 6c 74 69 62 75 73 20 69 73 20 61 20 62 79 74 65 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 20 28 ┆ltibus is a byte transfer (┆
0x0af00…0af20 4c 6f 77 20 62 79 74 65 20 6f 72 20 0a 19 a9 80 80 68 69 67 68 20 62 79 74 65 29 20 6f 72 20 61 ┆Low byte or high byte) or a┆
0x0af20…0af40 20 77 6f 72 64 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 2e 0d 0a 0d 0a 09 2f 4d 42 48 45 4e 09 ┆ word transfer. /MBHEN ┆
0x0af40…0af60 31 35 09 84 45 6e 61 62 6c 65 73 20 74 68 65 20 68 69 67 68 20 62 79 74 65 73 20 0a 19 a9 80 80 ┆15 Enables the high bytes ┆
0x0af60…0af80 74 6f 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 2f 4d 42 4c 45 4e 09 31 35 09 84 ┆to the multibus. /MBLEN 15 ┆
0x0af80…0afa0 45 6e 61 62 6c 65 73 20 74 68 65 20 6c 6f 77 20 62 79 74 65 73 20 74 6f 20 0a 19 a9 80 80 74 68 ┆Enables the low bytes to th┆
0x0afa0…0afc0 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 2f 44 4c 59 43 4d 44 09 34 2c 32 30 09 84 44 65 ┆e multibus. /DLYCMD 4,20 De┆
0x0afc0…0afe0 6c 61 79 73 20 74 68 65 20 63 6f 6d 6d 61 6e 64 73 20 66 72 6f 6d 20 0a 19 a9 80 80 74 68 65 20 ┆lays the commands from the ┆
0x0afe0…0b000 6c 6f 63 61 6c 20 62 75 73 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a 09 2f ┆local bus controller. /┆
0x0b000…0b020 (88,) 41 52 44 59 45 4e 09 32 09 84 45 6e 61 62 6c 65 73 20 74 68 65 20 61 73 79 6e 63 72 6f 6e 20 0a ┆ARDYEN 2 Enables the asyncron ┆
0x0b020…0b02c 19 a9 80 80 72 65 61 64 79 2e 0d 0a ┆ ready. ┆
0x0b02c…0b02f FormFeed {
0x0b02c…0b02f 0c 82 c4 ┆ ┆
0x0b02c…0b02f }
0x0b02f…0b032 0a 0d 0a ┆ ┆
0x0b032…0b035 FormFeed {
0x0b032…0b035 0c 80 8c ┆ ┆
0x0b032…0b035 }
0x0b035…0b038 0a 0d 0a ┆ ┆
0x0b038…0b03b FormFeed {
0x0b038…0b03b 0c 80 8c ┆ ┆
0x0b038…0b03b }
0x0b03b…0b03e 0a 0d 0a ┆ ┆
0x0b03e…0b041 FormFeed {
0x0b03e…0b041 0c 80 8c ┆ ┆
0x0b03e…0b041 }
0x0b041…0b042 0a ┆ ┆
0x0b042…0b07b Params {
0x0b042…0b07b 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0b042…0b07b 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0b042…0b07b }
0x0b07b…0b0b4 Params {
0x0b07b…0b0b4 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0b07b…0b0b4 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x0b07b…0b0b4 }
0x0b0b4…0b0c0 0a b0 a1 35 2e 32 20 20 20 20 20 20 ┆ 5.2 ┆
0x0b0c0…0b0e0 50 41 4c 20 61 6e 64 20 50 52 4f 4d 20 44 65 73 63 72 69 70 74 69 6f 6e 73 2e 0d 0a 0d 0a 50 41 ┆PAL and PROM Descriptions. PA┆
0x0b0e0…0b100 4c 31 36 4c 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 41 ┆L16L8 PA┆
0x0b100…0b120 4c 20 44 45 53 49 47 4e 20 53 50 45 43 49 46 49 43 41 54 49 4f 4e 53 0d 0a 50 41 54 30 31 32 20 ┆L DESIGN SPECIFICATIONS PAT012 ┆
0x0b120…0b140 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 31 32 32 38 20 ┆ 821228 ┆
0x0b140…0b160 41 41 4a 0d 0a 33 2d 42 49 54 20 41 44 46 44 52 45 53 53 41 42 4c 45 20 4c 41 54 43 48 0d 0a 0d ┆AAJ 3-BIT ADFDRESSABLE LATCH ┆
0x0b160…0b180 0a 2f 49 4e 49 54 20 2f 57 52 54 20 2f 43 53 20 41 36 20 41 31 20 49 4f 44 4f 20 49 4f 44 31 20 ┆ /INIT /WRT /CS A6 A1 IODO IOD1 ┆
0x0b180…0b1a0 2f 43 4c 52 20 2f 4d 42 44 4f 20 47 4e 44 0d 0a 2f 4d 42 44 31 20 4e 43 20 51 33 20 49 51 33 20 ┆/CLR /MBDO GND /MBD1 NC Q3 IQ3 ┆
0x0b1a0…0b1c0 51 32 20 49 51 32 20 51 31 20 49 51 31 20 2f 46 4f 20 56 43 43 0d 0a 0d 0a 49 46 28 56 43 43 29 ┆Q2 IQ2 Q1 IQ1 /FO VCC IF(VCC)┆
0x0b1c0…0b1e0 20 46 4f 3d 20 57 52 54 2a 43 53 2a 41 36 2a 2f 41 31 2a 2f 49 4f 44 31 2a 2f 49 4f 44 4f 0d 0a ┆ FO= WRT*CS*A6*/A1*/IOD1*/IODO ┆
0x0b1e0…0b200 0d 0a 49 46 28 56 43 43 29 20 2f 51 31 3d 20 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ IF(VCC) /Q1= INIT ┆
0x0b200…0b220 (89,) 2b 57 52 54 2a 43 53 2a 41 36 2a 41 31 2a 2f 49 4f 44 31 2a 49 4f 44 4f 0d 0a 20 20 20 20 20 20 ┆+WRT*CS*A6*A1*/IOD1*IODO ┆
0x0b220…0b240 20 20 20 20 20 2b 43 4c 52 2a 2f 4d 42 44 31 2a 4d 42 44 4f 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ +CLR*/MBD1*MBDO ┆
0x0b240…0b260 20 2b 49 51 31 0d 0a 0d 0a 49 46 28 56 43 43 29 20 2f 49 51 31 3d 20 57 52 54 2a 43 53 2a 41 36 ┆ +IQ1 IF(VCC) /IQ1= WRT*CS*A6┆
0x0b260…0b280 2a 2f 41 31 2a 2f 49 4f 44 31 2a 49 4f 44 4f 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 51 ┆*/A1*/IOD1*IODO +Q┆
0x0b280…0b2a0 31 0d 0a 0d 0a 49 46 28 56 43 43 29 20 2f 51 32 3d 20 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 ┆1 IF(VCC) /Q2= INIT ┆
0x0b2a0…0b2c0 20 20 20 20 2b 57 52 54 2a 43 53 2a 41 36 2a 41 31 2a 49 4f 44 31 2a 2f 49 4f 44 4f 0d 0a 20 20 ┆ +WRT*CS*A6*A1*IOD1*/IODO ┆
0x0b2c0…0b2e0 20 20 20 20 20 20 20 20 20 20 2b 43 4c 52 2a 4d 42 44 31 2a 2f 4d 42 44 4f 0d 0a 20 20 20 20 20 ┆ +CLR*MBD1*/MBDO ┆
0x0b2e0…0b300 20 20 20 20 20 20 20 2b 49 51 32 0d 0a 0d 0a 49 46 28 56 43 43 29 20 2f 49 51 32 3d 20 57 52 54 ┆ +IQ2 IF(VCC) /IQ2= WRT┆
0x0b300…0b320 2a 43 53 2a 41 36 2a 2f 41 31 2a 49 4f 44 31 2a 2f 49 4f 44 4f 0d 0a 20 20 20 20 20 20 20 20 20 ┆*CS*A6*/A1*IOD1*/IODO ┆
0x0b320…0b340 20 20 20 20 2b 51 32 0d 0a 0d 0a 49 46 28 56 43 43 29 20 2f 51 33 3d 20 49 4e 49 54 0d 0a 20 20 ┆ +Q2 IF(VCC) /Q3= INIT ┆
0x0b340…0b360 20 20 20 20 20 20 20 20 20 20 2b 57 52 54 2a 43 53 2a 41 36 2a 41 31 2a 49 4f 44 31 2a 49 4f 44 ┆ +WRT*CS*A6*A1*IOD1*IOD┆
0x0b360…0b380 4f 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 2b 43 4c 52 2a 4d 42 44 31 2a 4d 42 44 4f 0d 0a 20 ┆O +CLR*MBD1*MBDO ┆
0x0b380…0b3a0 20 20 20 20 20 20 20 20 20 20 20 2b 49 51 33 0d 0a 0d 0a 49 46 28 56 43 43 29 20 2f 49 51 33 3d ┆ +IQ3 IF(VCC) /IQ3=┆
0x0b3a0…0b3c0 20 57 52 54 2a 43 53 2a 41 36 2a 2f 41 31 2a 49 4f 44 31 2a 49 4f 44 4f 0d 0a 20 20 20 20 20 20 ┆ WRT*CS*A6*/A1*IOD1*IODO ┆
0x0b3c0…0b3e0 20 20 20 20 20 20 20 2b 51 33 0d 0a 0d 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 54 48 ┆ +Q3 DESCRIPTION: TH┆
0x0b3e0…0b400 45 20 43 49 52 43 55 49 54 20 43 4f 4e 54 41 49 4e 53 20 54 48 52 45 45 20 53 45 54 2d 52 45 53 ┆E CIRCUIT CONTAINS THREE SET-RES┆
0x0b400…0b420 (90,) 45 54 20 4c 41 54 43 48 45 53 20 28 51 31 2c 51 32 2c 51 33 29 20 41 4e 44 0d 0a 4e 4f 4e 20 4c ┆ET LATCHES (Q1,Q2,Q3) AND NON L┆
0x0b420…0b440 41 54 43 48 45 44 20 4f 55 54 50 55 54 20 28 46 4f 29 2e 0d 0a 57 52 54 2a 43 53 2a 41 36 2a 2f ┆ATCHED OUTPUT (FO). WRT*CS*A6*/┆
0x0b440…0b460 41 31 20 53 45 54 53 20 54 48 45 20 4c 41 54 43 48 20 28 51 3d 31 2c 49 51 3d 30 29 20 53 45 4c ┆A1 SETS THE LATCH (Q=1,IQ=0) SEL┆
0x0b460…0b480 45 43 54 45 44 20 42 59 20 49 4f 44 31 2c 49 4f 44 4f 2c 0d 0a 4f 52 20 50 55 4c 53 45 53 20 54 ┆ECTED BY IOD1,IODO, OR PULSES T┆
0x0b480…0b4a0 48 45 20 4f 55 54 50 55 54 20 46 4f 20 49 46 20 49 4f 44 41 31 3d 49 4f 44 4f 3d 30 2e 0d 0a 57 ┆HE OUTPUT FO IF IODA1=IODO=0. W┆
0x0b4a0…0b4c0 52 54 2a 43 53 2a 41 36 2a 41 31 20 52 45 53 45 54 53 20 54 48 45 20 4c 41 54 43 48 20 28 51 3d ┆RT*CS*A6*A1 RESETS THE LATCH (Q=┆
0x0b4c0…0b4e0 30 2c 49 51 3d 31 29 20 53 45 4c 45 43 54 45 44 20 42 59 20 49 4f 44 31 2c 49 4f 44 4f 0d 0a 43 ┆0,IQ=1) SELECTED BY IOD1,IODO C┆
0x0b4e0…0b500 4c 52 20 52 45 53 45 54 53 20 54 48 45 20 4c 41 54 43 48 20 53 45 4c 45 43 54 45 44 20 42 59 20 ┆LR RESETS THE LATCH SELECTED BY ┆
0x0b500…0b520 4d 42 44 31 2c 4d 42 44 4f 2e 0d 0a 49 4e 49 54 20 52 45 53 45 54 53 20 41 4c 4c 20 4c 41 54 43 ┆MBD1,MBDO. INIT RESETS ALL LATC┆
0x0b520…0b528 48 45 53 2e 0d 0a 0d 0a ┆HES. ┆
0x0b528…0b52b FormFeed {
0x0b528…0b52b 0c 82 e8 ┆ ┆
0x0b528…0b52b }
0x0b52b…0b540 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ ***┆
0x0b540…0b560 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a 20 20 ┆*********** ************** ┆
0x0b560…0b580 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 2a ┆ * * *┆
0x0b580…0b5a0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆ * **┆
0x0b5a0…0b5c0 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆** *┆
0x0b5c0…0b5e0 2a 2a 2a 0d 0a 20 20 20 20 20 2f 49 4e 49 54 20 20 20 20 2a 20 31 2a 20 20 20 20 20 20 20 20 20 ┆*** /INIT * 1* ┆
0x0b5e0…0b600 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 20 20 56 43 43 0d ┆ *20* VCC ┆
0x0b600…0b620 (91,) 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b620…0b640 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b640…0b660 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0b660…0b680 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆ * **** ┆
0x0b680…0b6a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0b6a0…0b6c0 20 20 20 2f 57 52 54 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /WRT * 2* ┆
0x0b6c0…0b6e0 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 2f 46 4f 0d 0a 20 20 20 20 20 20 20 ┆ *19* /FO ┆
0x0b6e0…0b700 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b700…0b720 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ **** *┆
0x0b720…0b740 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a ┆ * ┆
0x0b740…0b760 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b760…0b780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 2f 43 53 20 ┆ **** /CS ┆
0x0b780…0b7a0 20 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 3* ┆
0x0b7a0…0b7c0 20 20 20 20 2a 31 38 2a 20 20 20 20 49 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ *18* IQ1 *┆
0x0b7c0…0b7e0 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆*** ┆
0x0b7e0…0b800 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 ┆**** * ┆
0x0b800…0b820 (92,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 ┆ * ┆
0x0b820…0b840 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b840…0b860 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 41 36 20 20 20 20 2a 20 34 2a 20 ┆ **** A6 * 4* ┆
0x0b860…0b880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 37 2a ┆ *17*┆
0x0b880…0b8a0 20 20 20 20 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆ Q1 **** ┆
0x0b8a0…0b8c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0b8c0…0b8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0b8e0…0b900 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ * ***┆
0x0b900…0b920 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0b920…0b940 2a 2a 0d 0a 20 20 20 20 20 20 20 20 41 31 20 20 20 20 2a 20 35 2a 20 20 20 20 20 20 20 20 20 20 ┆** A1 * 5* ┆
0x0b940…0b960 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 36 2a 20 20 20 20 49 51 32 0d 0a ┆ *16* IQ2 ┆
0x0b960…0b980 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b980…0b9a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0b9a0…0b9c0 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0b9c0…0b9e0 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 ┆ * **** ┆
0x0b9e0…0ba00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 ┆ **** ┆
0x0ba00…0ba20 (93,) 20 20 49 4f 44 4f 20 20 20 20 2a 20 36 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ IODO * 6* ┆
0x0ba20…0ba40 20 20 20 20 20 20 20 20 20 20 20 2a 31 35 2a 20 20 20 20 51 32 0d 0a 20 20 20 20 20 20 20 20 20 ┆ *15* Q2 ┆
0x0ba40…0ba60 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ba60…0ba80 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 ┆ **** * ┆
0x0ba80…0baa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 ┆ * ┆
0x0baa0…0bac0 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0bac0…0bae0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 49 4f 44 31 20 20 20 ┆ **** IOD1 ┆
0x0bae0…0bb00 20 2a 20 37 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 7* ┆
0x0bb00…0bb20 20 20 2a 31 34 2a 20 20 20 20 49 51 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ *14* IQ3 ***┆
0x0bb20…0bb40 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0bb40…0bb60 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 ┆** * ┆
0x0bb60…0bb80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0bb80…0bba0 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0bba0…0bbc0 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 2f 43 4c 52 20 20 20 20 2a 20 38 2a 20 20 20 ┆ **** /CLR * 8* ┆
0x0bbc0…0bbe0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 33 2a 20 20 ┆ *13* ┆
0x0bbe0…0bc00 20 20 51 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 ┆ Q3 **** ┆
0x0bc00…0bc20 (94,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 ┆ **** ┆
0x0bc20…0bc40 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0bc40…0bc60 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 ┆ * **** ┆
0x0bc60…0bc80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ ****┆
0x0bc80…0bca0 0d 0a 20 20 20 20 20 2f 4d 42 44 4f 20 20 20 20 2a 20 39 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /MBDO * 9* ┆
0x0bca0…0bcc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 32 2a 20 20 20 20 4e 43 0d 0a 20 20 20 ┆ *12* NC ┆
0x0bcc0…0bce0 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0bce0…0bd00 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0bd00…0bd20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0bd20…0bd40 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 ┆ * **** ┆
0x0bd40…0bd60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 ┆ **** ┆
0x0bd60…0bd80 47 4e 44 20 20 20 20 2a 31 30 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆GND *10* ┆
0x0bd80…0bda0 20 20 20 20 20 20 20 20 2a 31 31 2a 20 20 20 20 2f 4d 42 44 31 0d 0a 20 20 20 20 20 20 20 20 20 ┆ *11* /MBD1 ┆
0x0bda0…0bdc0 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0bdc0…0bde0 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 ┆ **** * ┆
0x0bde0…0be00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 ┆ * ┆
0x0be00…0be20 (95,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a ┆ *****************┆
0x0be20…0be32 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a 0d 0a ┆************** ┆
0x0be32…0be35 FormFeed {
0x0be32…0be35 0c 82 e0 ┆ ┆
0x0be32…0be35 }
0x0be35…0be40 0a 50 41 4c 31 36 52 36 41 20 20 ┆ PAL16R6A ┆
0x0be40…0be60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 41 4c 20 44 45 53 49 47 4e ┆ PAL DESIGN┆
0x0be60…0be80 20 53 50 45 43 49 46 49 43 41 54 49 4f 4e 53 0d 0a 50 41 54 30 36 39 20 20 20 20 20 20 20 20 20 ┆ SPECIFICATIONS PAT069 ┆
0x0be80…0bea0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 34 31 30 32 32 20 48 45 50 0d 0a 43 50 55 ┆ 841022 HEP CPU┆
0x0bea0…0bec0 36 31 30 20 38 32 32 38 39 20 45 4d 55 4c 41 54 4f 52 2e 0d 0a 0d 0a 2f 43 50 55 43 4c 4b 20 4c ┆610 82289 EMULATOR. /CPUCLK L┆
0x0bec0…0bee0 41 4c 45 20 2f 52 45 41 44 59 20 2f 52 45 53 45 54 20 4d 42 52 45 51 20 2f 42 4c 4f 43 4b 20 4e ┆ALE /READY /RESET MBREQ /BLOCK N┆
0x0bee0…0bf00 43 20 56 43 43 20 56 43 43 20 47 4e 44 0d 0a 47 4e 44 20 4e 43 20 2f 51 30 20 2f 51 31 20 41 45 ┆C VCC VCC GND GND NC /Q0 /Q1 AE┆
0x0bf00…0bf20 4e 4f 55 54 20 4e 43 20 2f 53 30 53 31 53 32 20 43 43 4c 4b 20 2f 44 4c 4f 43 4b 20 56 43 43 0d ┆NOUT NC /S0S1S2 CCLK /DLOCK VCC ┆
0x0bf20…0bf40 0a 0d 0a 51 30 3a 3d 52 45 41 44 59 2a 2f 52 45 53 45 54 0d 0a 0d 0a 51 31 3a 3d 51 30 2a 2f 52 ┆ Q0:=READY*/RESET Q1:=Q0*/R┆
0x0bf40…0bf60 45 53 45 54 0d 0a 0d 0a 53 30 53 31 53 32 3a 3d 20 2f 51 30 2a 4d 42 52 45 51 2a 2f 52 45 53 45 ┆ESET S0S1S2:= /Q0*MBREQ*/RESE┆
0x0bf60…0bf80 54 0d 0a 0d 0a 2f 41 45 4e 4f 55 54 3a 3d 20 2f 53 30 53 31 53 32 2a 2f 4d 42 52 45 51 0d 0a 2b ┆T /AENOUT:= /S0S1S2*/MBREQ +┆
0x0bf80…0bfa0 51 30 0d 0a 0d 0a 2f 43 43 4c 4b 3a 3d 51 31 2a 2f 52 45 53 45 54 0d 0a 0d 0a 49 46 20 28 56 43 ┆Q0 /CCLK:=Q1*/RESET IF (VC┆
0x0bfa0…0bfc0 43 29 20 44 4c 4f 43 4b 3d 20 42 4c 4f 43 4b 0d 0a 0d 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d ┆C) DLOCK= BLOCK DESCRIPTION: ┆
0x0bfc0…0bfe0 0a 0d 0a 50 41 54 30 36 39 20 41 4e 44 20 38 32 38 39 20 45 4d 55 4c 41 54 45 53 20 41 4e 20 38 ┆ PAT069 AND 8289 EMULATES AN 8┆
0x0bfe0…0c000 32 32 38 39 20 42 55 53 20 41 52 42 49 54 45 52 2e 20 28 43 48 45 43 4b 53 55 4d 3d 20 30 31 45 ┆2289 BUS ARBITER. (CHECKSUM= 01E┆
0x0c000…0c005 (96,) 30 29 2e 0d 0a ┆0). ┆
0x0c005…0c008 FormFeed {
0x0c005…0c008 0c 81 b8 ┆ ┆
0x0c005…0c008 }
0x0c008…0c020 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ ****┆
0x0c020…0c040 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a 20 20 20 ┆********** ************** ┆
0x0c040…0c060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 2a 20 ┆ * * * ┆
0x0c060…0c080 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ * ***┆
0x0c080…0c0a0 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0c0a0…0c0c0 2a 2a 0d 0a 20 20 20 2f 43 50 55 43 4c 4b 20 20 20 20 2a 20 31 2a 20 20 20 20 20 20 20 20 20 20 ┆** /CPUCLK * 1* ┆
0x0c0c0…0c0e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 20 20 56 43 43 0d 0a ┆ *20* VCC ┆
0x0c0e0…0c100 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c100…0c120 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c120…0c140 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0c140…0c160 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 ┆ * **** ┆
0x0c160…0c180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 ┆ **** ┆
0x0c180…0c1a0 20 20 4c 41 4c 45 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ LALE * 2* ┆
0x0c1a0…0c1c0 20 20 20 20 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 2f 44 4c 4f 43 4b 0d 0a 20 20 20 20 20 ┆ *19* /DLOCK ┆
0x0c1c0…0c1e0 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c1e0…0c200 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c200…0c220 (97,) 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ * *┆
0x0c220…0c240 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c240…0c260 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 52 45 41 44 ┆ **** /READ┆
0x0c260…0c280 59 20 20 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆Y * 3* ┆
0x0c280…0c2a0 20 20 20 20 20 20 2a 31 38 2a 20 20 20 20 43 43 4c 4b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *18* CCLK ┆
0x0c2a0…0c2c0 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c2c0…0c2e0 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 ┆ **** * ┆
0x0c2e0…0c300 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 ┆ * ┆
0x0c300…0c320 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c320…0c340 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 52 45 53 45 54 20 20 20 20 2a 20 ┆ **** /RESET * ┆
0x0c340…0c360 34 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆4* *┆
0x0c360…0c380 31 37 2a 20 20 20 20 2f 53 30 53 31 53 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆17* /S0S1S2 **┆
0x0c380…0c3a0 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆** *┆
0x0c3a0…0c3c0 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 ┆*** * ┆
0x0c3c0…0c3e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0c3e0…0c400 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c400…0c420 (98,) 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 4d 42 52 45 51 20 20 20 20 2a 20 35 2a 20 20 ┆ **** MBREQ * 5* ┆
0x0c420…0c440 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 36 2a 20 ┆ *16* ┆
0x0c440…0c460 20 20 20 4e 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 ┆ NC **** ┆
0x0c460…0c480 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 ┆ **** ┆
0x0c480…0c4a0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0c4a0…0c4c0 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ * ****┆
0x0c4c0…0c4e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ ***┆
0x0c4e0…0c500 2a 0d 0a 20 20 20 20 2f 42 4c 4f 43 4b 20 20 20 20 2a 20 36 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* /BLOCK * 6* ┆
0x0c500…0c520 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 35 2a 20 20 20 20 41 45 4e 4f 55 54 ┆ *15* AENOUT┆
0x0c520…0c540 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c540…0c560 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c560…0c580 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0c580…0c5a0 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 ┆ * **** ┆
0x0c5a0…0c5c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 ┆ **** ┆
0x0c5c0…0c5e0 20 20 20 20 20 20 4e 43 20 20 20 20 2a 20 37 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ NC * 7* ┆
0x0c5e0…0c600 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 34 2a 20 20 20 20 2f 51 31 0d 0a 20 20 20 20 20 20 ┆ *14* /Q1 ┆
0x0c600…0c620 (99,) 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c620…0c640 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c640…0c660 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d ┆* * ┆
0x0c660…0c680 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c680…0c6a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 56 43 43 ┆ **** VCC┆
0x0c6a0…0c6c0 20 20 20 20 2a 20 38 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 8* ┆
0x0c6c0…0c6e0 20 20 20 20 20 2a 31 33 2a 20 20 20 20 2f 51 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *13* /Q0 ┆
0x0c6e0…0c700 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆**** ┆
0x0c700…0c720 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 ┆ **** * ┆
0x0c720…0c740 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 ┆ * ┆
0x0c740…0c760 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c760…0c780 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 56 43 43 20 20 20 20 2a 20 39 2a ┆ **** VCC * 9*┆
0x0c780…0c7a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 32 ┆ *12┆
0x0c7a0…0c7c0 2a 20 20 20 20 4e 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 ┆* NC **** ┆
0x0c7c0…0c7e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 ┆ **** ┆
0x0c7e0…0c800 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0c800…0c820 (100,) 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆ * **┆
0x0c820…0c840 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆** *┆
0x0c840…0c860 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 47 4e 44 20 20 20 20 2a 31 30 2a 20 20 20 20 20 20 20 20 20 ┆*** GND *10* ┆
0x0c860…0c880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 31 2a 20 20 20 20 47 4e 44 0d ┆ *11* GND ┆
0x0c880…0c8a0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c8a0…0c8c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0c8c0…0c8e0 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0c8e0…0c900 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a ┆ * *******┆
0x0c900…0c91a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a ┆************************ ┆
0x0c91a…0c91d FormFeed {
0x0c91a…0c91d 0c 82 e0 ┆ ┆
0x0c91a…0c91d }
0x0c91d…0c920 0a 50 41 ┆ PA┆
0x0c920…0c940 54 30 37 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 34 ┆T070 84┆
0x0c940…0c960 31 30 32 33 20 48 45 50 0d 0a 43 50 55 36 31 30 20 4d 45 4d 4f 52 59 20 41 44 44 52 45 53 53 20 ┆1023 HEP CPU610 MEMORY ADDRESS ┆
0x0c960…0c980 44 45 43 4f 44 45 52 2e 0d 0a 0d 0a 41 31 30 20 41 31 31 20 41 31 32 20 41 31 33 20 41 31 34 20 ┆DECODER. A10 A11 A12 A13 A14 ┆
0x0c980…0c9a0 41 31 35 20 41 31 36 20 41 31 37 20 4d 49 4f 20 47 4e 44 0d 0a 55 41 45 4e 20 2f 45 50 43 53 20 ┆A15 A16 A17 MIO GND UAEN /EPCS ┆
0x0c9a0…0c9c0 2f 49 4c 42 58 20 49 4e 54 43 59 20 49 4e 54 41 43 20 4e 43 20 2f 42 56 49 20 4e 43 20 2f 49 4c ┆/ILBX INTCY INTAC NC /BVI NC /IL┆
0x0c9c0…0c9e0 42 58 43 53 20 56 43 43 0d 0a 0d 0a 49 46 28 56 43 43 29 20 49 4c 42 58 43 53 3d 20 49 4c 42 58 ┆BXCS VCC IF(VCC) ILBXCS= ILBX┆
0x0c9e0…0ca00 2a 4d 49 4f 2a 2f 55 41 45 4e 2a 2f 41 31 33 20 3b 20 52 45 41 4c 20 41 44 44 52 45 53 53 20 4d ┆*MIO*/UAEN*/A13 ; REAL ADDRESS M┆
0x0ca00…0ca20 (101,) 4f 44 45 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 49 4c 42 58 2a 4d 49 4f 2a 2f ┆ODE. +ILBX*MIO*/┆
0x0ca20…0ca40 55 41 45 4e 2a 2f 41 31 32 20 3b 20 52 45 41 4c 20 41 44 44 52 45 53 53 20 4d 4f 44 45 2e 0d 0a ┆UAEN*/A12 ; REAL ADDRESS MODE. ┆
0x0ca40…0ca60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 49 4c 42 58 2a 4d 49 4f 2a 2f 55 41 45 4e 2a 2f ┆ +ILBX*MIO*/UAEN*/┆
0x0ca60…0ca80 41 31 31 20 3b 20 52 45 41 4c 20 41 44 44 52 45 53 53 20 4d 4f 44 45 2e 0d 0a 20 20 20 20 20 20 ┆A11 ; REAL ADDRESS MODE. ┆
0x0ca80…0caa0 20 20 20 20 20 20 20 20 20 2b 49 4c 42 58 2a 4d 49 4f 2a 55 41 45 4e 2a 2f 41 31 37 20 20 3b 20 ┆ +ILBX*MIO*UAEN*/A17 ; ┆
0x0caa0…0cac0 50 56 41 4d 2e 0d 0a 0d 0a 49 46 28 56 43 43 29 20 45 50 43 53 3d 20 4d 49 4f 2a 2f 55 41 45 4e ┆PVAM. IF(VCC) EPCS= MIO*/UAEN┆
0x0cac0…0cae0 2a 41 31 30 2a 41 31 31 2a 41 31 32 2a 41 31 33 20 3b 20 52 45 41 4c 20 41 44 44 52 45 53 53 20 ┆*A10*A11*A12*A13 ; REAL ADDRESS ┆
0x0cae0…0cb00 4d 4f 44 45 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 4d 49 4f 2a 55 41 45 4e 2a 41 31 ┆MODE. +MIO*UAEN*A1┆
0x0cb00…0cb20 30 2a 41 31 31 2a 41 31 32 2a 41 31 33 2a 41 31 34 2a 41 31 35 2a 41 31 36 2a 41 31 37 20 3b 20 ┆0*A11*A12*A13*A14*A15*A16*A17 ; ┆
0x0cb20…0cb40 50 56 41 4d 2e 0d 0a 0d 0a 49 46 28 56 43 43 29 20 42 56 49 3d 20 49 4e 54 43 59 20 20 20 20 20 ┆PVAM. IF(VCC) BVI= INTCY ┆
0x0cb40…0cb60 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 42 55 53 20 56 45 43 54 4f 52 20 49 4e 54 45 52 52 ┆ ; BUS VECTOR INTERR┆
0x0cb60…0cb80 55 50 54 0d 0a 0d 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 50 41 54 30 37 30 20 49 53 ┆UPT DESCRIPTION: PAT070 IS┆
0x0cb80…0cba0 20 44 45 43 4f 44 45 53 20 54 48 45 20 4d 45 4d 4f 52 59 20 41 44 44 52 45 53 53 45 53 20 54 4f ┆ DECODES THE MEMORY ADDRESSES TO┆
0x0cba0…0cbc0 20 54 48 45 20 49 4c 42 58 20 42 55 53 20 41 4e 44 20 54 48 45 0d 0a 45 50 52 4f 4d 27 53 2e 20 ┆ THE ILBX BUS AND THE EPROM'S. ┆
0x0cbc0…0cbe0 46 55 52 54 48 45 52 20 49 54 20 44 45 43 4f 44 45 53 20 42 55 53 20 56 45 43 54 4f 52 20 49 4e ┆FURTHER IT DECODES BUS VECTOR IN┆
0x0cbe0…0cbfe 54 45 52 52 55 50 54 53 2e 0d 0a 28 43 48 45 43 4b 53 55 4d 20 3d 20 30 34 30 43 29 0d 0a ┆TERRUPTS. (CHECKSUM = 040C) ┆
0x0cbfe…0cc01 FormFeed {
0x0cbfe…0cc01 0c 81 a8 ┆ ┆
0x0cbfe…0cc01 }
0x0cc01…0cc20 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a ┆ ***********┆
0x0cc20…0cc40 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆*** ************** ┆
0x0cc40…0cc60 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 2a 20 20 20 20 20 20 20 20 ┆ * * * ┆
0x0cc60…0cc80 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆ * **** ┆
0x0cc80…0cca0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0cca0…0ccc0 20 20 20 20 41 31 30 20 20 20 20 2a 20 31 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ A10 * 1* ┆
0x0ccc0…0cce0 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 20 20 56 43 43 0d 0a 20 20 20 20 20 20 20 ┆ *20* VCC ┆
0x0cce0…0cd00 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0cd00…0cd20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ **** *┆
0x0cd20…0cd40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a ┆ * ┆
0x0cd40…0cd60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0cd60…0cd80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 41 31 31 20 ┆ **** A11 ┆
0x0cd80…0cda0 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 2* ┆
0x0cda0…0cdc0 20 20 20 20 2a 31 39 2a 20 20 20 20 2f 49 4c 42 58 43 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ *19* /ILBXCS ┆
0x0cdc0…0cde0 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0cde0…0ce00 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 ┆ **** * ┆
0x0ce00…0ce20 (103,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 ┆ * ┆
0x0ce20…0ce40 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ce40…0ce60 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 41 31 32 20 20 20 20 2a ┆ **** A12 *┆
0x0ce60…0ce80 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 3* ┆
0x0ce80…0cea0 2a 31 38 2a 20 20 20 20 4e 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 ┆*18* NC **** ┆
0x0cea0…0cec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d ┆ **** ┆
0x0cec0…0cee0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0cee0…0cf00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0cf00…0cf20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0cf20…0cf40 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 41 31 33 20 20 20 20 2a 20 34 2a 20 20 20 20 20 20 ┆ **** A13 * 4* ┆
0x0cf40…0cf60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 37 2a 20 20 20 20 2f ┆ *17* /┆
0x0cf60…0cf80 42 56 49 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 ┆BVI **** ┆
0x0cf80…0cfa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 ┆ **** ┆
0x0cfa0…0cfc0 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0cfc0…0cfe0 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 ┆ * **** ┆
0x0cfe0…0d000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d ┆ **** ┆
0x0d000…0d020 (104,) 0a 20 20 20 20 20 20 20 41 31 34 20 20 20 20 2a 20 35 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ A14 * 5* ┆
0x0d020…0d040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 36 2a 20 20 20 20 4e 43 0d 0a 20 20 20 20 ┆ *16* NC ┆
0x0d040…0d060 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d060…0d080 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d080…0d0a0 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0d0a0…0d0c0 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* **** ┆
0x0d0c0…0d0e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 41 ┆ **** A┆
0x0d0e0…0d100 31 35 20 20 20 20 2a 20 36 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆15 * 6* ┆
0x0d100…0d120 20 20 20 20 20 20 20 2a 31 35 2a 20 20 20 20 49 4e 54 41 43 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ *15* INTAC ┆
0x0d120…0d140 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d140…0d160 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 ┆ **** * ┆
0x0d160…0d180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 ┆ * ┆
0x0d180…0d1a0 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d1a0…0d1c0 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 41 31 36 20 20 20 20 ┆ **** A16 ┆
0x0d1c0…0d1e0 2a 20 37 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆* 7* ┆
0x0d1e0…0d200 20 2a 31 34 2a 20 20 20 20 49 4e 54 43 59 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆ *14* INTCY **┆
0x0d200…0d220 (105,) 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆** *┆
0x0d220…0d240 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 ┆*** * ┆
0x0d240…0d260 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0d260…0d280 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d280…0d2a0 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 41 31 37 20 20 20 20 2a 20 38 2a 20 20 ┆ **** A17 * 8* ┆
0x0d2a0…0d2c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 33 2a 20 ┆ *13* ┆
0x0d2c0…0d2e0 20 20 20 2f 49 4c 42 58 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 ┆ /ILBX **** ┆
0x0d2e0…0d300 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 ┆ **** ┆
0x0d300…0d320 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0d320…0d340 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ * *┆
0x0d340…0d360 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆*** ┆
0x0d360…0d380 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 4d 49 4f 20 20 20 20 2a 20 39 2a 20 20 20 20 20 20 20 20 ┆**** MIO * 9* ┆
0x0d380…0d3a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 32 2a 20 20 20 20 2f 45 50 ┆ *12* /EP┆
0x0d3a0…0d3c0 43 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 ┆CS **** ┆
0x0d3c0…0d3e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 ┆ **** ┆
0x0d3e0…0d400 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0d400…0d420 (106,) 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 ┆ * **** ┆
0x0d420…0d440 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a ┆ **** ┆
0x0d440…0d460 20 20 20 20 20 20 20 47 4e 44 20 20 20 20 2a 31 30 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ GND *10* ┆
0x0d460…0d480 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 31 2a 20 20 20 20 55 41 45 4e 0d 0a 20 20 20 ┆ *11* UAEN ┆
0x0d480…0d4a0 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d4a0…0d4c0 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d4c0…0d4e0 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0d4e0…0d500 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a ┆ * ***********┆
0x0d500…0d516 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a ┆******************** ┆
0x0d516…0d519 FormFeed {
0x0d516…0d519 0c 82 e0 ┆ ┆
0x0d516…0d519 }
0x0d519…0d520 0a 50 41 54 30 37 31 ┆ PAT071┆
0x0d520…0d540 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 34 31 30 31 38 ┆ 841018┆
0x0d540…0d560 20 48 45 50 0d 0a 43 50 55 36 31 30 20 46 49 52 53 54 20 49 2f 4f 20 41 44 44 52 45 53 53 20 44 ┆ HEP CPU610 FIRST I/O ADDRESS D┆
0x0d560…0d580 45 43 4f 44 45 52 2e 0d 0a 0d 0a 4c 41 4c 45 20 41 20 41 37 20 41 33 20 41 34 20 41 35 20 41 36 ┆ECODER. LALE A A7 A3 A4 A5 A6┆
0x0d580…0d5a0 20 2f 58 50 53 54 20 42 20 47 4e 44 0d 0a 47 4e 44 20 2f 49 4f 41 20 2f 50 49 43 43 53 20 2f 50 ┆ /XPST B GND GND /IOA /PICCS /P┆
0x0d5a0…0d5c0 50 49 43 53 20 2f 50 49 54 43 53 20 2f 53 45 52 43 53 20 2f 50 45 43 53 20 2f 53 42 58 43 53 20 ┆PICS /PITCS /SERCS /PECS /SBXCS ┆
0x0d5c0…0d5e0 53 4c 52 45 51 20 56 43 43 0d 0a 0d 0a 50 49 43 43 53 3a 3d 20 41 2a 42 2a 2f 41 33 2a 2f 41 34 ┆SLREQ VCC PICCS:= A*B*/A3*/A4┆
0x0d5e0…0d600 2a 2f 41 35 2a 41 36 2a 41 37 20 3b 20 50 49 43 20 31 20 20 41 4e 44 20 50 49 43 20 32 0d 0a 20 ┆*/A5*A6*A7 ; PIC 1 AND PIC 2 ┆
0x0d600…0d620 (107,) 20 20 20 20 20 20 2b 41 2a 42 2a 2f 41 33 2a 41 34 2a 2f 41 35 2a 2f 41 36 2a 41 37 20 3b 20 50 ┆ +A*B*/A3*A4*/A5*/A6*A7 ; P┆
0x0d620…0d640 49 43 20 33 20 28 53 4c 41 56 45 20 32 29 0d 0a 0d 0a 50 50 49 43 53 3a 3d 20 41 2a 42 2a 41 33 ┆IC 3 (SLAVE 2) PPICS:= A*B*A3┆
0x0d640…0d660 2a 2f 41 34 2a 2f 41 35 2a 41 36 2a 41 37 20 3b 20 50 41 52 41 4c 4c 45 4c 20 50 4f 52 54 20 31 ┆*/A4*/A5*A6*A7 ; PARALLEL PORT 1┆
0x0d660…0d680 0d 0a 20 20 20 20 20 20 20 2b 41 2a 42 2a 41 33 2a 41 34 2a 2f 41 35 2a 2f 41 36 2a 41 37 20 3b ┆ +A*B*A3*A4*/A5*/A6*A7 ;┆
0x0d680…0d6a0 20 50 41 52 41 4c 4c 45 4c 20 50 4f 52 54 20 32 0d 0a 0d 0a 50 49 54 43 53 3a 3d 20 41 2a 42 2a ┆ PARALLEL PORT 2 PITCS:= A*B*┆
0x0d6a0…0d6c0 2f 41 33 2a 41 34 2a 2f 41 35 2a 41 36 2a 41 37 20 3b 20 49 4e 54 45 52 56 41 4c 20 54 49 4d 45 ┆/A3*A4*/A5*A6*A7 ; INTERVAL TIME┆
0x0d6c0…0d6e0 52 0d 0a 0d 0a 53 45 52 43 53 3a 3d 20 41 2a 42 2a 41 33 2a 41 34 2a 2f 41 35 2a 41 36 2a 41 37 ┆R SERCS:= A*B*A3*A4*/A5*A6*A7┆
0x0d6e0…0d700 20 3b 20 53 45 52 49 41 4c 20 50 4f 52 54 0d 0a 0d 0a 50 45 43 53 3a 3d 20 41 2a 42 2a 41 33 2a ┆ ; SERIAL PORT PECS:= A*B*A3*┆
0x0d700…0d720 41 34 2a 41 35 2a 41 36 2a 41 37 20 3b 20 4e 55 4d 45 52 49 43 20 50 52 4f 43 45 53 53 4f 52 20 ┆A4*A5*A6*A7 ; NUMERIC PROCESSOR ┆
0x0d720…0d740 45 58 54 45 4e 53 49 4f 4e 0d 0a 0d 0a 53 42 58 43 53 3a 3d 20 58 50 53 54 2a 41 2a 42 2a 41 35 ┆EXTENSION SBXCS:= XPST*A*B*A5┆
0x0d740…0d760 2a 2f 41 36 2a 41 37 20 3b 20 49 53 42 58 20 42 55 53 0d 0a 0d 0a 49 46 28 56 43 43 29 20 49 4f ┆*/A6*A7 ; ISBX BUS IF(VCC) IO┆
0x0d760…0d780 41 3d 20 41 2a 42 0d 0a 0d 0a 49 46 28 56 43 43 29 20 53 4c 52 45 51 3d 20 2f 41 20 20 20 20 20 ┆A= A*B IF(VCC) SLREQ= /A ┆
0x0d780…0d7a0 20 20 20 20 20 3b 20 52 54 43 2c 20 42 50 52 4f 4d 20 41 4e 44 20 49 4e 54 45 52 52 55 50 54 20 ┆ ; RTC, BPROM AND INTERRUPT ┆
0x0d7a0…0d7c0 4f 55 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2f 42 20 20 20 20 20 20 20 20 20 20 ┆OUT +/B ┆
0x0d7c0…0d7e0 3b 20 43 48 49 50 20 53 45 4c 45 43 54 49 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆; CHIP SELECTION ┆
0x0d7e0…0d800 2b 41 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 41 35 0d 0a 20 20 20 20 20 20 20 20 ┆+A4 +A5 ┆
0x0d800…0d820 (108,) 20 20 20 20 20 20 2b 41 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2f 41 37 0d 0a 0d ┆ +A6 +/A7 ┆
0x0d820…0d840 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 50 41 54 30 37 31 20 49 4e 43 4c 55 44 45 53 ┆ DESCRIPTION: PAT071 INCLUDES┆
0x0d840…0d860 20 54 48 45 20 46 49 52 53 54 20 49 2f 4f 20 44 45 43 4f 44 49 4e 47 20 54 4f 20 54 48 45 20 4f ┆ THE FIRST I/O DECODING TO THE O┆
0x0d860…0d880 4e 42 4f 41 52 44 20 49 2f 4f 20 50 4f 52 54 53 2e 0d 0a 0d 0a 28 43 48 45 43 4b 53 55 4d 20 3d ┆NBOARD I/O PORTS. (CHECKSUM =┆
0x0d880…0d888 20 30 35 36 46 29 0d 0a ┆ 056F) ┆
0x0d888…0d88b FormFeed {
0x0d888…0d88b 0c 82 90 ┆ ┆
0x0d888…0d88b }
0x0d88b…0d8a0 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ *┆
0x0d8a0…0d8c0 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a ┆************* ************** ┆
0x0d8c0…0d8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ * *┆
0x0d8e0…0d900 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * * ┆
0x0d900…0d920 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆**** ┆
0x0d920…0d940 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 4c 41 4c 45 20 20 20 20 2a 20 31 2a 20 20 20 20 20 20 20 ┆ **** LALE * 1* ┆
0x0d940…0d960 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 20 20 56 43 ┆ *20* VC┆
0x0d960…0d980 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 ┆C **** ┆
0x0d980…0d9a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0d9a0…0d9c0 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0d9c0…0d9e0 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 ┆ * **** ┆
0x0d9e0…0da00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 ┆ **** ┆
0x0da00…0da20 (109,) 20 20 20 20 20 20 20 20 41 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ A * 2* ┆
0x0da20…0da40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 53 4c 52 45 51 0d 0a 20 20 20 ┆ *19* SLREQ ┆
0x0da40…0da60 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0da60…0da80 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0da80…0daa0 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0daa0…0dac0 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 ┆ * **** ┆
0x0dac0…0dae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 ┆ **** ┆
0x0dae0…0db00 20 41 37 20 20 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ A7 * 3* ┆
0x0db00…0db20 20 20 20 20 20 20 20 20 2a 31 38 2a 20 20 20 20 2f 53 42 58 43 53 0d 0a 20 20 20 20 20 20 20 20 ┆ *18* /SBXCS ┆
0x0db20…0db40 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0db40…0db60 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 ┆ **** * ┆
0x0db60…0db80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 ┆ * ┆
0x0db80…0dba0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0dba0…0dbc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 41 33 20 20 ┆ **** A3 ┆
0x0dbc0…0dbe0 20 20 2a 20 34 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 4* ┆
0x0dbe0…0dc00 20 20 20 2a 31 37 2a 20 20 20 20 2f 50 45 43 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *17* /PECS ┆
0x0dc00…0dc20 (110,) 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆**** ┆
0x0dc20…0dc40 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 ┆ **** * ┆
0x0dc40…0dc60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 ┆ * ┆
0x0dc60…0dc80 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0dc80…0dca0 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 41 34 20 20 20 20 2a 20 35 2a ┆ **** A4 * 5*┆
0x0dca0…0dcc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 36 ┆ *16┆
0x0dcc0…0dce0 2a 20 20 20 20 2f 53 45 52 43 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 ┆* /SERCS **** ┆
0x0dce0…0dd00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ ****┆
0x0dd00…0dd20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0dd20…0dd40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0dd40…0dd60 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0dd60…0dd80 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 41 35 20 20 20 20 2a 20 36 2a 20 20 20 20 20 ┆ **** A5 * 6* ┆
0x0dd80…0dda0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 35 2a 20 20 20 20 ┆ *15* ┆
0x0dda0…0ddc0 2f 50 49 54 43 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆/PITCS **** ┆
0x0ddc0…0dde0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0dde0…0de00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0de00…0de20 (111,) 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ * ***┆
0x0de20…0de40 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0de40…0de60 2a 2a 0d 0a 20 20 20 20 20 20 20 20 41 36 20 20 20 20 2a 20 37 2a 20 20 20 20 20 20 20 20 20 20 ┆** A6 * 7* ┆
0x0de60…0de80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 34 2a 20 20 20 20 2f 50 50 49 43 ┆ *14* /PPIC┆
0x0de80…0dea0 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 ┆S **** ┆
0x0dea0…0dec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0dec0…0dee0 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0dee0…0df00 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 ┆ * **** ┆
0x0df00…0df20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 ┆ **** ┆
0x0df20…0df40 20 20 20 20 2f 58 50 53 54 20 20 20 20 2a 20 38 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /XPST * 8* ┆
0x0df40…0df60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 33 2a 20 20 20 20 2f 50 49 43 43 53 0d 0a 20 20 ┆ *13* /PICCS ┆
0x0df60…0df80 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0df80…0dfa0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0dfa0…0dfc0 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0dfc0…0dfe0 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 ┆ * **** ┆
0x0dfe0…0e000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 ┆ **** ┆
0x0e000…0e020 (112,) 20 20 20 42 20 20 20 20 2a 20 39 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ B * 9* ┆
0x0e020…0e040 20 20 20 20 20 20 20 20 20 2a 31 32 2a 20 20 20 20 2f 49 4f 41 0d 0a 20 20 20 20 20 20 20 20 20 ┆ *12* /IOA ┆
0x0e040…0e060 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e060…0e080 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 ┆ **** * ┆
0x0e080…0e0a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 ┆ * ┆
0x0e0a0…0e0c0 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e0c0…0e0e0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 47 4e 44 20 20 20 ┆ **** GND ┆
0x0e0e0…0e100 20 2a 31 30 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *10* ┆
0x0e100…0e120 20 20 2a 31 31 2a 20 20 20 20 47 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ *11* GND ***┆
0x0e120…0e140 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0e140…0e160 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 ┆** * ┆
0x0e160…0e180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0e180…0e1a0 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a ┆ *************************┆
0x0e1a0…0e1a8 2a 2a 2a 2a 2a 2a 0d 0a ┆****** ┆
0x0e1a8…0e1ab FormFeed {
0x0e1a8…0e1ab 0c 82 e0 ┆ ┆
0x0e1a8…0e1ab }
0x0e1ab…0e1c0 0a 50 41 54 30 37 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ PAT072 ┆
0x0e1c0…0e1e0 20 20 20 20 20 20 20 20 20 20 20 20 38 34 31 30 32 33 20 48 45 50 0d 0a 43 50 55 36 31 30 20 53 ┆ 841023 HEP CPU610 S┆
0x0e1e0…0e200 45 43 4f 4e 44 41 52 59 20 49 2f 4f 20 41 44 44 52 45 53 53 20 44 45 43 4f 44 45 52 2e 0d 0a 0d ┆ECONDARY I/O ADDRESS DECODER. ┆
0x0e200…0e220 (113,) 0a 50 55 41 44 52 30 20 50 55 41 44 52 32 20 50 55 41 44 52 33 20 50 55 41 44 52 34 20 4e 43 20 ┆ PUADR0 PUADR2 PUADR3 PUADR4 NC ┆
0x0e220…0e240 2f 4c 42 48 45 20 2f 50 49 43 43 53 20 2f 50 50 49 43 53 20 53 4c 43 53 20 47 4e 44 0d 0a 2f 53 ┆/LBHE /PICCS /PPICS SLCS GND /S┆
0x0e240…0e260 42 58 43 53 20 2f 50 49 43 43 53 31 20 2f 50 49 43 43 53 32 20 2f 50 49 43 43 53 33 20 2f 50 50 ┆BXCS /PICCS1 /PICCS2 /PICCS3 /PP┆
0x0e260…0e280 49 43 53 31 20 2f 50 50 49 43 53 32 20 2f 4d 43 53 30 20 2f 4d 43 53 31 20 0a 2f 49 4e 54 4f 55 ┆ICS1 /PPICS2 /MCS0 /MCS1 /INTOU┆
0x0e280…0e2a0 54 20 56 43 43 0d 0a 0d 0a 49 46 28 56 43 43 29 20 50 49 43 43 53 31 3d 20 50 49 43 43 53 2a 2f ┆T VCC IF(VCC) PICCS1= PICCS*/┆
0x0e2a0…0e2c0 50 55 41 44 52 34 2a 2f 50 55 41 44 52 32 20 20 20 20 20 20 20 20 3b 20 4d 41 53 54 45 52 20 50 ┆PUADR4*/PUADR2 ; MASTER P┆
0x0e2c0…0e2e0 49 43 0d 0a 0d 0a 49 46 28 56 43 43 29 20 50 49 43 43 53 32 3d 20 50 49 43 43 53 2a 2f 50 55 41 ┆IC IF(VCC) PICCS2= PICCS*/PUA┆
0x0e2e0…0e300 44 52 34 2a 50 55 41 44 52 32 20 20 20 20 20 20 20 20 20 3b 20 53 4c 41 56 45 20 31 20 50 49 43 ┆DR4*PUADR2 ; SLAVE 1 PIC┆
0x0e300…0e320 0d 0a 0d 0a 49 46 28 56 43 43 29 20 50 49 43 43 53 33 3d 20 50 49 43 43 53 2a 50 55 41 44 52 34 ┆ IF(VCC) PICCS3= PICCS*PUADR4┆
0x0e320…0e340 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 53 4c 41 56 45 20 32 20 50 49 43 0d 0a ┆ ; SLAVE 2 PIC ┆
0x0e340…0e360 0d 0a 49 46 28 56 43 43 29 20 50 50 49 43 53 31 3d 20 50 50 49 43 53 2a 2f 50 55 41 44 52 34 20 ┆ IF(VCC) PPICS1= PPICS*/PUADR4 ┆
0x0e360…0e380 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 50 50 49 20 31 0d 0a 0d 0a 49 46 28 56 43 43 ┆ ; PPI 1 IF(VCC┆
0x0e380…0e3a0 29 20 50 50 49 43 53 32 3d 20 50 50 49 43 53 2a 50 55 41 44 52 34 20 20 20 20 20 20 20 20 20 20 ┆) PPICS2= PPICS*PUADR4 ┆
0x0e3a0…0e3c0 20 20 20 20 20 20 20 3b 20 50 50 49 20 32 0d 0a 0d 0a 49 46 28 56 43 43 29 20 4d 43 53 30 3d 20 ┆ ; PPI 2 IF(VCC) MCS0= ┆
0x0e3c0…0e3e0 53 42 58 43 53 2a 4c 42 48 45 2a 50 55 41 44 52 30 2a 2f 50 55 41 44 52 34 20 20 20 20 20 20 3b ┆SBXCS*LBHE*PUADR0*/PUADR4 ;┆
0x0e3e0…0e400 20 49 53 42 58 20 42 59 54 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 53 42 58 43 53 2a ┆ ISBX BYTE +SBXCS*┆
0x0e400…0e420 (114,) 2f 4c 42 48 45 2a 2f 50 55 41 44 52 30 2a 2f 50 55 41 44 52 34 20 20 20 20 3b 20 20 20 20 2d 22 ┆/LBHE*/PUADR0*/PUADR4 ; -"┆
0x0e420…0e440 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 53 42 58 43 53 2a 4c 42 48 45 2a 2f 50 55 41 ┆- +SBXCS*LBHE*/PUA┆
0x0e440…0e460 44 52 30 2a 2f 50 55 41 44 52 33 20 20 20 20 20 3b 20 49 53 42 58 20 57 4f 52 44 0d 0a 0d 0a 49 ┆DR0*/PUADR3 ; ISBX WORD I┆
0x0e460…0e480 46 28 56 43 43 29 20 4d 43 53 31 3d 20 53 42 58 43 53 2a 4c 42 48 45 2a 50 55 41 44 52 30 2a 50 ┆F(VCC) MCS1= SBXCS*LBHE*PUADR0*P┆
0x0e480…0e4a0 55 41 44 52 34 20 20 20 20 20 20 20 3b 20 49 53 42 58 20 42 59 54 45 0d 0a 20 20 20 20 20 20 20 ┆UADR4 ; ISBX BYTE ┆
0x0e4a0…0e4c0 20 20 20 20 20 20 2b 53 42 58 43 53 2a 2f 4c 42 48 45 2a 2f 50 55 41 44 52 30 2a 50 55 41 44 52 ┆ +SBXCS*/LBHE*/PUADR0*PUADR┆
0x0e4c0…0e4e0 34 20 20 20 20 20 3b 20 20 20 20 2d 22 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 53 42 ┆4 ; -"- +SB┆
0x0e4e0…0e500 58 43 53 2a 4c 42 48 45 2a 2f 50 55 41 44 52 30 2a 50 55 41 44 52 33 20 20 20 20 20 20 3b 20 49 ┆XCS*LBHE*/PUADR0*PUADR3 ; I┆
0x0e500…0e520 53 42 58 20 57 4f 52 44 0d 0a 0d 0a 49 46 28 56 43 43 29 20 49 4e 54 4f 55 54 3d 20 53 4c 43 53 ┆SBX WORD IF(VCC) INTOUT= SLCS┆
0x0e520…0e540 2a 2f 50 55 41 44 52 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 49 4e 54 45 52 ┆*/PUADR3 ; INTER┆
0x0e540…0e560 52 55 50 54 20 4f 55 54 0d 0a 0d 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 50 41 54 30 ┆RUPT OUT DESCRIPTION: PAT0┆
0x0e560…0e580 37 32 20 49 4e 43 4c 55 44 45 53 20 54 48 45 20 46 49 52 53 54 20 49 2f 4f 20 44 45 43 4f 44 49 ┆72 INCLUDES THE FIRST I/O DECODI┆
0x0e580…0e5a0 4e 47 20 54 4f 20 54 48 45 20 4f 4e 42 4f 41 52 44 20 49 2f 4f 20 50 4f 52 54 53 2e 0d 0a 28 43 ┆NG TO THE ONBOARD I/O PORTS. (C┆
0x0e5a0…0e5b1 48 45 43 4b 53 55 4d 20 3d 20 30 38 37 43 29 0d 0a ┆HECKSUM = 087C) ┆
0x0e5b1…0e5b4 FormFeed {
0x0e5b1…0e5b4 0c 81 f8 ┆ ┆
0x0e5b1…0e5b4 }
0x0e5b4…0e5c0 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e5c0…0e5e0 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a ┆ ************** *******┆
0x0e5e0…0e600 2a 2a 2a 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 ┆******* * ┆
0x0e600…0e620 (115,) 20 20 20 20 20 20 20 20 2a 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 ┆ * * * ┆
0x0e620…0e640 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e640…0e660 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 50 55 41 44 52 30 20 20 20 20 2a 20 ┆ **** PUADR0 * ┆
0x0e660…0e680 31 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆1* *┆
0x0e680…0e6a0 32 30 2a 20 20 20 20 56 43 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 ┆20* VCC **** ┆
0x0e6a0…0e6c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d ┆ **** ┆
0x0e6c0…0e6e0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0e6e0…0e700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0e700…0e720 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e720…0e740 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 50 55 41 44 52 32 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 ┆ **** PUADR2 * 2* ┆
0x0e740…0e760 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 2f ┆ *19* /┆
0x0e760…0e780 49 4e 54 4f 55 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆INTOUT **** ┆
0x0e780…0e7a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0e7a0…0e7c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0e7c0…0e7e0 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ * ***┆
0x0e7e0…0e800 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0e800…0e820 (116,) 2a 2a 0d 0a 20 20 20 20 50 55 41 44 52 33 20 20 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 ┆** PUADR3 * 3* ┆
0x0e820…0e840 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 38 2a 20 20 20 20 2f 4d 43 53 31 ┆ *18* /MCS1┆
0x0e840…0e860 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e860…0e880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e880…0e8a0 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0e8a0…0e8c0 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 ┆ * **** ┆
0x0e8c0…0e8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 ┆ **** ┆
0x0e8e0…0e900 20 20 50 55 41 44 52 34 20 20 20 20 2a 20 34 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ PUADR4 * 4* ┆
0x0e900…0e920 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 37 2a 20 20 20 20 2f 4d 43 53 30 0d 0a 20 20 20 20 ┆ *17* /MCS0 ┆
0x0e920…0e940 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e940…0e960 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e960…0e980 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0e980…0e9a0 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* **** ┆
0x0e9a0…0e9c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0e9c0…0e9e0 4e 43 20 20 20 20 2a 20 35 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆NC * 5* ┆
0x0e9e0…0ea00 20 20 20 20 20 20 20 2a 31 36 2a 20 20 20 20 2f 50 50 49 43 53 32 0d 0a 20 20 20 20 20 20 20 20 ┆ *16* /PPICS2 ┆
0x0ea00…0ea20 (117,) 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ea20…0ea40 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 ┆ **** * ┆
0x0ea40…0ea60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 ┆ * ┆
0x0ea60…0ea80 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ea80…0eaa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 2f 4c 42 48 45 20 20 ┆ **** /LBHE ┆
0x0eaa0…0eac0 20 20 2a 20 36 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 6* ┆
0x0eac0…0eae0 20 20 20 2a 31 35 2a 20 20 20 20 2f 50 50 49 43 53 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *15* /PPICS1 ┆
0x0eae0…0eb00 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0eb00…0eb20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 ┆ **** * ┆
0x0eb20…0eb40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 ┆ * ┆
0x0eb40…0eb60 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0eb60…0eb80 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 50 49 43 43 53 20 20 20 20 2a 20 ┆ **** /PICCS * ┆
0x0eb80…0eba0 37 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆7* *┆
0x0eba0…0ebc0 31 34 2a 20 20 20 20 2f 50 49 43 43 53 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆14* /PICCS3 **┆
0x0ebc0…0ebe0 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆** *┆
0x0ebe0…0ec00 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 ┆*** * ┆
0x0ec00…0ec20 (118,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0ec20…0ec40 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ec40…0ec60 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 50 50 49 43 53 20 20 20 20 2a 20 38 2a 20 20 ┆ **** /PPICS * 8* ┆
0x0ec60…0ec80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 33 2a 20 ┆ *13* ┆
0x0ec80…0eca0 20 20 20 2f 50 49 43 43 53 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 ┆ /PICCS2 **** ┆
0x0eca0…0ecc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d ┆ **** ┆
0x0ecc0…0ece0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0ece0…0ed00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0ed00…0ed20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ed20…0ed40 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 53 4c 43 53 20 20 20 20 2a 20 39 2a 20 20 20 20 20 20 ┆ **** SLCS * 9* ┆
0x0ed40…0ed60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 32 2a 20 20 20 20 2f ┆ *12* /┆
0x0ed60…0ed80 50 49 43 43 53 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆PICCS1 **** ┆
0x0ed80…0eda0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0eda0…0edc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0edc0…0ede0 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ * ***┆
0x0ede0…0ee00 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0ee00…0ee20 (119,) 2a 2a 0d 0a 20 20 20 20 20 20 20 47 4e 44 20 20 20 20 2a 31 30 2a 20 20 20 20 20 20 20 20 20 20 ┆** GND *10* ┆
0x0ee20…0ee40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 31 2a 20 20 20 20 2f 53 42 58 43 ┆ *11* /SBXC┆
0x0ee40…0ee60 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 ┆S **** ┆
0x0ee60…0ee80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0ee80…0eea0 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0eea0…0eec0 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a ┆ * *****┆
0x0eec0…0eedc 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a ┆************************** ┆
0x0eedc…0eedf FormFeed {
0x0eedc…0eedf 0c 82 e0 ┆ ┆
0x0eedc…0eedf }
0x0eedf…0eee0 0a ┆ ┆
0x0eee0…0ef00 50 41 54 30 37 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆PAT073 ┆
0x0ef00…0ef20 38 34 31 30 32 33 20 48 45 50 0d 0a 43 50 55 36 31 30 20 57 41 49 54 20 53 54 41 54 45 20 47 45 ┆841023 HEP CPU610 WAIT STATE GE┆
0x0ef20…0ef40 4e 45 52 41 54 4f 52 2e 0d 0a 0d 0a 2f 43 50 55 43 4c 4b 20 53 45 52 45 4e 20 4c 49 4e 54 52 20 ┆NERATOR. /CPUCLK SEREN LINTR ┆
0x0ef40…0ef60 32 49 4e 54 43 59 20 2f 49 4e 54 45 4e 20 2f 49 4f 41 43 43 20 2f 45 50 52 4f 4d 20 2f 44 4c 59 ┆2INTCY /INTEN /IOACC /EPROM /DLY┆
0x0ef60…0ef80 43 4d 44 20 2f 4c 41 4c 45 20 47 4e 44 0d 0a 47 4e 44 20 2f 44 45 42 55 41 45 20 2f 4c 49 4e 54 ┆CMD /LALE GND GND /DEBUAE /LINT┆
0x0ef80…0efa0 41 20 2f 51 30 20 2f 51 31 20 2f 51 32 20 2f 49 4f 4d 42 57 41 20 2f 44 4c 49 4e 54 41 20 2f 49 ┆A /Q0 /Q1 /Q2 /IOMBWA /DLINTA /I┆
0x0efa0…0efc0 4f 57 41 49 54 20 56 43 43 0d 0a 0d 0a 51 30 3a 3d 20 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a ┆OWAIT VCC Q0:= /LALE*/DLYCMD*┆
0x0efc0…0efe0 2f 51 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 33 20 42 49 54 20 43 ┆/Q0 ; 3 BIT C┆
0x0efe0…0f000 4f 55 4e 54 45 52 0d 0a 0d 0a 51 31 3a 3d 20 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a 2f 51 31 ┆OUNTER Q1:= /LALE*/DLYCMD*/Q1┆
0x0f000…0f020 (120,) 2a 51 30 0d 0a 20 20 20 20 2b 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a 2f 51 30 2a 51 31 0d 0a ┆*Q0 +/LALE*/DLYCMD*/Q0*Q1 ┆
0x0f020…0f040 0d 0a 51 32 3a 3d 20 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a 2f 51 32 2a 51 31 2a 51 30 0d 0a ┆ Q2:= /LALE*/DLYCMD*/Q2*Q1*Q0 ┆
0x0f040…0f060 20 20 20 20 2b 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a 2f 51 30 2a 2f 51 31 2a 51 32 0d 0a 20 ┆ +/LALE*/DLYCMD*/Q0*/Q1*Q2 ┆
0x0f060…0f080 20 20 20 2b 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a 51 30 2a 2f 51 31 2a 51 32 0d 0a 20 20 20 ┆ +/LALE*/DLYCMD*Q0*/Q1*Q2 ┆
0x0f080…0f0a0 20 2b 2f 4c 41 4c 45 2a 2f 44 4c 59 43 4d 44 2a 2f 51 30 2a 51 31 2a 51 32 0d 0a 0d 0a 49 4f 4d ┆ +/LALE*/DLYCMD*/Q0*Q1*Q2 IOM┆
0x0f0a0…0f0c0 42 57 41 3a 3d 20 49 4f 41 43 43 2a 2f 51 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆BWA:= IOACC*/Q1 ┆
0x0f0c0…0f0e0 20 20 20 20 20 20 20 3b 20 49 2f 4f 20 28 4f 4e 42 4f 41 52 44 29 20 41 4e 44 0d 0a 20 20 20 20 ┆ ; I/O (ONBOARD) AND ┆
0x0f0e0…0f100 20 20 20 20 2b 44 45 42 55 41 45 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +DEBUAE ┆
0x0f100…0f120 20 20 20 20 20 20 3b 20 4d 55 4c 54 49 42 55 53 20 57 41 49 54 53 54 41 54 45 53 0d 0a 20 20 20 ┆ ; MULTIBUS WAITSTATES ┆
0x0f120…0f140 20 20 20 20 20 2b 2f 49 4f 41 43 43 2a 2f 51 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +/IOACC*/Q2 ┆
0x0f140…0f160 20 20 20 20 20 20 20 3b 20 47 45 4e 45 52 41 54 49 4f 4e 0d 0a 0d 0a 49 46 28 56 43 43 29 20 49 ┆ ; GENERATION IF(VCC) I┆
0x0f160…0f180 4f 57 41 49 54 3d 20 4c 41 4c 45 2a 45 50 52 4f 4d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆OWAIT= LALE*EPROM ┆
0x0f180…0f1a0 20 3b 20 46 49 52 53 54 20 45 50 52 4f 4d 20 57 41 49 54 53 54 41 54 45 0d 0a 20 20 20 20 20 20 ┆ ; FIRST EPROM WAITSTATE ┆
0x0f1a0…0f1c0 20 20 20 20 20 20 20 20 20 2b 45 50 52 4f 4d 2a 2f 51 32 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +EPROM*/Q2 ┆
0x0f1c0…0f1e0 20 20 20 20 3b 20 32 20 45 50 52 4f 4d 20 57 41 49 54 53 54 41 54 45 53 0d 0a 20 20 20 20 20 20 ┆ ; 2 EPROM WAITSTATES ┆
0x0f1e0…0f200 20 20 20 20 20 20 20 20 20 2b 4c 41 4c 45 2a 49 4f 41 43 43 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +LALE*IOACC ┆
0x0f200…0f220 (121,) 20 20 20 20 3b 20 46 49 52 53 54 20 49 2f 4f 20 57 41 49 54 53 54 41 54 45 0d 0a 20 20 20 20 20 ┆ ; FIRST I/O WAITSTATE ┆
0x0f220…0f240 20 20 20 20 20 20 20 20 20 20 2b 49 4f 4d 42 57 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +IOMBWA ┆
0x0f240…0f260 20 20 20 20 20 3b 20 4d 55 4c 54 49 42 55 53 20 41 4e 44 20 49 2f 4f 0d 0a 20 20 20 20 20 20 20 ┆ ; MULTIBUS AND I/O ┆
0x0f260…0f280 20 20 20 20 20 20 20 20 2b 4c 41 4c 45 2a 4c 49 4e 54 52 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +LALE*LINTR ┆
0x0f280…0f2a0 20 20 20 3b 20 46 49 52 53 54 20 49 4e 54 45 52 52 55 50 54 20 0a 57 41 49 54 53 54 41 54 45 0d ┆ ; FIRST INTERRUPT WAITSTATE ┆
0x0f2a0…0f2c0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 53 45 52 45 4e 2a 32 49 4e 54 43 59 2a 2f 51 ┆ +SEREN*2INTCY*/Q┆
0x0f2c0…0f2e0 32 20 20 20 20 20 20 20 20 20 20 3b 20 38 32 37 34 20 49 4e 54 45 52 52 55 50 54 20 0a 57 41 49 ┆2 ; 8274 INTERRUPT WAI┆
0x0f2e0…0f300 54 53 54 41 54 45 0d 0a 0d 0a 49 46 28 56 43 43 29 20 44 4c 49 4e 54 41 3d 20 53 45 52 45 4e 2a ┆TSTATE IF(VCC) DLINTA= SEREN*┆
0x0f300…0f320 2f 32 49 4e 54 43 59 2a 4c 49 4e 54 41 20 20 20 20 20 20 20 3b 20 44 45 4c 41 59 20 4f 46 20 49 ┆/2INTCY*LINTA ; DELAY OF I┆
0x0f320…0f340 4e 54 45 52 52 55 50 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 53 45 52 45 4e 2a ┆NTERRUPT +SEREN*┆
0x0f340…0f360 32 49 4e 54 43 59 2a 4c 49 4e 54 41 20 20 20 20 20 20 20 20 3b 20 41 43 4b 4e 4f 57 4c 45 44 47 ┆2INTCY*LINTA ; ACKNOWLEDG┆
0x0f360…0f380 45 20 54 4f 20 38 32 37 34 0d 0a 0d 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 50 41 54 ┆E TO 8274 DESCRIPTION: PAT┆
0x0f380…0f3a0 30 37 33 20 49 53 20 41 20 57 41 49 54 20 53 54 41 54 45 20 47 45 4e 45 52 41 54 4f 52 2e 20 46 ┆073 IS A WAIT STATE GENERATOR. F┆
0x0f3a0…0f3c0 55 52 54 48 45 52 20 49 54 20 44 45 4c 41 59 20 54 48 45 20 49 4e 54 41 0d 0a 53 49 47 4e 41 4c ┆URTHER IT DELAY THE INTA SIGNAL┆
0x0f3c0…0f3e0 20 54 4f 20 54 48 45 20 38 32 37 34 0d 0a 28 43 48 45 43 4b 53 55 4d 20 3d 20 30 36 43 36 29 0d ┆ TO THE 8274 (CHECKSUM = 06C6) ┆
0x0f3e0…0f3e1 0a ┆ ┆
0x0f3e1…0f3e4 FormFeed {
0x0f3e1…0f3e4 0c 82 a8 ┆ ┆
0x0f3e1…0f3e4 }
0x0f3e4…0f400 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a ┆ ********┆
0x0f400…0f420 (122,) 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 ┆****** ************** ┆
0x0f420…0f440 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 2a 20 20 20 20 20 ┆ * * * ┆
0x0f440…0f460 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 ┆ * **** ┆
0x0f460…0f480 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a ┆ **** ┆
0x0f480…0f4a0 20 20 20 2f 43 50 55 43 4c 4b 20 20 20 20 2a 20 31 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /CPUCLK * 1* ┆
0x0f4a0…0f4c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 20 20 56 43 43 0d 0a 20 20 20 20 ┆ *20* VCC ┆
0x0f4c0…0f4e0 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f4e0…0f500 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f500…0f520 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0f520…0f540 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* **** ┆
0x0f540…0f560 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 53 45 52 ┆ **** SER┆
0x0f560…0f580 45 4e 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆EN * 2* ┆
0x0f580…0f5a0 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 2f 49 4f 57 41 49 54 0d 0a 20 20 20 20 20 20 20 20 ┆ *19* /IOWAIT ┆
0x0f5a0…0f5c0 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f5c0…0f5e0 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 ┆ **** * ┆
0x0f5e0…0f600 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 ┆ * ┆
0x0f600…0f620 (123,) 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f620…0f640 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 4c 49 4e 54 52 20 20 ┆ **** LINTR ┆
0x0f640…0f660 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 3* ┆
0x0f660…0f680 20 20 20 2a 31 38 2a 20 20 20 20 2f 44 4c 49 4e 54 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *18* /DLINTA ┆
0x0f680…0f6a0 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f6a0…0f6c0 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 ┆ **** * ┆
0x0f6c0…0f6e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 ┆ * ┆
0x0f6e0…0f700 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f700…0f720 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 32 49 4e 54 43 59 20 20 20 20 2a 20 ┆ **** 2INTCY * ┆
0x0f720…0f740 34 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆4* *┆
0x0f740…0f760 31 37 2a 20 20 20 20 2f 49 4f 4d 42 57 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆17* /IOMBWA **┆
0x0f760…0f780 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆** *┆
0x0f780…0f7a0 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 ┆*** * ┆
0x0f7a0…0f7c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0f7c0…0f7e0 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f7e0…0f800 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 49 4e 54 45 4e 20 20 20 20 2a 20 35 2a 20 20 ┆ **** /INTEN * 5* ┆
0x0f800…0f820 (124,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 36 2a 20 ┆ *16* ┆
0x0f820…0f840 20 20 20 2f 51 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆ /Q2 **** ┆
0x0f840…0f860 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x0f860…0f880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0f880…0f8a0 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ * ***┆
0x0f8a0…0f8c0 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0f8c0…0f8e0 2a 2a 0d 0a 20 20 20 20 2f 49 4f 41 43 43 20 20 20 20 2a 20 36 2a 20 20 20 20 20 20 20 20 20 20 ┆** /IOACC * 6* ┆
0x0f8e0…0f900 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 35 2a 20 20 20 20 2f 51 31 0d 0a ┆ *15* /Q1 ┆
0x0f900…0f920 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f920…0f940 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0f940…0f960 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0f960…0f980 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 ┆ * **** ┆
0x0f980…0f9a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 ┆ **** ┆
0x0f9a0…0f9c0 2f 45 50 52 4f 4d 20 20 20 20 2a 20 37 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆/EPROM * 7* ┆
0x0f9c0…0f9e0 20 20 20 20 20 20 20 20 20 20 20 2a 31 34 2a 20 20 20 20 2f 51 30 0d 0a 20 20 20 20 20 20 20 20 ┆ *14* /Q0 ┆
0x0f9e0…0fa00 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0fa00…0fa20 (125,) 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 ┆ **** * ┆
0x0fa20…0fa40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 ┆ * ┆
0x0fa40…0fa60 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0fa60…0fa80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 2f 44 4c 59 43 4d 44 20 20 ┆ **** /DLYCMD ┆
0x0fa80…0faa0 20 20 2a 20 38 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 8* ┆
0x0faa0…0fac0 20 20 20 2a 31 33 2a 20 20 20 20 2f 4c 49 4e 54 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *13* /LINTA ┆
0x0fac0…0fae0 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0fae0…0fb00 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 ┆ **** * ┆
0x0fb00…0fb20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 ┆ * ┆
0x0fb20…0fb40 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0fb40…0fb60 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 2f 4c 41 4c 45 20 20 20 20 2a 20 39 ┆ **** /LALE * 9┆
0x0fb60…0fb80 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 ┆* *1┆
0x0fb80…0fba0 32 2a 20 20 20 20 2f 44 45 42 55 41 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆2* /DEBUAE ***┆
0x0fba0…0fbc0 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x0fbc0…0fbe0 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 ┆** * ┆
0x0fbe0…0fc00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0fc00…0fc20 (126,) 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x0fc20…0fc40 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 47 4e 44 20 20 20 20 2a 31 30 2a 20 20 20 ┆ **** GND *10* ┆
0x0fc40…0fc60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 31 2a 20 20 ┆ *11* ┆
0x0fc60…0fc80 20 20 47 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 ┆ GND **** ┆
0x0fc80…0fca0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 ┆ **** ┆
0x0fca0…0fcc0 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x0fcc0…0fce0 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ * *┆
0x0fce0…0fd00 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a ┆****************************** ┆
0x0fd00…0fd03 FormFeed {
0x0fd00…0fd03 0c 82 e0 ┆ ┆
0x0fd00…0fd03 }
0x0fd03…0fd20 0a 50 41 54 30 37 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ PAT074 ┆
0x0fd20…0fd40 20 20 20 20 38 34 31 30 32 33 20 48 45 50 0d 0a 43 50 55 36 31 30 20 41 53 59 4e 43 52 4f 4e 20 ┆ 841023 HEP CPU610 ASYNCRON ┆
0x0fd40…0fd60 52 45 41 44 59 20 47 45 4e 45 52 41 54 4f 52 0d 0a 0d 0a 2f 49 4f 57 41 49 54 20 2f 44 4c 49 4e ┆READY GENERATOR /IOWAIT /DLIN┆
0x0fd60…0fd80 54 41 20 4c 49 4e 54 52 20 42 56 49 20 2f 52 54 43 42 53 59 20 2f 58 57 41 49 54 20 2f 54 4d 4f ┆TA LINTR BVI /RTCBSY /XWAIT /TMO┆
0x0fd80…0fda0 55 54 20 2f 42 55 41 45 4e 20 4c 42 58 45 4e 20 47 4e 44 0d 0a 4d 42 52 45 51 20 53 45 52 45 4e ┆UT /BUAEN LBXEN GND MBREQ SEREN┆
0x0fda0…0fdc0 20 4e 43 20 43 41 53 30 20 43 41 53 31 20 43 41 53 32 20 2f 4d 42 58 41 43 4b 20 2f 54 4d 54 52 ┆ NC CAS0 CAS1 CAS2 /MBXACK /TMTR┆
0x0fdc0…0fde0 49 47 20 2f 41 52 44 59 20 56 43 43 0d 0a 0d 0a 49 46 28 56 43 43 29 20 41 52 44 59 3d 20 2f 58 ┆IG /ARDY VCC IF(VCC) ARDY= /X┆
0x0fde0…0fe00 57 41 49 54 2a 2f 52 54 43 42 53 59 2a 2f 49 4f 57 41 49 54 2a 2f 4c 42 58 45 4e 2a 2f 4d 42 52 ┆WAIT*/RTCBSY*/IOWAIT*/LBXEN*/MBR┆
0x0fe00…0fe20 (127,) 45 51 20 3b 20 4c 4f 43 41 4c 20 4f 52 20 0a 49 4c 42 58 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆EQ ; LOCAL OR ILBX ┆
0x0fe20…0fe40 20 20 2b 4d 42 58 41 43 4b 2a 4d 42 52 45 51 2a 42 55 41 45 4e 20 20 20 20 20 20 20 20 20 20 20 ┆ +MBXACK*MBREQ*BUAEN ┆
0x0fe40…0fe60 20 20 20 20 20 20 20 20 3b 20 4d 55 4c 49 54 49 42 55 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ ; MULITIBUS ┆
0x0fe60…0fe80 20 20 2b 54 4d 4f 55 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +TMOUT ┆
0x0fe80…0fea0 20 20 20 20 20 20 20 20 3b 20 20 20 2d 22 2d 0d 0a 0d 0a 49 46 28 56 43 43 29 20 54 4d 54 52 49 ┆ ; -"- IF(VCC) TMTRI┆
0x0fea0…0fec0 47 3d 20 2f 4d 42 58 41 43 4b 2a 4d 42 52 45 51 2a 42 55 41 45 4e 20 20 20 20 20 20 20 20 20 20 ┆G= /MBXACK*MBREQ*BUAEN ┆
0x0fec0…0fee0 20 20 20 20 20 20 3b 20 4d 55 4c 54 49 42 55 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ; MULTIBUS ┆
0x0fee0…0ff00 20 2b 4c 42 58 45 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +LBXEN ┆
0x0ff00…0ff20 20 20 20 20 20 3b 20 49 4c 42 58 20 42 55 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ; ILBX BUS ┆
0x0ff20…0ff40 2b 4c 49 4e 54 52 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆+LINTR ┆
0x0ff40…0ff60 20 20 20 20 3b 20 4c 4f 43 41 4c 20 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ; LOCAL INTR ┆
0x0ff60…0ff80 20 2b 52 54 43 42 53 59 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +RTCBSY ┆
0x0ff80…0ffa0 20 20 20 20 20 3b 20 52 54 43 0d 0a 0d 0a 49 46 28 56 43 43 29 20 2f 53 45 52 45 4e 3d 20 43 41 ┆ ; RTC IF(VCC) /SEREN= CA┆
0x0ffa0…0ffc0 53 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆S0 ┆
0x0ffc0…0ffe0 20 3b 20 53 45 4c 45 43 54 49 4f 4e 20 4f 46 20 0a 54 48 45 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ ; SELECTION OF THE ┆
0x0ffe0…10000 20 20 20 20 20 2b 2f 43 41 53 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +/CAS1 ┆
0x10000…10020 (128,) 20 20 20 20 20 20 20 20 20 3b 20 38 32 37 34 20 46 52 4f 4d 20 0a 54 48 45 20 4d 41 53 54 45 52 ┆ ; 8274 FROM THE MASTER┆
0x10020…10040 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2f 43 41 53 32 20 20 20 20 20 20 20 20 20 ┆ +/CAS2 ┆
0x10040…10060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 50 49 43 0d 0a 0d 0a 44 45 ┆ ; PIC DE┆
0x10060…10080 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 50 41 54 30 37 34 20 49 53 20 41 4e 20 41 53 59 4e 43 ┆SCRIPTION: PAT074 IS AN ASYNC┆
0x10080…100a0 52 4f 4e 20 52 45 41 44 59 20 47 45 4e 45 52 41 54 4f 52 2e 20 46 55 52 54 48 45 52 20 49 54 20 ┆RON READY GENERATOR. FURTHER IT ┆
0x100a0…100c0 49 4e 43 4c 55 44 45 53 20 0a 43 49 52 43 55 49 54 20 53 45 4c 45 43 54 49 4f 4e 20 41 4e 44 20 ┆INCLUDES CIRCUIT SELECTION AND ┆
0x100c0…100e0 53 45 4c 45 43 54 49 4f 4e 20 4f 46 20 54 48 45 20 38 32 37 34 20 49 4e 20 54 48 45 20 49 4e 54 ┆SELECTION OF THE 8274 IN THE INT┆
0x100e0…10100 45 52 55 50 54 20 0a 41 43 4b 4e 4f 57 4c 45 44 47 45 20 50 48 41 53 45 2e 0d 0a 28 43 48 45 43 ┆ERUPT ACKNOWLEDGE PHASE. (CHEC┆
0x10100…1010e 4b 53 55 4d 20 3d 20 30 35 39 33 29 0d 0a ┆KSUM = 0593) ┆
0x1010e…10111 FormFeed {
0x1010e…10111 0c 81 e0 ┆ ┆
0x1010e…10111 }
0x10111…10120 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x10120…10140 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a ┆ ************** ************┆
0x10140…10160 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 ┆** * ┆
0x10160…10180 20 20 20 2a 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ * * * ┆
0x10180…101a0 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x101a0…101c0 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 2f 49 4f 57 41 49 54 20 20 20 20 2a 20 31 2a 20 20 20 ┆ **** /IOWAIT * 1* ┆
0x101c0…101e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 ┆ *20* ┆
0x101e0…10200 20 20 56 43 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 ┆ VCC **** ┆
0x10200…10220 (129,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 ┆ **** ┆
0x10220…10240 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x10240…10260 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ * ****┆
0x10260…10280 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ ***┆
0x10280…102a0 2a 0d 0a 20 20 20 2f 44 4c 49 4e 54 41 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* /DLINTA * 2* ┆
0x102a0…102c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 2f 41 52 44 59 0d ┆ *19* /ARDY ┆
0x102c0…102e0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x102e0…10300 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x10300…10320 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x10320…10340 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 ┆ * **** ┆
0x10340…10360 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 ┆ **** ┆
0x10360…10380 20 20 4c 49 4e 54 52 20 20 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ LINTR * 3* ┆
0x10380…103a0 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 38 2a 20 20 20 20 2f 54 4d 54 52 49 47 0d 0a 20 20 20 ┆ *18* /TMTRIG ┆
0x103a0…103c0 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x103c0…103e0 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x103e0…10400 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x10400…10420 (130,) 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 ┆ * **** ┆
0x10420…10440 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 ┆ **** ┆
0x10440…10460 42 56 49 20 20 20 20 2a 20 34 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆BVI * 4* ┆
0x10460…10480 20 20 20 20 20 20 20 20 2a 31 37 2a 20 20 20 20 2f 4d 42 58 41 43 4b 0d 0a 20 20 20 20 20 20 20 ┆ *17* /MBXACK ┆
0x10480…104a0 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x104a0…104c0 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ **** *┆
0x104c0…104e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a ┆ * ┆
0x104e0…10500 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x10500…10520 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 2f 52 54 43 42 53 59 20 ┆ **** /RTCBSY ┆
0x10520…10540 20 20 20 2a 20 35 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 5* ┆
0x10540…10560 20 20 20 20 2a 31 36 2a 20 20 20 20 43 41 53 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *16* CAS2 ┆
0x10560…10580 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆**** ┆
0x10580…105a0 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 ┆ **** * ┆
0x105a0…105c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 ┆ * ┆
0x105c0…105e0 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x105e0…10600 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 58 57 41 49 54 20 20 20 20 2a 20 36 2a ┆ **** /XWAIT * 6*┆
0x10600…10620 (131,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 35 ┆ *15┆
0x10620…10640 2a 20 20 20 20 43 41 53 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 ┆* CAS1 **** ┆
0x10640…10660 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a ┆ **** ┆
0x10660…10680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x10680…106a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x106a0…106c0 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆**** ┆
0x106c0…106e0 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 54 4d 4f 55 54 20 20 20 20 2a 20 37 2a 20 20 20 20 20 20 20 ┆ **** /TMOUT * 7* ┆
0x106e0…10700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 34 2a 20 20 20 20 43 41 ┆ *14* CA┆
0x10700…10720 53 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 ┆S0 **** ┆
0x10720…10740 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 ┆ **** ┆
0x10740…10760 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x10760…10780 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 ┆ * **** ┆
0x10780…107a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a ┆ **** ┆
0x107a0…107c0 20 20 20 20 2f 42 55 41 45 4e 20 20 20 20 2a 20 38 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /BUAEN * 8* ┆
0x107c0…107e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 33 2a 20 20 20 20 4e 43 0d 0a 20 20 20 20 20 ┆ *13* NC ┆
0x107e0…10800 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x10800…10820 (132,) 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x10820…10840 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆ * *┆
0x10840…10860 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x10860…10880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 4c 42 58 45 ┆ **** LBXE┆
0x10880…108a0 4e 20 20 20 20 2a 20 39 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆N * 9* ┆
0x108a0…108c0 20 20 20 20 20 20 2a 31 32 2a 20 20 20 20 53 45 52 45 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ *12* SEREN ┆
0x108c0…108e0 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x108e0…10900 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 ┆ **** * ┆
0x10900…10920 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 ┆ * ┆
0x10920…10940 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x10940…10960 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 47 4e 44 20 20 20 20 2a ┆ **** GND *┆
0x10960…10980 31 30 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆10* ┆
0x10980…109a0 2a 31 31 2a 20 20 20 20 4d 42 52 45 51 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆*11* MBREQ ***┆
0x109a0…109c0 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆* **┆
0x109c0…109e0 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 ┆** * ┆
0x109e0…10a00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x10a00…10a20 (133,) 20 20 20 20 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a ┆ *************************┆
0x10a20…10a2a 2a 2a 2a 2a 2a 2a 0d 0a 0d 0a ┆****** ┆
0x10a2a…10a2d FormFeed {
0x10a2a…10a2d 0c 82 e0 ┆ ┆
0x10a2a…10a2d }
0x10a2d…10a40 0a 50 41 4c 31 36 52 36 41 20 20 20 20 20 20 20 20 20 20 ┆ PAL16R6A ┆
0x10a40…10a60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 41 4c 20 44 45 53 49 47 4e 20 53 50 45 43 49 46 49 ┆ PAL DESIGN SPECIFI┆
0x10a60…10a80 43 41 54 49 4f 4e 53 0d 0a 50 41 54 30 37 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CATIONS PAT075 ┆
0x10a80…10aa0 20 20 20 20 20 20 20 20 20 38 34 31 30 32 33 20 48 45 50 0d 0a 43 50 55 36 31 30 20 43 4f 4d 4d ┆ 841023 HEP CPU610 COMM┆
0x10aa0…10ac0 41 4e 44 20 44 45 4c 41 59 20 47 45 4e 45 52 41 54 4f 52 0d 0a 0d 0a 2f 43 50 55 43 4c 4b 20 2f ┆AND DELAY GENERATOR /CPUCLK /┆
0x10ac0…10ae0 53 30 20 2f 53 31 20 4f 42 44 54 52 20 4e 43 20 4c 41 4c 45 20 2f 53 45 52 43 53 20 2f 52 45 53 ┆S0 /S1 OBDTR NC LALE /SERCS /RES┆
0x10ae0…10b00 45 54 20 2f 43 50 55 43 4c 4b 20 47 4e 44 0d 0a 47 4e 44 20 2f 50 50 49 43 53 20 2f 44 54 52 20 ┆ET /CPUCLK GND GND /PPICS /DTR ┆
0x10b00…10b20 2f 51 30 20 2f 44 4c 59 43 4d 44 20 2f 51 31 20 2f 51 32 20 2f 51 33 20 2f 41 52 44 59 45 4e 20 ┆/Q0 /DLYCMD /Q1 /Q2 /Q3 /ARDYEN ┆
0x10b20…10b40 56 43 43 0d 0a 0d 0a 51 30 3a 3d 20 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f 51 30 20 20 20 ┆VCC Q0:= /RESET*DLYCMD*/Q0 ┆
0x10b40…10b60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 43 4f 4d 4d 41 4e 44 20 44 45 4c 41 59 ┆ ; COMMAND DELAY┆
0x10b60…10b80 20 43 4f 55 4e 54 45 52 0d 0a 0d 0a 51 31 3a 3d 20 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f ┆ COUNTER Q1:= /RESET*DLYCMD*/┆
0x10b80…10ba0 51 31 2a 51 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 20 20 20 20 20 20 20 20 ┆Q1*Q0 ; ┆
0x10ba0…10bc0 20 2d 22 2d 0d 0a 20 20 20 20 2b 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f 51 30 2a 51 31 0d ┆ -"- +/RESET*DLYCMD*/Q0*Q1 ┆
0x10bc0…10be0 0a 0d 0a 51 32 3a 3d 20 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 51 30 2a 51 31 2a 2f 51 32 20 ┆ Q2:= /RESET*DLYCMD*Q0*Q1*/Q2 ┆
0x10be0…10c00 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 20 20 20 20 20 20 20 20 20 2d 22 2d 0d 0a 20 20 20 ┆ ; -"- ┆
0x10c00…10c20 (134,) 20 2b 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f 51 30 2a 2f 51 31 2a 51 32 0d 0a 20 20 20 20 ┆ +/RESET*DLYCMD*/Q0*/Q1*Q2 ┆
0x10c20…10c40 2b 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 51 30 2a 2f 51 31 2a 51 32 0d 0a 20 20 20 20 2b 2f ┆+/RESET*DLYCMD*Q0*/Q1*Q2 +/┆
0x10c40…10c60 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f 51 30 2a 51 31 2a 51 32 0d 0a 0d 0a 51 33 3a 3d 20 2f ┆RESET*DLYCMD*/Q0*Q1*Q2 Q3:= /┆
0x10c60…10c80 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 51 30 2a 51 31 2a 51 32 2a 2f 51 33 20 20 20 20 20 20 20 ┆RESET*DLYCMD*Q0*Q1*Q2*/Q3 ┆
0x10c80…10ca0 20 20 20 20 3b 20 20 20 20 20 20 20 20 20 20 2d 22 2d 0d 0a 20 20 20 20 2b 2f 52 45 53 45 54 2a ┆ ; -"- +/RESET*┆
0x10ca0…10cc0 44 4c 59 43 4d 44 2a 2f 51 30 2a 2f 51 31 2a 2f 51 32 2a 51 33 0d 0a 20 20 20 20 2b 2f 52 45 53 ┆DLYCMD*/Q0*/Q1*/Q2*Q3 +/RES┆
0x10cc0…10ce0 45 54 2a 44 4c 59 43 4d 44 2a 51 30 2a 2f 51 31 2a 2f 51 32 2a 51 33 0d 0a 20 20 20 20 2b 2f 52 ┆ET*DLYCMD*Q0*/Q1*/Q2*Q3 +/R┆
0x10ce0…10d00 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f 51 30 2a 51 31 2a 2f 51 32 2a 51 33 0d 0a 20 20 20 20 2b ┆ESET*DLYCMD*/Q0*Q1*/Q2*Q3 +┆
0x10d00…10d20 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 51 30 2a 51 31 2a 2f 51 32 2a 51 33 0d 0a 20 20 20 20 ┆/RESET*DLYCMD*Q0*Q1*/Q2*Q3 ┆
0x10d20…10d40 2b 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 2f 51 30 2a 2f 51 31 2a 51 32 2a 51 33 0d 0a 20 20 ┆+/RESET*DLYCMD*/Q0*/Q1*Q2*Q3 ┆
0x10d40…10d60 20 20 2b 2f 52 45 53 45 54 2a 44 4c 59 43 4d 44 2a 51 30 2a 2f 51 31 2a 51 32 2a 51 33 0d 0a 0d ┆ +/RESET*DLYCMD*Q0*/Q1*Q2*Q3 ┆
0x10d60…10d80 0a 2f 44 54 52 3a 3d 20 2f 4f 42 44 54 52 2a 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /DTR:= /OBDTR*RESET ┆
0x10d80…10da0 20 20 20 20 20 20 20 20 20 20 20 3b 20 57 52 49 54 45 20 49 2f 4f 20 43 59 43 4c 45 0d 0a 0d 0a ┆ ; WRITE I/O CYCLE ┆
0x10da0…10dc0 44 4c 59 43 4d 44 3a 3d 20 2f 52 45 53 45 54 2a 53 45 52 43 53 2a 2f 53 30 2a 53 31 2a 2f 4c 41 ┆DLYCMD:= /RESET*SERCS*/S0*S1*/LA┆
0x10dc0…10de0 4c 45 20 20 20 20 20 20 20 20 3b 20 38 32 37 34 20 53 54 41 54 55 53 20 43 59 43 4c 45 0d 0a 20 ┆LE ; 8274 STATUS CYCLE ┆
0x10de0…10e00 20 20 20 20 20 20 20 2b 2f 52 45 53 45 54 2a 53 45 52 43 53 2a 53 30 2a 2f 53 31 2a 2f 4c 41 4c ┆ +/RESET*SERCS*S0*/S1*/LAL┆
0x10e00…10e20 (135,) 45 20 20 20 20 20 20 20 20 3b 20 20 20 20 20 20 20 2d 22 2d 0d 0a 20 20 20 20 20 20 20 20 2b 2f ┆E ; -"- +/┆
0x10e20…10e40 52 45 53 45 54 2a 53 45 52 43 53 2a 2f 51 31 2a 2f 51 32 2a 2f 51 33 2a 44 4c 59 43 4d 44 20 20 ┆RESET*SERCS*/Q1*/Q2*/Q3*DLYCMD ┆
0x10e40…10e60 3b 20 38 32 37 34 20 43 4f 4d 4d 41 4e 44 20 44 45 4c 41 59 0d 0a 20 20 20 20 20 20 20 20 2b 2f ┆; 8274 COMMAND DELAY +/┆
0x10e60…10e80 52 45 53 45 54 2a 50 50 49 43 53 2a 2f 53 30 2a 53 31 2a 2f 4c 41 4c 45 20 20 20 20 20 20 20 20 ┆RESET*PPICS*/S0*S1*/LALE ┆
0x10e80…10ea0 3b 20 38 32 35 35 20 53 54 41 54 55 53 20 43 59 43 4c 45 0d 0a 20 20 20 20 20 20 20 20 2b 2f 52 ┆; 8255 STATUS CYCLE +/R┆
0x10ea0…10ec0 45 53 45 54 2a 50 50 49 43 53 2a 53 30 2a 2f 53 31 2a 2f 4c 41 4c 45 20 20 20 20 20 20 20 20 3b ┆ESET*PPICS*S0*/S1*/LALE ;┆
0x10ec0…10ee0 20 38 32 35 35 20 43 4f 4d 4d 41 4e 44 20 44 45 4c 41 59 0d 0a 20 20 20 20 20 20 20 20 2b 2f 52 ┆ 8255 COMMAND DELAY +/R┆
0x10ee0…10f00 45 53 45 54 2a 50 50 49 43 53 2a 2f 51 33 2a 44 4c 59 43 4d 44 20 20 20 20 20 20 20 20 20 20 3b ┆ESET*PPICS*/Q3*DLYCMD ;┆
0x10f00…10f20 20 20 20 20 20 20 20 2d 22 2d 0d 0a 20 20 20 20 20 20 20 20 2b 2f 52 45 53 45 54 2a 50 50 49 43 ┆ -"- +/RESET*PPIC┆
0x10f20…10f40 53 2a 2f 51 31 2a 2f 51 32 2a 51 33 2a 44 4c 59 43 4d 44 20 20 20 3b 20 20 20 20 20 20 20 2d 22 ┆S*/Q1*/Q2*Q3*DLYCMD ; -"┆
0x10f40…10f60 2d 0d 0a 0d 0a 49 46 28 56 43 43 29 20 41 52 44 59 45 4e 3d 20 53 30 2a 53 31 20 20 20 20 20 20 ┆- IF(VCC) ARDYEN= S0*S1 ┆
0x10f60…10f80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 45 4e 41 42 4c 45 20 54 48 45 20 41 53 59 4e ┆ ; ENABLE THE ASYN┆
0x10f80…10fa0 43 52 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2f 53 30 2a 2f 53 31 20 20 20 ┆CRON +/S0*/S1 ┆
0x10fa0…10fc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 20 52 45 41 44 59 20 49 4e 50 55 54 20 4f 4e ┆ ; READY INPUT ON┆
0x10fc0…10fe0 20 38 32 32 38 34 0d 0a 0d 0a 44 45 53 43 52 49 50 54 49 4f 4e 3a 0d 0a 0d 0a 50 41 54 30 37 35 ┆ 82284 DESCRIPTION: PAT075┆
0x10fe0…11000 20 49 53 20 41 20 43 4f 4d 4d 41 4e 44 20 44 45 4c 41 59 20 47 45 4e 45 52 41 54 4f 52 2e 20 46 ┆ IS A COMMAND DELAY GENERATOR. F┆
0x11000…11020 (136,) 55 52 54 48 45 52 20 49 54 20 49 4e 43 4c 55 44 45 53 20 41 20 45 4e 41 42 4c 45 20 0a 53 49 47 ┆URTHER IT INCLUDES A ENABLE SIG┆
0x11020…11040 4e 41 4c 20 41 52 44 59 45 4e 20 46 4f 52 20 54 48 45 20 38 32 32 38 34 20 52 45 41 44 59 20 47 ┆NAL ARDYEN FOR THE 82284 READY G┆
0x11040…11060 45 4e 45 52 41 54 49 4f 4e 53 20 43 49 52 43 55 49 54 0d 0a 28 43 48 45 43 4b 53 55 4d 20 3d 20 ┆ENERATIONS CIRCUIT (CHECKSUM = ┆
0x11060…11067 30 36 41 36 29 0d 0a ┆06A6) ┆
0x11067…1106a FormFeed {
0x11067…1106a 0c 82 d8 ┆ ┆
0x11067…1106a }
0x1106a…11080 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆ **┆
0x11080…110a0 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 20 20 20 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a 20 ┆************ ************** ┆
0x110a0…110c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 ┆ * * ┆
0x110c0…110e0 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a ┆* * *┆
0x110e0…11100 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆*** ┆
0x11100…11120 2a 2a 2a 2a 0d 0a 20 20 20 2f 43 50 55 43 4c 4b 20 20 20 20 2a 20 31 2a 20 20 20 20 20 20 20 20 ┆**** /CPUCLK * 1* ┆
0x11120…11140 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 32 30 2a 20 20 20 20 56 43 43 ┆ *20* VCC┆
0x11140…11160 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11160…11180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11180…111a0 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x111a0…111c0 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 ┆ * **** ┆
0x111c0…111e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 ┆ **** ┆
0x111e0…11200 20 20 20 20 20 2f 53 30 20 20 20 20 2a 20 32 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /S0 * 2* ┆
0x11200…11220 (137,) 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 39 2a 20 20 20 20 2f 41 52 44 59 45 4e 0d 0a 20 20 ┆ *19* /ARDYEN ┆
0x11220…11240 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11240…11260 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11260…11280 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x11280…112a0 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 ┆ * **** ┆
0x112a0…112c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 ┆ **** ┆
0x112c0…112e0 20 2f 53 31 20 20 20 20 2a 20 33 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /S1 * 3* ┆
0x112e0…11300 20 20 20 20 20 20 20 20 20 2a 31 38 2a 20 20 20 20 2f 51 33 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ *18* /Q3 ┆
0x11300…11320 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11320…11340 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 ┆ **** * ┆
0x11340…11360 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 ┆ * ┆
0x11360…11380 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11380…113a0 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 4f 42 44 54 52 20 20 20 20 ┆ **** OBDTR ┆
0x113a0…113c0 2a 20 34 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆* 4* ┆
0x113c0…113e0 20 2a 31 37 2a 20 20 20 20 2f 51 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ *17* /Q2 ****┆
0x113e0…11400 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ ***┆
0x11400…11420 (138,) 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* * ┆
0x11420…11440 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x11440…11460 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11460…11480 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 2a 20 35 2a 20 20 20 20 ┆ **** NC * 5* ┆
0x11480…114a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 36 2a 20 20 20 ┆ *16* ┆
0x114a0…114c0 20 2f 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 ┆ /Q1 **** ┆
0x114c0…114e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 ┆ **** ┆
0x114e0…11500 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x11500…11520 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 ┆ * **** ┆
0x11520…11540 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆ ****┆
0x11540…11560 0d 0a 20 20 20 20 20 20 4c 41 4c 45 20 20 20 20 2a 20 36 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ LALE * 6* ┆
0x11560…11580 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 35 2a 20 20 20 20 2f 44 4c 59 43 4d 44 ┆ *15* /DLYCMD┆
0x11580…115a0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x115a0…115c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x115c0…115e0 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x115e0…11600 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 ┆ * **** ┆
0x11600…11620 (139,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 ┆ **** ┆
0x11620…11640 20 20 2f 53 45 52 43 53 20 20 20 20 2a 20 37 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /SERCS * 7* ┆
0x11640…11660 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 34 2a 20 20 20 20 2f 51 30 0d 0a 20 20 20 20 20 20 ┆ *14* /Q0 ┆
0x11660…11680 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11680…116a0 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x116a0…116c0 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d ┆* * ┆
0x116c0…116e0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x116e0…11700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 2f 52 45 53 45 54 ┆ **** /RESET┆
0x11700…11720 20 20 20 20 2a 20 38 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * 8* ┆
0x11720…11740 20 20 20 20 20 2a 31 33 2a 20 20 20 20 2f 44 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ *13* /DTR ┆
0x11740…11760 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x11760…11780 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 ┆ **** * ┆
0x11780…117a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 ┆ * ┆
0x117a0…117c0 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x117c0…117e0 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 2f 43 50 55 43 4c 4b 20 20 20 20 2a 20 39 ┆ **** /CPUCLK * 9┆
0x117e0…11800 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 ┆* *1┆
0x11800…11820 (140,) 32 2a 20 20 20 20 2f 50 50 49 43 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a ┆2* /PPICS ****┆
0x11820…11840 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a ┆ ***┆
0x11840…11860 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 ┆* * ┆
0x11860…11880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x11880…118a0 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ **** ┆
0x118a0…118c0 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 20 20 47 4e 44 20 20 20 20 2a 31 30 2a 20 20 20 20 ┆ **** GND *10* ┆
0x118c0…118e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 31 31 2a 20 20 20 ┆ *11* ┆
0x118e0…11900 20 47 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 20 20 20 20 20 20 20 20 ┆ GND **** ┆
0x11900…11920 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a 2a 2a 0d 0a 20 20 20 20 20 ┆ **** ┆
0x11920…11940 20 20 20 20 20 20 20 20 20 20 20 20 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ * ┆
0x11940…11960 20 20 20 20 20 20 20 20 20 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2a 2a ┆ * **┆
0x11960…1197f 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 2a 0d 0a ┆***************************** ┆
0x1197f…11982 FormFeed {
0x1197f…11982 0c 82 e0 ┆ ┆
0x1197f…11982 }
0x11982…11983 0a ┆ ┆
0x11983…119bc Params {
0x11983…119bc 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x11983…119bc 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x11983…119bc }
0x119bc…119f5 Params {
0x119bc…119f5 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x119bc…119f5 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x119bc…119f5 }
0x119f5…11a00 0a 20 20 20 20 20 20 20 20 20 b0 ┆ ┆
0x11a00…11a20 (141,) a1 4c 41 52 30 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 62 69 70 6f 6c 61 ┆ LAR001 This bipola┆
0x11a20…11a40 72 20 50 52 4f 4d 20 69 6e 63 6c 75 64 65 73 20 69 64 65 6e 74 69 74 79 20 64 61 74 61 2e 20 54 ┆r PROM includes identity data. T┆
0x11a40…11a60 68 65 20 66 6f 72 6d 61 74 20 6f 66 20 0a 19 89 80 80 74 68 65 20 64 61 74 61 20 3a 0d 0a 0d 0a ┆he format of the data : ┆
0x11a60…11a80 20 20 20 20 20 20 20 20 20 a1 b0 41 64 64 72 65 73 73 20 72 61 6e 67 65 20 20 20 20 20 69 6e 66 ┆ Address range inf┆
0x11a80…11aa0 6f 72 6d 61 74 69 6f 6e 2e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆ormation. ┆
0x11aa0…11ac0 0d 0a 20 20 20 20 20 20 20 20 20 30 30 48 2d 30 42 48 20 20 20 20 20 20 20 20 20 20 20 49 6e 64 ┆ 00H-0BH Ind┆
0x11ac0…11ae0 65 6e 74 69 74 69 20 6e 72 0d 0a 20 20 20 20 20 20 20 20 20 43 39 48 2d 44 34 48 20 20 20 20 20 ┆entiti nr C9H-D4H ┆
0x11ae0…11b00 20 20 4e 61 6d 65 20 69 6e 20 41 73 63 69 69 20 28 4c 41 52 30 30 31 29 0d 0a 20 20 20 20 20 20 ┆ Name in Ascii (LAR001) ┆
0x11b00…11b20 20 20 20 44 35 48 2d 45 30 48 20 20 20 70 72 6f 64 75 63 74 69 6f 6e 20 64 61 74 65 20 28 59 65 ┆ D5H-E0H production date (Ye┆
0x11b20…11b40 61 72 2f 4d 6f 6e 74 68 2f 44 61 79 20 69 6e 20 41 73 63 69 69 29 0d 0a 20 20 20 20 20 20 20 20 ┆ar/Month/Day in Ascii) ┆
0x11b40…11b60 20 45 35 48 2d 46 30 48 20 20 50 4c 53 20 6e 72 20 6f 66 20 74 68 65 20 62 69 70 6f 6c 61 72 20 ┆ E5H-F0H PLS nr of the bipolar ┆
0x11b60…11b80 50 52 4f 4d 20 37 34 53 32 38 37 20 69 6e 20 41 73 63 69 69 0d 0a 20 20 20 20 20 20 20 20 20 46 ┆PROM 74S287 in Ascii F┆
0x11b80…11ba0 43 48 2d 46 46 48 20 20 20 20 20 20 20 20 20 20 20 20 20 63 68 65 63 6b 73 75 6d 0d 0a 0d 0a 20 ┆CH-FFH checksum ┆
0x11ba0…11bc0 20 20 20 20 20 20 20 20 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -----------------------┆
0x11bc0…11be0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a ┆---------------------------- ┆
0x11be0…11be3 FormFeed {
0x11be0…11be3 0c 81 b4 ┆ ┆
0x11be0…11be3 }
0x11be3…11c00 0a 3b 52 4f 43 34 31 36 20 43 50 55 36 31 30 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 ┆ ;ROC416 CPU610 Multibus I/O ┆
0x11c00…11c20 (142,) 61 64 64 72 65 73 73 20 69 64 65 6e 74 69 66 69 63 61 74 69 6f 6e 2e 20 38 34 31 31 32 31 20 48 ┆address identification. 841121 H┆
0x11c20…11c40 45 50 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆EP. ┆
0x11c40…11c60 20 20 20 20 20 3b 0d 0a 20 20 30 30 30 30 27 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ; 0000' ┆
0x11c60…11c80 20 20 20 20 20 20 20 20 09 41 53 45 47 09 09 3b 20 0a 50 72 6f 6d 20 73 74 61 72 74 20 61 64 64 ┆ ASEG ; Prom start add┆
0x11c80…11ca0 72 65 73 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ress ┆
0x11ca0…11cc0 20 20 20 20 20 20 09 4f 52 47 09 33 44 42 48 09 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ORG 3DBH ; ┆
0x11cc0…11ce0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 09 09 3b 0d 0a 20 20 30 33 44 42 20 ┆ ; 03DB ┆
0x11ce0…11d00 20 20 20 46 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 42 20 20 20 20 ┆ F0 DB ┆
0x11d00…11d20 20 20 30 46 30 48 20 20 20 20 3b 20 73 65 6c 65 63 74 20 0a 65 78 74 65 6e 64 65 64 20 6d 75 6c ┆ 0F0H ; select extended mul┆
0x11d20…11d40 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 73 2e 0d 0a 20 20 30 33 44 43 20 20 20 20 46 46 46 ┆tibus interrupts. 03DC FFF┆
0x11d40…11d60 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d ┆F DW 0FFFFH ; ┆
0x11d60…11d80 0a 20 20 30 33 44 45 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 03DE FFFF ┆
0x11d80…11da0 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 45 30 20 20 20 20 46 46 46 46 20 20 20 ┆ DW 0FFFFH ; 03E0 FFFF ┆
0x11da0…11dc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 ┆ DW 0FFFFH ; 0┆
0x11dc0…11de0 33 45 32 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 ┆3E2 FFFF DW┆
0x11de0…11e00 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 45 34 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 ┆ 0FFFFH ; 03E4 FFFF ┆
0x11e00…11e20 (143,) 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 45 36 20 ┆ DW 0FFFFH ; 03E6 ┆
0x11e20…11e40 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 ┆ FFFF DW 0FF┆
0x11e40…11e60 46 46 48 09 3b 0d 0a 20 20 30 33 45 38 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 ┆FFH ; 03E8 FFFF ┆
0x11e60…11e80 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 45 41 20 20 20 20 46 ┆ DW 0FFFFH ; 03EA F┆
0x11e80…11ea0 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 ┆FFF DW 0FFFFH ┆
0x11ea0…11ec0 3b 0d 0a 20 20 30 33 45 43 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆; 03EC FFFF ┆
0x11ec0…11ee0 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 45 45 20 20 20 20 46 46 46 46 20 ┆ DW 0FFFFH ; 03EE FFFF ┆
0x11ee0…11f00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 ┆ DW 0FFFFH ; ┆
0x11f00…11f20 20 30 33 46 30 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 ┆ 03F0 FFFF ┆
0x11f20…11f40 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 46 32 20 20 20 20 46 46 46 46 20 20 20 20 20 ┆DW 0FFFFH ; 03F2 FFFF ┆
0x11f40…11f60 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 46 ┆ DW 0FFFFH ; 03F┆
0x11f60…11f80 34 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 ┆4 FFFF DW 0┆
0x11f80…11fa0 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 46 36 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 ┆FFFFH ; 03F6 FFFF ┆
0x11fa0…11fc0 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 46 38 20 20 20 ┆ DW 0FFFFH ; 03F8 ┆
0x11fc0…11fe0 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 ┆ FFFF DW 0FFFF┆
0x11fe0…12000 48 09 3b 0d 0a 20 20 30 33 46 41 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆H ; 03FA FFFF ┆
0x12000…12020 (144,) 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 30 33 46 43 20 20 20 20 46 46 46 ┆ DW 0FFFFH ; 03FC FFF┆
0x12020…12040 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d ┆F DW 0FFFFH ; ┆
0x12040…12060 0a 20 20 30 33 46 45 20 20 20 20 46 46 46 46 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 03FE FFFF ┆
0x12060…12080 20 09 44 57 09 30 46 46 46 46 48 09 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DW 0FFFFH ; ┆
0x12080…120a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ; ┆
0x120a0…120b8 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 09 45 4e 44 0d 0a ┆ END ┆
0x120b8…120bb FormFeed {
0x120b8…120bb 0c 82 d0 ┆ ┆
0x120b8…120bb }
0x120bb…120c0 0a b0 a1 b0 a1 ┆ ┆
0x120c0…120e0 35 2e 33 20 20 20 20 20 20 54 69 6d 69 6e 67 20 44 69 61 67 72 61 6d 73 2e 0d 0a 0d 0a 09 84 54 ┆5.3 Timing Diagrams. T┆
0x120e0…12100 68 69 73 20 70 61 72 74 20 64 65 73 63 72 69 62 65 73 20 74 68 65 20 62 65 68 61 76 69 6f 75 72 ┆his part describes the behaviour┆
0x12100…12120 20 6f 66 20 74 68 65 20 73 69 67 6e 61 6c 73 20 69 6e 20 0a 19 89 80 80 74 69 6d 65 2e 20 54 68 ┆ of the signals in time. Th┆
0x12120…12140 65 20 64 6f 6b 75 6d 65 6e 74 61 74 69 6f 6e 20 69 73 20 66 72 6f 6d 20 61 20 6c 6f 67 69 63 20 ┆e dokumentation is from a logic ┆
0x12140…12160 61 6e 61 6c 79 7a 65 72 20 6d 6f 64 65 6c 20 0a 19 89 80 80 31 36 33 30 44 20 66 72 6f 6d 20 48 ┆analyzer model 1630D from H┆
0x12160…12172 65 77 65 6c 74 20 50 61 63 6b 61 72 64 2e 0d 0a 0d 0a ┆ewelt Packard. ┆
0x12172…12175 FormFeed {
0x12172…12175 0c 80 c8 ┆ ┆
0x12172…12175 }
0x12175…12180 0a b0 a1 35 2e 33 2e 31 20 20 20 ┆ 5.3.1 ┆
0x12180…121a0 20 46 69 72 73 74 20 52 4f 4d 20 61 63 63 65 73 73 20 6f 6e 20 43 50 55 36 31 30 42 2e 0d 0a 0d ┆ First ROM access on CPU610B. ┆
0x121a0…121a1 0a ┆ ┆
0x121a1…121a4 FormFeed {
0x121a1…121a4 0c 80 98 ┆ ┆
0x121a1…121a4 }
0x121a4…121c0 0a b0 a1 35 2e 33 2e 32 20 20 20 20 38 32 37 34 20 63 79 63 6c 65 20 6f 6e 20 43 50 ┆ 5.3.2 8274 cycle on CP┆
0x121c0…121ca 55 36 31 30 41 2e 0d 0a 0d 0a ┆U610A. ┆
0x121ca…121cd FormFeed {
0x121ca…121cd 0c 80 98 ┆ ┆
0x121ca…121cd }
0x121cd…121e0 0a 88 b0 a1 35 2e 33 2e 33 20 20 20 20 52 54 43 20 63 79 ┆ 5.3.3 RTC cy┆
0x121e0…121f0 63 6c 65 20 43 50 55 36 31 30 41 2e 0d 0a 0d 0a ┆cle CPU610A. ┆
0x121f0…121f3 FormFeed {
0x121f0…121f3 0c 80 98 ┆ ┆
0x121f0…121f3 }
0x121f3…12200 0a b0 a1 35 2e 33 2e 34 20 20 20 20 4d ┆ 5.3.4 M┆
0x12200…12220 (145,) 75 6c 74 69 62 75 73 20 63 79 63 6c 65 20 6f 6e 20 43 50 55 36 31 30 42 20 74 6f 20 4d 45 4d 36 ┆ultibus cycle on CPU610B to MEM6┆
0x12220…12227 39 31 2e 0d 0a 0d 0a ┆91. ┆
0x12227…1222a FormFeed {
0x12227…1222a 0c 80 98 ┆ ┆
0x12227…1222a }
0x1222a…12240 0a b0 a1 35 2e 33 2e 35 20 20 20 20 69 4c 42 58 62 75 73 20 63 79 ┆ 5.3.5 iLBXbus cy┆
0x12240…1225a 63 6c 65 20 43 50 55 36 31 30 42 20 74 6f 20 4d 45 4d 36 39 31 2e 0d 0a 0d 0a ┆cle CPU610B to MEM691. ┆
0x1225a…1225d FormFeed {
0x1225a…1225d 0c 80 98 ┆ ┆
0x1225a…1225d }
0x1225d…12260 0a a1 b0 ┆ ┆
0x12260…12280 35 2e 34 20 20 20 20 20 20 20 50 6c 75 67 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 84 54 ┆5.4 Plugs. T┆
0x12280…122a0 68 69 73 20 70 61 72 74 20 64 65 73 63 69 62 65 73 20 74 68 65 20 70 6c 75 67 73 20 6f 6e 20 43 ┆his part descibes the plugs on C┆
0x122a0…122c0 50 55 36 31 30 58 2e 20 54 68 65 20 4d 75 6c 74 69 62 75 73 20 0a 19 8a 80 80 28 50 31 29 20 20 ┆PU610X. The Multibus (P1) ┆
0x122c0…122e0 61 6e 64 20 69 4c 42 58 20 28 50 32 29 20 63 6f 6e 6e 65 63 74 6f 72 73 20 69 73 20 65 64 67 65 ┆and iLBX (P2) connectors is edge┆
0x122e0…12300 20 63 6f 6e 6e 65 63 74 6f 72 73 2e 20 54 68 65 20 0a 19 8a 80 80 72 65 73 74 20 63 6f 6e 6e 65 ┆ connectors. The rest conne┆
0x12300…12320 63 74 6f 72 73 20 69 73 20 49 54 54 20 43 41 4e 4e 4f 4e 20 47 30 38 20 63 6f 6e 6e 65 63 74 6f ┆ctors is ITT CANNON G08 connecto┆
0x12320…12340 72 73 2e 0d 0a 0d 0a b0 a1 35 2e 34 2e 31 20 20 20 20 50 31 20 4d 75 6c 74 69 62 75 73 20 43 6f ┆rs. 5.4.1 P1 Multibus Co┆
0x12340…1234a 6e 6e 65 63 74 6f 72 2e 0d 0a ┆nnector. ┆
0x1234a…12383 Params {
0x1234a…12383 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x1234a…12383 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x1234a…12383 }
0x12383…123bc Params {
0x12383…123bc 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12383…123bc 00 00 00 00 00 00 00 00 0a 1a 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff ff 04 ┆ *7AKU_iså ┆
0x12383…123bc }
0x123bc…123c0 0a 0d 0a 09 ┆ ┆
0x123c0…123e0 b0 a1 50 69 6e 09 53 69 67 6e 61 6c 09 50 69 6e 09 53 69 67 6e 61 6c 2e 20 0d 0a 0d 0a 09 31 09 ┆ Pin Signal Pin Signal. 1 ┆
0x123e0…12400 47 4e 44 09 32 09 47 4e 44 0d 0a 09 33 09 2b 35 56 09 34 09 2b 35 56 0d 0a 09 35 09 2b 35 56 09 ┆GND 2 GND 3 +5V 4 +5V 5 +5V ┆
0x12400…12420 (146,) 36 09 2b 35 56 0d 0a 09 37 09 2b 31 32 56 09 38 09 2b 31 32 56 0d 0a 09 39 09 52 65 73 65 72 76 ┆6 +5V 7 +12V 8 +12V 9 Reserv┆
0x12420…12440 65 64 09 31 30 09 52 65 73 65 72 76 65 64 0d 0a 09 31 31 09 47 4e 44 09 31 32 09 47 4e 44 0d 0a ┆ed 10 Reserved 11 GND 12 GND ┆
0x12440…12460 09 31 33 09 2f 42 43 4c 4b 09 31 34 09 2f 49 4e 49 54 0d 0a 09 31 35 09 2f 42 50 52 4e 09 31 36 ┆ 13 /BCLK 14 /INIT 15 /BPRN 16┆
0x12460…12480 09 2f 42 50 52 4f 0d 0a 09 31 37 09 2f 42 55 53 59 09 31 38 09 2f 42 52 45 51 0d 0a 09 31 39 09 ┆ /BPRO 17 /BUSY 18 /BREQ 19 ┆
0x12480…124a0 2f 4d 52 44 43 09 32 30 09 2f 4d 57 54 43 0d 0a 09 32 31 09 2f 49 4f 52 43 09 32 32 09 2f 49 4f ┆/MRDC 20 /MWTC 21 /IORC 22 /IO┆
0x124a0…124c0 57 43 0d 0a 09 32 33 09 2f 58 41 43 4b 09 32 34 09 2f 49 4e 48 31 0d 0a 09 32 35 09 2f 4c 4f 43 ┆WC 23 /XACK 24 /INH1 25 /LOC┆
0x124c0…124e0 4b 09 32 36 09 2f 49 4e 48 32 0d 0a 09 32 37 09 2f 42 48 45 4e 09 32 38 09 2f 41 44 31 30 0d 0a ┆K 26 /INH2 27 /BHEN 28 /AD10 ┆
0x124e0…12500 09 32 39 09 2f 43 42 52 51 09 33 30 09 2f 41 44 31 31 0d 0a 09 33 31 09 2f 43 43 4c 4b 09 33 32 ┆ 29 /CBRQ 30 /AD11 31 /CCLK 32┆
0x12500…12520 09 2f 41 44 31 32 0d 0a 09 33 33 09 2f 49 4e 54 41 09 33 34 09 2f 41 44 31 33 0d 0a 09 33 35 09 ┆ /AD12 33 /INTA 34 /AD13 35 ┆
0x12520…12540 2f 49 4e 54 36 09 33 36 09 2f 49 4e 54 37 0d 0a 09 33 37 09 2f 49 4e 54 34 09 33 38 09 2f 49 4e ┆/INT6 36 /INT7 37 /INT4 38 /IN┆
0x12540…12560 54 35 0d 0a 09 33 39 09 2f 49 4e 54 32 09 34 30 09 2f 49 4e 54 33 0d 0a 09 34 31 09 2f 49 4e 54 ┆T5 39 /INT2 40 /INT3 41 /INT┆
0x12560…12580 30 09 34 32 09 2f 49 4e 54 31 0d 0a 09 34 33 09 2f 41 44 52 45 09 34 34 09 2f 41 44 52 46 0d 0a ┆0 42 /INT1 43 /ADRE 44 /ADRF ┆
0x12580…125a0 09 34 35 09 2f 41 44 52 43 09 34 36 09 2f 41 44 52 44 0d 0a 09 34 37 09 2f 41 44 52 41 09 34 38 ┆ 45 /ADRC 46 /ADRD 47 /ADRA 48┆
0x125a0…125c0 09 2f 41 44 52 42 0d 0a 09 34 39 09 2f 41 44 52 38 09 35 30 09 2f 41 44 52 39 0d 0a 09 35 31 09 ┆ /ADRB 49 /ADR8 50 /ADR9 51 ┆
0x125c0…125e0 2f 41 44 52 36 09 35 32 09 2f 41 44 52 37 0d 0a 09 35 33 09 2f 41 44 52 34 09 35 34 09 2f 41 44 ┆/ADR6 52 /ADR7 53 /ADR4 54 /AD┆
0x125e0…12600 52 35 0d 0a 09 35 35 09 2f 41 44 52 32 09 35 36 09 2f 41 44 52 33 0d 0a 09 35 37 09 2f 41 44 52 ┆R5 55 /ADR2 56 /ADR3 57 /ADR┆
0x12600…12620 (147,) 30 09 35 38 09 2f 41 44 52 31 0d 0a 09 35 39 09 2f 44 41 54 45 09 36 30 09 2f 44 41 54 46 0d 0a ┆0 58 /ADR1 59 /DATE 60 /DATF ┆
0x12620…12640 09 36 31 09 2f 44 41 54 43 09 36 32 09 2f 44 41 54 44 0d 0a 09 36 33 09 2f 44 41 54 41 09 36 34 ┆ 61 /DATC 62 /DATD 63 /DATA 64┆
0x12640…12660 09 2f 44 41 54 42 0d 0a 09 36 35 09 2f 44 41 54 38 09 36 36 09 2f 44 41 54 39 0d 0a 09 36 37 09 ┆ /DATB 65 /DAT8 66 /DAT9 67 ┆
0x12660…12680 2f 44 41 54 36 09 36 38 09 2f 44 41 54 37 0d 0a 09 36 39 09 2f 44 41 54 34 09 37 30 09 2f 44 41 ┆/DAT6 68 /DAT7 69 /DAT4 70 /DA┆
0x12680…126a0 54 35 0d 0a 09 37 31 09 2f 44 41 54 32 09 37 32 09 2f 44 41 54 33 0d 0a 09 37 33 09 2f 44 41 54 ┆T5 71 /DAT2 72 /DAT3 73 /DAT┆
0x126a0…126c0 30 09 37 34 09 2f 44 41 54 31 0d 0a 09 37 35 09 47 4e 44 09 37 36 09 47 4e 44 0d 0a 09 37 37 09 ┆0 74 /DAT1 75 GND 76 GND 77 ┆
0x126c0…126e0 52 65 73 65 72 76 65 64 09 37 38 09 52 65 73 65 72 76 65 64 0d 0a 09 37 39 09 2d 31 32 56 09 38 ┆Reserved 78 Reserved 79 -12V 8┆
0x126e0…12700 30 09 2d 31 32 56 0d 0a 09 38 31 09 2b 35 56 09 38 32 09 2b 35 56 0d 0a 09 38 33 09 2b 35 56 09 ┆0 -12V 81 +5V 82 +5V 83 +5V ┆
0x12700…12720 38 34 09 2b 35 56 0d 0a 09 38 35 09 47 4e 44 09 38 36 09 47 4e 44 0d 0a 09 b0 2d 2d 2d 2d 2d 2d ┆84 +5V 85 GND 86 GND ------┆
0x12720…12740 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x12740…12743 2d 0d 0a ┆- ┆
0x12743…12746 FormFeed {
0x12743…12746 0c 83 cc ┆ ┆
0x12743…12746 }
0x12746…12747 0a ┆ ┆
0x12747…12780 Params {
0x12747…12780 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12747…12780 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12747…12780 }
0x12780…127b9 Params {
0x12780…127b9 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12780…127b9 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12780…127b9 }
0x127b9…127c0 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x127c0…127e0 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 20 35 2e 34 2e 31 ┆ Fig 5.4.1┆
0x127e0…127fe 20 50 31 20 61 6e 64 20 50 32 20 50 69 6e 20 61 73 73 69 67 6e 6d 65 6e 74 2e 0d 0a 0d 0a ┆ P1 and P2 Pin assignment. ┆
0x127fe…12837 Params {
0x127fe…12837 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x127fe…12837 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x127fe…12837 }
0x12837…12870 Params {
0x12837…12870 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12837…12870 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12837…12870 }
0x12870…12880 0a 0d 0a a1 b0 35 2e 34 2e 32 20 20 20 20 50 32 ┆ 5.4.2 P2┆
0x12880…128a0 20 65 78 74 65 6e 64 65 64 20 4d 75 6c 74 69 62 75 73 20 43 6f 6e 6e 65 63 74 6f 72 20 28 69 4c ┆ extended Multibus Connector (iL┆
0x128a0…128c0 42 58 62 75 73 20 63 6f 6e 6e 65 63 74 6f 72 29 2e 0d 0a 0d 0a 09 b0 a1 50 69 6e 09 53 69 67 6e ┆BXbus connector). Pin Sign┆
0x128c0…128e0 61 6c 09 50 69 6e 09 53 69 67 6e 61 6c 2e 20 0d 0a 0d 0a 09 31 09 44 42 30 09 32 09 44 42 31 0d ┆al Pin Signal. 1 DB0 2 DB1 ┆
0x128e0…12900 0a 09 33 09 44 42 32 09 34 09 44 42 33 0d 0a 09 35 09 44 42 34 09 36 09 44 42 35 0d 0a 09 37 09 ┆ 3 DB2 4 DB3 5 DB4 6 DB5 7 ┆
0x12900…12920 44 42 36 20 09 38 09 44 42 37 0d 0a 09 39 09 47 4e 44 20 20 20 20 20 09 31 30 09 44 42 38 0d 0a ┆DB6 8 DB7 9 GND 10 DB8 ┆
0x12920…12940 09 31 31 09 44 42 39 20 09 31 32 09 44 42 31 30 0d 0a 09 31 33 09 44 42 31 31 20 09 31 34 09 44 ┆ 11 DB9 12 DB10 13 DB11 14 D┆
0x12940…12960 42 31 32 0d 0a 09 31 35 09 44 42 31 33 20 09 31 36 09 44 42 31 34 0d 0a 09 31 37 09 44 42 31 35 ┆B12 15 DB13 16 DB14 17 DB15┆
0x12960…12980 20 09 31 38 09 47 4e 44 0d 0a 09 31 39 09 41 42 30 20 20 09 32 30 09 41 42 31 0d 0a 09 32 31 09 ┆ 18 GND 19 AB0 20 AB1 21 ┆
0x12980…129a0 41 42 32 20 20 09 32 32 09 41 42 33 0d 0a 09 32 33 09 41 42 34 20 20 09 32 34 09 41 42 35 0d 0a ┆AB2 22 AB3 23 AB4 24 AB5 ┆
0x129a0…129c0 09 32 35 09 41 42 36 20 20 09 32 36 09 41 42 37 0d 0a 09 32 37 09 47 4e 44 20 20 09 32 38 09 41 ┆ 25 AB6 26 AB7 27 GND 28 A┆
0x129c0…129e0 42 38 0d 0a 09 32 39 09 41 42 39 20 09 33 30 09 41 42 31 30 0d 0a 09 33 31 09 41 42 31 31 20 09 ┆B8 29 AB9 30 AB10 31 AB11 ┆
0x129e0…12a00 33 32 09 41 42 31 32 0d 0a 09 33 33 09 41 42 31 33 20 09 33 34 09 41 42 31 34 0d 0a 09 33 35 09 ┆32 AB12 33 AB13 34 AB14 35 ┆
0x12a00…12a20 (149,) 41 42 31 35 20 09 33 36 09 47 4e 44 0d 0a 09 33 37 09 41 42 31 36 09 33 38 09 41 42 31 37 0d 0a ┆AB15 36 GND 37 AB16 38 AB17 ┆
0x12a20…12a40 09 33 39 09 41 42 31 38 20 09 34 30 09 41 42 31 39 0d 0a 09 34 31 09 41 42 32 30 20 09 34 32 09 ┆ 39 AB18 40 AB19 41 AB20 42 ┆
0x12a40…12a60 41 42 32 31 0d 0a 09 34 33 09 41 42 32 32 20 09 34 34 09 41 42 32 33 0d 0a 09 34 35 09 47 4e 44 ┆AB21 43 AB22 44 AB23 45 GND┆
0x12a60…12a80 20 20 09 34 36 09 2f 41 43 4b 0d 0a 09 34 37 09 42 48 45 4e 20 09 34 38 09 52 2f 28 2f 57 29 0d ┆ 46 /ACK 47 BHEN 48 R/(/W) ┆
0x12a80…12aa0 0a 09 34 39 09 2f 41 53 54 42 09 35 30 09 2f 44 53 54 42 0d 0a 09 35 31 09 2f 53 4d 52 51 09 35 ┆ 49 /ASTB 50 /DSTB 51 /SMRQ 5┆
0x12aa0…12ac0 32 09 2f 53 4d 41 43 4b 0d 0a 09 35 33 09 2f 4c 4f 43 4b 09 35 34 09 47 4e 44 0d 0a 09 35 35 09 ┆2 /SMACK 53 /LOCK 54 GND 55 ┆
0x12ac0…12ae0 2f 41 44 52 32 32 09 35 36 09 2f 41 44 52 32 33 0d 0a 09 35 37 09 2f 41 44 52 32 30 09 35 38 09 ┆/ADR22 56 /ADR23 57 /ADR20 58 ┆
0x12ae0…12b00 2f 41 44 52 32 31 0d 0a 09 35 39 09 52 65 73 65 72 76 65 64 09 36 30 09 2f 54 50 41 52 0d 0a 09 ┆/ADR21 59 Reserved 60 /TPAR ┆
0x12b00…12b20 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -------------------------------┆
0x12b20…12b2a 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆-------- ┆
0x12b2a…12b2d FormFeed {
0x12b2a…12b2d 0c 83 b0 ┆ ┆
0x12b2a…12b2d }
0x12b2d…12b2e 0a ┆ ┆
0x12b2e…12b67 Params {
0x12b2e…12b67 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12b2e…12b67 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12b2e…12b67 }
0x12b67…12ba0 Params {
0x12b67…12ba0 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12b67…12ba0 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12b67…12ba0 }
0x12ba0…12bc0 0a b0 a1 35 2e 34 2e 33 20 20 20 20 4a 31 20 43 6f 6e 73 6f 6c 65 20 69 6e 74 65 72 66 61 63 65 ┆ 5.4.3 J1 Console interface┆
0x12bc0…12bcf 20 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a ┆ connector. ┆
0x12bcf…12c08 Params {
0x12bcf…12c08 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12bcf…12c08 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12bcf…12c08 }
0x12c08…12c41 Params {
0x12c08…12c41 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x12c08…12c41 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x12c08…12c41 }
0x12c41…12c60 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 a1 b0 f0 a1 e1 a1 b0 4a 31 20 ┆ J1 ┆
0x12c60…12c80 20 20 20 20 20 20 43 6f 6e 73 6f 6c 65 20 28 52 53 32 33 32 43 29 20 53 69 67 6e 61 6c 73 0d 0a ┆ Console (RS232C) Signals ┆
0x12c80…12ca0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 a1 e1 20 20 e1 a1 e1 20 ┆ 1 ┆
0x12ca0…12cc0 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 a1 e1 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ RETUR N ┆
0x12cc0…12ce0 20 20 20 20 20 20 20 20 20 20 20 32 20 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 4e 6f 6e 20 43 ┆ 2 Non C┆
0x12ce0…12d00 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 ┆onnected 3┆
0x12d00…12d20 20 a1 e1 20 20 20 20 20 20 20 20 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a e1 20 20 20 ┆ Non Connected ┆
0x12d20…12d40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 a1 a1 e1 20 20 20 20 20 20 20 20 ┆ 4 ┆
0x12d40…12d60 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Non Connected ┆
0x12d60…12d80 20 20 20 20 20 35 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a 20 ┆ 5 RETURN ┆
0x12d80…12da0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 a1 a1 e1 20 20 20 20 20 20 ┆ 6 ┆
0x12da0…12dc0 20 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Non Connected ┆
0x12dc0…12de0 20 20 20 20 20 20 20 37 20 20 20 20 a1 e1 20 20 20 20 20 43 41 4c 4c 49 4e 47 20 49 4e 44 49 43 ┆ 7 CALLING INDIC┆
0x12de0…12e00 41 54 4f 52 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 ┆ATOR B 8 ┆
0x12e00…12e20 (151,) a1 a1 e1 20 20 20 20 20 20 20 20 20 43 41 52 52 49 45 52 20 44 45 54 20 42 0d 0a b0 a1 f0 e1 b0 ┆ CARRIER DET B ┆
0x12e20…12e40 a1 e1 f0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 20 a1 e1 20 20 20 20 ┆ 9 ┆
0x12e40…12e60 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ RETURN ┆
0x12e60…12e80 20 20 20 20 20 20 31 30 20 20 a1 e1 20 20 20 20 20 20 20 44 41 54 41 20 54 45 52 4d 2e 20 52 44 ┆ 10 DATA TERM. RD┆
0x12e80…12ea0 59 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 31 a1 e1 20 20 20 ┆Y B 11 ┆
0x12ea0…12ec0 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ RETURN ┆
0x12ec0…12ee0 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 44 41 54 41 20 53 45 54 20 52 45 41 44 ┆ 12 DATA SET READ┆
0x12ee0…12f00 59 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 33 20 a1 e1 20 20 ┆Y B 13 ┆
0x12f00…12f20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ RETURN ┆
0x12f20…12f40 20 20 20 20 20 20 20 20 31 34 20 20 a1 e1 20 20 20 20 20 20 20 43 a1 e1 4c 45 41 52 20 54 4f 20 ┆ 14 C LEAR TO ┆
0x12f40…12f60 53 45 4e e1 a1 e1 44 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆SEN D B 1┆
0x12f60…12f80 35 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a 20 20 20 20 20 20 ┆5 RETURN ┆
0x12f80…12fa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 52 45 51 ┆ 16 REQ┆
0x12fa0…12fc0 55 45 53 54 20 54 4f 20 53 45 4e 44 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆UEST TO SEND B ┆
0x12fc0…12fe0 20 20 20 20 31 37 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a 20 ┆ 17 RETURN ┆
0x12fe0…13000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 a1 e1 20 20 20 20 20 20 20 ┆ 18 ┆
0x13000…13020 (152,) a1 e1 2f 52 45 43 49 45 56 45 20 44 41 54 41 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /RECIEVE DATA B ┆
0x13020…13040 20 20 20 20 20 20 20 31 39 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e ┆ 19 RETURN┆
0x13040…13060 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 ┆ 20 ┆
0x13060…13080 20 2f 54 52 41 4e 53 4d 49 54 20 44 41 54 41 20 42 0d 0a 20 20 20 20 20 20 20 20 20 b0 20 20 20 ┆ /TRANSMIT DATA B ┆
0x13080…130a0 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ------------------------┆
0x130a0…130ab 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆--------- ┆
0x130ab…130e4 Params {
0x130ab…130e4 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x130ab…130e4 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x130ab…130e4 }
0x130e4…1311d Params {
0x130e4…1311d 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x130e4…1311d 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x130e4…1311d }
0x1311d…13120 0a 0d 0a ┆ ┆
0x13120…13140 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 ┆ F┆
0x13140…13160 69 67 20 35 2e 34 2e 32 20 4a 31 20 70 69 6e 20 61 73 73 69 67 6e 6d 65 6e 74 2e 0d 0a 0d 0a 0d ┆ig 5.4.2 J1 pin assignment. ┆
0x13160…13161 0a ┆ ┆
0x13161…13164 FormFeed {
0x13161…13164 0c 83 84 ┆ ┆
0x13161…13164 }
0x13164…13180 0a b0 a1 35 2e 34 2e 34 20 20 20 20 4a 32 20 52 53 34 32 32 41 20 4d 75 6c 74 69 64 ┆ 5.4.4 J2 RS422A Multid┆
0x13180…1319c 72 6f 70 20 49 6e 74 65 72 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a ┆rop Interface Connector. ┆
0x1319c…131d5 Params {
0x1319c…131d5 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x1319c…131d5 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x1319c…131d5 }
0x131d5…1320e Params {
0x131d5…1320e 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x131d5…1320e 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x131d5…1320e }
0x1320e…13220 0a b0 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x13220…13240 20 20 20 20 20 20 a1 b0 f0 a1 e1 a1 b0 4a 32 20 20 20 20 20 20 20 20 20 20 20 50 72 69 6e 74 65 ┆ J2 Printe┆
0x13240…13260 72 20 53 69 67 6e 61 6c 73 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆r Signals ┆
0x13260…13280 20 20 20 20 31 a1 e1 20 20 e1 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e a1 ┆ 1 RETURN ┆
0x13280…132a0 a1 a1 e1 a1 a1 e1 a1 b0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x132a0…132c0 20 32 20 20 a1 e1 20 20 20 20 20 20 20 a1 e1 20 20 52 45 43 49 45 56 45 20 e1 a1 e1 43 4f 4d 4d ┆ 2 RECIEVE COMM┆
0x132c0…132e0 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 20 a1 e1 20 20 20 ┆ON 3 ┆
0x132e0…13300 20 20 20 20 20 20 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a e1 20 20 20 20 20 20 20 20 ┆ Non Connected ┆
0x13300…13320 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 a1 a1 e1 20 20 20 20 20 20 20 20 20 54 45 52 4d ┆ 4 TERM┆
0x13320…13340 49 4e 41 4c 20 54 49 4d 4d 49 4e 47 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆INAL TIMMING ┆
0x13340…13360 20 20 20 35 20 20 20 20 20 20 20 20 a1 e1 20 20 2f 54 45 52 4d 49 4e 41 4c 20 54 49 4d 4d 49 4e ┆ 5 /TERMINAL TIMMIN┆
0x13360…13380 47 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 a1 a1 e1 20 20 ┆G 6 ┆
0x13380…133a0 20 20 20 20 20 20 20 20 20 20 53 45 4e 44 20 44 41 54 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ SEND DATA ┆
0x133a0…133c0 20 20 20 20 20 20 20 20 20 20 37 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 2f 53 45 4e 44 20 ┆ 7 /SEND ┆
0x133c0…133e0 44 41 54 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 a1 a1 ┆DATA 8 ┆
0x133e0…13400 e1 20 20 20 20 20 20 20 20 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a b0 a1 f0 e1 b0 a1 ┆ Non Connected ┆
0x13400…13420 (154,) e1 f0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 20 a1 e1 20 20 20 20 20 ┆ 9 ┆
0x13420…13440 20 20 20 20 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ Non Connected ┆
0x13440…13460 20 20 20 20 20 20 20 20 20 31 30 20 20 a1 e1 20 20 20 20 20 20 20 20 20 a1 e1 20 52 45 43 45 49 ┆ 10 RECEI┆
0x13460…13480 56 45 20 44 e1 a1 e1 41 54 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆VE D ATA ┆
0x13480…134a0 31 31 20 a1 e1 20 20 20 20 20 20 20 20 20 20 2f 52 45 43 45 49 56 45 20 44 41 54 41 0d 0a 20 20 ┆11 /RECEIVE DATA ┆
0x134a0…134c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 20 20 20 a1 e1 20 20 20 20 20 20 20 ┆ 12 ┆
0x134c0…134e0 20 20 a1 e1 52 45 51 55 45 53 54 20 54 4f 20 53 45 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ REQUEST TO SEND ┆
0x134e0…13500 20 20 20 20 20 20 20 20 20 31 33 20 a1 e1 20 a1 e1 20 20 20 20 20 20 20 20 20 2f 52 45 51 55 45 ┆ 13 /REQUE┆
0x13500…13520 53 54 20 54 4f 20 53 45 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ST TO SEND ┆
0x13520…13540 31 34 20 20 20 a1 e1 20 20 20 20 20 20 20 20 52 e1 45 43 45 49 56 45 20 54 49 4d 49 4e 47 20 28 ┆14 R ECEIVE TIMING (┆
0x13540…13560 42 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 e1 20 20 20 20 ┆B) 15 ┆
0x13560…13580 20 20 20 20 20 20 52 45 43 45 49 56 45 20 54 49 4d 49 4e 47 20 28 41 29 0d 0a 20 20 20 20 20 20 ┆ RECEIVE TIMING (A) ┆
0x13580…135a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 a1 e1 20 20 20 20 20 20 20 20 20 20 a1 e1 20 ┆ 16 ┆
0x135a0…135c0 43 4c 45 41 52 20 54 4f 20 53 45 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CLEAR TO SEND ┆
0x135c0…135e0 20 20 20 31 37 20 a1 e1 20 20 20 20 20 20 20 20 20 20 2f 43 4c 45 41 52 20 54 4f 20 53 45 4e 44 ┆ 17 /CLEAR TO SEND┆
0x135e0…13600 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 a1 e1 20 20 20 20 ┆ 18 ┆
0x13600…13620 (155,) 20 20 20 20 a1 e1 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 ┆ Non Connected ┆
0x13620…13640 20 20 20 20 20 20 20 20 20 20 20 31 39 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 4e 6f 6e 20 43 ┆ 19 Non C┆
0x13640…13660 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 30 ┆onnected 20┆
0x13660…13680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 41 54 41 20 4d 4f 44 45 0d 0a 20 20 20 20 20 20 20 ┆ DATA MODE ┆
0x13680…136a0 20 20 20 20 20 20 20 20 20 20 20 20 20 32 31 20 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 2f 44 ┆ 21 /D┆
0x136a0…136c0 41 54 41 20 4d 4f 44 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 32 ┆ATA MODE 22┆
0x136c0…136e0 20 a1 e1 20 20 20 20 20 20 20 20 20 20 a1 e1 20 54 45 52 4d 49 4e 41 4c 20 52 45 41 44 59 0d 0a ┆ TERMINAL READY ┆
0x136e0…13700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 33 20 20 a1 e1 20 20 20 20 20 20 ┆ 23 ┆
0x13700…13720 20 20 20 2f 54 45 52 4d 49 4e 41 4c 20 52 45 41 44 59 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /TERMINAL READY ┆
0x13720…13740 20 20 20 20 20 20 20 20 32 34 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 4e 6f 6e 20 43 6f ┆ 24 Non Co┆
0x13740…13760 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 35 20 ┆nnected 25 ┆
0x13760…13780 20 a1 a1 e1 20 20 20 20 20 20 20 20 20 20 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 ┆ Non Connected ┆
0x13780…137a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 20 20 4e ┆ 26 N┆
0x137a0…137c0 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆on Connected ┆
0x137c0…137e0 20 20 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -----------------------------┆
0x137e0…137e3 2d 0d 0a ┆- ┆
0x137e3…1381c Params {
0x137e3…1381c 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x137e3…1381c 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x137e3…1381c }
0x1381c…13855 Params {
0x1381c…13855 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x1381c…13855 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x1381c…13855 }
0x13855…13860 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x13860…13880 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 20 35 2e 34 2e 33 20 4a 32 20 ┆ Fig 5.4.3 J2 ┆
0x13880…138a0 70 69 6e 20 61 73 73 69 67 6e 6d 65 6e 74 2e 0d 0a 0d 0a 0d 0a 8c 83 9c 0a b0 a1 35 2e 34 2e 35 ┆pin assignment. 5.4.5┆
0x138a0…138c0 20 20 20 20 4a 33 20 50 61 72 61 6c 6c 65 6c 20 50 72 69 6e 74 65 72 20 49 6e 74 65 72 66 61 63 ┆ J3 Parallel Printer Interfac┆
0x138c0…138d0 65 20 43 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a ┆e Connector. ┆
0x138d0…13909 Params {
0x138d0…13909 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x138d0…13909 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x138d0…13909 }
0x13909…13942 Params {
0x13909…13942 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x13909…13942 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x13909…13942 }
0x13942…13960 0a b0 a1 b0 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 a1 b0 f0 a1 ┆ ┆
0x13960…13980 e1 a1 b0 4a 33 20 20 20 20 20 20 20 20 20 20 20 50 72 69 6e 74 65 72 20 53 69 67 6e 61 6c 73 0d ┆ J3 Printer Signals ┆
0x13980…139a0 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 a1 e1 20 20 e1 a1 e1 ┆ 1 ┆
0x139a0…139c0 20 20 20 20 20 20 20 20 20 20 20 20 2f 53 54 52 4f 42 45 a1 a1 a1 e1 a1 a1 e1 a1 b0 e1 f0 0d 0a ┆ /STROBE ┆
0x139c0…139e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 a1 e1 20 20 20 20 20 20 ┆ 2 ┆
0x139e0…13a00 20 a1 e1 20 20 20 20 2f 41 55 54 4f 20 4c 46 e1 a1 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /AUTO LF ┆
0x13a00…13a20 (157,) 20 20 20 20 20 20 20 20 33 20 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 44 41 54 41 20 30 ┆ 3 DATA 0┆
0x13a20…13a40 e1 e1 0d 0a e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 a1 a1 e1 ┆ 4 ┆
0x13a40…13a60 20 20 20 20 20 20 20 20 20 20 20 20 2f 46 41 55 4c 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /FAULT ┆
0x13a60…13a80 20 20 20 20 20 20 20 20 20 35 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 44 41 54 41 20 31 ┆ 5 DATA 1┆
0x13a80…13aa0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 a1 a1 e1 20 20 20 ┆ 6 ┆
0x13aa0…13ac0 20 20 20 20 20 20 20 20 2f 4c 50 20 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /LP INIT ┆
0x13ac0…13ae0 20 20 20 20 20 20 20 37 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 44 41 54 41 20 32 0d 0a ┆ 7 DATA 2 ┆
0x13ae0…13b00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 a1 a1 e1 20 20 20 20 20 ┆ 8 ┆
0x13b00…13b20 20 20 20 20 20 20 20 2f 53 45 4c 45 43 54 0d 0a b0 a1 f0 e1 b0 a1 e1 f0 20 20 20 20 20 20 20 20 ┆ /SELECT ┆
0x13b20…13b40 20 20 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 9 ┆
0x13b40…13b60 44 41 54 41 20 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 ┆DATA 3 10 ┆
0x13b60…13b80 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 a1 e1 0d 0a 20 20 20 20 ┆ RETURN ┆
0x13b80…13ba0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 31 20 a1 e1 20 20 20 20 20 20 20 20 20 20 20 ┆ 11 ┆
0x13ba0…13bc0 20 20 44 41 54 41 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 ┆ DATA 4 12┆
0x13bc0…13be0 20 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 a1 e1 a1 e1 0d 0a ┆ RETURN ┆
0x13be0…13c00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 33 20 a1 e1 20 20 20 20 20 20 20 ┆ 13 ┆
0x13c00…13c20 (158,) 20 20 20 20 20 20 44 41 54 41 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DATA 5 ┆
0x13c20…13c40 20 20 31 34 20 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 a1 e1 ┆ 14 RETURN ┆
0x13c40…13c60 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 a1 e1 20 20 20 20 20 ┆ 15 ┆
0x13c60…13c80 20 20 20 20 20 20 20 20 44 41 54 41 20 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DATA 6 ┆
0x13c80…13ca0 20 20 20 20 31 36 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 a1 ┆ 16 RETURN ┆
0x13ca0…13cc0 e1 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 a1 e1 20 20 20 20 ┆ 17 ┆
0x13cc0…13ce0 20 20 20 20 20 20 20 20 20 44 41 54 41 20 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DATA 7 ┆
0x13ce0…13d00 20 20 20 20 20 31 38 20 20 a1 e1 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 ┆ 18 RETURN ┆
0x13d00…13d20 a1 e1 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 39 20 a1 e1 20 20 20 ┆ 19 ┆
0x13d20…13d40 20 20 20 20 20 20 20 20 20 20 20 2f 41 43 4b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /ACK ┆
0x13d40…13d60 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e e1 a1 e1 e1 0d ┆ 20 RETURN ┆
0x13d60…13d80 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 31 20 20 a1 e1 20 20 20 20 20 ┆ 21 ┆
0x13d80…13da0 20 20 20 20 20 20 20 20 42 55 53 59 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ BUSY ┆
0x13da0…13dc0 20 20 32 32 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 a1 0d 0a ┆ 22 RETURN ┆
0x13dc0…13de0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 33 20 20 a1 e1 20 20 20 20 20 20 ┆ 23 ┆
0x13de0…13e00 20 20 20 20 20 50 41 50 45 52 20 45 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ PAPER END ┆
0x13e00…13e20 (159,) 20 20 20 20 32 34 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 20 20 52 45 54 55 52 4e e1 a1 ┆ 24 RETURN ┆
0x13e20…13e40 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 35 20 20 a1 a1 e1 20 20 20 ┆ 25 ┆
0x13e40…13e60 20 20 20 20 20 20 20 20 53 45 4c 45 43 54 45 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SELECTED ┆
0x13e60…13e80 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 20 6e 6f 6e 20 63 6f 6e 6e 65 63 74 65 64 ┆ 26 non connected┆
0x13e80…13ea0 0d 0a 20 20 20 20 20 20 20 20 20 b0 20 20 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ---------┆
0x13ea0…13eb5 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆------------------- ┆
0x13eb5…13eee Params {
0x13eb5…13eee 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x13eb5…13eee 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x13eb5…13eee }
0x13eee…13f27 Params {
0x13eee…13f27 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x13eee…13f27 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x13eee…13f27 }
0x13f27…13f40 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 ┆ ┆
0x13f40…13f60 20 20 20 20 20 20 20 46 69 67 20 35 2e 34 2e 34 20 4a 33 20 70 69 6e 20 61 73 73 69 67 6e 6d 65 ┆ Fig 5.4.4 J3 pin assignme┆
0x13f60…13f69 6e 74 2e 0d 0a 0d 0a 0d 0a ┆nt. ┆
0x13f69…13f6c FormFeed {
0x13f69…13f6c 0c 83 a8 ┆ ┆
0x13f69…13f6c }
0x13f6c…13f80 0a a1 b0 35 2e 34 2e 36 20 20 20 20 84 4a 34 20 4c 45 44 36 ┆ 5.4.6 J4 LED6┆
0x13f80…13fa0 30 33 2c 20 42 42 43 36 30 31 20 61 6e 64 20 4b 65 79 20 49 6e 74 65 72 72 75 70 74 20 43 6f 6e ┆03, BBC601 and Key Interrupt Con┆
0x13fa0…13fab 6e 65 63 74 6f 72 2e 0d 0a 0d 0a ┆nector. ┆
0x13fab…13fe4 Params {
0x13fab…13fe4 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x13fab…13fe4 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x13fab…13fe4 }
0x13fe4…1401d Params {
0x13fe4…1401d 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x13fe4…1401d 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x13fe4…1401d }
0x1401d…14020 0a b0 a1 ┆ ┆
0x14020…14040 b0 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 a1 b0 f0 a1 e1 a1 b0 4a 34 ┆ J4┆
0x14040…14060 20 20 20 20 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 20 20 20 0d 0a 0d 0a 20 20 20 20 ┆ Signals ┆
0x14060…14080 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 a1 e1 20 20 e1 a1 e1 20 20 20 20 20 20 20 ┆ 1 ┆
0x14080…140a0 20 4c 45 44 20 31 20 43 41 54 48 4f 44 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ LED 1 CATHODE ┆
0x140a0…140c0 20 20 20 20 20 32 20 20 a1 e1 20 20 20 20 20 20 20 a1 e1 20 4c 45 44 20 31 20 41 4e 4f 44 a1 e1 ┆ 2 LED 1 ANOD ┆
0x140c0…140e0 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 20 a1 e1 20 20 20 20 ┆E 3 ┆
0x140e0…14100 20 20 20 20 20 4c 45 44 20 32 20 43 41 54 48 4f 44 45 e1 e1 0d 0a e1 20 20 20 20 20 20 20 20 20 ┆ LED 2 CATHODE ┆
0x14100…14120 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 a1 a1 e1 20 20 20 20 20 20 20 20 4c 45 44 20 32 20 ┆ 4 LED 2 ┆
0x14120…14140 41 4e 4f 44 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 35 20 a1 e1 ┆ANODE 5 ┆
0x14140…14160 20 20 20 20 20 20 20 20 20 20 2f 50 49 4e 54 52 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /PINTR1 ┆
0x14160…14180 20 20 20 20 20 20 20 20 36 20 20 a1 a1 e1 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a ┆ 6 RETURN ┆
0x14180…141a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 20 a1 e1 20 20 20 20 20 20 20 ┆ 7 ┆
0x141a0…141c0 20 20 20 2f 50 49 4e 54 52 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ /PINTR2 ┆
0x141c0…141e0 20 38 20 20 a1 a1 e1 20 20 20 20 20 20 20 20 20 20 52 45 54 55 52 4e 0d 0a b0 a1 f0 e1 b0 a1 e1 ┆ 8 RETURN ┆
0x141e0…14200 f0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 20 a1 e1 20 20 20 20 20 20 ┆ 9 ┆
0x14200…14220 (161,) 20 20 20 20 20 20 50 44 4d 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ PDMD ┆
0x14220…14240 31 30 20 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 52 45 54 55 52 4e e1 a1 e1 0d 0a 20 20 20 ┆10 RETURN ┆
0x14240…14260 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 31 20 a1 e1 20 20 20 20 20 20 20 20 20 2b ┆ 11 +┆
0x14260…14280 31 32 56 20 53 45 4e 53 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆12V SENSE 1┆
0x14280…142a0 32 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 2b 35 56 20 53 45 4e 53 45 e1 a1 e1 a1 e1 0d 0a ┆2 +5V SENSE ┆
0x142a0…142c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 33 a1 e1 20 20 20 20 20 20 20 20 ┆ 13 ┆
0x142c0…142e0 20 20 20 20 2f 44 49 41 47 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆ /DIAG 1┆
0x142e0…14300 34 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 20 20 20 52 45 54 55 52 4e e1 a1 e1 0d 0a 20 20 20 20 ┆4 RETURN ┆
0x14300…14320 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 a1 e1 20 20 20 20 20 20 20 20 4e 6f 6e ┆ 15 Non┆
0x14320…14340 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Connected ┆
0x14340…14360 31 36 20 a1 e1 20 20 20 20 20 20 20 20 a1 e1 4e 6f 6e 20 43 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 ┆16 Non Connected ┆
0x14360…14380 20 20 20 20 20 20 20 b0 20 20 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -------------┆
0x14380…14391 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆--------------- ┆
0x14391…143ca Params {
0x14391…143ca 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x14391…143ca 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x14391…143ca }
0x143ca…14403 Params {
0x143ca…14403 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x143ca…14403 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x143ca…14403 }
0x14403…14420 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 ┆ ┆
0x14420…14440 20 20 20 46 69 67 20 35 2e 34 2e 35 20 4a 34 20 70 69 6e 20 61 73 73 69 67 6e 6d 65 6e 74 2e 0d ┆ Fig 5.4.5 J4 pin assignment. ┆
0x14440…14443 0a 0d 0a ┆ ┆
0x14443…14446 FormFeed {
0x14443…14446 0c 82 cc ┆ ┆
0x14443…14446 }
0x14446…14460 0a b0 a1 35 2e 34 2e 37 20 20 20 20 4a 35 20 69 53 42 58 62 75 73 20 49 6e 74 ┆ 5.4.7 J5 iSBXbus Int┆
0x14460…14473 65 72 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 2e 0d 0a ┆erface Connector. ┆
0x14473…144ac Params {
0x14473…144ac 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x14473…144ac 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x14473…144ac }
0x144ac…144e5 Params {
0x144ac…144e5 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x144ac…144e5 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x144ac…144e5 }
0x144e5…14500 0a 0d 0a 09 b0 a1 50 69 6e 09 53 69 67 6e 61 6c 09 50 69 6e 09 53 69 67 6e 61 6c ┆ Pin Signal Pin Signal┆
0x14500…14520 2e 20 0d 0a 0d 0a 09 31 09 2b 31 32 56 09 32 09 2d 31 32 56 0d 0a 09 33 09 47 4e 44 09 34 09 2b ┆. 1 +12V 2 -12V 3 GND 4 +┆
0x14520…14540 35 56 0d 0a 09 35 09 52 45 53 45 54 09 36 09 4d 43 4c 4b 0d 0a 09 37 09 4d 41 32 20 09 38 09 2f ┆5V 5 RESET 6 MCLK 7 MA2 8 /┆
0x14540…14560 4d 50 53 54 0d 0a 09 39 09 4d 41 31 20 20 20 20 20 09 31 30 09 52 65 73 65 72 76 65 64 0d 0a 09 ┆MPST 9 MA1 10 Reserved ┆
0x14560…14580 31 31 09 4d 41 30 20 09 31 32 09 4d 49 4e 54 52 31 0d 0a 09 31 33 09 2f 49 4f 57 52 54 09 31 34 ┆11 MA0 12 MINTR1 13 /IOWRT 14┆
0x14580…145a0 09 4d 49 4e 54 52 30 0d 0a 09 31 35 09 2f 49 4f 52 44 09 31 36 09 2f 4d 57 41 49 54 0d 0a 09 31 ┆ MINTR0 15 /IORD 16 /MWAIT 1┆
0x145a0…145c0 37 20 20 20 20 20 20 47 4e 44 20 20 20 20 09 31 38 09 2b 35 0d 0a 09 31 39 09 4d 44 37 20 20 20 ┆7 GND 18 +5 19 MD7 ┆
0x145c0…145e0 20 20 09 32 30 09 2f 4d 43 53 31 0d 0a 09 32 31 09 4d 44 36 20 20 09 32 32 09 2f 4d 43 53 30 0d ┆ 20 /MCS1 21 MD6 22 /MCS0 ┆
0x145e0…14600 0a 09 32 33 09 4d 44 35 20 20 09 32 34 09 52 65 73 65 72 76 65 64 0d 0a 09 32 35 09 4d 44 34 20 ┆ 23 MD5 24 Reserved 25 MD4 ┆
0x14600…14620 (163,) 20 09 32 36 09 28 54 44 4d 41 29 2a 0d 0a 09 32 37 09 4d 44 33 20 20 09 32 38 09 4f 50 54 31 0d ┆ 26 (TDMA)* 27 MD3 28 OPT1 ┆
0x14620…14640 0a 09 32 39 09 4d 44 32 20 09 33 30 09 4f 50 54 30 0d 0a 09 33 31 09 4d 44 31 20 20 09 33 32 09 ┆ 29 MD2 30 OPT0 31 MD1 32 ┆
0x14640…14660 28 2f 4d 44 41 43 4b 29 2a 0d 0a 09 33 33 09 4d 44 30 20 20 09 33 34 09 28 4d 44 52 51 54 29 2a ┆(/MDACK)* 33 MD0 34 (MDRQT)*┆
0x14660…14680 0d 0a 09 33 35 09 47 4e 44 20 20 09 33 36 09 2b 35 56 0d 0a 09 33 37 09 4d 44 45 20 09 33 38 09 ┆ 35 GND 36 +5V 37 MDE 38 ┆
0x14680…146a0 4d 44 46 0d 0a 09 33 39 09 4d 44 43 20 20 09 34 30 09 4d 44 44 0d 0a 09 34 31 09 4d 44 41 20 20 ┆MDF 39 MDC 40 MDD 41 MDA ┆
0x146a0…146c0 09 34 32 09 4d 44 42 0d 0a 09 34 33 09 4d 44 38 20 20 09 34 34 09 4d 44 39 0d 0a 09 b0 2d 2d 2d ┆ 42 MDB 43 MD8 44 MD9 ---┆
0x146c0…146e0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x146e0…146e6 2d 2d 2d 2d 0d 0a ┆---- ┆
0x146e6…1471f Params {
0x146e6…1471f 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x146e6…1471f 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x146e6…1471f }
0x1471f…14758 Params {
0x1471f…14758 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x1471f…14758 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x1471f…14758 }
0x14758…14760 0a 09 2a 20 84 4e 6f 74 ┆ * Not┆
0x14760…14780 65 20 74 68 69 73 20 44 4d 41 20 73 69 67 6e 61 6c 73 20 61 72 65 20 6e 6f 74 20 69 6e 63 6c 75 ┆e this DMA signals are not inclu┆
0x14780…147a0 64 65 64 20 6f 6e 20 74 68 65 20 43 50 55 36 31 30 58 20 20 20 0a 19 8b 80 80 62 6f 61 72 64 2e ┆ded on the CPU610X board.┆
0x147a0…147c0 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 ┆ ┆
0x147c0…147e0 20 20 20 46 69 67 20 35 2e 34 2e 36 20 4a 35 20 70 69 6e 20 61 73 73 69 67 6e 6d 65 6e 74 2e 0d ┆ Fig 5.4.6 J5 pin assignment. ┆
0x147e0…147e3 0a 0d 0a ┆ ┆
0x147e3…147e6 FormFeed {
0x147e3…147e6 0c 83 9c ┆ ┆
0x147e3…147e6 }
0x147e6…14800 0a a1 b0 35 2e 35 20 09 4a 75 6d 70 65 72 73 2e 0d 0a 0d 0a 09 84 54 68 65 20 ┆ 5.5 Jumpers. The ┆
0x14800…14820 (164,) 43 50 55 20 62 6f 61 72 64 20 69 6e 63 6c 75 64 65 73 20 6f 6e 6c 79 20 6f 6e 65 20 73 74 61 6e ┆CPU board includes only one stan┆
0x14820…14840 64 61 72 64 20 64 65 74 61 63 68 61 62 6c 65 20 0a 19 89 80 80 6a 75 6d 70 65 72 2e 20 54 68 65 ┆dard detachable jumper. The┆
0x14840…14860 20 72 65 73 74 20 6f 66 20 74 68 65 20 6a 75 6d 70 65 72 73 20 69 73 20 63 6f 6e 6e 65 63 74 65 ┆ rest of the jumpers is connecte┆
0x14860…14880 64 20 64 69 72 65 63 74 20 6f 6e 20 0a 19 89 80 80 74 68 65 20 70 72 69 6e 74 65 64 20 62 6f 61 ┆d direct on the printed boa┆
0x14880…148a0 72 64 2e 20 49 74 20 63 61 6e 20 62 65 20 64 69 73 63 6f 6e 6e 65 63 74 65 64 20 77 69 74 68 20 ┆rd. It can be disconnected with ┆
0x148a0…148c0 61 20 6b 6e 69 66 65 2e 0d 0a 0d 0a 20 09 54 68 65 20 73 74 61 6e 64 61 72 64 20 6a 75 6d 70 65 ┆a knife. The standard jumpe┆
0x148c0…148e0 72 73 20 6f 6e 20 74 68 65 20 43 50 55 36 31 30 58 20 61 72 65 20 6c 69 73 74 65 64 20 62 65 6c ┆rs on the CPU610X are listed bel┆
0x148e0…148e8 6f 77 20 3a 0d 0a 0d 0a ┆ow : ┆
0x148e8…14921 Params {
0x148e8…14921 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x148e8…14921 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x148e8…14921 }
0x14921…1495a Params {
0x14921…1495a 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x14921…1495a 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x14921…1495a }
0x1495a…14960 0a 20 20 20 20 20 ┆ ┆
0x14960…14980 20 20 20 20 20 20 20 b0 a1 4a 75 6d 70 65 72 20 20 20 63 6f 6e 6e 65 63 74 69 6f 6e 73 20 20 20 ┆ Jumper connections ┆
0x14980…149a0 20 20 20 20 20 20 20 20 46 75 6e 63 74 69 6f 6e 2e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d ┆ Function. ┆
0x149a0…149c0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 31 20 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 ┆ W1 NC ┆
0x149c0…149e0 20 20 20 20 20 54 65 73 74 20 4a 75 6d 70 65 72 20 28 4e 6f 74 20 69 6e 20 55 73 65 29 2e 0d 0a ┆ Test Jumper (Not in Use). ┆
0x149e0…14a00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 32 20 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 20 ┆ W2 NC ┆
0x14a00…14a20 (165,) 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 20 20 84 28 44 69 73 63 6f 6e 6e 65 63 74 73 20 74 68 ┆ -"- (Disconnects th┆
0x14a20…14a40 65 20 0a 19 b0 80 80 69 4c 42 58 62 75 73 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆e iLBXbus). ┆
0x14a40…14a60 57 33 20 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 ┆W3 NC -"- ┆
0x14a60…14a80 20 20 84 28 54 65 73 74 20 6d 61 73 74 65 72 20 65 6c 73 65 20 0a 19 b0 80 80 74 65 73 74 20 73 ┆ (Test master else test s┆
0x14a80…14aa0 6c 61 76 65 29 2e 0d 0a 09 20 20 20 20 20 57 34 20 20 20 20 20 20 20 20 20 4e 43 09 20 20 84 42 ┆lave). W4 NC B┆
0x14aa0…14ac0 75 73 20 50 72 69 6f 72 69 74 79 20 4f 75 74 2e 20 28 4f 6e 6c 79 20 75 73 65 64 20 0a 19 a4 80 ┆us Priority Out. (Only used ┆
0x14ac0…14ae0 80 69 6e 20 73 79 73 74 65 6d 73 20 77 69 74 68 20 73 65 72 69 65 6c 20 0a 19 a4 80 80 61 72 62 ┆ in systems with seriel arb┆
0x14ae0…14b00 69 74 72 61 74 69 6f 6e 73 20 6c 6f 67 69 63 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆itrations logic). ┆
0x14b00…14b20 20 57 35 20 20 20 20 20 20 20 20 20 31 20 2d 20 34 34 20 20 20 20 20 84 54 69 6d 65 72 20 69 6e ┆ W5 1 - 44 Timer in┆
0x14b20…14b40 74 65 72 72 75 70 74 20 74 6f 20 4d 61 73 74 65 72 20 50 49 43 20 0a 19 a4 80 80 6c 65 76 65 6c ┆terrupt to Master PIC level┆
0x14b40…14b60 20 30 2e 0d 0a 09 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 20 32 20 2d 20 34 33 20 20 20 20 ┆ 0. W5 2 - 43 ┆
0x14b60…14b80 20 84 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 32 20 74 6f 20 0a 19 a4 80 80 4d ┆ Multibus interrupt 2 to M┆
0x14b80…14ba0 61 73 74 65 72 20 50 49 43 20 6c 65 76 65 6c 20 32 2e 0d 0a 09 20 20 20 20 20 57 35 20 20 20 20 ┆aster PIC level 2. W5 ┆
0x14ba0…14bc0 20 20 20 20 20 33 20 2d 20 34 32 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 ┆ 3 - 42 Multibus interr┆
0x14bc0…14be0 75 70 74 20 33 20 74 6f 20 0a 19 a4 80 80 4d 61 73 74 65 72 20 50 49 43 20 6c 65 76 65 6c 20 33 ┆upt 3 to Master PIC level 3┆
0x14be0…14c00 2e 0d 0a 09 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 20 34 20 2d 20 34 31 20 20 20 20 20 84 ┆. W5 4 - 41 ┆
0x14c00…14c20 (166,) 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 34 20 74 6f 20 0a 19 a4 80 80 4d 61 73 ┆Multibus interrupt 4 to Mas┆
0x14c20…14c40 74 65 72 20 50 49 43 20 6c 65 76 65 6c 20 34 2e 0d 0a 09 20 20 20 20 20 57 35 20 20 20 20 20 20 ┆ter PIC level 4. W5 ┆
0x14c40…14c60 20 20 20 35 20 2d 20 34 30 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 ┆ 5 - 40 Multibus interrup┆
0x14c60…14c80 74 20 35 20 74 6f 20 0a 19 a4 80 80 4d 61 73 74 65 72 20 50 49 43 20 6c 65 76 65 6c 20 35 2e 0d ┆t 5 to Master PIC level 5. ┆
0x14c80…14ca0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 20 36 20 2d 20 33 39 ┆ W5 6 - 39┆
0x14ca0…14cc0 20 20 20 20 20 84 38 32 37 34 20 69 6e 74 65 72 72 75 70 74 20 74 6f 20 4d 61 73 74 65 72 20 50 ┆ 8274 interrupt to Master P┆
0x14cc0…14ce0 49 43 20 0a 19 a4 80 80 6c 65 76 65 6c 20 36 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆IC level 6. ┆
0x14ce0…14d00 57 35 20 20 20 20 20 20 20 20 20 37 20 2d 20 33 38 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 ┆W5 7 - 38 Multibus ┆
0x14d00…14d20 69 6e 74 65 72 72 75 70 74 20 36 20 74 6f 20 53 6c 61 76 65 20 0a 19 a4 80 80 50 49 43 31 20 6c ┆interrupt 6 to Slave PIC1 l┆
0x14d20…14d40 65 76 65 6c 20 30 2e 0d 0a 09 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 20 38 20 2d 20 33 37 ┆evel 0. W5 8 - 37┆
0x14d40…14d60 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 37 20 74 6f 20 53 6c ┆ Multibus interrupt 7 to Sl┆
0x14d60…14d80 61 76 65 20 0a 19 a4 80 80 50 49 43 20 6c 65 76 65 6c 20 31 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ave PIC level 1. ┆
0x14d80…14da0 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 20 39 20 2d 20 33 36 20 20 20 20 20 84 54 69 6d 65 ┆ W5 9 - 36 Time┆
0x14da0…14dc0 20 6f 75 74 20 69 6e 74 65 72 72 75 70 74 20 74 6f 20 53 6c 61 76 65 20 0a 19 a4 80 80 50 49 43 ┆ out interrupt to Slave PIC┆
0x14dc0…14de0 31 20 6c 65 76 65 6c 20 32 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 ┆1 level 2. W5 ┆
0x14de0…14e00 20 20 20 20 31 30 20 2d 20 33 35 20 20 20 20 20 84 69 53 42 58 62 75 73 20 69 6e 74 65 72 72 75 ┆ 10 - 35 iSBXbus interru┆
0x14e00…14e20 (167,) 70 74 20 30 20 74 6f 20 53 6c 61 76 65 20 0a 19 a4 80 80 50 49 43 31 20 6c 65 76 65 6c 20 33 2e ┆pt 0 to Slave PIC1 level 3.┆
0x14e20…14e40 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 31 31 20 2d 20 33 ┆ W5 11 - 3┆
0x14e40…14e60 34 20 20 20 20 20 84 69 53 42 58 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 31 20 74 6f 20 53 6c ┆4 iSBXbus interrupt 1 to Sl┆
0x14e60…14e80 61 76 65 20 0a 19 a4 80 80 50 49 43 31 20 6c 65 76 65 6c 20 34 2e 0d 0a 09 20 20 20 20 20 57 35 ┆ave PIC1 level 4. W5┆
0x14e80…14ea0 20 20 20 20 20 20 20 20 31 32 20 2d 20 33 33 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 69 6e ┆ 12 - 33 Multibus in┆
0x14ea0…14ec0 74 65 72 72 75 70 74 20 30 20 74 6f 20 53 6c 61 76 65 20 0a 19 a4 80 80 50 49 43 31 20 6c 65 76 ┆terrupt 0 to Slave PIC1 lev┆
0x14ec0…14ee0 65 6c 20 35 2e 0d 0a 09 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 31 33 20 2d 20 33 32 20 20 ┆el 5. W5 13 - 32 ┆
0x14ee0…14f00 20 20 20 84 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 31 20 74 6f 20 53 6c 61 76 ┆ Multibus interrupt 1 to Slav┆
0x14f00…14f20 65 20 0a 19 a4 80 80 50 49 43 31 20 6c 65 76 65 6c 20 36 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆e PIC1 level 6. ┆
0x14f20…14f40 20 20 20 20 57 35 20 20 20 20 20 20 20 20 31 34 20 2d 20 33 31 20 20 20 20 20 84 4c 69 6e 65 20 ┆ W5 14 - 31 Line ┆
0x14f40…14f60 50 72 69 6e 74 65 72 20 69 6e 74 65 72 72 75 70 74 20 74 6f 20 0a 19 a4 80 80 53 6c 61 76 65 20 ┆Printer interrupt to Slave ┆
0x14f60…14f80 50 49 43 31 20 6c 65 76 65 6c 20 37 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 ┆PIC1 level 7. W5 ┆
0x14f80…14fa0 20 20 20 20 20 20 20 31 35 20 2d 20 33 30 20 20 20 20 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c ┆ 15 - 30 Extended mul┆
0x14fa0…14fc0 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 38 20 0a 19 a4 80 80 74 6f 20 53 6c 61 76 65 20 ┆tibus interrupt 8 to Slave ┆
0x14fc0…14fe0 50 49 43 32 20 6c 65 76 65 6c 20 30 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 ┆PIC2 level 0. W5 ┆
0x14fe0…15000 20 20 20 20 20 20 20 31 36 20 2d 20 32 39 20 20 20 20 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c ┆ 16 - 29 Extended mul┆
0x15000…15020 (168,) 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 39 20 0a 19 a4 80 80 74 6f 20 53 6c 61 76 65 20 ┆tibus interrupt 9 to Slave ┆
0x15020…15040 50 49 43 32 20 6c 65 76 65 6c 20 31 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 ┆PIC2 level 1. W5 ┆
0x15040…15060 20 20 20 20 20 20 20 31 37 20 2d 20 32 38 20 20 20 20 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c ┆ 17 - 28 Extended mul┆
0x15060…15080 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a4 80 80 31 30 20 74 6f 20 53 6c 61 76 65 ┆tibus interrupt 10 to Slave┆
0x15080…15090 20 50 49 43 32 20 6c 65 76 65 6c 20 32 2e 0d 0a ┆ PIC2 level 2. ┆
0x15090…15093 FormFeed {
0x15090…15093 0c 83 c0 ┆ ┆
0x15090…15093 }
0x15093…150a0 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x150a0…150c0 b0 a1 4a 75 6d 70 65 72 20 20 20 63 6f 6e 6e 65 63 74 69 6f 6e 73 20 20 20 20 20 20 20 20 20 20 ┆ Jumper connections ┆
0x150c0…150e0 20 46 75 6e 63 74 69 6f 6e 2e 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 ┆ Function. ┆
0x150e0…15100 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 31 38 20 2d 20 32 37 20 20 20 20 20 84 ┆ W5 18 - 27 ┆
0x15100…15120 45 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a4 80 ┆Extended multibus interrupt ┆
0x15120…15140 80 31 31 20 74 6f 20 53 6c 61 76 65 20 50 49 43 32 20 6c 65 76 65 6c 20 33 2e 0d 0a 20 20 20 20 ┆ 11 to Slave PIC2 level 3. ┆
0x15140…15160 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 31 39 20 2d 20 32 36 20 20 20 20 20 ┆ W5 19 - 26 ┆
0x15160…15180 84 45 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a4 ┆ Extended multibus interrupt ┆
0x15180…151a0 80 80 31 32 20 74 6f 20 53 6c 61 76 65 20 50 49 43 32 20 6c 65 76 65 6c 20 34 2e 0d 0a 20 20 20 ┆ 12 to Slave PIC2 level 4. ┆
0x151a0…151c0 20 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 32 30 20 2d 20 32 35 20 20 20 20 ┆ W5 20 - 25 ┆
0x151c0…151e0 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 0a 19 ┆ Extended multibus interrupt ┆
0x151e0…15200 a4 80 80 31 33 20 74 6f 20 53 6c 61 76 65 20 50 49 43 32 20 6c 65 76 65 6c 20 35 2e 0d 0a 20 20 ┆ 13 to Slave PIC2 level 5. ┆
0x15200…15220 (169,) 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 32 31 20 2d 20 32 34 20 20 20 ┆ W5 21 - 24 ┆
0x15220…15240 20 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 0a ┆ Extended multibus interrupt ┆
0x15240…15260 19 a4 80 80 31 34 20 74 6f 20 53 6c 61 76 65 20 50 49 43 32 20 6c 65 76 65 6c 20 36 2e 0d 0a 20 ┆ 14 to Slave PIC2 level 6. ┆
0x15260…15280 20 20 20 20 20 20 20 20 20 20 20 20 20 57 35 20 20 20 20 20 20 20 20 32 32 20 2d 20 32 33 20 20 ┆ W5 22 - 23 ┆
0x15280…152a0 20 20 20 84 45 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 ┆ Extended multibus interrupt ┆
0x152a0…152c0 0a 19 a4 80 80 31 35 20 74 6f 20 53 6c 61 76 65 20 50 49 43 32 20 6c 65 76 65 6c 20 37 2e 0d 0a ┆ 15 to Slave PIC2 level 7. ┆
0x152c0…152e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 36 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 20 20 ┆ W6 NC ┆
0x152e0…15300 20 20 20 20 84 55 73 65 64 20 74 6f 20 67 65 6e 65 72 61 74 65 20 69 6e 74 65 72 72 75 70 74 73 ┆ Used to generate interrupts┆
0x15300…15320 20 0a 19 a4 80 80 6f 75 74 20 74 6f 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 20 20 20 20 ┆ out to the multibus. ┆
0x15320…15340 20 20 20 20 20 20 20 20 20 20 57 37 20 20 20 20 20 20 20 20 32 20 2d 20 33 20 20 20 20 20 20 20 ┆ W7 2 - 3 ┆
0x15340…15360 84 53 65 6c 65 63 74 20 74 68 65 20 62 61 75 64 20 72 61 74 65 20 73 69 67 6e 61 6c 20 41 20 0a ┆ Select the baud rate signal A ┆
0x15360…15380 19 a4 80 80 61 73 20 61 20 72 65 63 65 69 76 65 72 20 63 6c 6f 63 6b 20 69 6e 20 74 68 65 20 0a ┆ as a receiver clock in the ┆
0x15380…153a0 19 a4 80 80 52 53 34 32 32 41 20 69 6e 74 65 72 66 61 63 65 2c 20 65 6c 73 65 20 74 68 65 20 54 ┆ RS422A interface, else the T┆
0x153a0…153c0 54 20 0a 19 a4 80 80 73 69 67 6e 61 6c 20 28 54 65 72 6d 69 6e 61 6c 20 54 69 6d 69 6e 67 29 20 ┆T signal (Terminal Timing) ┆
0x153c0…153e0 69 73 20 0a 19 a4 80 80 69 6e 20 75 73 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 ┆is in use. W┆
0x153e0…15400 38 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 20 20 20 20 20 20 54 65 73 74 20 4a 75 6d 70 65 72 ┆8 NC Test Jumper┆
0x15400…15420 (170,) 2e 20 28 4e 6f 74 20 69 6e 20 75 73 65 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 ┆. (Not in use). W┆
0x15420…15440 39 20 20 20 20 20 20 20 20 4e 43 20 20 20 20 20 20 20 20 20 20 84 55 73 65 64 20 74 6f 20 74 68 ┆9 NC Used to th┆
0x15440…15460 65 20 28 38 30 32 38 37 29 2e 20 4e 43 20 69 74 20 0a 19 a4 80 80 69 6e 64 69 63 61 74 65 73 20 ┆e (80287). NC it indicates ┆
0x15460…15480 74 68 61 74 20 74 68 65 20 38 30 32 38 37 20 75 73 65 20 0a 19 a4 80 80 74 68 65 20 43 50 55 20 ┆that the 80287 use the CPU ┆
0x15480…154a0 63 6c 6b 20 65 6c 73 65 20 69 74 20 69 73 20 0a 19 a4 80 80 64 69 76 69 64 65 64 20 62 79 20 74 ┆clk else it is divided by t┆
0x154a0…154c0 68 72 65 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 31 30 20 20 20 20 20 20 20 31 ┆hree. W10 1┆
0x154c0…154e0 20 2d 20 33 20 20 20 20 20 20 20 84 53 65 6c 65 63 74 20 74 68 65 20 38 30 32 38 37 20 63 6c 6f ┆ - 3 Select the 80287 clo┆
0x154e0…15500 63 6b 2e 20 49 74 20 0a 19 a4 80 80 75 73 65 20 74 68 65 20 63 70 75 20 63 6c 6f 63 6b 20 64 69 ┆ck. It use the cpu clock di┆
0x15500…15520 76 69 64 65 64 20 62 79 20 0a 19 a4 80 80 74 77 6f 20 69 6e 20 74 68 65 20 73 74 61 6e 64 61 72 ┆vided by two in the standar┆
0x15520…15540 64 20 0a 19 a4 80 80 63 6f 6e 66 69 67 75 72 61 74 69 6f 6e 20 65 6c 73 65 20 57 31 30 20 32 2d ┆d configuration else W10 2-┆
0x15540…15560 33 20 0a 19 a4 80 80 35 4d 48 7a 20 63 6c 6f 63 6b 20 6f 72 20 57 31 30 20 33 2d 34 20 28 57 39 ┆3 5MHz clock or W10 3-4 (W9┆
0x15560…15580 20 31 2d 0a 19 a4 80 80 32 29 20 74 68 65 20 65 78 61 63 74 20 43 50 55 20 63 6c 6f 63 6b 2e 20 ┆ 1- 2) the exact CPU clock. ┆
0x15580…155a0 28 42 75 74 20 0a 19 a4 80 80 69 6e 74 65 72 6e 20 69 6e 20 74 68 65 20 38 30 32 38 37 20 69 74 ┆(But intern in the 80287 it┆
0x155a0…155c0 20 69 73 20 0a 19 a4 80 80 64 69 76 69 64 65 64 20 62 79 20 74 68 72 65 65 2e 0d 0a b0 20 20 20 ┆ is divided by three. ┆
0x155c0…155e0 20 20 20 20 20 20 20 20 20 20 20 f0 57 31 31 20 20 20 20 20 20 20 31 20 2d 20 32 20 20 20 20 20 ┆ W11 1 - 2 ┆
0x155e0…15600 20 20 84 49 73 20 74 68 65 20 6f 6e 6c 79 20 73 74 61 6e 64 61 72 64 20 0a 19 a4 81 80 64 65 74 ┆ Is the only standard det┆
0x15600…15620 (171,) 61 63 68 61 62 6c 65 20 6a 75 6d 70 65 72 2e 20 49 74 20 75 73 65 64 20 74 6f 20 0a 19 a4 81 80 ┆achable jumper. It used to ┆
0x15620…15640 32 37 32 35 36 20 45 50 52 4f 4d 27 73 2e 20 49 66 20 32 37 31 32 38 20 6f 72 20 0a 19 a4 81 80 ┆27256 EPROM's. If 27128 or ┆
0x15640…15660 32 37 36 34 20 45 50 52 4f 4d 27 73 20 69 73 20 75 73 65 20 69 74 20 69 73 20 0a 19 a4 81 80 64 ┆2764 EPROM's is use it is d┆
0x15660…15680 69 73 63 6f 6e 6e 65 63 74 65 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 b0 2d 2d 2d 2d 2d ┆isconnected. -----┆
0x15680…156a0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x156a0…156b1 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆--------------- ┆
0x156b1…156ea Params {
0x156b1…156ea 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x156b1…156ea 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x156b1…156ea }
0x156ea…15723 Params {
0x156ea…15723 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x156ea…15723 00 00 00 00 00 00 00 00 0a 12 23 2a 37 41 4b 55 5f 69 73 7d 87 91 ff ff 04 ┆ #*7AKU_iså ┆
0x156ea…15723 }
0x15723…15740 0a 0d 0a a1 b0 35 2e 36 20 20 20 20 20 20 45 6e 76 69 72 6f 6d 65 6e 74 61 6c 20 53 70 ┆ 5.6 Enviromental Sp┆
0x15740…15760 65 63 69 66 69 63 61 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4f 70 65 72 61 74 69 ┆ecification. Operati┆
0x15760…15780 6e 67 20 54 65 6d 70 65 72 61 74 75 72 65 3a 20 20 30 81 30 82 20 2d 20 35 35 81 30 82 0d 0a 0d ┆ng Temperature: 0 0 - 55 0 ┆
0x15780…157a0 0a 20 20 20 20 20 20 20 20 20 52 65 6c 61 74 69 76 65 20 48 75 6d 69 64 69 74 79 3a 20 20 20 20 ┆ Relative Humidity: ┆
0x157a0…157c0 20 32 30 25 20 2d 20 38 30 25 20 28 4e 6f 6e 20 63 6f 6e 64 65 6e 73 69 6e 67 29 2e 0d 0a 0d 0a ┆ 20% - 80% (Non condensing). ┆
0x157c0…157c2 0d 0a ┆ ┆
0x157c2…157c5 FormFeed {
0x157c2…157c5 0c 83 90 ┆ ┆
0x157c2…157c5 }
0x157c5…157e0 0a a1 b0 35 2e 37 20 20 20 20 20 20 50 68 79 73 69 63 61 6c 20 53 70 65 63 69 66 ┆ 5.7 Physical Specif┆
0x157e0…15800 69 63 61 74 69 6f 6e 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 69 64 74 68 3a 20 20 20 20 ┆ications. Width: ┆
0x15800…15820 (172,) 20 20 20 20 20 20 20 20 20 20 20 20 33 30 34 2e 38 6d 6d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 304.8mm ┆
0x15820…15840 4c 65 6e 67 68 74 3a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 37 39 2e 31 6d 6d 0d 0a 0d ┆Lenght: 179.1mm ┆
0x15840…15860 0a 20 20 20 20 20 20 20 20 20 48 65 69 67 68 74 3a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Height: ┆
0x15860…15880 31 32 6d 6d 0d 0a 0d 0a 0d 0a a1 b0 35 2e 38 20 20 20 20 20 20 50 6f 77 65 72 20 53 70 65 63 69 ┆12mm 5.8 Power Speci┆
0x15880…158a0 66 69 63 61 74 69 6f 6e 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 6f 77 65 72 20 44 69 73 ┆fications. Power Dis┆
0x158a0…158c0 73 69 70 61 74 69 6f 6e 20 33 36 2e 38 20 57 20 28 6d 61 78 29 2e 0d 0a 09 56 43 43 20 20 20 20 ┆sipation 36.8 W (max). VCC ┆
0x158c0…158e0 20 20 20 20 20 20 20 20 20 20 20 20 2b 35 56 20 2b 2f 2d 20 35 25 20 20 28 37 2e 31 41 20 6d 61 ┆ +5V +/- 5% (7.1A ma┆
0x158e0…15900 78 29 0d 0a 20 20 20 20 20 20 20 20 20 56 44 44 2b 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆x) VDD+ +┆
0x15900…15920 31 32 56 20 2b 2f 2d 31 30 25 20 20 28 35 30 6d 41 20 6d 61 78 29 0d 0a 20 20 20 20 20 20 20 20 ┆12V +/-10% (50mA max) ┆
0x15920…15940 20 56 44 44 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 31 32 56 20 2b 2f 2d 31 30 25 20 20 ┆ VDD- -12V +/-10% ┆
0x15940…1594c 28 35 30 6d 41 20 6d 61 78 29 0d 0a ┆(50mA max) ┆
0x1594c…1594f FormFeed {
0x1594c…1594f 0c 81 b4 ┆ ┆
0x1594c…1594f }
0x1594f…15952 0a 0d 0a ┆ ┆
0x15952…15955 FormFeed {
0x15952…15955 0c 80 8c ┆ ┆
0x15952…15955 }
0x15955…15960 0a a1 b0 41 20 20 20 20 20 20 20 ┆ A ┆
0x15960…15980 20 52 65 66 65 72 65 6e 63 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 20 20 20 84 49 ┆ References. 1. I┆
0x15980…159a0 4e 54 45 4c 20 4d 69 63 72 6f 73 79 73 74 65 6d 20 43 6f 6d 70 6f 6e 65 6e 74 73 20 48 61 6e 64 ┆NTEL Microsystem Components Hand┆
0x159a0…159c0 62 6f 6f 6b 2e 20 31 39 38 34 2e 20 0a 19 8e 80 80 32 33 30 38 34 33 2d 30 30 31 2e 0d 0a 0d 0a ┆book. 1984. 230843-001. ┆
0x159c0…159e0 20 20 20 20 20 20 20 20 20 32 2e 20 20 20 49 4e 54 45 4c 20 4d 55 4c 54 49 42 55 53 20 53 70 65 ┆ 2. INTEL MULTIBUS Spe┆
0x159e0…15a00 63 69 66 69 63 61 74 69 6f 6e 20 39 38 30 30 36 38 33 2d 30 34 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆cification 9800683-04 ┆
0x15a00…15a20 (173,) 20 20 33 2e 20 20 20 49 4e 54 45 4c 20 69 4c 42 58 20 42 75 73 20 53 70 65 63 69 66 69 63 61 74 ┆ 3. INTEL iLBX Bus Specificat┆
0x15a20…15a40 69 6f 6e 20 31 34 35 36 39 35 2d 52 45 56 20 41 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 20 ┆ion 145695-REV A 4. ┆
0x15a40…15a60 20 20 49 4e 54 45 4c 20 69 53 42 58 20 42 75 73 20 53 70 65 63 69 66 69 63 61 74 69 6f 6e 20 31 ┆ INTEL iSBX Bus Specification 1┆
0x15a60…15a80 34 32 36 38 36 2d 30 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 35 2e 20 20 20 84 43 65 6e 74 ┆42686-001 5. Cent┆
0x15a80…15aa0 72 61 6c 20 50 72 6f 63 65 73 73 6f 72 20 55 6e 69 74 20 43 50 55 36 31 30 2e 20 52 65 76 20 31 ┆ral Processor Unit CPU610. Rev 1┆
0x15aa0…15ac0 2e 32 20 2e 20 48 61 72 64 77 61 72 65 20 0a 19 8e 80 80 52 65 66 65 72 65 6e 63 65 20 4d 61 6e ┆.2 . Hardware Reference Man┆
0x15ac0…15ae0 75 61 6c 20 6d 61 6e 75 61 6c 2e 20 52 43 53 4c 20 39 39 2d 31 20 30 39 38 36 33 0d 0a 0d 0a 20 ┆ual manual. RCSL 99-1 09863 ┆
0x15ae0…15b00 20 20 20 20 20 20 20 20 36 2e 20 20 20 84 52 43 20 33 39 30 32 20 28 43 50 55 20 36 31 30 29 20 ┆ 6. RC 3902 (CPU 610) ┆
0x15b00…15b20 48 61 72 64 77 61 72 65 20 53 65 6c 66 74 65 73 74 2e 20 55 73 65 72 27 73 20 4d 61 6e 75 61 6c ┆Hardware Selftest. User's Manual┆
0x15b20…15b40 2e 20 0a 19 8e 80 80 52 43 53 4c 20 39 39 2d 31 20 31 30 31 37 36 0d 0a 0d 0a 20 20 20 20 20 20 ┆. RCSL 99-1 10176 ┆
0x15b40…15b60 20 20 20 37 2e 20 20 20 84 52 43 20 33 39 20 53 65 6c 66 74 65 73 74 20 43 6f 6e 63 65 70 74 2e ┆ 7. RC 39 Selftest Concept.┆
0x15b60…15b80 20 55 73 65 72 27 73 20 4d 61 6e 75 61 6c 2e 52 43 53 4c 20 39 39 2d 31 20 0a 19 8e 80 80 31 30 ┆ User's Manual.RCSL 99-1 10┆
0x15b80…15b85 30 39 32 0d 0a ┆092 ┆
0x15b85…15b88 FormFeed {
0x15b85…15b88 0c 81 e4 ┆ ┆
0x15b85…15b88 }
0x15b88…15ba0 0a 0d 0a 1a 1a 20 20 20 20 31 35 20 2d 20 33 30 20 20 20 20 20 84 45 78 ┆ 15 - 30 Ex┆
0x15ba0…15bc0 74 65 6e 64 65 64 20 6d 75 6e 74 65 72 72 75 70 74 20 38 20 0a 19 a4 80 80 74 55 52 4e e1 a1 e1 ┆tended munterrupt 8 tURN ┆
0x15bc0…15be0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 a1 e1 20 20 20 20 20 ┆ 15 ┆
0x15be0…15c00 20 20 20 20 20 20 20 20 44 41 54 41 20 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DATA 6 ┆