|
DataMuseum.dkPresents historical artifacts from the history of: CP/M |
This is an automatic "excavation" of a thematic subset of
See our Wiki for more about CP/M Excavated with: AutoArchaeologist - Free & Open Source Software. |
top - metrics - download
Length: 23936 (0x5d80)
Types: RcTekst
Names: »99109863.WP«
└─⟦dedaa6eab⟧ Bits:30005866/disk1.imd Dokumenter i RcTekst format (RCSL 99-1-*)
└─⟦this⟧ »99109863.WP«
╱04002d4e0a0006000000000301413100000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
↲
i↲
↲
┆a1┆┆b0┆CONTENTS PAGE↲
↲
┆f0┆1. INTRODUCTION ........................... 1↲
↲
2. GENERAL DESCRIPTION OF CPU610 .......... 2↲
↲
3. BLOCK DIAGRAM .......................... 3↲
↲
4. FUNCTIONAL DESCRIPTION ................. 4↲
4.1 Onboard CPU ....................... 4↲
4.1.1 80286 CPU ............... 4↲
4.1.2 Optional 80287 Numeric pro-↲
┆84┆cessor ..................... 5↲
4.2 I/O Interface ..................... 5↲
4.2.1 I/O addressing ............. 5↲
4.2.2 Serie ...................... 7↲
4.2.3 Parallel ................... 8↲
4.2.4 Software Reset and Power ↲
Down Commands .............. 10↲
4.3 Clock Generator ................... 10↲
4.4 Interrupt handling ................ 11↲
4.4.1 Interrupt Source ........... 11↲
4.4.2 Interrupt Generator ........ 13↲
4.5 On board clock .................... 14↲
4.6 Memory addressing ................. 14↲
4.6.1 On board EPROM ............. 15↲
4.7 Bus Interface ..................... 16↲
4.7.1 MULTIBUS ................... 16↲
4.7.2 iLBX bus ................... 17↲
4.7.3 iSBX bus ................... 17↲
↲
↲
┆b0┆┆a1┆APPENDIX:↲
↲
A. REFERENCES ............................. 18↲
┆b0┆↓
════════════════════════════════════════════════════════════════════════
↓
↲
ii↲
════════════════════════════════════════════════════════════════════════
↓
┆14┆┆b3┆ ┆0b┆↲
↲
┆a1┆┆b0┆┆b0┆┆a1┆┆b0┆┆a1┆1. INTRODUCTION.↲
↲
┆84┆This hardware reference manual describes the CPU610. It ↓
┆19┆┆89┆┄┄shows the interface to internal and external busses. It ↓
┆19┆┆89┆┄┄does not give a detail information of the component and ↓
┆19┆┆89┆┄┄timing on the board. (See CPU610 technical manual litt 5 ↓
┆19┆┆89┆┄┄in the reference list in capter five).↲
┆84┆↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆2. GENERAL DESCRIPTION OF CPU610.↲
↲
┆84┆┆84┆The CPU610 contains:↲
↲
1. INTEL's i APX 80286 Microprocessor.↲
↲
2. MULTIBUS interface.↲
↲
3. ┆84┆iLBX bus interface, the CPU610 acts as a primary ↓
┆19┆┆8c┆┄┄master.↲
↲
4. One iSBX bus without DMA channel support.↲
↲
5. Consol interface. (V24/RS232C).↲
↲
6. Multidrop interface. (RS422A).↲
↲
┆84┆7. ┆84┆Parallel printer interface. (Centronics and RC750 ↓
┆19┆┆8c┆┄┄Partner compatibel).↲
↲
8. ┆84┆Up to 64K bytes (2*32K bytes) EPROM in two standard ↓
┆19┆┆8c┆┄┄JEDEC sockets. 128 bytes (256*4 bit) bipolar PROM.↲
↲
9. ┆84┆A real time clock shows the time of day and the day ↓
┆19┆┆8c┆┄┄of the year.↲
↲
10. ┆84┆As an option the CPU610 includes interface to a ↓
┆19┆┆8c┆┄┄numeric processor 80287 from INTEL.↲
↲
┆84┆This manual does not contain a full description of the ↓
┆19┆┆89┆┄┄elements of the CPU610. (See the reference list in ↓
┆19┆┆89┆┄┄chapter five for further information of the elements).↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆b0┆┆b0┆┆a1┆3. BLOCK DIAGRAM.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆b0┆┆a1┆4. FUNCTIONAL DESCRIPTION.↲
↲
┆a1┆┆b0┆┆f0┆┆e1┆ ┆84┆This chapter describes the use of the elements on the ↓
┆19┆┆89┆┆81┆┄CPU board.↲
↲
↲
┆b0┆┆a1┆4.1 On board CPU.↲
↲
┆b0┆┆a1┆┆f0┆┆e1┆ ┆84┆This part describes the processors on the CPU board. The ↓
┆19┆┆89┆┆81┆┄CPU board use INTEL's 80286 as the central processor. As ↓
┆19┆┆89┆┆81┆┄an option the CPU board includes interface to the 80287 ↓
┆19┆┆89┆┆81┆┄numeric processor. (See litt 1 for futher details of the ↓
┆19┆┆89┆┆81┆┄processors).↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
↲
┆a1┆┆b0┆4.1.1 80286 CPU.↲
↲
┆84┆The INTEL's 80286 (8 MHz) or 80286-6 (6 MHz) is the ↓
┆19┆┆89┆┄┄central processor on the CPU board. The microprocessor ↓
┆19┆┆89┆┄┄work in to different modes:↲
↲
1. The real address mode.↲
↲
2. The protected virtual address mode. (PVAM)↲
↲
┆84┆In mode nr 1 the processor addresses up to 1 Mbytes. In ↓
┆19┆┆89┆┄┄mode nr 2 it addr┆84┆ess up 16 Mbytes.↲
↲
┆84┆The processor makes use of an on chip memory mangement ↓
┆19┆┆89┆┄┄in the protected virtual address mode↲
↲
┆84┆The CPU board begins in the real address mode. When the ↓
┆19┆┆89┆┄┄80286 makes a word Out instrution on I/O address 00CA to ↓
┆19┆┆89┆┄┄the first parallel port, it switches to protected mode. ↓
┆19┆┆89┆┄┄Then it is inpossible to switch back to real address ↓
┆19┆┆89┆┄┄mode.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆4.1.2 Optional 80287 Numeric processor.↲
↲
┆84┆The CPU board can be expanded with a numeric processor ↓
┆19┆┆89┆┄┄INTEL's 80287 (8 MHz) or 80287-3 (5 MHz). The processor ↓
┆19┆┆89┆┄┄is used to floating point operation and other ↓
┆19┆┆89┆┄┄difficulting numeric operations.↲
↲
┆84┆All interface to the numeric processor is on the CPU ↓
┆19┆┆89┆┄┄board.↲
↲
↲
┆f0┆┆a1┆┆b0┆┆a1┆┆b0┆┆a1┆4.2 I/O Interface.↲
┆b0┆┆a1┆↲
┆b0┆┆a1┆┆f0┆┆e1┆ ┆84┆The next part of chapter four describes the use of the i ↓
┆19┆┆89┆┆81┆┄APX's I/O address space.↲
↲
↲
┆b0┆┆a1┆4.2.1 I/O addressing on board.↲
┆b0┆┆a1┆↲
┆b0┆┆a1┆Device Data size I/O address ↲
↲
PAL012. (Interrupt out). Byte : Set 0082↲
PAL012. (Interrupt out). Byte : Reset 0086↲
TBP24S10. (Bipolar PROM). 4 bit 0086↲
RTC. (MM158167A/RTC58321) Byte/4 bit 008A↲
8259A-2 PIC. (Slave2). Byte: Status. 0094┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Slave2). Byte: MASK. 0096┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 2) Byte: A 0098┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 2) Byte: Port B In. 009A↲
8255A-5 PPI. (Parallel 2) Byte: Port C Out. 009C┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 2) Byte: Control. 009E┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
iSBX bus. Byte/word 00A0-00BF┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Master). Byte: Status. 00C0┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Master). Byte: MASK. 00C2┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Slave1). Byte: Status. 00C4┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8259A-2 PIC. (Slave1). Byte: MASK. 00C6┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 1) Byte: A 00C8┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 1) Byte: Port B In.↲
word: WR PVAM 00CA↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆Device Data size I/O address ↲
↲
8255A-5 PPI. (Parallel 1) Byte: Port C Out. 00CC┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8255A-5 PPI. (Parallel 1) Byte: Control. 00CE┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Counter 0 00D0┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Counter 1 00D2┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Counter 2 00D4┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8254 PIT. (Timer). Byte: Control. 00D6┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH A. Byte: Data. 00D8┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH B. Byte: Data. 00DA┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH A. Byte: Control. 00DC┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
8274 MPSC. CH B. Byte: Control. 00DE┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
80287 Numric Processor. Word: RD status.↲
WR Opcode. 00F8↲
80287 Numric Processor. Word: Data. 00FA┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
80287 Numric Processor. Word: Address. 00FC┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
┆b0┆ ┆a1┆ ↲
↲
Fig 4.2.1 ┆84┆I/O addresses on the CPU board.↲
↲
┆b0┆┆a1┆Target Data size I/O address ↲
↲
MULTIBUS byte/word 0000-007F↲
-"- -"- 0100-FFFF↲
Reserved (TEST) -"- FFEF↲
┆05┆ ┆b0┆ ┆a1┆ ↲
↲
Fig 4.2.2 ┆84┆I/O addresses from i APX 80286 to the ↓
┆19┆┆93┆┄┄MULTIBUS.↲
↲
┆b0┆┆a1┆Target Chip select Data size I/O address ↲
↲
iSBX bus /MCS0 byte 00A0-00AF↲
-"- /MCS1 byte 00B0-00BF↲
iSBX bus /MCS0 word 00A0-00A8↲
-"- /MCS1 word 00A0-00AF↲
┆b0┆ ┆a1┆ ↲
↲
Fig 4.2.3 ┆84┆I/O addresses from i APX 80286 to the iSBX ↓
┆19┆┆93┆┄┄bus.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.2.2 Serie.┆a1┆┆b0┆↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
┆84┆The CPU board has two serie channels A and B. Channel A ↓
┆19┆┆89┆┄┄makes the connection to the multidrop RS422A line. ↓
┆19┆┆89┆┄┄Channel B takes car of the consol with RS232A interface.↲
┆84┆The INTEL's 8274 Multi-protocol Serial Controller (MPSC) ↓
┆19┆┆89┆┄┄takes care of most of the serie communication. Two extra ↓
┆19┆┆89┆┄┄signals in channel B /DSRB (Data Set Ready) and /CIB ↓
┆19┆┆89┆┄┄(Calling Indicator) interface to the parallel port 1.↲
↲
┆84┆The used signals in channel A are :↲
↲
┆b0┆ ┆84┆ ┆b0┆┆a1┆Signal Meaning ↲
↲
TXDA Transmitted Data↲
RXDA Received Data↲
/RTSA Request To Send↲
/CTSA Ready For Sending↲
/CDA Carrier On↲
┆a1┆ ↲
↲
┆84┆The used signals in channal B are :↲
↲
┆b0┆ ┆84┆ ┆b0┆┆a1┆Signal Meaning ↲
↲
TXDB Transmitted Data↲
RXDB Received Data↲
/RTSB Request To Send↲
/CTSB Ready For Sending↲
/DSRB Data Set Ready↲
/CDB Carrier On↲
/CIB Calling Indicator↲
┆a1┆ ↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.2.3 Parallel.↲
↲
┆84┆There are two parallel ports on the board. The INTEL's ↓
┆19┆┆89┆┄┄parallel port 8255A-5 is used in both cases. The port A ↓
┆19┆┆89┆┄┄and C are output ports and B is an input port. ↓
┆19┆┆89┆┄┄┆84┆↲
┆84┆Note that there must be at least six instructions ↓
┆19┆┆89┆┄┄between access to the PPI's. The first parallel port ↓
┆19┆┆89┆┄┄connect a printer to the CPU board. The printer ↓
┆19┆┆89┆┄┄interface must be a RC750 ( "PARTNER") or Centronics ↓
┆19┆┆89┆┄┄compatible interface.↲
┆84┆↲
┆84┆The next parallel port includes the addresses to the ↓
┆19┆┆89┆┄┄Real Time Clock, the bipolar PROM and some special ↓
┆19┆┆89┆┄┄signals. (See the list below).↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
Signals from parallel port nr. 1↲
↲
┆a1┆┆b0┆Pin Signal ↲
↲
PA0 DATA 0 (Printer)↲
PA1 DATA 1 (Printer)↲
PA2 DATA 2 (Printer)↲
PA3 DATA 3 (Printer)↲
PA4 DATA 4 (Printer)↲
PA5 DATA 5 (Printer)↲
PA6 DATA 6 (Printer)↲
PA7 DATA 7 (Printer)↲
↲
PB0 If high then 6 MHz else 8 MHz CPU.↲
PB1 /CIB (Calling Indicator to consol)↲
PB2 /DSRB (Data Set Ready to consol)↲
PB3 BUSY (Printer)↲
PB4 /ACK (Printer)↲
PB5 /FAULT (Printer)↲
PB6 SELECTED (Printer)↲
PB7 PAPER END (Printer)↲
PC0 STROBE (Printer)↲
PC1 /SELECT (Printer)↲
════════════════════════════════════════════════════════════════════════
↓
PC2 /LPINIT┆84┆ (Printer)↲
PC3 /TIMEOUT INT (┆84┆Used to generate a timeout ↓
┆19┆┆a2┆┄┄interrupt).↲
PC4 /AUTOLF (Printer)↲
PC5 /PDMDEN↲
PC6 SER LB (┆84┆Used to loopback with the 8274 multi- ↓
┆19┆┆9c┆┄┄protocol controller).↲
PC7 LPINT (┆84┆Used if /ACK is low to generate an ↓
┆19┆┆9b┆┄┄interrupt from the lineprinter).↲
↲
┆82┆ ┆b0┆-------------------------------------------------------↲
↲
Signals from parallel port nr. 2↲
↲
┆a1┆┆b0┆Pin Signal ↲
↲
PA0 SLIOADR 0 (RTC and BPROM address)↲
PA1 SLIOADR 1 (RTC and BPROM address)↲
PA2 SLIOADR 2 (RTC and BPROM address)↲
PA3 SLIOADR 3 (RTC and BPROM address)↲
PA4 SLIOADR 4 (RTC and BPROM address)↲
PA5 SLIOADR 5 (RTC and BPROM address)↲
PA6 SLIOADR 6 (RTC and BPROM address)↲
PA7 SLIOADR 7 (RTC and BPROM address)↲
↲
PB0 ┆84┆/Testslave. (If two CPU is used, it indicates ↓
┆19┆┆94┆┄┄which is the test master). A testmaster is ↓
┆19┆┆94┆┄┄the multibus board which teststhe ↓
┆19┆┆94┆┄┄multibus.(See litt 7)).↲
PB1 Not in use.↲
PB2 Not in use.↲
PB3 ┆84┆J4-9 (It makes the connection to an external ↓
┆19┆┆94┆┄┄switch).↲
PB4 ┆84┆J4-7 (It makes the connection to an external ↓
┆19┆┆94┆┄┄switch).↲
PB5 ┆84┆XOPT0 (An undefinite signal from the iSBX ↓
┆19┆┆94┆┄┄bus).↲
PB6 ┆84┆XOPT1 (An undefinite signal from the iSBX ↓
┆19┆┆94┆┄┄bus).↲
════════════════════════════════════════════════════════════════════════
↓
PB7 ┆84┆/XPST (If low an iSBX modul is on the CPU ↓
┆19┆┆94┆┄┄board).↲
PC0 ┆84┆/LED1 (The /LED1 signal control a light ↓
┆19┆┆94┆┄┄emiting diode which indicates when the CPU is ↓
┆19┆┆94┆┄┄in test mode).↲
PC1 ┆84┆/LED2 (The /LED2 signal control a light ↓
┆19┆┆94┆┄┄emiting diode which indicates when the CPU ↓
┆19┆┆94┆┄┄makes access to a disk).↲
PC2 ┆84┆ /iLBX (When low it enables the iLBX bus; ↓
┆19┆┆93┆┄┄otherwise the CPU uses the MULTIBUS.↲
PC3 Not in use.↲
PC4 OPTO0 (An undefinite signal to the iSBX bus).↲
PC5 ┆84┆/OPT0EN (When low it enables the signal OPT0 ↓
┆19┆┆94┆┄┄as an output signal to the iSBX bus).↲
PC6 OPTO1 (An undefinite signal to the iSBX bus).↲
PC7 ┆84┆/OPT1EN (When low it enables the signal OPTO1↓
┆19┆┆94┆┄┄as an output signal to the iSBX bus).↲
↲
┆b0┆-------------------------------------------------------↲
↲
↲
┆a1┆┆b0┆4.2.4 Software Reset and Power Down Commands↲
↲
┆84┆An out instruction to I/O address 0082 with data equal ↓
┆19┆┆89┆┄┄zero reset the CPU and the multibus.↲
↲
╞ ┆84┆082 = 0↲
↲
┆84┆When the bit PC5 (signal PDMDEN) enable the off ↓
┆19┆┆89┆┄┄interrupt from the ON/OFF key at the front of the RC39.↲
↲
↲
┆b0┆┆a1┆┆a1┆┆b0┆┆b0┆┆a1┆4.3 Clock Generator.↲
↲
┆84┆The CPU board uses an external clock generator 82284 ↓
┆19┆┆89┆┄┄from INTEL. The clock generator generates CPUCLK and a ↓
┆19┆┆89┆┄┄clock for the 8254 Programmable Interval Timer (PIT). ↓
┆19┆┆89┆┄┄The interval timer includes three programmable counters.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆There is a 10 MHz clock generator to the multibus. This ↓
┆19┆┆89┆┄┄clock is divided by two to generate a 5 Mhz clock ↓
┆19┆┆89┆┄┄signal. The 80287-3 numeric processor extension unit can ↓
┆19┆┆89┆┄┄run with this clock signal.↲
┆a1┆┆b0┆↲
↲
┆b0┆┆a1┆4.4 Interrupt operation.↲
↲
┆84┆The CPU610 includes three programable interrupt ↓
┆19┆┆89┆┄┄controllers (PIC's). The interrupt controllers take care ↓
┆19┆┆89┆┄┄of the interrupt input to the 80286. They are working in ↓
┆19┆┆89┆┄┄master slave relationship. The interrupt controllers ↓
┆19┆┆89┆┄┄make it possible to connect up to 22 interrupts to the ↓
┆19┆┆89┆┄┄80286. The controllers are initiate as shown below. ↓
┆19┆┆89┆┄┄(Futher details are included in litt 6).↲
┆84┆The 80286 is able to generate up to three independent ↓
┆19┆┆89┆┄┄multibus interrupts. A PAL takes care of the interrupt ↓
┆19┆┆89┆┄┄output control.↲
↲
↲
┆a1┆┆b0┆4.4.1 Interrupt Source.↲
↲
┆84┆The interrupt input are showed in fig 4.4.1.1.↲
↲
┆84┆Note that the priority is from top to down, except the ↓
┆19┆┆89┆┄┄input to slave interrupt controller number 2. These inputs ↓
┆19┆┆89┆┄┄have priority between interrupt number 0 and 2.↲
↲
┆b0┆┆a1┆Interrupt nr. Signal Source Destination. ↲
↲
NMI /POWON BBC601 CPU80286↲
0 COUNT 0 Interval timer Master PIC IR 0↲
1 SLINT 2 SLAVE PIC 2 Master PIC IR 1↲
2 MBINT 2 Multibus Master PIC IR 2↲
3 MBINT 3 Multibus Master PIC IR 3↲
4 MBINT 4 Multibus Master PIC IR 4↲
5 MBINT 5 Multibus Master PIC IR 5↲
6 SERINT Serial I/O Master PIC IR 6↲
7 SLINT 1 Slave1 PIC 1 Master PIC IR 7↲
════════════════════════════════════════════════════════════════════════
↓
8 MBINT 6 Multibus Slave1 PIC IR 0↲
9 MBINT 7 Multibus Slave1 PIC IR 1↲
10 TMOUTINT Time out Slave1 PIC IR 2↲
11 XINT 0 iSBX bus Slave1 PIC IR 3↲
12 XINT 1 iSBX bus Slave1 PIC IR 4↲
13 MBINT 0 Multibus Slave1 PIC IR 5↲
14 MBINT 1 Multibus Slave1 PIC IR 6↲
15 LPINT Line printer Slave1 PIC IR 7↲
16 PINTR 2 Key Slave2 PIC IR 0↲
17 MBINT 9 Multibus Slave2 PIC IR 1↲
18 MBINT 10 Multibus Slave2 PIC IR 2↲
19 MBINT 11 Multibus Slave2 PIC IR 3↲
20 MBINT 12 Multibus Slave2 PIC IR 4↲
21 MBINT 13 Multibus Slave2 PIC IR 5↲
22 MBINT 14 Multibus Slave2 PIC IR 6↲
23 MBINT 15 Multibus Slave2 PIC IR 7↲
↲
┆b0┆ --------------------------------------------------------↲
↲
┆84┆Fig 4.4.1.1 Standard interrupts on the board. The NMI ↓
┆19┆┆89┆┄┄is a non maskable interrupt which occurs under power ↓
┆19┆┆89┆┄┄down.↲
↲
┆84┆It is possible to send seven extra multibus interrupts ↓
┆19┆┆89┆┄┄to the CPU from the multibus. (MBINT 9 - MBINT 15). An ↓
┆19┆┆89┆┄┄I/O write with the following format interrupts the CPU.↲
┆f0┆┆e1┆┆a1┆┆b0┆↲
┆84┆Format of a I/O write extended multibus interrupt ↓
┆19┆┆89┆┄┄instruction to the CPU :↲
↲
┆b0┆┆a1┆┆84┆┆f0┆┆e1┆ ┆b0┆┆a1┆MULTIBUS I/O address Destination. ↲
┆b0┆┆a1┆┆f0┆↲
09X0 Testmaster CPU610↲
09X8 Testslave CPU610↲
↲
┆b0┆┆b0┆----------------------------------------↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆84┆MULTIBUS Data field Destination.↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
00CF SET MBINT 9↲
00AF SET MBINT 10↲
008F SET MBINT 11↲
006F SET MBINT 12↲
004F SET MBINT 13↲
002F SET MBINT 14↲
000F SET MBINT 15↲
↲
┆b0┆┆b0┆-------------------------------------↲
↲
↲
┆b0┆┆a1┆4.4.2 Interrupt Generator.↲
↲
┆84┆The CPU is able to set up to three independt multibus ↓
┆19┆┆89┆┄┄interrupts. (Jumpers make the connection). The CPU or ↓
┆19┆┆89┆┄┄another multibus master is able to reset ↓
┆19┆┆89┆┄┄these interrupts.↲
↲
┆84┆Format of a I/O write extended multibus interrupt reset ↓
┆19┆┆89┆┄┄instruction to the CPU :↲
↲
┆b0┆┆a1┆┆84┆MULTIBUS I/O address Destination. ↲
┆b0┆┆a1┆┆f0┆↲
09X0 Testmaster CPU610↲
09X8 Testslave CPU610↲
↲
┆b0┆┆b0┆----------------------------------------↲
↲
┆b0┆┆a1┆┆84┆MULTIBUS Data field Destination.↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
0009 Reset /MBOUT 1↲
000A Reset /MBOUT 1↲
000B Reset /MBOUT 1↲
↲
┆b0┆┆b0┆-------------------------------------↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆Format of an output interrupt reset or set instruction ↓
┆19┆┆89┆┄┄from the CPU :↲
↲
┆b0┆┆a1┆┆84┆CPU I/O address Destination. ↲
┆b0┆┆a1┆┆f0┆↲
0086 Reset MBOUT *↲
0082 Set MBOUT↲
↲
┆b0┆┆b0┆----------------------------------------↲
↲
┆84┆* The data field selects the MBOUT signal.↲
↲
┆b0┆┆a1┆┆84┆CPU Data field Destination.↲
┆b0┆┆a1┆┆f0┆┆e1┆↲
0009 Set /MBOUT 1↲
000A Set /MBOUT 2↲
000B Set /MBOUT 3↲
↲
┆b0┆┆b0┆-------------------------------------↲
↲
↲
┆b0┆┆a1┆4.5 On board clock.↲
↲
┆84┆The CPU board includes a Real Time Clock (RTC) . The RTC ↓
┆19┆┆89┆┄┄IC is the MM158167 (National) (Fist source) or RTC58321 ↓
┆19┆┆89┆┄┄from Suwa Seikosha (second source). The two sources are ↓
┆19┆┆89┆┄┄not compatible. Special programming is necessary in each ↓
┆19┆┆89┆┄┄case. (See the manuals from the factory). The addresses ↓
┆19┆┆89┆┄┄to the RTC come from the second parallel port. The RTC ↓
┆19┆┆89┆┄┄is non sensitive to power fails. The CPU board ↓
┆19┆┆89┆┄┄gives battery backup for at least nine years. In a month ↓
┆19┆┆89┆┄┄the first source will differ at the most 0.2 sec and the ↓
┆19┆┆89┆┄┄second source 40 sec.↲
┆b0┆┆a1┆↲
↲
┆a1┆┆b0┆4.6 Memory addressing.↲
┆b0┆┆a1┆↲
┆84┆The EPROMs are ┆81┆┆82┆the only onboard memories. (The bipolar ↓
┆19┆┆89┆┄┄PROM is in I/O addressing space). Fig 4.6.1-2 shows the ↓
════════════════════════════════════════════════════════════════════════
↓
┆19┆┆89┆┄┄total memory address map of the CPU board in real and ↓
┆19┆┆89┆┄┄protected virtual address mode. ┆b0┆┆a1┆↲
↲
┆b0┆┆a1┆Target memory size Real address space↲
↲
EPROM (UV) 64 K bytes 0F0000-0FFFFF↲
MULTIBUS 66 K bytes 0E0000-0EFFFF↲
iLBX bus 896 K bytes 000000-0DFFFF↲
┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
┆b0┆ -------------------------------------------------------↲
↲
┆84┆Fig 4.6.1 ┆84┆The Memory Map of the CPU in Real Address Mode ↓
┆19┆┆93┆┄┄(PVAM).↲
┆b0┆┆a1┆┆f0┆┆e1┆ ┆b0┆┆a1┆Target memory size Real address space↲
↲
EPROM (UV) 64 K bytes FF0000-FFFFFF↲
MULTIBUS 8128 K bytes 800000-FEFFFF↲
iLBX bus 8192 K bytes 000000-7FFFFF↲
┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆┆e1┆┆f0┆↲
┆b0┆ -------------------------------------------------------↲
↲
Fig 4.6.2 ┆84┆The Memory Map of the CPU in Protected Virtual ↓
┆19┆┆93┆┄┄Address Mode (PVAM).↲
┆b0┆┆a1┆┆81┆↲
↲
┆b0┆┆a1┆4.6.1 On board EPROM.↲
↲
┆84┆The CPU board contains two 28 pins JEDEC sockes to the ↓
┆19┆┆89┆┄┄EROM (UV erasable). In each socket it is possible to ↓
┆19┆┆89┆┄┄mount IC's of the types : 2732 (4k), 2764 (8k), 27128 ↓
┆19┆┆89┆┄┄(16k) og 27256 (32k). A jumper must be insert when the ↓
┆19┆┆89┆┄┄27256 is in use. (All the EPROM's must be 27XXX, ↓
┆19┆┆89┆┄┄27XXX-1, 27XXX-2, 27XXX-3. The EPROM's have to be ↓
┆19┆┆89┆┄┄addressed in the top of the memory adressing space. (See ↓
┆19┆┆89┆┄┄the addressing map below).↲
┆b0┆┆a1┆↲
════════════════════════════════════════════════════════════════════════
↓
EPROM's address map :↲
↲
┆b0┆┆a1┆Type memory size Real address space PVAM space┆b0┆┆a1┆ ↲
↲
2764 16 K bytes 0FC000-0FFFFF FFC000-FFFFFF↲
┆e1┆┆f0┆ 27128 32 K bytes 0F8000-0FFFFF FF8000-FFFFFF↲
┆b0┆┆a1┆┆f0┆┆e1┆ 27256 64 K bytes 0F0000-0FFFFF FF0000-FFFFFF↲
↲
┆b0┆ -------------------------------------------------------↲
↲
↲
┆b0┆┆a1┆┆b0┆┆a1┆4.7 Bus Interface.↲
↲
┆84┆The next part shows the uses of external busses. All the ↓
┆19┆┆89┆┄┄busses are INTEL compatible. (See lit 2,3 and 4 for ↓
┆19┆┆89┆┄┄further information.).↲
↲
The CPU board use tre external buses:↲
↲
1. MULTIBUS.↲
↲
2. iLBX bus.↲
↲
3. iSBX bus.↲
↲
↲
┆a1┆┆b0┆4.7.1 MULTIBUS.↲
↲
┆84┆The interface to the MULTIBUS makes use of:↲
↲
1. ┆84┆One 82289 Bus Arbiter or a replacement with a 8289 ↓
┆19┆┆8c┆┄┄and a PAL.↲
↲
2. One bus controller 82288.↲
↲
3. Three 8259A-2 Interrupt controllers.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.7.2 iLBX bus.↲
↲
┆84┆The iLBX bus is a very fast memory bus. The iLBX bus ↓
┆19┆┆89┆┄┄interfaces to the CPU board with use of standard TTL ↓
┆19┆┆89┆┄┄IC's and PAL'S. The CPU board always acts as a primary ↓
┆19┆┆89┆┄┄master on the iLBX bus. It is possible to disconnect the ↓
┆19┆┆89┆┄┄iLBX bus when the PC2 bit in the second parallel port is ↓
┆19┆┆89┆┄┄high.↲
↲
↲
┆b0┆┆a1┆┆a1┆┆b0┆4.7.3 iSBX bus.↲
↲
┆84┆There is only one iSBX bus on the CPU board. There is no ↓
┆19┆┆89┆┄┄DMA support to the iSBX bus on the board. The iSBX bus ↓
┆19┆┆89┆┄┄interface to the CPU board with a 8255A-5 parallel port ↓
┆19┆┆89┆┄┄and with no extra latch or trancievers.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆┆b0┆┆a1┆A. REFERENCES.↲
┆b0┆┆a1┆↲
1. ┆84┆INTEL Microsystem Components Handbook . 1984. ↓
┆19┆┆8e┆┄┄230843-001.↲
↲
2. INTEL MULTIBUS Specifikation 9800683-04↲
↲
3. INTEL iLBX Bus Specifikation 145695-REV A↲
↲
4. INTEL iSBX Bus Specifikation 142686-001↲
↲
5. ┆84┆Central Processor Unit CPU610. Rev 1 .Technical ↓
┆19┆┆8e┆┄┄manual. RCSL 99-1 09864↲
↲
6. ┆84┆RC 3900, CPU 610, SBC selftest. User's Guide. ↲
↲
7. ┆84┆RC 3922 Selftest Concept. User's Guide. ↓
┆19┆┆8e┆┄┄RCSL 99-1 09770↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆1a┆┆1a┆Mode ↓
┆19┆┆93┆┄
0x0000…0020 (0,) 00 00 00 00 00 00 00 00 42 03 06 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0a 4e 00 00 00 ┆ B N ┆
0x0020…0040 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ ┆
0x0040…0047 00 00 00 00 00 00 00 ┆ ┆
0x0047…0080 Params {
0x0047…0080 04 00 2d 4e 0a 00 06 00 00 00 00 03 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1 ┆
0x0047…0080 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x0047…0080 }
0x0080…00a0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00a0…00c0 20 20 20 20 20 69 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 43 4f 4e 54 45 4e 54 53 20 20 20 ┆ i CONTENTS ┆
0x00c0…00e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00e0…0100 20 20 20 20 20 20 20 50 41 47 45 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 f0 31 2e 20 20 20 49 4e ┆ PAGE 1. IN┆
0x0100…0120 54 52 4f 44 55 43 54 49 4f 4e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆TRODUCTION .....................┆
0x0120…0140 2e 2e 2e 2e 2e 2e 20 20 20 20 20 20 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 20 20 20 47 ┆...... 1 2. G┆
0x0140…0160 45 4e 45 52 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 20 4f 46 20 43 50 55 36 31 30 20 2e 2e 2e ┆ENERAL DESCRIPTION OF CPU610 ...┆
0x0160…0180 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 20 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 20 20 20 ┆....... 2 3. ┆
0x0180…01a0 42 4c 4f 43 4b 20 44 49 41 47 52 41 4d 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆BLOCK DIAGRAM ..................┆
0x01a0…01c0 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 20 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 20 20 ┆........ 3 4. ┆
0x01c0…01e0 20 46 55 4e 43 54 49 4f 4e 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 20 2e 2e 2e 2e 2e 2e 2e 2e ┆ FUNCTIONAL DESCRIPTION ........┆
0x01e0…0200 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆......... 4 ┆
0x0200…0220 (1,) 34 2e 31 20 20 4f 6e 62 6f 61 72 64 20 43 50 55 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆4.1 Onboard CPU ...............┆
0x0220…0240 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆........ 4 ┆
0x0240…0260 20 20 20 20 34 2e 31 2e 31 20 20 38 30 32 38 36 20 43 50 55 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.1.1 80286 CPU ...........┆
0x0260…0280 2e 2e 2e 2e 20 20 20 20 20 20 20 20 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆.... 4 ┆
0x0280…02a0 20 20 20 34 2e 31 2e 32 20 20 4f 70 74 69 6f 6e 61 6c 20 38 30 32 38 37 20 4e 75 6d 65 72 69 63 ┆ 4.1.2 Optional 80287 Numeric┆
0x02a0…02c0 20 70 72 6f 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ pro- ┆
0x02c0…02e0 20 84 63 65 73 73 6f 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 ┆ cessor ..................... ┆
0x02e0…0300 20 20 20 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 32 20 20 49 2f 4f 20 49 6e ┆ 5 4.2 I/O In┆
0x0300…0320 74 65 72 66 61 63 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 ┆terface ..................... ┆
0x0320…0340 20 20 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 32 2e 31 20 20 ┆ 5 4.2.1 ┆
0x0340…0360 49 2f 4f 20 61 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 ┆I/O addressing ............. ┆
0x0360…0380 20 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 32 2e 32 20 20 53 ┆ 5 4.2.2 S┆
0x0380…03a0 65 72 69 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 ┆erie ...................... ┆
0x03a0…03c0 20 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 32 2e 33 20 20 50 61 ┆ 7 4.2.3 Pa┆
0x03c0…03e0 72 61 6c 6c 65 6c 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 20 ┆rallel ................... ┆
0x03e0…0400 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 32 2e 34 20 20 53 6f 66 ┆8 4.2.4 Sof┆
0x0400…0420 (2,) 74 77 61 72 65 20 52 65 73 65 74 20 61 6e 64 20 50 6f 77 65 72 20 0d 0a 20 20 20 20 20 20 20 20 ┆tware Reset and Power ┆
0x0420…0440 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 6f 77 6e 20 43 6f 6d 6d 61 6e 64 73 20 ┆ Down Commands ┆
0x0440…0460 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 30 0d 0a 20 20 20 20 20 20 20 20 20 ┆.............. 10 ┆
0x0460…0480 20 20 20 20 20 34 2e 33 20 20 43 6c 6f 63 6b 20 47 65 6e 65 72 61 74 6f 72 20 2e 2e 2e 2e 2e 2e ┆ 4.3 Clock Generator ......┆
0x0480…04a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆............. 10 ┆
0x04a0…04c0 20 20 20 20 34 2e 34 20 20 49 6e 74 65 72 72 75 70 74 20 68 61 6e 64 6c 69 6e 67 20 2e 2e 2e 2e ┆ 4.4 Interrupt handling ....┆
0x04c0…04e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆............ 11 ┆
0x04e0…0500 20 20 20 20 20 20 20 20 34 2e 34 2e 31 20 20 49 6e 74 65 72 72 75 70 74 20 53 6f 75 72 63 65 20 ┆ 4.4.1 Interrupt Source ┆
0x0500…0520 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆........... 11 ┆
0x0520…0540 20 20 20 20 20 20 20 34 2e 34 2e 32 20 20 49 6e 74 65 72 72 75 70 74 20 47 65 6e 65 72 61 74 6f ┆ 4.4.2 Interrupt Generato┆
0x0540…0560 72 20 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆r ........ 13 ┆
0x0560…0580 20 34 2e 35 20 20 4f 6e 20 62 6f 61 72 64 20 63 6c 6f 63 6b 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.5 On board clock ...........┆
0x0580…05a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆......... 14 ┆
0x05a0…05c0 34 2e 36 20 20 4d 65 6d 6f 72 79 20 61 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆4.6 Memory addressing .........┆
0x05c0…05e0 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆........ 14 ┆
0x05e0…0600 20 20 20 20 34 2e 36 2e 31 20 20 4f 6e 20 62 6f 61 72 64 20 45 50 52 4f 4d 20 2e 2e 2e 2e 2e 2e ┆ 4.6.1 On board EPROM ......┆
0x0600…0620 (3,) 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e ┆....... 15 4.┆
0x0620…0640 37 20 20 42 75 73 20 49 6e 74 65 72 66 61 63 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆7 Bus Interface ...............┆
0x0640…0660 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆...... 16 ┆
0x0660…0680 20 20 34 2e 37 2e 31 20 20 4d 55 4c 54 49 42 55 53 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.7.1 MULTIBUS ..............┆
0x0680…06a0 2e 2e 2e 2e 2e 20 20 20 20 20 31 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆..... 16 ┆
0x06a0…06c0 20 34 2e 37 2e 32 20 20 69 4c 42 58 20 62 75 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.7.2 iLBX bus ...............┆
0x06c0…06e0 2e 2e 2e 2e 20 20 20 20 20 31 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆.... 17 ┆
0x06e0…0700 34 2e 37 2e 33 20 20 69 53 42 58 20 62 75 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆4.7.3 iSBX bus ................┆
0x0700…0720 2e 2e 2e 20 20 20 20 20 31 37 0d 0a 0d 0a 0d 0a b0 a1 41 50 50 45 4e 44 49 58 3a 0d 0a 0d 0a 20 ┆... 17 APPENDIX: ┆
0x0720…0740 20 20 20 20 20 20 20 20 41 2e 20 20 20 52 45 46 45 52 45 4e 43 45 53 20 2e 2e 2e 2e 2e 2e 2e 2e ┆ A. REFERENCES ........┆
0x0740…0760 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 38 0d 0a b0 0a ┆..................... 18 ┆
0x0760…0763 FormFeed {
0x0760…0763 0c 83 d4 ┆ ┆
0x0760…0763 }
0x0763…0780 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0780…078c 20 20 20 20 20 20 20 20 69 69 0d 0a ┆ ii ┆
0x078c…078f FormFeed {
0x078c…078f 0c 80 98 ┆ ┆
0x078c…078f }
0x078f…07a0 0a 14 b3 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x07a0…07c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0b 0d 0a 0d 0a a1 b0 b0 a1 b0 a1 31 2e 20 ┆ 1. ┆
0x07c0…07e0 20 20 20 20 20 20 49 4e 54 52 4f 44 55 43 54 49 4f 4e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ INTRODUCTION. ┆
0x07e0…0800 84 54 68 69 73 20 68 61 72 64 77 61 72 65 20 72 65 66 65 72 65 6e 63 65 20 6d 61 6e 75 61 6c 20 ┆ This hardware reference manual ┆
0x0800…0820 (4,) 64 65 73 63 72 69 62 65 73 20 74 68 65 20 43 50 55 36 31 30 2e 20 49 74 20 0a 19 89 80 80 73 68 ┆describes the CPU610. It sh┆
0x0820…0840 6f 77 73 20 74 68 65 20 69 6e 74 65 72 66 61 63 65 20 74 6f 20 69 6e 74 65 72 6e 61 6c 20 61 6e ┆ows the interface to internal an┆
0x0840…0860 64 20 65 78 74 65 72 6e 61 6c 20 62 75 73 73 65 73 2e 20 49 74 20 0a 19 89 80 80 64 6f 65 73 20 ┆d external busses. It does ┆
0x0860…0880 6e 6f 74 20 67 69 76 65 20 61 20 64 65 74 61 69 6c 20 69 6e 66 6f 72 6d 61 74 69 6f 6e 20 6f 66 ┆not give a detail information of┆
0x0880…08a0 20 74 68 65 20 63 6f 6d 70 6f 6e 65 6e 74 20 61 6e 64 20 0a 19 89 80 80 74 69 6d 69 6e 67 20 6f ┆ the component and timing o┆
0x08a0…08c0 6e 20 74 68 65 20 62 6f 61 72 64 2e 20 28 53 65 65 20 43 50 55 36 31 30 20 74 65 63 68 6e 69 63 ┆n the board. (See CPU610 technic┆
0x08c0…08e0 61 6c 20 6d 61 6e 75 61 6c 20 6c 69 74 74 20 35 20 0a 19 89 80 80 69 6e 20 74 68 65 20 72 65 66 ┆al manual litt 5 in the ref┆
0x08e0…0900 65 72 65 6e 63 65 20 6c 69 73 74 20 69 6e 20 63 61 70 74 65 72 20 66 69 76 65 29 2e 0d 0a 20 20 ┆erence list in capter five). ┆
0x0900…090a 20 20 20 20 20 20 20 84 0d 0a ┆ ┆
0x090a…090d FormFeed {
0x090a…090d 0c 80 ec ┆ ┆
0x090a…090d }
0x090d…0920 0a a1 b0 32 2e 20 20 20 20 20 20 20 47 45 4e 45 52 41 4c ┆ 2. GENERAL┆
0x0920…0940 20 44 45 53 43 52 49 50 54 49 4f 4e 20 4f 46 20 43 50 55 36 31 30 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ DESCRIPTION OF CPU610. ┆
0x0940…0960 20 20 20 20 84 84 54 68 65 20 43 50 55 36 31 30 20 63 6f 6e 74 61 69 6e 73 3a 0d 0a 0d 0a 20 20 ┆ The CPU610 contains: ┆
0x0960…0980 20 20 20 20 20 20 20 31 2e 20 49 4e 54 45 4c 27 73 20 69 20 41 50 58 20 38 30 32 38 36 20 4d 69 ┆ 1. INTEL's i APX 80286 Mi┆
0x0980…09a0 63 72 6f 70 72 6f 63 65 73 73 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 20 4d 55 4c ┆croprocessor. 2. MUL┆
0x09a0…09c0 54 49 42 55 53 20 69 6e 74 65 72 66 61 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 20 ┆TIBUS interface. 3. ┆
0x09c0…09e0 84 69 4c 42 58 20 62 75 73 20 69 6e 74 65 72 66 61 63 65 2c 20 74 68 65 20 43 50 55 36 31 30 20 ┆ iLBX bus interface, the CPU610 ┆
0x09e0…0a00 61 63 74 73 20 61 73 20 61 20 70 72 69 6d 61 72 79 20 0a 19 8c 80 80 6d 61 73 74 65 72 2e 0d 0a ┆acts as a primary master. ┆
0x0a00…0a20 (5,) 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 20 4f 6e 65 20 69 53 42 58 20 62 75 73 20 77 69 74 68 6f ┆ 4. One iSBX bus witho┆
0x0a20…0a40 75 74 20 44 4d 41 20 63 68 61 6e 6e 65 6c 20 73 75 70 70 6f 72 74 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ut DMA channel support. ┆
0x0a40…0a60 20 20 20 20 35 2e 20 43 6f 6e 73 6f 6c 20 69 6e 74 65 72 66 61 63 65 2e 20 28 56 32 34 2f 52 53 ┆ 5. Consol interface. (V24/RS┆
0x0a60…0a80 32 33 32 43 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 36 2e 20 4d 75 6c 74 69 64 72 6f 70 20 ┆232C). 6. Multidrop ┆
0x0a80…0aa0 69 6e 74 65 72 66 61 63 65 2e 20 28 52 53 34 32 32 41 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆interface. (RS422A). ┆
0x0aa0…0ac0 20 84 37 2e 20 84 50 61 72 61 6c 6c 65 6c 20 70 72 69 6e 74 65 72 20 69 6e 74 65 72 66 61 63 65 ┆ 7. Parallel printer interface┆
0x0ac0…0ae0 2e 20 28 43 65 6e 74 72 6f 6e 69 63 73 20 61 6e 64 20 52 43 37 35 30 20 0a 19 8c 80 80 50 61 72 ┆. (Centronics and RC750 Par┆
0x0ae0…0b00 74 6e 65 72 20 63 6f 6d 70 61 74 69 62 65 6c 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 38 2e ┆tner compatibel). 8.┆
0x0b00…0b20 20 84 55 70 20 74 6f 20 36 34 4b 20 62 79 74 65 73 20 28 32 2a 33 32 4b 20 62 79 74 65 73 29 20 ┆ Up to 64K bytes (2*32K bytes) ┆
0x0b20…0b40 45 50 52 4f 4d 20 69 6e 20 74 77 6f 20 73 74 61 6e 64 61 72 64 20 0a 19 8c 80 80 4a 45 44 45 43 ┆EPROM in two standard JEDEC┆
0x0b40…0b60 20 73 6f 63 6b 65 74 73 2e 20 31 32 38 20 62 79 74 65 73 20 28 32 35 36 2a 34 20 62 69 74 29 20 ┆ sockets. 128 bytes (256*4 bit) ┆
0x0b60…0b80 62 69 70 6f 6c 61 72 20 50 52 4f 4d 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 39 2e 20 84 41 20 ┆bipolar PROM. 9. A ┆
0x0b80…0ba0 72 65 61 6c 20 74 69 6d 65 20 63 6c 6f 63 6b 20 73 68 6f 77 73 20 74 68 65 20 74 69 6d 65 20 6f ┆real time clock shows the time o┆
0x0ba0…0bc0 66 20 64 61 79 20 61 6e 64 20 74 68 65 20 64 61 79 20 0a 19 8c 80 80 6f 66 20 74 68 65 20 79 65 ┆f day and the day of the ye┆
0x0bc0…0be0 61 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 31 30 2e 20 84 41 73 20 61 6e 20 6f 70 74 69 6f 6e ┆ar. 10. As an option┆
0x0be0…0c00 20 74 68 65 20 43 50 55 36 31 30 20 69 6e 63 6c 75 64 65 73 20 69 6e 74 65 72 66 61 63 65 20 74 ┆ the CPU610 includes interface t┆
0x0c00…0c20 (6,) 6f 20 61 20 0a 19 8c 80 80 6e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 20 38 30 32 38 37 ┆o a numeric processor 80287┆
0x0c20…0c40 20 66 72 6f 6d 20 49 4e 54 45 4c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 6d ┆ from INTEL. This m┆
0x0c40…0c60 61 6e 75 61 6c 20 64 6f 65 73 20 6e 6f 74 20 63 6f 6e 74 61 69 6e 20 61 20 66 75 6c 6c 20 64 65 ┆anual does not contain a full de┆
0x0c60…0c80 73 63 72 69 70 74 69 6f 6e 20 6f 66 20 74 68 65 20 20 0a 19 89 80 80 65 6c 65 6d 65 6e 74 73 20 ┆scription of the elements ┆
0x0c80…0ca0 6f 66 20 74 68 65 20 43 50 55 36 31 30 2e 20 28 53 65 65 20 74 68 65 20 72 65 66 65 72 65 6e 63 ┆of the CPU610. (See the referenc┆
0x0ca0…0cc0 65 20 6c 69 73 74 20 69 6e 20 0a 19 89 80 80 63 68 61 70 74 65 72 20 66 69 76 65 20 66 6f 72 20 ┆e list in chapter five for ┆
0x0cc0…0ce0 66 75 72 74 68 65 72 20 69 6e 66 6f 72 6d 61 74 69 6f 6e 20 6f 66 20 74 68 65 20 65 6c 65 6d 65 ┆further information of the eleme┆
0x0ce0…0ceb 6e 74 73 29 2e 0d 0a 0d 0a 0d 0a ┆nts). ┆
0x0ceb…0cee FormFeed {
0x0ceb…0cee 0c 83 98 ┆ ┆
0x0ceb…0cee }
0x0cee…0d00 0a b0 a1 b0 b0 a1 33 2e 20 20 20 20 20 20 20 42 4c 4f ┆ 3. BLO┆
0x0d00…0d0f 43 4b 20 44 49 41 47 52 41 4d 2e 0d 0a 0d 0a ┆CK DIAGRAM. ┆
0x0d0f…0d12 FormFeed {
0x0d0f…0d12 0c 80 98 ┆ ┆
0x0d0f…0d12 }
0x0d12…0d20 0a b0 a1 b0 a1 34 2e 20 20 20 20 20 20 20 ┆ 4. ┆
0x0d20…0d40 46 55 4e 43 54 49 4f 4e 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 2e 0d 0a 0d 0a a1 b0 f0 e1 20 ┆FUNCTIONAL DESCRIPTION. ┆
0x0d40…0d60 20 20 20 20 20 20 20 20 84 54 68 69 73 20 63 68 61 70 74 65 72 20 64 65 73 63 72 69 62 65 73 20 ┆ This chapter describes ┆
0x0d60…0d80 74 68 65 20 75 73 65 20 6f 66 20 74 68 65 20 65 6c 65 6d 65 6e 74 73 20 6f 6e 20 74 68 65 20 0a ┆the use of the elements on the ┆
0x0d80…0da0 19 89 81 80 43 50 55 20 62 6f 61 72 64 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 20 20 20 20 20 20 4f ┆ CPU board. 4.1 O┆
0x0da0…0dc0 6e 20 62 6f 61 72 64 20 43 50 55 2e 0d 0a 0d 0a b0 a1 f0 e1 20 20 20 20 20 20 20 20 20 84 54 68 ┆n board CPU. Th┆
0x0dc0…0de0 69 73 20 70 61 72 74 20 64 65 73 63 72 69 62 65 73 20 74 68 65 20 70 72 6f 63 65 73 73 6f 72 73 ┆is part describes the processors┆
0x0de0…0e00 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 20 54 68 65 20 0a 19 89 81 80 43 50 55 20 ┆ on the CPU board. The CPU ┆
0x0e00…0e20 (7,) 62 6f 61 72 64 20 75 73 65 20 49 4e 54 45 4c 27 73 20 38 30 32 38 36 20 61 73 20 74 68 65 20 63 ┆board use INTEL's 80286 as the c┆
0x0e20…0e40 65 6e 74 72 61 6c 20 70 72 6f 63 65 73 73 6f 72 2e 20 41 73 20 0a 19 89 81 80 61 6e 20 6f 70 74 ┆entral processor. As an opt┆
0x0e40…0e60 69 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 20 69 6e 63 6c 75 64 65 73 20 69 6e 74 65 72 ┆ion the CPU board includes inter┆
0x0e60…0e80 66 61 63 65 20 74 6f 20 74 68 65 20 38 30 32 38 37 20 0a 19 89 81 80 6e 75 6d 65 72 69 63 20 70 ┆face to the 80287 numeric p┆
0x0e80…0ea0 72 6f 63 65 73 73 6f 72 2e 20 28 53 65 65 20 6c 69 74 74 20 31 20 66 6f 72 20 66 75 74 68 65 72 ┆rocessor. (See litt 1 for futher┆
0x0ea0…0ec0 20 64 65 74 61 69 6c 73 20 6f 66 20 74 68 65 20 0a 19 89 81 80 70 72 6f 63 65 73 73 6f 72 73 29 ┆ details of the processors)┆
0x0ec0…0ee0 2e 0d 0a b0 a1 f0 e1 0d 0a 0d 0a a1 b0 34 2e 31 2e 31 20 20 20 20 38 30 32 38 36 20 43 50 55 2e ┆. 4.1.1 80286 CPU.┆
0x0ee0…0f00 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 49 4e 54 45 4c 27 73 20 38 30 32 38 36 20 ┆ The INTEL's 80286 ┆
0x0f00…0f20 28 38 20 4d 48 7a 29 20 6f 72 20 38 30 32 38 36 2d 36 20 28 36 20 4d 48 7a 29 20 69 73 20 74 68 ┆(8 MHz) or 80286-6 (6 MHz) is th┆
0x0f20…0f40 65 20 0a 19 89 80 80 63 65 6e 74 72 61 6c 20 70 72 6f 63 65 73 73 6f 72 20 6f 6e 20 74 68 65 20 ┆e central processor on the ┆
0x0f40…0f60 43 50 55 20 62 6f 61 72 64 2e 20 54 68 65 20 6d 69 63 72 6f 70 72 6f 63 65 73 73 6f 72 20 0a 19 ┆CPU board. The microprocessor ┆
0x0f60…0f80 89 80 80 77 6f 72 6b 20 69 6e 20 74 6f 20 64 69 66 66 65 72 65 6e 74 20 6d 6f 64 65 73 3a 0d 0a ┆ work in to different modes: ┆
0x0f80…0fa0 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 20 54 68 65 20 72 65 61 6c 20 61 64 64 72 65 73 73 20 6d ┆ 1. The real address m┆
0x0fa0…0fc0 6f 64 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 20 54 68 65 20 70 72 6f 74 65 63 74 65 ┆ode. 2. The protecte┆
0x0fc0…0fe0 64 20 76 69 72 74 75 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 2e 20 28 50 56 41 4d 29 0d 0a ┆d virtual address mode. (PVAM) ┆
0x0fe0…1000 0d 0a 20 20 20 20 20 20 20 20 20 84 49 6e 20 6d 6f 64 65 20 6e 72 20 31 20 74 68 65 20 70 72 6f ┆ In mode nr 1 the pro┆
0x1000…1020 (8,) 63 65 73 73 6f 72 20 61 64 64 72 65 73 73 65 73 20 75 70 20 74 6f 20 31 20 4d 62 79 74 65 73 2e ┆cessor addresses up to 1 Mbytes.┆
0x1020…1040 20 49 6e 20 0a 19 89 80 80 6d 6f 64 65 20 6e 72 20 32 20 69 74 20 61 64 64 72 84 65 73 73 20 75 ┆ In mode nr 2 it addr ess u┆
0x1040…1060 70 20 31 36 20 4d 62 79 74 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 70 72 ┆p 16 Mbytes. The pr┆
0x1060…1080 6f 63 65 73 73 6f 72 20 6d 61 6b 65 73 20 75 73 65 20 6f 66 20 61 6e 20 6f 6e 20 63 68 69 70 20 ┆ocessor makes use of an on chip ┆
0x1080…10a0 6d 65 6d 6f 72 79 20 6d 61 6e 67 65 6d 65 6e 74 20 0a 19 89 80 80 69 6e 20 74 68 65 20 70 72 6f ┆memory mangement in the pro┆
0x10a0…10c0 74 65 63 74 65 64 20 76 69 72 74 75 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 0d 0a 0d 0a 20 ┆tected virtual address mode ┆
0x10c0…10e0 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 62 65 67 69 6e 73 20 69 6e ┆ The CPU board begins in┆
0x10e0…1100 20 74 68 65 20 72 65 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 2e 20 57 68 65 6e 20 74 68 65 ┆ the real address mode. When the┆
0x1100…1120 20 0a 19 89 80 80 38 30 32 38 36 20 6d 61 6b 65 73 20 61 20 77 6f 72 64 20 4f 75 74 20 69 6e 73 ┆ 80286 makes a word Out ins┆
0x1120…1140 74 72 75 74 69 6f 6e 20 6f 6e 20 49 2f 4f 20 61 64 64 72 65 73 73 20 30 30 43 41 20 74 6f 20 0a ┆trution on I/O address 00CA to ┆
0x1140…1160 19 89 80 80 74 68 65 20 66 69 72 73 74 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 2c 20 69 74 20 ┆ the first parallel port, it ┆
0x1160…1180 73 77 69 74 63 68 65 73 20 74 6f 20 70 72 6f 74 65 63 74 65 64 20 6d 6f 64 65 2e 20 0a 19 89 80 ┆switches to protected mode. ┆
0x1180…11a0 80 54 68 65 6e 20 69 74 20 69 73 20 69 6e 70 6f 73 73 69 62 6c 65 20 74 6f 20 73 77 69 74 63 68 ┆ Then it is inpossible to switch┆
0x11a0…11c0 20 62 61 63 6b 20 74 6f 20 72 65 61 6c 20 61 64 64 72 65 73 73 20 0a 19 89 80 80 6d 6f 64 65 2e ┆ back to real address mode.┆
0x11c0…11c6 0d 0a 0d 0a 0d 0a ┆ ┆
0x11c6…11c9 FormFeed {
0x11c6…11c9 0c 83 c8 ┆ ┆
0x11c6…11c9 }
0x11c9…11e0 0a a1 b0 34 2e 31 2e 32 20 20 20 20 4f 70 74 69 6f 6e 61 6c 20 38 30 ┆ 4.1.2 Optional 80┆
0x11e0…1200 32 38 37 20 4e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆287 Numeric processor. ┆
0x1200…1220 (9,) 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 63 61 6e 20 62 65 20 65 78 70 61 6e 64 65 ┆ The CPU board can be expande┆
0x1220…1240 64 20 77 69 74 68 20 61 20 6e 75 6d 65 72 69 63 20 70 72 6f 63 65 73 73 6f 72 20 0a 19 89 80 80 ┆d with a numeric processor ┆
0x1240…1260 49 4e 54 45 4c 27 73 20 38 30 32 38 37 20 28 38 20 4d 48 7a 29 20 6f 72 20 38 30 32 38 37 2d 33 ┆INTEL's 80287 (8 MHz) or 80287-3┆
0x1260…1280 20 28 35 20 4d 48 7a 29 2e 20 54 68 65 20 70 72 6f 63 65 73 73 6f 72 20 0a 19 89 80 80 69 73 20 ┆ (5 MHz). The processor is ┆
0x1280…12a0 75 73 65 64 20 74 6f 20 66 6c 6f 61 74 69 6e 67 20 70 6f 69 6e 74 20 6f 70 65 72 61 74 69 6f 6e ┆used to floating point operation┆
0x12a0…12c0 20 61 6e 64 20 6f 74 68 65 72 20 0a 19 89 80 80 64 69 66 66 69 63 75 6c 74 69 6e 67 20 6e 75 6d ┆ and other difficulting num┆
0x12c0…12e0 65 72 69 63 20 6f 70 65 72 61 74 69 6f 6e 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 6c ┆eric operations. Al┆
0x12e0…1300 6c 20 69 6e 74 65 72 66 61 63 65 20 74 6f 20 74 68 65 20 6e 75 6d 65 72 69 63 20 70 72 6f 63 65 ┆l interface to the numeric proce┆
0x1300…1320 73 73 6f 72 20 69 73 20 6f 6e 20 74 68 65 20 43 50 55 20 0a 19 89 80 80 62 6f 61 72 64 2e 0d 0a ┆ssor is on the CPU board. ┆
0x1320…1340 0d 0a 0d 0a f0 a1 b0 a1 b0 a1 34 2e 32 20 20 20 20 20 20 49 2f 4f 20 49 6e 74 65 72 66 61 63 65 ┆ 4.2 I/O Interface┆
0x1340…1360 2e 0d 0a b0 a1 0d 0a b0 a1 f0 e1 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6e 65 78 74 20 70 61 ┆. The next pa┆
0x1360…1380 72 74 20 6f 66 20 63 68 61 70 74 65 72 20 66 6f 75 72 20 64 65 73 63 72 69 62 65 73 20 74 68 65 ┆rt of chapter four describes the┆
0x1380…13a0 20 75 73 65 20 6f 66 20 74 68 65 20 69 20 0a 19 89 81 80 41 50 58 27 73 20 49 2f 4f 20 61 64 64 ┆ use of the i APX's I/O add┆
0x13a0…13c0 72 65 73 73 20 73 70 61 63 65 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e 31 20 20 20 20 49 2f 4f 20 ┆ress space. 4.2.1 I/O ┆
0x13c0…13e0 61 64 64 72 65 73 73 69 6e 67 20 6f 6e 20 62 6f 61 72 64 2e 0d 0a b0 a1 0d 0a 20 20 20 20 20 20 ┆addressing on board. ┆
0x13e0…1400 20 20 20 b0 a1 44 65 76 69 63 65 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Device ┆
0x1400…1420 (10,) 44 61 74 61 20 73 69 7a 65 20 20 20 20 20 49 2f 4f 20 20 61 64 64 72 65 73 73 20 20 20 0d 0a 0d ┆Data size I/O address ┆
0x1420…1440 0a 20 20 20 20 20 20 20 20 20 50 41 4c 30 31 32 2e 20 28 49 6e 74 65 72 72 75 70 74 20 6f 75 74 ┆ PAL012. (Interrupt out┆
0x1440…1460 29 2e 20 20 42 79 74 65 20 3a 20 53 65 74 20 20 20 20 20 20 20 20 30 30 38 32 0d 0a 20 20 20 20 ┆). Byte : Set 0082 ┆
0x1460…1480 20 20 20 20 20 50 41 4c 30 31 32 2e 20 28 49 6e 74 65 72 72 75 70 74 20 6f 75 74 29 2e 20 20 42 ┆ PAL012. (Interrupt out). B┆
0x1480…14a0 79 74 65 20 3a 20 52 65 73 65 74 20 20 20 20 20 20 30 30 38 36 0d 0a 20 20 20 20 20 20 20 20 20 ┆yte : Reset 0086 ┆
0x14a0…14c0 54 42 50 32 34 53 31 30 2e 20 28 42 69 70 6f 6c 61 72 20 50 52 4f 4d 29 2e 20 34 20 62 69 74 20 ┆TBP24S10. (Bipolar PROM). 4 bit ┆
0x14c0…14e0 20 20 20 20 20 20 20 20 20 20 20 20 30 30 38 36 0d 0a 20 20 20 20 20 20 20 20 20 52 54 43 2e 20 ┆ 0086 RTC. ┆
0x14e0…1500 28 4d 4d 31 35 38 31 36 37 41 2f 52 54 43 35 38 33 32 31 29 20 42 79 74 65 2f 34 20 62 69 74 20 ┆(MM158167A/RTC58321) Byte/4 bit ┆
0x1500…1520 20 20 20 20 20 20 20 30 30 38 41 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 2d 32 20 50 49 ┆ 008A 8259A-2 PI┆
0x1520…1540 43 2e 20 28 53 6c 61 76 65 32 29 2e 20 20 20 20 42 79 74 65 3a 20 53 74 61 74 75 73 2e 20 20 20 ┆C. (Slave2). Byte: Status. ┆
0x1540…1560 20 20 30 30 39 34 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 ┆ 0094 8259A┆
0x1560…1580 2d 32 20 50 49 43 2e 20 28 53 6c 61 76 65 32 29 2e 20 20 20 20 42 79 74 65 3a 20 4d 41 53 4b 2e ┆-2 PIC. (Slave2). Byte: MASK.┆
0x1580…15a0 20 20 20 20 20 20 20 30 30 39 36 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 0096 ┆
0x15a0…15c0 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 29 20 42 79 74 65 3a 20 ┆8255A-5 PPI. (Parallel 2) Byte: ┆
0x15c0…15e0 41 20 20 20 20 20 20 20 20 20 20 20 30 30 39 38 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 ┆A 0098 ┆
0x15e0…1600 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 29 20 42 ┆ 8255A-5 PPI. (Parallel 2) B┆
0x1600…1620 (11,) 79 74 65 3a 20 50 6f 72 74 20 42 20 49 6e 2e 20 20 30 30 39 41 0d 0a 20 20 20 20 20 20 20 20 20 ┆yte: Port B In. 009A ┆
0x1620…1640 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 29 20 42 79 74 65 3a 20 ┆8255A-5 PPI. (Parallel 2) Byte: ┆
0x1640…1660 50 6f 72 74 20 43 20 4f 75 74 2e 20 30 30 39 43 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 ┆Port C Out. 009C ┆
0x1660…1680 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 32 29 20 42 ┆ 8255A-5 PPI. (Parallel 2) B┆
0x1680…16a0 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 30 39 45 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d ┆yte: Control. 009E ┆
0x16a0…16c0 0a 20 20 20 20 20 20 20 20 20 69 53 42 58 20 62 75 73 2e 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ iSBX bus. ┆
0x16c0…16e0 20 20 20 20 42 79 74 65 2f 77 6f 72 64 20 20 20 20 20 20 30 30 41 30 2d 30 30 42 46 e1 f0 e1 f0 ┆ Byte/word 00A0-00BF ┆
0x16e0…1700 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 2d 32 20 50 49 43 2e 20 28 4d ┆ 8259A-2 PIC. (M┆
0x1700…1720 61 73 74 65 72 29 2e 20 20 20 20 42 79 74 65 3a 20 53 74 61 74 75 73 2e 20 20 20 20 20 30 30 43 ┆aster). Byte: Status. 00C┆
0x1720…1740 30 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 2d 32 20 50 49 ┆0 8259A-2 PI┆
0x1740…1760 43 2e 20 28 4d 61 73 74 65 72 29 2e 20 20 20 20 42 79 74 65 3a 20 4d 41 53 4b 2e 20 20 20 20 20 ┆C. (Master). Byte: MASK. ┆
0x1760…1780 20 20 30 30 43 32 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 ┆ 00C2 8259A┆
0x1780…17a0 2d 32 20 50 49 43 2e 20 28 53 6c 61 76 65 31 29 2e 20 20 20 20 42 79 74 65 3a 20 53 74 61 74 75 ┆-2 PIC. (Slave1). Byte: Statu┆
0x17a0…17c0 73 2e 20 20 20 20 20 30 30 43 34 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 ┆s. 00C4 ┆
0x17c0…17e0 38 32 35 39 41 2d 32 20 50 49 43 2e 20 28 53 6c 61 76 65 31 29 2e 20 20 20 20 42 79 74 65 3a 20 ┆8259A-2 PIC. (Slave1). Byte: ┆
0x17e0…1800 4d 41 53 4b 2e 20 20 20 20 20 20 20 30 30 43 36 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 ┆MASK. 00C6 ┆
0x1800…1820 (12,) 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 31 29 20 42 ┆ 8255A-5 PPI. (Parallel 1) B┆
0x1820…1840 79 74 65 3a 20 41 20 20 20 20 20 20 20 20 20 20 20 30 30 43 38 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d ┆yte: A 00C8 ┆
0x1840…1860 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c ┆ 8255A-5 PPI. (Parallel┆
0x1860…1880 20 31 29 20 42 79 74 65 3a 20 50 6f 72 74 20 42 20 49 6e 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 1) Byte: Port B In. ┆
0x1880…18a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 77 6f 72 64 3a 20 57 ┆ word: W┆
0x18a0…18b1 52 20 50 56 41 4d 20 20 20 20 20 30 30 43 41 0d 0a ┆R PVAM 00CA ┆
0x18b1…18b4 FormFeed {
0x18b1…18b4 0c 83 d4 ┆ ┆
0x18b1…18b4 }
0x18b4…18c0 0a 20 20 20 20 20 20 20 20 20 b0 a1 ┆ ┆
0x18c0…18e0 44 65 76 69 63 65 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 ┆Device Data ┆
0x18e0…1900 73 69 7a 65 20 20 20 20 20 49 2f 4f 20 20 61 64 64 72 65 73 73 20 20 20 0d 0a 0d 0a 20 20 20 20 ┆size I/O address ┆
0x1900…1920 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c 20 31 29 20 42 ┆ 8255A-5 PPI. (Parallel 1) B┆
0x1920…1940 79 74 65 3a 20 50 6f 72 74 20 43 20 4f 75 74 2e 20 30 30 43 43 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d ┆yte: Port C Out. 00CC ┆
0x1940…1960 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 2d 35 20 50 50 49 2e 20 28 50 61 72 61 6c 6c 65 6c ┆ 8255A-5 PPI. (Parallel┆
0x1960…1980 20 31 29 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 30 43 45 e1 f0 e1 f0 e1 f0 ┆ 1) Byte: Control. 00CE ┆
0x1980…19a0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 34 20 20 50 49 54 2e 20 28 54 69 6d 65 72 ┆ 8254 PIT. (Timer┆
0x19a0…19c0 29 2e 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 75 6e 74 65 72 20 30 20 20 20 30 30 44 30 e1 ┆). Byte: Counter 0 00D0 ┆
0x19c0…19e0 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 34 20 20 50 49 54 2e 20 28 ┆ 8254 PIT. (┆
0x19e0…1a00 54 69 6d 65 72 29 2e 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 75 6e 74 65 72 20 31 20 20 20 ┆Timer). Byte: Counter 1 ┆
0x1a00…1a20 (13,) 30 30 44 32 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 34 20 20 50 ┆00D2 8254 P┆
0x1a20…1a40 49 54 2e 20 28 54 69 6d 65 72 29 2e 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 75 6e 74 65 72 ┆IT. (Timer). Byte: Counter┆
0x1a40…1a60 20 32 20 20 20 30 30 44 34 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 ┆ 2 00D4 82┆
0x1a60…1a80 35 34 20 20 50 49 54 2e 20 28 54 69 6d 65 72 29 2e 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f ┆54 PIT. (Timer). Byte: Co┆
0x1a80…1aa0 6e 74 72 6f 6c 2e 20 20 20 20 30 30 44 36 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 ┆ntrol. 00D6 ┆
0x1aa0…1ac0 20 20 20 38 32 37 34 20 20 4d 50 53 43 2e 20 43 48 20 41 2e 20 20 20 20 20 20 20 20 20 42 79 74 ┆ 8274 MPSC. CH A. Byt┆
0x1ac0…1ae0 65 3a 20 44 61 74 61 2e 20 20 20 20 20 20 20 30 30 44 38 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 ┆e: Data. 00D8 ┆
0x1ae0…1b00 20 20 20 20 20 20 20 20 38 32 37 34 20 20 4d 50 53 43 2e 20 43 48 20 42 2e 20 20 20 20 20 20 20 ┆ 8274 MPSC. CH B. ┆
0x1b00…1b20 20 20 42 79 74 65 3a 20 44 61 74 61 2e 20 20 20 20 20 20 20 30 30 44 41 e1 f0 e1 f0 e1 f0 e1 f0 ┆ Byte: Data. 00DA ┆
0x1b20…1b40 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 37 34 20 20 4d 50 53 43 2e 20 43 48 20 41 2e 20 20 ┆ 8274 MPSC. CH A. ┆
0x1b40…1b60 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 30 44 43 e1 f0 e1 ┆ Byte: Control. 00DC ┆
0x1b60…1b80 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 32 37 34 20 20 4d 50 53 43 2e 20 43 48 ┆ 8274 MPSC. CH┆
0x1b80…1ba0 20 42 2e 20 20 20 20 20 20 20 20 20 42 79 74 65 3a 20 43 6f 6e 74 72 6f 6c 2e 20 20 20 20 30 30 ┆ B. Byte: Control. 00┆
0x1ba0…1bc0 44 45 e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 30 32 38 37 20 4e 75 6d ┆DE 80287 Num┆
0x1bc0…1be0 72 69 63 20 50 72 6f 63 65 73 73 6f 72 2e 20 20 20 57 6f 72 64 3a 20 52 44 20 73 74 61 74 75 73 ┆ric Processor. Word: RD status┆
0x1be0…1c00 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆. ┆
0x1c00…1c20 (14,) 20 20 20 20 20 20 20 20 20 20 20 20 57 52 20 4f 70 63 6f 64 65 2e 20 20 30 30 46 38 0d 0a 20 20 ┆ WR Opcode. 00F8 ┆
0x1c20…1c40 20 20 20 20 20 20 20 38 30 32 38 37 20 4e 75 6d 72 69 63 20 50 72 6f 63 65 73 73 6f 72 2e 20 20 ┆ 80287 Numric Processor. ┆
0x1c40…1c60 20 57 6f 72 64 3a 20 44 61 74 61 2e 20 20 20 20 20 20 20 30 30 46 41 e1 f0 e1 f0 e1 f0 e1 f0 e1 ┆ Word: Data. 00FA ┆
0x1c60…1c80 f0 0d 0a 20 20 20 20 20 20 20 20 20 38 30 32 38 37 20 4e 75 6d 72 69 63 20 50 72 6f 63 65 73 73 ┆ 80287 Numric Process┆
0x1c80…1ca0 6f 72 2e 20 20 20 57 6f 72 64 3a 20 41 64 64 72 65 73 73 2e 20 20 20 20 30 30 46 43 e1 f0 e1 f0 ┆or. Word: Address. 00FC ┆
0x1ca0…1cc0 e1 f0 e1 f0 e1 f0 0d 0a 20 b0 20 20 20 20 20 20 20 20 a1 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x1cc0…1ce0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x1ce0…1d00 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 20 34 2e 32 2e 31 ┆ Fig 4.2.1┆
0x1d00…1d20 20 84 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 ┆ I/O addresses on the CPU board┆
0x1d20…1d40 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 20 20 20 20 20 20 20 20 20 20 ┆. Target ┆
0x1d40…1d60 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 73 69 7a 65 20 20 20 20 20 49 2f 4f 20 20 61 64 ┆ Data size I/O ad┆
0x1d60…1d80 64 72 65 73 73 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 49 42 55 53 20 20 20 ┆dress MULTIBUS ┆
0x1d80…1da0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 62 79 74 65 2f 77 6f 72 64 20 20 20 20 20 30 30 ┆ byte/word 00┆
0x1da0…1dc0 30 30 2d 30 30 37 46 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 20 20 20 20 20 ┆00-007F -"- ┆
0x1dc0…1de0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 20 20 20 20 30 31 30 30 2d ┆ -"- 0100-┆
0x1de0…1e00 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 52 65 73 65 72 76 65 64 20 28 54 45 53 54 29 20 20 ┆FFFF Reserved (TEST) ┆
0x1e00…1e20 (15,) 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 22 2d 20 20 20 20 20 20 20 20 46 46 45 46 0d 0a 05 20 ┆ -"- FFEF ┆
0x1e20…1e40 b0 20 20 20 20 20 20 20 a1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x1e40…1e60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x1e60…1e80 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 20 34 2e 32 2e 32 20 84 49 2f 4f 20 61 64 64 ┆ Fig 4.2.2 I/O add┆
0x1e80…1ea0 72 65 73 73 65 73 20 66 72 6f 6d 20 69 20 41 50 58 20 38 30 32 38 36 20 74 6f 20 74 68 65 20 0a ┆resses from i APX 80286 to the ┆
0x1ea0…1ec0 19 93 80 80 4d 55 4c 54 49 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 ┆ MULTIBUS. Targ┆
0x1ec0…1ee0 65 74 20 20 20 20 20 20 43 68 69 70 20 73 65 6c 65 63 74 20 20 20 20 20 44 61 74 61 20 73 69 7a ┆et Chip select Data siz┆
0x1ee0…1f00 65 20 20 20 20 20 49 2f 4f 20 20 61 64 64 72 65 73 73 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆e I/O address ┆
0x1f00…1f20 20 20 69 53 42 58 20 62 75 73 20 20 20 20 20 20 2f 4d 43 53 30 20 20 20 20 20 20 20 20 20 20 20 ┆ iSBX bus /MCS0 ┆
0x1f20…1f40 20 62 79 74 65 20 20 20 20 20 20 20 30 30 41 30 2d 30 30 41 46 0d 0a 20 20 20 20 20 20 20 20 20 ┆ byte 00A0-00AF ┆
0x1f40…1f60 20 20 2d 22 2d 20 20 20 20 20 20 20 20 20 2f 4d 43 53 31 20 20 20 20 20 20 20 20 20 20 20 20 62 ┆ -"- /MCS1 b┆
0x1f60…1f80 79 74 65 20 20 20 20 20 20 20 30 30 42 30 2d 30 30 42 46 0d 0a 20 20 20 20 20 20 20 20 20 69 53 ┆yte 00B0-00BF iS┆
0x1f80…1fa0 42 58 20 62 75 73 20 20 20 20 20 20 2f 4d 43 53 30 20 20 20 20 20 20 20 20 20 20 20 20 77 6f 72 ┆BX bus /MCS0 wor┆
0x1fa0…1fc0 64 20 20 20 20 20 20 20 30 30 41 30 2d 30 30 41 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 22 ┆d 00A0-00A8 -"┆
0x1fc0…1fe0 2d 20 20 20 20 20 20 20 20 20 2f 4d 43 53 31 20 20 20 20 20 20 20 20 20 20 20 20 77 6f 72 64 20 ┆- /MCS1 word ┆
0x1fe0…2000 20 20 20 20 20 20 30 30 41 30 2d 30 30 41 46 0d 0a 20 b0 20 20 20 20 20 20 20 20 a1 20 20 20 20 ┆ 00A0-00AF ┆
0x2000…2020 (16,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x2020…2040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x2040…2060 46 69 67 20 34 2e 32 2e 33 20 84 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 66 72 6f 6d 20 69 20 ┆Fig 4.2.3 I/O addresses from i ┆
0x2060…2080 41 50 58 20 38 30 32 38 36 20 74 6f 20 74 68 65 20 69 53 42 58 20 0a 19 93 80 80 62 75 73 2e 0d ┆APX 80286 to the iSBX bus. ┆
0x2080…2085 0a 0d 0a 0d 0a ┆ ┆
0x2085…2088 FormFeed {
0x2085…2088 0c 83 f8 ┆ ┆
0x2085…2088 }
0x2088…20a0 0a b0 a1 34 2e 32 2e 32 20 20 20 20 53 65 72 69 65 2e a1 b0 0d 0a b0 a1 ┆ 4.2.2 Serie. ┆
0x20a0…20c0 f0 e1 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 68 61 73 20 ┆ The CPU board has ┆
0x20c0…20e0 74 77 6f 20 73 65 72 69 65 20 63 68 61 6e 6e 65 6c 73 20 41 20 61 6e 64 20 42 2e 20 43 68 61 6e ┆two serie channels A and B. Chan┆
0x20e0…2100 6e 65 6c 20 41 20 0a 19 89 80 80 6d 61 6b 65 73 20 74 68 65 20 63 6f 6e 6e 65 63 74 69 6f 6e 20 ┆nel A makes the connection ┆
0x2100…2120 74 6f 20 74 68 65 20 6d 75 6c 74 69 64 72 6f 70 20 52 53 34 32 32 41 20 6c 69 6e 65 2e 20 0a 19 ┆to the multidrop RS422A line. ┆
0x2120…2140 89 80 80 43 68 61 6e 6e 65 6c 20 42 20 74 61 6b 65 73 20 63 61 72 20 6f 66 20 74 68 65 20 63 6f ┆ Channel B takes car of the co┆
0x2140…2160 6e 73 6f 6c 20 77 69 74 68 20 52 53 32 33 32 41 20 69 6e 74 65 72 66 61 63 65 2e 0d 0a 20 20 20 ┆nsol with RS232A interface. ┆
0x2160…2180 20 20 20 20 20 20 84 54 68 65 20 49 4e 54 45 4c 27 73 20 38 32 37 34 20 4d 75 6c 74 69 2d 70 72 ┆ The INTEL's 8274 Multi-pr┆
0x2180…21a0 6f 74 6f 63 6f 6c 20 53 65 72 69 61 6c 20 43 6f 6e 74 72 6f 6c 6c 65 72 20 28 4d 50 53 43 29 20 ┆otocol Serial Controller (MPSC) ┆
0x21a0…21c0 0a 19 89 80 80 74 61 6b 65 73 20 63 61 72 65 20 6f 66 20 6d 6f 73 74 20 6f 66 20 74 68 65 20 73 ┆ takes care of most of the s┆
0x21c0…21e0 65 72 69 65 20 63 6f 6d 6d 75 6e 69 63 61 74 69 6f 6e 2e 20 54 77 6f 20 65 78 74 72 61 20 0a 19 ┆erie communication. Two extra ┆
0x21e0…2200 89 80 80 73 69 67 6e 61 6c 73 20 69 6e 20 63 68 61 6e 6e 65 6c 20 42 20 2f 44 53 52 42 20 28 44 ┆ signals in channel B /DSRB (D┆
0x2200…2220 (17,) 61 74 61 20 53 65 74 20 52 65 61 64 79 29 20 61 6e 64 20 2f 43 49 42 20 0a 19 89 80 80 28 43 61 ┆ata Set Ready) and /CIB (Ca┆
0x2220…2240 6c 6c 69 6e 67 20 49 6e 64 69 63 61 74 6f 72 29 20 69 6e 74 65 72 66 61 63 65 20 74 6f 20 74 68 ┆lling Indicator) interface to th┆
0x2240…2260 65 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 ┆e parallel port 1. ┆
0x2260…2280 54 68 65 20 75 73 65 64 20 73 69 67 6e 61 6c 73 20 69 6e 20 63 68 61 6e 6e 65 6c 20 41 20 61 72 ┆The used signals in channel A ar┆
0x2280…22a0 65 20 3a 0d 0a 0d 0a 20 b0 20 20 20 20 20 20 20 84 20 b0 a1 53 69 67 6e 61 6c 20 20 20 20 20 20 ┆e : Signal ┆
0x22a0…22c0 20 20 20 20 4d 65 61 6e 69 6e 67 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 58 ┆ Meaning TX┆
0x22c0…22e0 44 41 20 20 20 20 20 20 20 20 20 54 72 61 6e 73 6d 69 74 74 65 64 20 44 61 74 61 0d 0a 20 20 20 ┆DA Transmitted Data ┆
0x22e0…2300 20 20 20 20 20 20 52 58 44 41 20 20 20 20 20 20 20 20 20 52 65 63 65 69 76 65 64 20 44 61 74 61 ┆ RXDA Received Data┆
0x2300…2320 0d 0a 20 20 20 20 20 20 20 20 20 2f 52 54 53 41 20 20 20 20 20 20 20 20 52 65 71 75 65 73 74 20 ┆ /RTSA Request ┆
0x2320…2340 54 6f 20 53 65 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 54 53 41 20 20 20 20 20 20 20 20 52 ┆To Send /CTSA R┆
0x2340…2360 65 61 64 79 20 46 6f 72 20 53 65 6e 64 69 6e 67 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 44 41 20 ┆eady For Sending /CDA ┆
0x2360…2380 20 20 20 20 20 20 20 20 43 61 72 72 69 65 72 20 4f 6e 0d 0a 20 20 20 20 20 20 20 a1 20 20 20 20 ┆ Carrier On ┆
0x2380…23a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 ┆ ┆
0x23a0…23c0 20 20 20 20 20 20 20 20 84 54 68 65 20 75 73 65 64 20 73 69 67 6e 61 6c 73 20 69 6e 20 63 68 61 ┆ The used signals in cha┆
0x23c0…23e0 6e 6e 61 6c 20 42 20 61 72 65 20 3a 0d 0a 0d 0a 20 b0 20 20 20 20 20 20 20 84 20 b0 a1 53 69 67 ┆nnal B are : Sig┆
0x23e0…2400 6e 61 6c 20 20 20 20 20 20 20 20 20 20 4d 65 61 6e 69 6e 67 20 20 20 20 20 20 0d 0a 0d 0a 20 20 ┆nal Meaning ┆
0x2400…2420 (18,) 20 20 20 20 20 20 20 54 58 44 42 20 20 20 20 20 20 20 20 20 54 72 61 6e 73 6d 69 74 74 65 64 20 ┆ TXDB Transmitted ┆
0x2420…2440 44 61 74 61 0d 0a 20 20 20 20 20 20 20 20 20 52 58 44 42 20 20 20 20 20 20 20 20 20 52 65 63 65 ┆Data RXDB Rece┆
0x2440…2460 69 76 65 64 20 44 61 74 61 0d 0a 20 20 20 20 20 20 20 20 20 2f 52 54 53 42 20 20 20 20 20 20 20 ┆ived Data /RTSB ┆
0x2460…2480 20 52 65 71 75 65 73 74 20 54 6f 20 53 65 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 54 53 42 ┆ Request To Send /CTSB┆
0x2480…24a0 20 20 20 20 20 20 20 20 52 65 61 64 79 20 46 6f 72 20 53 65 6e 64 69 6e 67 0d 0a 20 20 20 20 20 ┆ Ready For Sending ┆
0x24a0…24c0 20 20 20 20 2f 44 53 52 42 20 20 20 20 20 20 20 20 44 61 74 61 20 53 65 74 20 52 65 61 64 79 0d ┆ /DSRB Data Set Ready ┆
0x24c0…24e0 0a 20 20 20 20 20 20 20 20 20 2f 43 44 42 20 20 20 20 20 20 20 20 20 43 61 72 72 69 65 72 20 4f ┆ /CDB Carrier O┆
0x24e0…2500 6e 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 49 42 20 20 20 20 20 20 20 20 20 43 61 6c 6c 69 6e 67 ┆n /CIB Calling┆
0x2500…2520 20 49 6e 64 69 63 61 74 6f 72 0d 0a 20 20 20 20 20 20 20 a1 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Indicator ┆
0x2520…2539 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 0d 0a ┆ ┆
0x2539…253c FormFeed {
0x2539…253c 0c 83 a4 ┆ ┆
0x2539…253c }
0x253c…2540 0a b0 a1 34 ┆ 4┆
0x2540…2560 2e 32 2e 33 20 20 20 20 50 61 72 61 6c 6c 65 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 ┆.2.3 Parallel. T┆
0x2560…2580 68 65 72 65 20 61 72 65 20 74 77 6f 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 73 20 6f 6e 20 74 ┆here are two parallel ports on t┆
0x2580…25a0 68 65 20 62 6f 61 72 64 2e 20 54 68 65 20 49 4e 54 45 4c 27 73 20 0a 19 89 80 80 70 61 72 61 6c ┆he board. The INTEL's paral┆
0x25a0…25c0 6c 65 6c 20 70 6f 72 74 20 38 32 35 35 41 2d 35 20 69 73 20 75 73 65 64 20 69 6e 20 62 6f 74 68 ┆lel port 8255A-5 is used in both┆
0x25c0…25e0 20 63 61 73 65 73 2e 20 54 68 65 20 70 6f 72 74 20 41 20 0a 19 89 80 80 61 6e 64 20 43 20 61 72 ┆ cases. The port A and C ar┆
0x25e0…2600 65 20 6f 75 74 70 75 74 20 70 6f 72 74 73 20 61 6e 64 20 42 20 69 73 20 61 6e 20 69 6e 70 75 74 ┆e output ports and B is an input┆
0x2600…2620 (19,) 20 70 6f 72 74 2e 20 20 20 20 20 20 20 20 20 0a 19 89 80 80 84 0d 0a 20 20 20 20 20 20 20 20 20 ┆ port. ┆
0x2620…2640 84 4e 6f 74 65 20 74 68 61 74 20 74 68 65 72 65 20 6d 75 73 74 20 62 65 20 61 74 20 6c 65 61 73 ┆ Note that there must be at leas┆
0x2640…2660 74 20 73 69 78 20 69 6e 73 74 72 75 63 74 69 6f 6e 73 20 0a 19 89 80 80 62 65 74 77 65 65 6e 20 ┆t six instructions between ┆
0x2660…2680 61 63 63 65 73 73 20 74 6f 20 74 68 65 20 50 50 49 27 73 2e 20 54 68 65 20 66 69 72 73 74 20 70 ┆access to the PPI's. The first p┆
0x2680…26a0 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 0a 19 89 80 80 63 6f 6e 6e 65 63 74 20 61 20 70 72 69 6e ┆arallel port connect a prin┆
0x26a0…26c0 74 65 72 20 74 6f 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 20 54 68 65 20 70 72 69 6e 74 65 ┆ter to the CPU board. The printe┆
0x26c0…26e0 72 20 0a 19 89 80 80 69 6e 74 65 72 66 61 63 65 20 6d 75 73 74 20 62 65 20 61 20 52 43 37 35 30 ┆r interface must be a RC750┆
0x26e0…2700 20 28 20 22 50 41 52 54 4e 45 52 22 29 20 6f 72 20 43 65 6e 74 72 6f 6e 69 63 73 20 0a 19 89 80 ┆ ( "PARTNER") or Centronics ┆
0x2700…2720 80 63 6f 6d 70 61 74 69 62 6c 65 20 69 6e 74 65 72 66 61 63 65 2e 0d 0a 20 20 20 20 20 20 20 20 ┆ compatible interface. ┆
0x2720…2740 20 84 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6e 65 78 74 20 70 61 72 61 6c 6c 65 6c 20 ┆ The next parallel ┆
0x2740…2760 70 6f 72 74 20 69 6e 63 6c 75 64 65 73 20 74 68 65 20 61 64 64 72 65 73 73 65 73 20 74 6f 20 74 ┆port includes the addresses to t┆
0x2760…2780 68 65 20 0a 19 89 80 80 52 65 61 6c 20 54 69 6d 65 20 43 6c 6f 63 6b 2c 20 74 68 65 20 62 69 70 ┆he Real Time Clock, the bip┆
0x2780…27a0 6f 6c 61 72 20 50 52 4f 4d 20 61 6e 64 20 73 6f 6d 65 20 73 70 65 63 69 61 6c 20 0a 19 89 80 80 ┆olar PROM and some special ┆
0x27a0…27c0 73 69 67 6e 61 6c 73 2e 20 28 53 65 65 20 74 68 65 20 6c 69 73 74 20 62 65 6c 6f 77 29 2e 0d 0a ┆signals. (See the list below). ┆
0x27c0…27e0 b0 a1 f0 e1 0d 0a 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 66 72 6f 6d 20 70 61 72 61 ┆ Signals from para┆
0x27e0…2800 6c 6c 65 6c 20 70 6f 72 74 20 6e 72 2e 20 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 69 ┆llel port nr. 1 Pi┆
0x2800…2820 (20,) 6e 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆n Signal ┆
0x2820…2840 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ ┆
0x2840…2860 20 20 50 41 30 20 20 20 20 20 20 20 20 44 41 54 41 20 30 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 ┆ PA0 DATA 0 (Printer) ┆
0x2860…2880 20 20 20 20 20 20 20 20 50 41 31 20 20 20 20 20 20 20 20 44 41 54 41 20 31 20 28 50 72 69 6e 74 ┆ PA1 DATA 1 (Print┆
0x2880…28a0 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 32 20 20 20 20 20 20 20 20 44 41 54 41 20 32 20 ┆er) PA2 DATA 2 ┆
0x28a0…28c0 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 33 20 20 20 20 20 20 20 20 44 ┆(Printer) PA3 D┆
0x28c0…28e0 41 54 41 20 33 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 34 20 20 20 ┆ATA 3 (Printer) PA4 ┆
0x28e0…2900 20 20 20 20 20 44 41 54 41 20 34 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 ┆ DATA 4 (Printer) ┆
0x2900…2920 50 41 35 20 20 20 20 20 20 20 20 44 41 54 41 20 35 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 ┆PA5 DATA 5 (Printer) ┆
0x2920…2940 20 20 20 20 20 20 50 41 36 20 20 20 20 20 20 20 20 44 41 54 41 20 36 20 28 50 72 69 6e 74 65 72 ┆ PA6 DATA 6 (Printer┆
0x2940…2960 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 37 20 20 20 20 20 20 20 20 44 41 54 41 20 37 20 28 50 ┆) PA7 DATA 7 (P┆
0x2960…2980 72 69 6e 74 65 72 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 42 30 20 20 20 20 20 20 20 20 49 ┆rinter) PB0 I┆
0x2980…29a0 66 20 68 69 67 68 20 74 68 65 6e 20 36 20 4d 48 7a 20 65 6c 73 65 20 38 20 4d 48 7a 20 43 50 55 ┆f high then 6 MHz else 8 MHz CPU┆
0x29a0…29c0 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 31 20 20 20 20 20 20 20 20 2f 43 49 42 20 28 43 61 6c ┆. PB1 /CIB (Cal┆
0x29c0…29e0 6c 69 6e 67 20 49 6e 64 69 63 61 74 6f 72 20 74 6f 20 63 6f 6e 73 6f 6c 29 0d 0a 20 20 20 20 20 ┆ling Indicator to consol) ┆
0x29e0…2a00 20 20 20 20 50 42 32 20 20 20 20 20 20 20 20 2f 44 53 52 42 20 28 44 61 74 61 20 53 65 74 20 52 ┆ PB2 /DSRB (Data Set R┆
0x2a00…2a20 (21,) 65 61 64 79 20 74 6f 20 63 6f 6e 73 6f 6c 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 33 20 20 20 ┆eady to consol) PB3 ┆
0x2a20…2a40 20 20 20 20 20 42 55 53 59 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 ┆ BUSY (Printer) PB┆
0x2a40…2a60 34 20 20 20 20 20 20 20 20 2f 41 43 4b 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 ┆4 /ACK (Printer) ┆
0x2a60…2a80 20 20 50 42 35 20 20 20 20 20 20 20 20 2f 46 41 55 4c 54 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 ┆ PB5 /FAULT (Printer) ┆
0x2a80…2aa0 20 20 20 20 20 20 20 20 50 42 36 20 20 20 20 20 20 20 20 53 45 4c 45 43 54 45 44 20 28 50 72 69 ┆ PB6 SELECTED (Pri┆
0x2aa0…2ac0 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 42 37 20 20 20 20 20 20 20 20 50 41 50 45 52 ┆nter) PB7 PAPER┆
0x2ac0…2ae0 20 45 4e 44 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 43 30 20 20 20 20 ┆ END (Printer) PC0 ┆
0x2ae0…2b00 20 20 20 20 53 54 52 4f 42 45 20 28 50 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆ STROBE (Printer) P┆
0x2b00…2b1d 43 31 20 20 20 20 20 20 20 20 2f 53 45 4c 45 43 54 20 28 50 72 69 6e 74 65 72 29 0d 0a ┆C1 /SELECT (Printer) ┆
0x2b1d…2b20 FormFeed {
0x2b1d…2b20 0c 83 d4 ┆ ┆
0x2b1d…2b20 }
0x2b20…2b40 0a 20 20 20 20 20 20 20 20 20 50 43 32 20 20 20 20 20 20 20 20 2f 4c 50 49 4e 49 54 84 20 28 50 ┆ PC2 /LPINIT (P┆
0x2b40…2b60 72 69 6e 74 65 72 29 0d 0a 20 20 20 20 20 20 20 20 20 50 43 33 20 20 20 20 20 20 20 20 2f 54 49 ┆rinter) PC3 /TI┆
0x2b60…2b80 4d 45 4f 55 54 20 49 4e 54 20 28 84 55 73 65 64 20 74 6f 20 67 65 6e 65 72 61 74 65 20 61 20 74 ┆MEOUT INT ( Used to generate a t┆
0x2b80…2ba0 69 6d 65 6f 75 74 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆imeout ┆
0x2ba0…2bc0 20 20 20 20 20 20 20 20 0a 19 a2 80 80 69 6e 74 65 72 72 75 70 74 29 2e 0d 0a 20 20 20 20 20 20 ┆ interrupt). ┆
0x2bc0…2be0 20 20 20 50 43 34 20 20 20 20 20 20 20 20 2f 41 55 54 4f 4c 46 20 28 50 72 69 6e 74 65 72 29 0d ┆ PC4 /AUTOLF (Printer) ┆
0x2be0…2c00 0a 20 20 20 20 20 20 20 20 20 50 43 35 20 20 20 20 20 20 20 20 2f 50 44 4d 44 45 4e 0d 0a 20 20 ┆ PC5 /PDMDEN ┆
0x2c00…2c20 (22,) 20 20 20 20 20 20 20 50 43 36 20 20 20 20 20 20 20 20 53 45 52 20 4c 42 20 28 84 55 73 65 64 20 ┆ PC6 SER LB ( Used ┆
0x2c20…2c40 74 6f 20 6c 6f 6f 70 62 61 63 6b 20 77 69 74 68 20 74 68 65 20 38 32 37 34 20 6d 75 6c 74 69 2d ┆to loopback with the 8274 multi-┆
0x2c40…2c60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 9c ┆ ┆
0x2c60…2c80 80 80 70 72 6f 74 6f 63 6f 6c 20 63 6f 6e 74 72 6f 6c 6c 65 72 29 2e 0d 0a 20 20 20 20 20 20 20 ┆ protocol controller). ┆
0x2c80…2ca0 20 20 50 43 37 20 20 20 20 20 20 20 20 4c 50 49 4e 54 20 28 84 55 73 65 64 20 69 66 20 2f 41 43 ┆ PC7 LPINT ( Used if /AC┆
0x2ca0…2cc0 4b 20 69 73 20 6c 6f 77 20 74 6f 20 67 65 6e 65 72 61 74 65 20 61 6e 20 20 20 20 20 20 20 20 20 ┆K is low to generate an ┆
0x2cc0…2ce0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 9b 80 80 69 6e 74 65 72 72 75 70 ┆ interrup┆
0x2ce0…2d00 74 20 66 72 6f 6d 20 74 68 65 20 6c 69 6e 65 70 72 69 6e 74 65 72 29 2e 0d 0a 0d 0a 82 20 20 20 ┆t from the lineprinter). ┆
0x2d00…2d20 20 20 20 20 20 20 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -------------------------┆
0x2d20…2d40 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a ┆------------------------------ ┆
0x2d40…2d60 0d 0a 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 66 72 6f 6d 20 70 61 72 61 6c 6c 65 6c ┆ Signals from parallel┆
0x2d60…2d80 20 70 6f 72 74 20 6e 72 2e 20 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 69 6e 20 20 20 ┆ port nr. 2 Pin ┆
0x2d80…2da0 20 20 20 20 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x2da0…2dc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 41 ┆ PA┆
0x2dc0…2de0 30 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 30 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f ┆0 SLIOADR 0 (RTC and BPRO┆
0x2de0…2e00 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 31 20 20 20 20 20 20 20 20 ┆M address) PA1 ┆
0x2e00…2e20 (23,) 53 4c 49 4f 41 44 52 20 31 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 ┆SLIOADR 1 (RTC and BPROM address┆
0x2e20…2e40 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 32 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 32 ┆) PA2 SLIOADR 2┆
0x2e40…2e60 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 ┆ (RTC and BPROM address) ┆
0x2e60…2e80 20 20 20 50 41 33 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 33 20 28 52 54 43 20 61 6e 64 ┆ PA3 SLIOADR 3 (RTC and┆
0x2e80…2ea0 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 34 20 20 20 ┆ BPROM address) PA4 ┆
0x2ea0…2ec0 20 20 20 20 20 53 4c 49 4f 41 44 52 20 34 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 ┆ SLIOADR 4 (RTC and BPROM ad┆
0x2ec0…2ee0 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 41 35 20 20 20 20 20 20 20 20 53 4c 49 4f ┆dress) PA5 SLIO┆
0x2ee0…2f00 41 44 52 20 35 20 28 52 54 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 ┆ADR 5 (RTC and BPROM address) ┆
0x2f00…2f20 20 20 20 20 20 20 20 20 50 41 36 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 36 20 28 52 54 ┆ PA6 SLIOADR 6 (RT┆
0x2f20…2f40 43 20 61 6e 64 20 42 50 52 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆C and BPROM address) P┆
0x2f40…2f60 41 37 20 20 20 20 20 20 20 20 53 4c 49 4f 41 44 52 20 37 20 28 52 54 43 20 61 6e 64 20 42 50 52 ┆A7 SLIOADR 7 (RTC and BPR┆
0x2f60…2f80 4f 4d 20 61 64 64 72 65 73 73 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 42 30 20 20 20 20 20 ┆OM address) PB0 ┆
0x2f80…2fa0 20 20 20 84 2f 54 65 73 74 73 6c 61 76 65 2e 20 28 49 66 20 74 77 6f 20 43 50 55 20 69 73 20 75 ┆ /Testslave. (If two CPU is u┆
0x2fa0…2fc0 73 65 64 2c 20 69 74 20 69 6e 64 69 63 61 74 65 73 20 0a 19 94 80 80 77 68 69 63 68 20 69 73 20 ┆sed, it indicates which is ┆
0x2fc0…2fe0 74 68 65 20 74 65 73 74 20 6d 61 73 74 65 72 29 2e 20 41 20 74 65 73 74 6d 61 73 74 65 72 20 69 ┆the test master). A testmaster i┆
0x2fe0…3000 73 20 0a 19 94 80 80 74 68 65 20 6d 75 6c 74 69 62 75 73 20 62 6f 61 72 64 20 77 68 69 63 68 20 ┆s the multibus board which ┆
0x3000…3020 (24,) 74 65 73 74 73 74 68 65 20 0a 19 94 80 80 6d 75 6c 74 69 62 75 73 2e 28 53 65 65 20 6c 69 74 74 ┆teststhe multibus.(See litt┆
0x3020…3040 20 37 29 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 31 20 20 20 20 20 20 20 20 4e 6f 74 20 69 ┆ 7)). PB1 Not i┆
0x3040…3060 6e 20 75 73 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 32 20 20 20 20 20 20 20 20 4e 6f 74 20 ┆n use. PB2 Not ┆
0x3060…3080 69 6e 20 75 73 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 33 20 20 20 20 20 20 20 20 84 4a 34 ┆in use. PB3 J4┆
0x3080…30a0 2d 39 20 28 49 74 20 6d 61 6b 65 73 20 74 68 65 20 63 6f 6e 6e 65 63 74 69 6f 6e 20 74 6f 20 61 ┆-9 (It makes the connection to a┆
0x30a0…30c0 6e 20 65 78 74 65 72 6e 61 6c 20 0a 19 94 80 80 73 77 69 74 63 68 29 2e 0d 0a 20 20 20 20 20 20 ┆n external switch). ┆
0x30c0…30e0 20 20 20 50 42 34 20 20 20 20 20 20 20 20 84 4a 34 2d 37 20 28 49 74 20 6d 61 6b 65 73 20 74 68 ┆ PB4 J4-7 (It makes th┆
0x30e0…3100 65 20 63 6f 6e 6e 65 63 74 69 6f 6e 20 74 6f 20 61 6e 20 65 78 74 65 72 6e 61 6c 20 0a 19 94 80 ┆e connection to an external ┆
0x3100…3120 80 73 77 69 74 63 68 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 42 35 20 20 20 20 20 20 20 20 84 ┆ switch). PB5 ┆
0x3120…3140 58 4f 50 54 30 20 28 41 6e 20 75 6e 64 65 66 69 6e 69 74 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d ┆XOPT0 (An undefinite signal from┆
0x3140…3160 20 74 68 65 20 69 53 42 58 20 0a 19 94 80 80 62 75 73 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆ the iSBX bus). P┆
0x3160…3180 42 36 20 20 20 20 20 20 20 20 84 58 4f 50 54 31 20 28 41 6e 20 75 6e 64 65 66 69 6e 69 74 65 20 ┆B6 XOPT1 (An undefinite ┆
0x3180…31a0 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 69 53 42 58 20 0a 19 94 80 80 62 75 73 29 2e 0d ┆signal from the iSBX bus). ┆
0x31a0…31a1 0a ┆ ┆
0x31a1…31a4 FormFeed {
0x31a1…31a4 0c 83 d4 ┆ ┆
0x31a1…31a4 }
0x31a4…31c0 0a 20 20 20 20 20 20 20 20 20 50 42 37 20 20 20 20 20 20 20 20 84 2f 58 50 53 54 20 ┆ PB7 /XPST ┆
0x31c0…31e0 28 49 66 20 6c 6f 77 20 61 6e 20 69 53 42 58 20 6d 6f 64 75 6c 20 69 73 20 6f 6e 20 74 68 65 20 ┆(If low an iSBX modul is on the ┆
0x31e0…3200 43 50 55 20 0a 19 94 80 80 62 6f 61 72 64 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 30 20 20 ┆CPU board). PC0 ┆
0x3200…3220 (25,) 20 20 20 20 20 20 84 2f 4c 45 44 31 20 28 54 68 65 20 2f 4c 45 44 31 20 73 69 67 6e 61 6c 20 63 ┆ /LED1 (The /LED1 signal c┆
0x3220…3240 6f 6e 74 72 6f 6c 20 61 20 6c 69 67 68 74 20 0a 19 94 80 80 65 6d 69 74 69 6e 67 20 64 69 6f 64 ┆ontrol a light emiting diod┆
0x3240…3260 65 20 77 68 69 63 68 20 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 74 68 65 20 43 50 55 20 69 ┆e which indicates when the CPU i┆
0x3260…3280 73 20 0a 19 94 80 80 69 6e 20 74 65 73 74 20 6d 6f 64 65 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆s in test mode). ┆
0x3280…32a0 50 43 31 20 20 20 20 20 20 20 20 84 2f 4c 45 44 32 20 28 54 68 65 20 2f 4c 45 44 32 20 73 69 67 ┆PC1 /LED2 (The /LED2 sig┆
0x32a0…32c0 6e 61 6c 20 63 6f 6e 74 72 6f 6c 20 61 20 6c 69 67 68 74 20 0a 19 94 80 80 65 6d 69 74 69 6e 67 ┆nal control a light emiting┆
0x32c0…32e0 20 64 69 6f 64 65 20 77 68 69 63 68 20 69 6e 64 69 63 61 74 65 73 20 77 68 65 6e 20 74 68 65 20 ┆ diode which indicates when the ┆
0x32e0…3300 43 50 55 20 0a 19 94 80 80 6d 61 6b 65 73 20 61 63 63 65 73 73 20 74 6f 20 61 20 64 69 73 6b 29 ┆CPU makes access to a disk)┆
0x3300…3320 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 32 20 20 20 20 20 20 20 84 20 2f 69 4c 42 58 20 28 57 ┆. PC2 /iLBX (W┆
0x3320…3340 68 65 6e 20 6c 6f 77 20 69 74 20 65 6e 61 62 6c 65 73 20 74 68 65 20 69 4c 42 58 20 62 75 73 3b ┆hen low it enables the iLBX bus;┆
0x3340…3360 20 0a 19 93 80 80 6f 74 68 65 72 77 69 73 65 20 74 68 65 20 43 50 55 20 75 73 65 73 20 74 68 65 ┆ otherwise the CPU uses the┆
0x3360…3380 20 4d 55 4c 54 49 42 55 53 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 33 20 20 20 20 20 20 20 20 ┆ MULTIBUS. PC3 ┆
0x3380…33a0 4e 6f 74 20 69 6e 20 75 73 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 34 20 20 20 20 20 20 20 ┆Not in use. PC4 ┆
0x33a0…33c0 20 4f 50 54 4f 30 20 28 41 6e 20 75 6e 64 65 66 69 6e 69 74 65 20 73 69 67 6e 61 6c 20 74 6f 20 ┆ OPTO0 (An undefinite signal to ┆
0x33c0…33e0 74 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 43 35 20 20 20 20 ┆the iSBX bus). PC5 ┆
0x33e0…3400 20 20 20 20 84 2f 4f 50 54 30 45 4e 20 28 57 68 65 6e 20 6c 6f 77 20 69 74 20 65 6e 61 62 6c 65 ┆ /OPT0EN (When low it enable┆
0x3400…3420 (26,) 73 20 74 68 65 20 73 69 67 6e 61 6c 20 4f 50 54 30 20 0a 19 94 80 80 61 73 20 61 6e 20 6f 75 74 ┆s the signal OPT0 as an out┆
0x3420…3440 70 75 74 20 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d 0a 20 20 ┆put signal to the iSBX bus). ┆
0x3440…3460 20 20 20 20 20 20 20 50 43 36 20 20 20 20 20 20 20 20 4f 50 54 4f 31 20 28 41 6e 20 75 6e 64 65 ┆ PC6 OPTO1 (An unde┆
0x3460…3480 66 69 6e 69 74 65 20 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d ┆finite signal to the iSBX bus). ┆
0x3480…34a0 0a 20 20 20 20 20 20 20 20 20 50 43 37 20 20 20 20 20 20 20 20 84 2f 4f 50 54 31 45 4e 20 28 57 ┆ PC7 /OPT1EN (W┆
0x34a0…34c0 68 65 6e 20 6c 6f 77 20 69 74 20 65 6e 61 62 6c 65 73 20 74 68 65 20 73 69 67 6e 61 6c 20 4f 50 ┆hen low it enables the signal OP┆
0x34c0…34e0 54 4f 31 0a 19 94 80 80 61 73 20 61 6e 20 6f 75 74 70 75 74 20 73 69 67 6e 61 6c 20 74 6f 20 74 ┆TO1 as an output signal to t┆
0x34e0…3500 68 65 20 69 53 42 58 20 62 75 73 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 2d 2d 2d 2d 2d ┆he iSBX bus). -----┆
0x3500…3520 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x3520…3540 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 0d 0a a1 b0 34 2e 32 2e 34 20 ┆------------------ 4.2.4 ┆
0x3540…3560 20 20 20 53 6f 66 74 77 61 72 65 20 52 65 73 65 74 20 61 6e 64 20 50 6f 77 65 72 20 44 6f 77 6e ┆ Software Reset and Power Down┆
0x3560…3580 20 43 6f 6d 6d 61 6e 64 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 6e 20 6f 75 74 20 69 6e ┆ Commands An out in┆
0x3580…35a0 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 49 2f 4f 20 61 64 64 72 65 73 73 20 30 30 38 32 20 77 69 ┆struction to I/O address 0082 wi┆
0x35a0…35c0 74 68 20 64 61 74 61 20 65 71 75 61 6c 20 0a 19 89 80 80 7a 65 72 6f 20 72 65 73 65 74 20 74 68 ┆th data equal zero reset th┆
0x35c0…35e0 65 20 43 50 55 20 61 6e 64 20 74 68 65 20 6d 75 6c 74 69 62 75 73 2e 0d 0a 0d 0a 09 20 20 20 20 ┆e CPU and the multibus. ┆
0x35e0…3600 20 84 30 38 32 20 3d 20 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 57 68 65 6e 20 74 68 65 20 ┆ 082 = 0 When the ┆
0x3600…3620 (27,) 62 69 74 20 50 43 35 20 28 73 69 67 6e 61 6c 20 50 44 4d 44 45 4e 29 20 65 6e 61 62 6c 65 20 74 ┆bit PC5 (signal PDMDEN) enable t┆
0x3620…3640 68 65 20 6f 66 66 20 0a 19 89 80 80 69 6e 74 65 72 72 75 70 74 20 66 72 6f 6d 20 74 68 65 20 4f ┆he off interrupt from the O┆
0x3640…3660 4e 2f 4f 46 46 20 6b 65 79 20 61 74 20 74 68 65 20 66 72 6f 6e 74 20 6f 66 20 74 68 65 20 52 43 ┆N/OFF key at the front of the RC┆
0x3660…3680 33 39 2e 0d 0a 0d 0a 0d 0a b0 a1 a1 b0 b0 a1 34 2e 33 20 20 20 20 20 20 43 6c 6f 63 6b 20 47 65 ┆39. 4.3 Clock Ge┆
0x3680…36a0 6e 65 72 61 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f ┆nerator. The CPU bo┆
0x36a0…36c0 61 72 64 20 75 73 65 73 20 61 6e 20 65 78 74 65 72 6e 61 6c 20 63 6c 6f 63 6b 20 67 65 6e 65 72 ┆ard uses an external clock gener┆
0x36c0…36e0 61 74 6f 72 20 38 32 32 38 34 20 0a 19 89 80 80 66 72 6f 6d 20 49 4e 54 45 4c 2e 20 54 68 65 20 ┆ator 82284 from INTEL. The ┆
0x36e0…3700 63 6c 6f 63 6b 20 67 65 6e 65 72 61 74 6f 72 20 67 65 6e 65 72 61 74 65 73 20 43 50 55 43 4c 4b ┆clock generator generates CPUCLK┆
0x3700…3720 20 61 6e 64 20 61 20 0a 19 89 80 80 63 6c 6f 63 6b 20 66 6f 72 20 74 68 65 20 38 32 35 34 20 50 ┆ and a clock for the 8254 P┆
0x3720…3740 72 6f 67 72 61 6d 6d 61 62 6c 65 20 49 6e 74 65 72 76 61 6c 20 54 69 6d 65 72 20 28 50 49 54 29 ┆rogrammable Interval Timer (PIT)┆
0x3740…3760 2e 20 0a 19 89 80 80 54 68 65 20 69 6e 74 65 72 76 61 6c 20 74 69 6d 65 72 20 69 6e 63 6c 75 64 ┆. The interval timer includ┆
0x3760…3780 65 73 20 74 68 72 65 65 20 70 72 6f 67 72 61 6d 6d 61 62 6c 65 20 63 6f 75 6e 74 65 72 73 2e 0d ┆es three programmable counters. ┆
0x3780…3783 0a 0d 0a ┆ ┆
0x3783…3786 FormFeed {
0x3783…3786 0c 83 d4 ┆ ┆
0x3783…3786 }
0x3786…37a0 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 72 65 20 69 73 20 61 20 31 30 20 4d ┆ There is a 10 M┆
0x37a0…37c0 48 7a 20 63 6c 6f 63 6b 20 67 65 6e 65 72 61 74 6f 72 20 74 6f 20 74 68 65 20 6d 75 6c 74 69 62 ┆Hz clock generator to the multib┆
0x37c0…37e0 75 73 2e 20 54 68 69 73 20 0a 19 89 80 80 63 6c 6f 63 6b 20 69 73 20 64 69 76 69 64 65 64 20 62 ┆us. This clock is divided b┆
0x37e0…3800 79 20 74 77 6f 20 74 6f 20 67 65 6e 65 72 61 74 65 20 61 20 35 20 4d 68 7a 20 63 6c 6f 63 6b 20 ┆y two to generate a 5 Mhz clock ┆
0x3800…3820 (28,) 0a 19 89 80 80 73 69 67 6e 61 6c 2e 20 54 68 65 20 38 30 32 38 37 2d 33 20 6e 75 6d 65 72 69 63 ┆ signal. The 80287-3 numeric┆
0x3820…3840 20 70 72 6f 63 65 73 73 6f 72 20 65 78 74 65 6e 73 69 6f 6e 20 75 6e 69 74 20 63 61 6e 20 0a 19 ┆ processor extension unit can ┆
0x3840…3860 89 80 80 72 75 6e 20 77 69 74 68 20 74 68 69 73 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 2e 0d 0a ┆ run with this clock signal. ┆
0x3860…3880 a1 b0 0d 0a 0d 0a b0 a1 34 2e 34 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 6f 70 65 72 61 ┆ 4.4 Interrupt opera┆
0x3880…38a0 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 36 31 30 20 69 6e ┆tion. The CPU610 in┆
0x38a0…38c0 63 6c 75 64 65 73 20 74 68 72 65 65 20 70 72 6f 67 72 61 6d 61 62 6c 65 20 69 6e 74 65 72 72 75 ┆cludes three programable interru┆
0x38c0…38e0 70 74 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 6c 65 72 73 20 28 50 49 43 27 73 29 2e 20 54 68 65 ┆pt controllers (PIC's). The┆
0x38e0…3900 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 73 20 74 61 6b 65 20 63 61 72 65 ┆ interrupt controllers take care┆
0x3900…3920 20 0a 19 89 80 80 6f 66 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 69 6e 70 75 74 20 74 6f 20 ┆ of the interrupt input to ┆
0x3920…3940 74 68 65 20 38 30 32 38 36 2e 20 54 68 65 79 20 61 72 65 20 77 6f 72 6b 69 6e 67 20 69 6e 20 0a ┆the 80286. They are working in ┆
0x3940…3960 19 89 80 80 6d 61 73 74 65 72 20 73 6c 61 76 65 20 72 65 6c 61 74 69 6f 6e 73 68 69 70 2e 20 54 ┆ master slave relationship. T┆
0x3960…3980 68 65 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 73 20 0a 19 89 80 80 6d 61 ┆he interrupt controllers ma┆
0x3980…39a0 6b 65 20 69 74 20 70 6f 73 73 69 62 6c 65 20 74 6f 20 63 6f 6e 6e 65 63 74 20 75 70 20 74 6f 20 ┆ke it possible to connect up to ┆
0x39a0…39c0 32 32 20 69 6e 74 65 72 72 75 70 74 73 20 74 6f 20 74 68 65 20 0a 19 89 80 80 38 30 32 38 36 2e ┆22 interrupts to the 80286.┆
0x39c0…39e0 20 54 68 65 20 63 6f 6e 74 72 6f 6c 6c 65 72 73 20 61 72 65 20 69 6e 69 74 69 61 74 65 20 61 73 ┆ The controllers are initiate as┆
0x39e0…3a00 20 73 68 6f 77 6e 20 62 65 6c 6f 77 2e 20 0a 19 89 80 80 28 46 75 74 68 65 72 20 64 65 74 61 69 ┆ shown below. (Futher detai┆
0x3a00…3a20 (29,) 6c 73 20 61 72 65 20 69 6e 63 6c 75 64 65 64 20 69 6e 20 6c 69 74 74 20 36 29 2e 0d 0a 20 20 20 ┆ls are included in litt 6). ┆
0x3a20…3a40 20 20 20 20 20 20 84 54 68 65 20 38 30 32 38 36 20 69 73 20 61 62 6c 65 20 74 6f 20 67 65 6e 65 ┆ The 80286 is able to gene┆
0x3a40…3a60 72 61 74 65 20 75 70 20 74 6f 20 74 68 72 65 65 20 69 6e 64 65 70 65 6e 64 65 6e 74 20 0a 19 89 ┆rate up to three independent ┆
0x3a60…3a80 80 80 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 73 2e 20 41 20 50 41 4c 20 74 61 6b ┆ multibus interrupts. A PAL tak┆
0x3a80…3aa0 65 73 20 63 61 72 65 20 6f 66 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 89 80 80 6f 75 ┆es care of the interrupt ou┆
0x3aa0…3ac0 74 70 75 74 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 0d 0a 0d 0a a1 b0 34 2e 34 2e 31 20 20 20 20 49 6e ┆tput control. 4.4.1 In┆
0x3ac0…3ae0 74 65 72 72 75 70 74 20 53 6f 75 72 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 ┆terrupt Source. The┆
0x3ae0…3b00 20 69 6e 74 65 72 72 75 70 74 20 69 6e 70 75 74 20 61 72 65 20 73 68 6f 77 65 64 20 69 6e 20 66 ┆ interrupt input are showed in f┆
0x3b00…3b20 69 67 20 34 2e 34 2e 31 2e 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 4e 6f 74 65 20 74 68 ┆ig 4.4.1.1. Note th┆
0x3b20…3b40 61 74 20 74 68 65 20 70 72 69 6f 72 69 74 79 20 69 73 20 66 72 6f 6d 20 74 6f 70 20 74 6f 20 64 ┆at the priority is from top to d┆
0x3b40…3b60 6f 77 6e 2c 20 65 78 63 65 70 74 20 74 68 65 20 0a 19 89 80 80 69 6e 70 75 74 20 74 6f 20 73 6c ┆own, except the input to sl┆
0x3b60…3b80 61 76 65 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 6e 75 6d 62 65 72 20 ┆ave interrupt controller number ┆
0x3b80…3ba0 32 2e 20 54 68 65 73 65 20 69 6e 70 75 74 73 20 0a 19 89 80 80 68 61 76 65 20 70 72 69 6f 72 69 ┆2. These inputs have priori┆
0x3ba0…3bc0 74 79 20 62 65 74 77 65 65 6e 20 69 6e 74 65 72 72 75 70 74 20 6e 75 6d 62 65 72 20 30 20 61 6e ┆ty between interrupt number 0 an┆
0x3bc0…3be0 64 20 32 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 49 6e 74 65 72 72 75 70 74 20 6e 72 2e ┆d 2. Interrupt nr.┆
0x3be0…3c00 20 20 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 53 6f 75 72 63 65 20 20 20 20 20 20 20 20 44 65 ┆ Signal Source De┆
0x3c00…3c20 (30,) 73 74 69 6e 61 74 69 6f 6e 2e 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 4e 4d 49 20 ┆stination. NMI ┆
0x3c20…3c40 20 20 20 20 20 20 20 2f 50 4f 57 4f 4e 20 20 20 20 20 20 20 20 42 42 43 36 30 31 20 20 20 20 20 ┆ /POWON BBC601 ┆
0x3c40…3c60 20 20 20 43 50 55 38 30 32 38 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 20 20 20 20 ┆ CPU80286 0 ┆
0x3c60…3c80 20 20 20 20 20 43 4f 55 4e 54 20 20 30 20 20 49 6e 74 65 72 76 61 6c 20 74 69 6d 65 72 20 4d 61 ┆ COUNT 0 Interval timer Ma┆
0x3c80…3ca0 73 74 65 72 20 20 50 49 43 20 49 52 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 ┆ster PIC IR 0 1 ┆
0x3ca0…3cc0 20 20 20 20 20 20 20 20 53 4c 49 4e 54 20 20 32 20 20 20 20 53 4c 41 56 45 20 50 49 43 20 32 20 ┆ SLINT 2 SLAVE PIC 2 ┆
0x3cc0…3ce0 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Master PIC IR 1 ┆
0x3ce0…3d00 20 32 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 32 20 20 20 20 4d 75 6c 74 69 62 75 73 20 ┆ 2 MBINT 2 Multibus ┆
0x3d00…3d20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Master PIC IR 2 ┆
0x3d20…3d40 20 20 20 20 33 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 33 20 20 20 20 4d 75 6c 74 69 62 ┆ 3 MBINT 3 Multib┆
0x3d40…3d60 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 33 0d 0a 20 20 20 20 20 20 20 ┆us Master PIC IR 3 ┆
0x3d60…3d80 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 34 20 20 20 20 4d 75 6c ┆ 4 MBINT 4 Mul┆
0x3d80…3da0 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 34 0d 0a 20 20 20 20 ┆tibus Master PIC IR 4 ┆
0x3da0…3dc0 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 35 20 20 20 20 ┆ 5 MBINT 5 ┆
0x3dc0…3de0 4d 75 6c 74 69 62 75 73 20 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 35 0d 0a 20 ┆Multibus Master PIC IR 5 ┆
0x3de0…3e00 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 53 45 52 49 4e 54 20 20 20 ┆ 6 SERINT ┆
0x3e00…3e20 (31,) 20 20 53 65 72 69 61 6c 20 49 2f 4f 20 20 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 52 20 36 ┆ Serial I/O Master PIC IR 6┆
0x3e20…3e40 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 53 4c 49 4e 54 20 ┆ 7 SLINT ┆
0x3e40…3e60 20 31 20 20 20 53 6c 61 76 65 31 20 50 49 43 20 31 20 20 4d 61 73 74 65 72 20 20 50 49 43 20 49 ┆ 1 Slave1 PIC 1 Master PIC I┆
0x3e60…3e65 52 20 37 0d 0a ┆R 7 ┆
0x3e65…3e68 FormFeed {
0x3e65…3e68 0c 83 d4 ┆ ┆
0x3e65…3e68 }
0x3e68…3e80 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 ┆ 8 ┆
0x3e80…3ea0 20 4d 42 49 4e 54 20 20 36 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 31 ┆ MBINT 6 Multibus Slave1┆
0x3ea0…3ec0 20 20 50 49 43 20 49 52 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 ┆ PIC IR 0 9 ┆
0x3ec0…3ee0 20 20 20 20 4d 42 49 4e 54 20 20 37 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 ┆ MBINT 7 Multibus Sla┆
0x3ee0…3f00 76 65 31 20 20 50 49 43 20 49 52 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 ┆ve1 PIC IR 1 10 ┆
0x3f00…3f20 20 20 20 20 20 20 20 54 4d 4f 55 54 49 4e 54 20 20 20 20 54 69 6d 65 20 6f 75 74 20 20 20 20 20 ┆ TMOUTINT Time out ┆
0x3f20…3f40 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆Slave1 PIC IR 2 1┆
0x3f40…3f60 31 20 20 20 20 20 20 20 20 20 58 49 4e 54 20 20 20 30 20 20 20 20 69 53 42 58 20 62 75 73 20 20 ┆1 XINT 0 iSBX bus ┆
0x3f60…3f80 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ Slave1 PIC IR 3 ┆
0x3f80…3fa0 20 20 31 32 20 20 20 20 20 20 20 20 20 58 49 4e 54 20 20 20 31 20 20 20 20 69 53 42 58 20 62 75 ┆ 12 XINT 1 iSBX bu┆
0x3fa0…3fc0 73 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 34 0d 0a 20 20 20 20 20 20 20 20 ┆s Slave1 PIC IR 4 ┆
0x3fc0…3fe0 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 30 20 20 20 20 4d 75 6c 74 ┆ 13 MBINT 0 Mult┆
0x3fe0…4000 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 35 0d 0a 20 20 20 20 20 ┆ibus Slave1 PIC IR 5 ┆
0x4000…4020 (32,) 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 20 31 20 20 20 20 4d ┆ 14 MBINT 1 M┆
0x4020…4040 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 36 0d 0a 20 20 ┆ultibus Slave1 PIC IR 6 ┆
0x4040…4060 20 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 4c 50 49 4e 54 20 20 20 20 20 ┆ 15 LPINT ┆
0x4060…4080 20 4c 69 6e 65 20 70 72 69 6e 74 65 72 20 20 53 6c 61 76 65 31 20 20 50 49 43 20 49 52 20 37 0d ┆ Line printer Slave1 PIC IR 7 ┆
0x4080…40a0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 20 50 49 4e 54 52 20 20 ┆ 16 PINTR ┆
0x40a0…40c0 32 20 20 20 20 4b 65 79 20 20 20 20 20 20 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 ┆2 Key Slave2 PIC IR┆
0x40c0…40e0 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 4d 42 49 4e ┆ 0 17 MBIN┆
0x40e0…4100 54 20 20 39 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 ┆T 9 Multibus Slave2 PIC┆
0x4100…4120 20 49 52 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 20 20 20 20 20 20 20 4d ┆ IR 1 18 M┆
0x4120…4140 42 49 4e 54 20 31 30 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 ┆BINT 10 Multibus Slave2 ┆
0x4140…4160 50 49 43 20 49 52 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 ┆PIC IR 2 19 ┆
0x4160…4180 20 20 4d 42 49 4e 54 20 31 31 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c 61 76 65 ┆ MBINT 11 Multibus Slave┆
0x4180…41a0 32 20 20 50 49 43 20 49 52 20 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 ┆2 PIC IR 3 20 ┆
0x41a0…41c0 20 20 20 20 20 4d 42 49 4e 54 20 31 32 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 20 53 6c ┆ MBINT 12 Multibus Sl┆
0x41c0…41e0 61 76 65 32 20 20 50 49 43 20 49 52 20 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 32 31 20 ┆ave2 PIC IR 4 21 ┆
0x41e0…4200 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 33 20 20 20 20 4d 75 6c 74 69 62 75 73 20 20 20 20 ┆ MBINT 13 Multibus ┆
0x4200…4220 (33,) 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Slave2 PIC IR 5 ┆
0x4220…4240 32 32 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 34 20 20 20 20 4d 75 6c 74 69 62 75 73 20 ┆22 MBINT 14 Multibus ┆
0x4240…4260 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 36 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Slave2 PIC IR 6 ┆
0x4260…4280 20 20 20 32 33 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 20 31 35 20 20 20 20 4d 75 6c 74 69 62 ┆ 23 MBINT 15 Multib┆
0x4280…42a0 75 73 20 20 20 20 20 53 6c 61 76 65 32 20 20 50 49 43 20 49 52 20 37 0d 0a 0d 0a b0 20 20 20 20 ┆us Slave2 PIC IR 7 ┆
0x42a0…42c0 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ---------------------------┆
0x42c0…42e0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d ┆----------------------------- ┆
0x42e0…4300 0a 20 20 20 20 20 20 20 20 20 84 46 69 67 20 34 2e 34 2e 31 2e 31 20 53 74 61 6e 64 61 72 64 20 ┆ Fig 4.4.1.1 Standard ┆
0x4300…4320 69 6e 74 65 72 72 75 70 74 73 20 6f 6e 20 74 68 65 20 62 6f 61 72 64 2e 20 54 68 65 20 4e 4d 49 ┆interrupts on the board. The NMI┆
0x4320…4340 20 0a 19 89 80 80 69 73 20 61 20 6e 6f 6e 20 6d 61 73 6b 61 62 6c 65 20 69 6e 74 65 72 72 75 70 ┆ is a non maskable interrup┆
0x4340…4360 74 20 77 68 69 63 68 20 6f 63 63 75 72 73 20 75 6e 64 65 72 20 70 6f 77 65 72 20 0a 19 89 80 80 ┆t which occurs under power ┆
0x4360…4380 64 6f 77 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 49 74 20 69 73 20 70 6f 73 73 69 62 6c ┆down. It is possibl┆
0x4380…43a0 65 20 74 6f 20 73 65 6e 64 20 73 65 76 65 6e 20 65 78 74 72 61 20 6d 75 6c 74 69 62 75 73 20 69 ┆e to send seven extra multibus i┆
0x43a0…43c0 6e 74 65 72 72 75 70 74 73 20 0a 19 89 80 80 74 6f 20 74 68 65 20 43 50 55 20 66 72 6f 6d 20 74 ┆nterrupts to the CPU from t┆
0x43c0…43e0 68 65 20 6d 75 6c 74 69 62 75 73 2e 20 28 4d 42 49 4e 54 20 39 20 2d 20 4d 42 49 4e 54 20 31 35 ┆he multibus. (MBINT 9 - MBINT 15┆
0x43e0…4400 29 2e 20 41 6e 20 0a 19 89 80 80 49 2f 4f 20 77 72 69 74 65 20 77 69 74 68 20 74 68 65 20 66 6f ┆). An I/O write with the fo┆
0x4400…4420 (34,) 6c 6c 6f 77 69 6e 67 20 66 6f 72 6d 61 74 20 69 6e 74 65 72 72 75 70 74 73 20 74 68 65 20 43 50 ┆llowing format interrupts the CP┆
0x4420…4440 55 2e 0d 0a f0 e1 a1 b0 0d 0a 20 20 20 20 20 20 20 20 20 84 46 6f 72 6d 61 74 20 6f 66 20 61 20 ┆U. Format of a ┆
0x4440…4460 49 2f 4f 20 77 72 69 74 65 20 65 78 74 65 6e 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 ┆I/O write extended multibus inte┆
0x4460…4480 72 72 75 70 74 20 0a 19 89 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 74 68 65 20 43 50 ┆rrupt instruction to the CP┆
0x4480…44a0 55 20 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 b0 a1 84 f0 e1 20 b0 a1 4d 55 4c 54 49 42 55 53 20 ┆U : MULTIBUS ┆
0x44a0…44c0 49 2f 4f 20 61 64 64 72 65 73 73 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 20 0d ┆I/O address Destination. ┆
0x44c0…44e0 0a b0 a1 f0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 39 58 30 20 20 20 20 ┆ 09X0 ┆
0x44e0…4500 20 20 20 20 20 20 54 65 73 74 6d 61 73 74 65 72 20 43 50 55 36 31 30 0d 0a 20 20 20 20 20 20 20 ┆ Testmaster CPU610 ┆
0x4500…4520 20 20 20 20 20 20 20 20 20 20 20 30 39 58 38 20 20 20 20 20 20 20 20 20 20 54 65 73 74 73 6c 61 ┆ 09X8 Testsla┆
0x4520…4540 76 65 20 20 43 50 55 36 31 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d ┆ve CPU610 -------┆
0x4540…4560 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x4560…4565 2d 0d 0a 0d 0a ┆- ┆
0x4565…4568 FormFeed {
0x4565…4568 0c 83 bc ┆ ┆
0x4565…4568 }
0x4568…4580 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 4d 55 4c 54 49 42 55 53 20 44 61 ┆ MULTIBUS Da┆
0x4580…45a0 74 61 20 66 69 65 6c 64 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 0d 0a b0 a1 f0 e1 ┆ta field Destination. ┆
0x45a0…45c0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 43 46 20 20 20 20 20 20 20 20 20 ┆ 00CF ┆
0x45c0…45e0 20 53 45 54 20 4d 42 49 4e 54 20 20 39 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SET MBINT 9 ┆
0x45e0…4600 30 30 41 46 20 20 20 20 20 20 20 20 20 20 53 45 54 20 4d 42 49 4e 54 20 31 30 0d 0a 20 20 20 20 ┆00AF SET MBINT 10 ┆
0x4600…4620 (35,) 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 38 46 20 20 20 20 20 20 20 20 20 20 53 45 54 20 4d ┆ 008F SET M┆
0x4620…4640 42 49 4e 54 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 36 46 20 20 ┆BINT 11 006F ┆
0x4640…4660 20 20 20 20 20 20 20 20 53 45 54 20 4d 42 49 4e 54 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ SET MBINT 12 ┆
0x4660…4680 20 20 20 20 20 20 20 30 30 34 46 20 20 20 20 20 20 20 20 20 20 53 45 54 20 4d 42 49 4e 54 20 31 ┆ 004F SET MBINT 1┆
0x4680…46a0 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 32 46 20 20 20 20 20 20 20 20 ┆3 002F ┆
0x46a0…46c0 20 20 53 45 54 20 4d 42 49 4e 54 20 31 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SET MBINT 14 ┆
0x46c0…46e0 20 30 30 30 46 20 20 20 20 20 20 20 20 20 20 53 45 54 20 4d 42 49 4e 54 20 31 35 0d 0a 0d 0a 20 ┆ 000F SET MBINT 15 ┆
0x46e0…4700 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ----------------------┆
0x4700…4720 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 0d 0a b0 a1 34 2e 34 2e 32 20 20 20 20 ┆--------------- 4.4.2 ┆
0x4720…4740 49 6e 74 65 72 72 75 70 74 20 47 65 6e 65 72 61 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆Interrupt Generator. ┆
0x4740…4760 20 84 54 68 65 20 43 50 55 20 69 73 20 61 62 6c 65 20 74 6f 20 73 65 74 20 75 70 20 74 6f 20 74 ┆ The CPU is able to set up to t┆
0x4760…4780 68 72 65 65 20 69 6e 64 65 70 65 6e 64 74 20 6d 75 6c 74 69 62 75 73 20 0a 19 89 80 80 69 6e 74 ┆hree independt multibus int┆
0x4780…47a0 65 72 72 75 70 74 73 2e 20 28 4a 75 6d 70 65 72 73 20 6d 61 6b 65 20 74 68 65 20 63 6f 6e 6e 65 ┆errupts. (Jumpers make the conne┆
0x47a0…47c0 63 74 69 6f 6e 29 2e 20 54 68 65 20 43 50 55 20 6f 72 20 0a 19 89 80 80 61 6e 6f 74 68 65 72 20 ┆ction). The CPU or another ┆
0x47c0…47e0 6d 75 6c 74 69 62 75 73 20 6d 61 73 74 65 72 20 69 73 20 61 62 6c 65 20 74 6f 20 72 65 73 65 74 ┆multibus master is able to reset┆
0x47e0…4800 20 0a 19 89 80 80 74 68 65 73 65 20 69 6e 74 65 72 72 75 70 74 73 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ these interrupts. ┆
0x4800…4820 (36,) 20 20 20 20 84 46 6f 72 6d 61 74 20 6f 66 20 61 20 49 2f 4f 20 77 72 69 74 65 20 65 78 74 65 6e ┆ Format of a I/O write exten┆
0x4820…4840 64 65 64 20 6d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 72 65 73 65 74 20 0a 19 89 ┆ded multibus interrupt reset ┆
0x4840…4860 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 74 68 65 20 43 50 55 20 3a 0d 0a 0d 0a 20 20 ┆ instruction to the CPU : ┆
0x4860…4880 20 20 20 20 20 20 20 b0 a1 84 4d 55 4c 54 49 42 55 53 20 49 2f 4f 20 61 64 64 72 65 73 73 20 20 ┆ MULTIBUS I/O address ┆
0x4880…48a0 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 20 0d 0a b0 a1 f0 0d 0a 20 20 20 20 20 20 20 ┆ Destination. ┆
0x48a0…48c0 20 20 20 20 20 20 20 20 20 20 30 39 58 30 20 20 20 20 20 20 20 20 20 20 20 20 54 65 73 74 6d 61 ┆ 09X0 Testma┆
0x48c0…48e0 73 74 65 72 20 43 50 55 36 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 39 ┆ster CPU610 09┆
0x48e0…4900 58 38 20 20 20 20 20 20 20 20 20 20 20 20 54 65 73 74 73 6c 61 76 65 20 20 43 50 55 36 31 30 0d ┆X8 Testslave CPU610 ┆
0x4900…4920 0a 0d 0a 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -------------------┆
0x4920…4940 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆--------------------- ┆
0x4940…4960 20 20 b0 a1 84 4d 55 4c 54 49 42 55 53 20 44 61 74 61 20 66 69 65 6c 64 20 20 20 20 20 20 44 65 ┆ MULTIBUS Data field De┆
0x4960…4980 73 74 69 6e 61 74 69 6f 6e 2e 0d 0a b0 a1 f0 e1 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆stination. ┆
0x4980…49a0 20 20 20 30 30 30 39 20 20 20 20 20 20 20 20 20 20 52 65 73 65 74 20 2f 4d 42 4f 55 54 20 31 0d ┆ 0009 Reset /MBOUT 1 ┆
0x49a0…49c0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 41 20 20 20 20 20 20 20 20 20 20 ┆ 000A ┆
0x49c0…49e0 52 65 73 65 74 20 2f 4d 42 4f 55 54 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆Reset /MBOUT 1 ┆
0x49e0…4a00 20 30 30 30 42 20 20 20 20 20 20 20 20 20 20 52 65 73 65 74 20 2f 4d 42 4f 55 54 20 31 0d 0a 0d ┆ 000B Reset /MBOUT 1 ┆
0x4a00…4a20 (37,) 0a 20 20 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ --------------------┆
0x4a20…4a35 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a ┆----------------- ┆
0x4a35…4a38 FormFeed {
0x4a35…4a38 0c 83 c8 ┆ ┆
0x4a35…4a38 }
0x4a38…4a40 0a 20 20 20 20 20 20 20 ┆ ┆
0x4a40…4a60 20 20 84 46 6f 72 6d 61 74 20 6f 66 20 61 6e 20 6f 75 74 70 75 74 20 69 6e 74 65 72 72 75 70 74 ┆ Format of an output interrupt┆
0x4a60…4a80 20 72 65 73 65 74 20 6f 72 20 73 65 74 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 89 80 80 66 ┆ reset or set instruction f┆
0x4a80…4aa0 72 6f 6d 20 74 68 65 20 43 50 55 20 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 43 50 55 ┆rom the CPU : CPU┆
0x4aa0…4ac0 20 49 2f 4f 20 61 64 64 72 65 73 73 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 20 20 ┆ I/O address Destination. ┆
0x4ac0…4ae0 0d 0a b0 a1 f0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 38 36 20 20 20 20 20 20 ┆ 0086 ┆
0x4ae0…4b00 20 20 20 20 20 52 65 73 65 74 20 4d 42 4f 55 54 20 2a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Reset MBOUT * ┆
0x4b00…4b20 20 20 20 30 30 38 32 20 20 20 20 20 20 20 20 20 20 20 53 65 74 20 4d 42 4f 55 54 0d 0a 0d 0a 20 ┆ 0082 Set MBOUT ┆
0x4b20…4b40 20 20 20 20 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ -----------------------┆
0x4b40…4b60 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 84 2a 20 ┆----------------- * ┆
0x4b60…4b80 54 68 65 20 64 61 74 61 20 66 69 65 6c 64 20 73 65 6c 65 63 74 73 20 74 68 65 20 4d 42 4f 55 54 ┆The data field selects the MBOUT┆
0x4b80…4ba0 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 84 43 50 55 20 44 61 74 61 ┆ signal. CPU Data┆
0x4ba0…4bc0 20 66 69 65 6c 64 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 2e 0d 0a b0 a1 f0 e1 0d 0a ┆ field Destination. ┆
0x4bc0…4be0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 39 20 20 20 20 20 20 20 53 65 74 20 2f 4d ┆ 0009 Set /M┆
0x4be0…4c00 42 4f 55 54 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 30 30 41 20 20 20 20 20 ┆BOUT 1 000A ┆
0x4c00…4c20 (38,) 20 20 53 65 74 20 2f 4d 42 4f 55 54 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 ┆ Set /MBOUT 2 0┆
0x4c20…4c40 30 30 42 20 20 20 20 20 20 20 53 65 74 20 2f 4d 42 4f 55 54 20 33 0d 0a 0d 0a 20 20 20 20 20 20 ┆00B Set /MBOUT 3 ┆
0x4c40…4c60 20 20 20 b0 b0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ---------------------------┆
0x4c60…4c80 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 0d 0a b0 a1 34 2e 35 20 20 20 20 20 20 4f 6e 20 62 6f ┆---------- 4.5 On bo┆
0x4c80…4ca0 61 72 64 20 63 6c 6f 63 6b 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 ┆ard clock. The CPU ┆
0x4ca0…4cc0 62 6f 61 72 64 20 69 6e 63 6c 75 64 65 73 20 61 20 52 65 61 6c 20 54 69 6d 65 20 43 6c 6f 63 6b ┆board includes a Real Time Clock┆
0x4cc0…4ce0 20 28 52 54 43 29 20 2e 20 54 68 65 20 52 54 43 20 0a 19 89 80 80 49 43 20 69 73 20 74 68 65 20 ┆ (RTC) . The RTC IC is the ┆
0x4ce0…4d00 4d 4d 31 35 38 31 36 37 20 28 4e 61 74 69 6f 6e 61 6c 29 20 28 46 69 73 74 20 73 6f 75 72 63 65 ┆MM158167 (National) (Fist source┆
0x4d00…4d20 29 20 6f 72 20 52 54 43 35 38 33 32 31 20 0a 19 89 80 80 66 72 6f 6d 20 53 75 77 61 20 53 65 69 ┆) or RTC58321 from Suwa Sei┆
0x4d20…4d40 6b 6f 73 68 61 20 28 73 65 63 6f 6e 64 20 73 6f 75 72 63 65 29 2e 20 54 68 65 20 74 77 6f 20 73 ┆kosha (second source). The two s┆
0x4d40…4d60 6f 75 72 63 65 73 20 61 72 65 20 0a 19 89 80 80 6e 6f 74 20 63 6f 6d 70 61 74 69 62 6c 65 2e 20 ┆ources are not compatible. ┆
0x4d60…4d80 53 70 65 63 69 61 6c 20 70 72 6f 67 72 61 6d 6d 69 6e 67 20 69 73 20 6e 65 63 65 73 73 61 72 79 ┆Special programming is necessary┆
0x4d80…4da0 20 69 6e 20 65 61 63 68 20 0a 19 89 80 80 63 61 73 65 2e 20 28 53 65 65 20 74 68 65 20 6d 61 6e ┆ in each case. (See the man┆
0x4da0…4dc0 75 61 6c 73 20 66 72 6f 6d 20 74 68 65 20 66 61 63 74 6f 72 79 29 2e 20 54 68 65 20 61 64 64 72 ┆uals from the factory). The addr┆
0x4dc0…4de0 65 73 73 65 73 20 0a 19 89 80 80 74 6f 20 74 68 65 20 52 54 43 20 63 6f 6d 65 20 66 72 6f 6d 20 ┆esses to the RTC come from ┆
0x4de0…4e00 74 68 65 20 73 65 63 6f 6e 64 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 2e 20 54 68 65 20 52 54 ┆the second parallel port. The RT┆
0x4e00…4e20 (39,) 43 20 0a 19 89 80 80 69 73 20 6e 6f 6e 20 73 65 6e 73 69 74 69 76 65 20 74 6f 20 70 6f 77 65 72 ┆C is non sensitive to power┆
0x4e20…4e40 20 66 61 69 6c 73 2e 20 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 0a 19 89 80 80 67 69 76 65 73 ┆ fails. The CPU board gives┆
0x4e40…4e60 20 62 61 74 74 65 72 79 20 62 61 63 6b 75 70 20 66 6f 72 20 61 74 20 6c 65 61 73 74 20 6e 69 6e ┆ battery backup for at least nin┆
0x4e60…4e80 65 20 79 65 61 72 73 2e 20 49 6e 20 61 20 6d 6f 6e 74 68 20 0a 19 89 80 80 74 68 65 20 66 69 72 ┆e years. In a month the fir┆
0x4e80…4ea0 73 74 20 73 6f 75 72 63 65 20 77 69 6c 6c 20 64 69 66 66 65 72 20 61 74 20 74 68 65 20 6d 6f 73 ┆st source will differ at the mos┆
0x4ea0…4ec0 74 20 30 2e 32 20 73 65 63 20 61 6e 64 20 74 68 65 20 0a 19 89 80 80 73 65 63 6f 6e 64 20 73 6f ┆t 0.2 sec and the second so┆
0x4ec0…4ee0 75 72 63 65 20 34 30 20 73 65 63 2e 0d 0a b0 a1 0d 0a 0d 0a a1 b0 34 2e 36 20 20 20 20 20 20 4d ┆urce 40 sec. 4.6 M┆
0x4ee0…4f00 65 6d 6f 72 79 20 61 64 64 72 65 73 73 69 6e 67 2e 0d 0a b0 a1 0d 0a 20 20 20 20 20 20 20 20 20 ┆emory addressing. ┆
0x4f00…4f20 84 54 68 65 20 45 50 52 4f 4d 73 20 61 72 65 20 81 82 74 68 65 20 6f 6e 6c 79 20 6f 6e 62 6f 61 ┆ The EPROMs are the only onboa┆
0x4f20…4f40 72 64 20 6d 65 6d 6f 72 69 65 73 2e 20 28 54 68 65 20 62 69 70 6f 6c 61 72 20 0a 19 89 80 80 50 ┆rd memories. (The bipolar P┆
0x4f40…4f60 52 4f 4d 20 69 73 20 69 6e 20 49 2f 4f 20 61 64 64 72 65 73 73 69 6e 67 20 73 70 61 63 65 29 2e ┆ROM is in I/O addressing space).┆
0x4f60…4f79 20 46 69 67 20 34 2e 36 2e 31 2d 32 20 20 73 68 6f 77 73 20 74 68 65 20 0a ┆ Fig 4.6.1-2 shows the ┆
0x4f79…4f7c FormFeed {
0x4f79…4f7c 0c 83 d4 ┆ ┆
0x4f79…4f7c }
0x4f7c…4f80 0a 19 89 80 ┆ ┆
0x4f80…4fa0 80 74 6f 74 61 6c 20 6d 65 6d 6f 72 79 20 61 64 64 72 65 73 73 20 6d 61 70 20 6f 66 20 74 68 65 ┆ total memory address map of the┆
0x4fa0…4fc0 20 43 50 55 20 62 6f 61 72 64 20 69 6e 20 72 65 61 6c 20 61 6e 64 20 0a 19 89 80 80 70 72 6f 74 ┆ CPU board in real and prot┆
0x4fc0…4fe0 65 63 74 65 64 20 76 69 72 74 75 61 6c 20 61 64 64 72 65 73 73 20 6d 6f 64 65 2e 20 b0 a1 0d 0a ┆ected virtual address mode. ┆
0x4fe0…5000 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Target ┆
0x5000…5020 (40,) 20 20 20 6d 65 6d 6f 72 79 20 73 69 7a 65 20 20 20 20 52 65 61 6c 20 61 64 64 72 65 73 73 20 73 ┆ memory size Real address s┆
0x5020…5040 70 61 63 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 45 50 52 4f 4d 20 28 55 56 29 20 20 20 20 20 ┆pace EPROM (UV) ┆
0x5040…5060 20 20 20 20 20 20 20 36 34 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 46 30 30 30 30 2d 30 ┆ 64 K bytes 0F0000-0┆
0x5060…5080 46 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 49 42 55 53 20 20 20 20 20 20 20 20 ┆FFFFF MULTIBUS ┆
0x5080…50a0 20 20 20 20 20 20 36 36 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 45 30 30 30 30 2d 30 45 ┆ 66 K bytes 0E0000-0E┆
0x50a0…50c0 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 69 4c 42 58 20 62 75 73 20 20 20 20 20 20 20 20 20 ┆FFFF iLBX bus ┆
0x50c0…50e0 20 20 20 20 38 39 36 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 30 30 30 30 30 30 2d 30 44 46 ┆ 896 K bytes 000000-0DF┆
0x50e0…5100 46 46 46 0d 0a e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a b0 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d ┆FFF -----┆
0x5100…5120 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x5120…5140 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 ┆------------------ ┆
0x5140…5160 46 69 67 20 34 2e 36 2e 31 20 84 54 68 65 20 4d 65 6d 6f 72 79 20 4d 61 70 20 6f 66 20 74 68 65 ┆Fig 4.6.1 The Memory Map of the┆
0x5160…5180 20 43 50 55 20 69 6e 20 52 65 61 6c 20 41 64 64 72 65 73 73 20 4d 6f 64 65 20 0a 19 93 80 80 28 ┆ CPU in Real Address Mode (┆
0x5180…51a0 50 56 41 4d 29 2e 0d 0a b0 a1 f0 e1 20 20 20 20 20 20 20 20 20 b0 a1 54 61 72 67 65 74 20 20 20 ┆PVAM). Target ┆
0x51a0…51c0 20 20 20 20 20 20 20 20 20 20 20 20 20 6d 65 6d 6f 72 79 20 73 69 7a 65 20 20 20 20 52 65 61 6c ┆ memory size Real┆
0x51c0…51e0 20 61 64 64 72 65 73 73 20 73 70 61 63 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 45 50 52 4f 4d ┆ address space EPROM┆
0x51e0…5200 20 28 55 56 29 20 20 20 20 20 20 20 20 20 20 20 20 36 34 20 4b 20 62 79 74 65 73 20 20 20 20 20 ┆ (UV) 64 K bytes ┆
0x5200…5220 (41,) 20 20 46 46 30 30 30 30 2d 46 46 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 49 42 ┆ FF0000-FFFFFF MULTIB┆
0x5220…5240 55 53 20 20 20 20 20 20 20 20 20 20 20 20 38 31 32 38 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 ┆US 8128 K bytes ┆
0x5240…5260 20 38 30 30 30 30 30 2d 46 45 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 69 4c 42 58 20 62 75 ┆ 800000-FEFFFF iLBX bu┆
0x5260…5280 73 20 20 20 20 20 20 20 20 20 20 20 20 38 31 39 32 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 20 ┆s 8192 K bytes ┆
0x5280…52a0 30 30 30 30 30 30 2d 37 46 46 46 46 46 0d 0a e1 f0 e1 f0 e1 f0 e1 f0 e1 f0 0d 0a b0 20 20 20 20 ┆000000-7FFFFF ┆
0x52a0…52c0 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆ ---------------------------┆
0x52c0…52e0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a ┆---------------------------- ┆
0x52e0…5300 20 20 20 20 20 20 20 20 20 46 69 67 20 34 2e 36 2e 32 20 84 54 68 65 20 4d 65 6d 6f 72 79 20 4d ┆ Fig 4.6.2 The Memory M┆
0x5300…5320 61 70 20 6f 66 20 74 68 65 20 43 50 55 20 69 6e 20 50 72 6f 74 65 63 74 65 64 20 56 69 72 74 75 ┆ap of the CPU in Protected Virtu┆
0x5320…5340 61 6c 20 0a 19 93 80 80 41 64 64 72 65 73 73 20 4d 6f 64 65 20 28 50 56 41 4d 29 2e 0d 0a b0 a1 ┆al Address Mode (PVAM). ┆
0x5340…5360 81 0d 0a 0d 0a b0 a1 34 2e 36 2e 31 20 20 20 20 4f 6e 20 62 6f 61 72 64 20 45 50 52 4f 4d 2e 0d ┆ 4.6.1 On board EPROM. ┆
0x5360…5380 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 20 62 6f 61 72 64 20 63 6f 6e 74 61 ┆ The CPU board conta┆
0x5380…53a0 69 6e 73 20 74 77 6f 20 32 38 20 70 69 6e 73 20 4a 45 44 45 43 20 73 6f 63 6b 65 73 20 74 6f 20 ┆ins two 28 pins JEDEC sockes to ┆
0x53a0…53c0 74 68 65 20 0a 19 89 80 80 45 52 4f 4d 20 28 55 56 20 65 72 61 73 61 62 6c 65 29 2e 20 49 6e 20 ┆the EROM (UV erasable). In ┆
0x53c0…53e0 65 61 63 68 20 20 73 6f 63 6b 65 74 20 69 74 20 69 73 20 70 6f 73 73 69 62 6c 65 20 74 6f 20 0a ┆each socket it is possible to ┆
0x53e0…5400 19 89 80 80 6d 6f 75 6e 74 20 49 43 27 73 20 6f 66 20 74 68 65 20 74 79 70 65 73 20 3a 20 32 37 ┆ mount IC's of the types : 27┆
0x5400…5420 (42,) 33 32 20 28 34 6b 29 2c 20 32 37 36 34 20 28 38 6b 29 2c 20 32 37 31 32 38 20 0a 19 89 80 80 28 ┆32 (4k), 2764 (8k), 27128 (┆
0x5420…5440 31 36 6b 29 20 6f 67 20 32 37 32 35 36 20 28 33 32 6b 29 2e 20 41 20 6a 75 6d 70 65 72 20 6d 75 ┆16k) og 27256 (32k). A jumper mu┆
0x5440…5460 73 74 20 62 65 20 69 6e 73 65 72 74 20 77 68 65 6e 20 74 68 65 20 0a 19 89 80 80 32 37 32 35 36 ┆st be insert when the 27256┆
0x5460…5480 20 69 73 20 69 6e 20 75 73 65 2e 20 28 41 6c 6c 20 74 68 65 20 45 50 52 4f 4d 27 73 20 6d 75 73 ┆ is in use. (All the EPROM's mus┆
0x5480…54a0 74 20 62 65 20 32 37 58 58 58 2c 20 20 20 20 20 20 20 20 0a 19 89 80 80 32 37 58 58 58 2d 31 2c ┆t be 27XXX, 27XXX-1,┆
0x54a0…54c0 20 32 37 58 58 58 2d 32 2c 20 32 37 58 58 58 2d 33 2e 20 54 68 65 20 45 50 52 4f 4d 27 73 20 68 ┆ 27XXX-2, 27XXX-3. The EPROM's h┆
0x54c0…54e0 61 76 65 20 74 6f 20 62 65 20 0a 19 89 80 80 61 64 64 72 65 73 73 65 64 20 69 6e 20 74 68 65 20 ┆ave to be addressed in the ┆
0x54e0…5500 74 6f 70 20 6f 66 20 74 68 65 20 6d 65 6d 6f 72 79 20 61 64 72 65 73 73 69 6e 67 20 73 70 61 63 ┆top of the memory adressing spac┆
0x5500…5520 65 2e 20 28 53 65 65 20 0a 19 89 80 80 74 68 65 20 61 64 64 72 65 73 73 69 6e 67 20 6d 61 70 20 ┆e. (See the addressing map ┆
0x5520…552d 62 65 6c 6f 77 29 2e 0d 0a b0 a1 0d 0a ┆below). ┆
0x552d…5530 FormFeed {
0x552d…5530 0c 83 b0 ┆ ┆
0x552d…5530 }
0x5530…5540 0a 20 20 20 20 20 20 20 20 20 45 50 52 4f 4d 27 ┆ EPROM'┆
0x5540…5560 73 20 61 64 64 72 65 73 73 20 6d 61 70 20 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 79 ┆s address map : Ty┆
0x5560…5580 70 65 20 20 20 20 6d 65 6d 6f 72 79 20 73 69 7a 65 20 20 20 52 65 61 6c 20 61 64 64 72 65 73 73 ┆pe memory size Real address┆
0x5580…55a0 20 73 70 61 63 65 20 20 20 50 56 41 4d 20 73 70 61 63 65 b0 a1 20 20 0d 0a 0d 0a 20 20 20 20 20 ┆ space PVAM space ┆
0x55a0…55c0 20 20 20 20 32 37 36 34 20 20 20 20 31 36 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 30 46 43 30 ┆ 2764 16 K bytes 0FC0┆
0x55c0…55e0 30 30 2d 30 46 46 46 46 46 20 20 20 20 20 46 46 43 30 30 30 2d 46 46 46 46 46 46 0d 0a e1 f0 20 ┆00-0FFFFF FFC000-FFFFFF ┆
0x55e0…5600 20 20 20 20 20 20 20 20 32 37 31 32 38 20 20 20 33 32 20 4b 20 62 79 74 65 73 20 20 20 20 20 20 ┆ 27128 32 K bytes ┆
0x5600…5620 (43,) 30 46 38 30 30 30 2d 30 46 46 46 46 46 20 20 20 20 20 46 46 38 30 30 30 2d 46 46 46 46 46 46 0d ┆0F8000-0FFFFF FF8000-FFFFFF ┆
0x5620…5640 0a b0 a1 f0 e1 20 20 20 20 20 20 20 20 20 32 37 32 35 36 20 20 20 36 34 20 4b 20 62 79 74 65 73 ┆ 27256 64 K bytes┆
0x5640…5660 20 20 20 20 20 20 30 46 30 30 30 30 2d 30 46 46 46 46 46 20 20 20 20 20 46 46 30 30 30 30 2d 46 ┆ 0F0000-0FFFFF FF0000-F┆
0x5660…5680 46 46 46 46 46 0d 0a 0d 0a b0 20 20 20 20 20 20 20 20 20 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆FFFFF -------------┆
0x5680…56a0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d ┆--------------------------------┆
0x56a0…56c0 2d 2d 2d 2d 2d 2d 2d 2d 2d 2d 0d 0a 0d 0a 0d 0a b0 a1 b0 a1 34 2e 37 20 20 20 20 20 20 42 75 73 ┆---------- 4.7 Bus┆
0x56c0…56e0 20 49 6e 74 65 72 66 61 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6e 65 78 ┆ Interface. The nex┆
0x56e0…5700 74 20 70 61 72 74 20 73 68 6f 77 73 20 74 68 65 20 75 73 65 73 20 6f 66 20 65 78 74 65 72 6e 61 ┆t part shows the uses of externa┆
0x5700…5720 6c 20 62 75 73 73 65 73 2e 20 41 6c 6c 20 74 68 65 20 0a 19 89 80 80 62 75 73 73 65 73 20 61 72 ┆l busses. All the busses ar┆
0x5720…5740 65 20 49 4e 54 45 4c 20 63 6f 6d 70 61 74 69 62 6c 65 2e 20 28 53 65 65 20 6c 69 74 20 32 2c 33 ┆e INTEL compatible. (See lit 2,3┆
0x5740…5760 20 61 6e 64 20 34 20 66 6f 72 20 0a 19 89 80 80 66 75 72 74 68 65 72 20 69 6e 66 6f 72 6d 61 74 ┆ and 4 for further informat┆
0x5760…5780 69 6f 6e 2e 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 68 65 20 43 50 55 20 62 6f 61 72 64 ┆ion.). The CPU board┆
0x5780…57a0 20 75 73 65 20 74 72 65 20 65 78 74 65 72 6e 61 6c 20 62 75 73 65 73 3a 0d 0a 0d 0a 20 20 20 20 ┆ use tre external buses: ┆
0x57a0…57c0 20 20 20 20 20 31 2e 20 4d 55 4c 54 49 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e ┆ 1. MULTIBUS. 2.┆
0x57c0…57e0 20 69 4c 42 58 20 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 20 69 53 42 58 20 62 ┆ iLBX bus. 3. iSBX b┆
0x57e0…5800 75 73 2e 0d 0a 0d 0a 0d 0a a1 b0 34 2e 37 2e 31 20 20 20 20 4d 55 4c 54 49 42 55 53 2e 0d 0a 0d ┆us. 4.7.1 MULTIBUS. ┆
0x5800…5820 (44,) 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 69 6e 74 65 72 66 61 63 65 20 74 6f 20 74 68 65 20 ┆ The interface to the ┆
0x5820…5840 4d 55 4c 54 49 42 55 53 20 6d 61 6b 65 73 20 75 73 65 20 6f 66 3a 0d 0a 0d 0a 20 20 20 20 20 20 ┆MULTIBUS makes use of: ┆
0x5840…5860 20 20 20 31 2e 20 84 4f 6e 65 20 38 32 32 38 39 20 42 75 73 20 41 72 62 69 74 65 72 20 6f 72 20 ┆ 1. One 82289 Bus Arbiter or ┆
0x5860…5880 61 20 72 65 70 6c 61 63 65 6d 65 6e 74 20 77 69 74 68 20 61 20 38 32 38 39 20 0a 19 8c 80 80 61 ┆a replacement with a 8289 a┆
0x5880…58a0 6e 64 20 61 20 50 41 4c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 20 4f 6e 65 20 62 75 73 ┆nd a PAL. 2. One bus┆
0x58a0…58c0 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 38 32 32 38 38 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 ┆ controller 82288. 3┆
0x58c0…58e0 2e 20 54 68 72 65 65 20 38 32 35 39 41 2d 32 20 49 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f ┆. Three 8259A-2 Interrupt contro┆
0x58e0…58ec 6c 6c 65 72 73 2e 0d 0a 0d 0a 0d 0a ┆llers. ┆
0x58ec…58ef FormFeed {
0x58ec…58ef 0c 83 c8 ┆ ┆
0x58ec…58ef }
0x58ef…5900 0a b0 a1 34 2e 37 2e 32 20 20 20 20 69 4c 42 58 20 ┆ 4.7.2 iLBX ┆
0x5900…5920 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 69 4c 42 58 20 62 75 73 20 69 ┆bus. The iLBX bus i┆
0x5920…5940 73 20 61 20 76 65 72 79 20 66 61 73 74 20 6d 65 6d 6f 72 79 20 62 75 73 2e 20 54 68 65 20 69 4c ┆s a very fast memory bus. The iL┆
0x5940…5960 42 58 20 62 75 73 20 0a 19 89 80 80 69 6e 74 65 72 66 61 63 65 73 20 74 6f 20 74 68 65 20 43 50 ┆BX bus interfaces to the CP┆
0x5960…5980 55 20 62 6f 61 72 64 20 77 69 74 68 20 75 73 65 20 6f 66 20 73 74 61 6e 64 61 72 64 20 54 54 4c ┆U board with use of standard TTL┆
0x5980…59a0 20 0a 19 89 80 80 49 43 27 73 20 61 6e 64 20 50 41 4c 27 53 2e 20 54 68 65 20 43 50 55 20 62 6f ┆ IC's and PAL'S. The CPU bo┆
0x59a0…59c0 61 72 64 20 61 6c 77 61 79 73 20 61 63 74 73 20 61 73 20 61 20 70 72 69 6d 61 72 79 20 0a 19 89 ┆ard always acts as a primary ┆
0x59c0…59e0 80 80 6d 61 73 74 65 72 20 6f 6e 20 74 68 65 20 69 4c 42 58 20 62 75 73 2e 20 49 74 20 69 73 20 ┆ master on the iLBX bus. It is ┆
0x59e0…5a00 70 6f 73 73 69 62 6c 65 20 74 6f 20 64 69 73 63 6f 6e 6e 65 63 74 20 74 68 65 20 0a 19 89 80 80 ┆possible to disconnect the ┆
0x5a00…5a20 (45,) 69 4c 42 58 20 62 75 73 20 77 68 65 6e 20 74 68 65 20 50 43 32 20 62 69 74 20 69 6e 20 74 68 65 ┆iLBX bus when the PC2 bit in the┆
0x5a20…5a40 20 73 65 63 6f 6e 64 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 69 73 20 0a 19 89 80 80 68 69 ┆ second parallel port is hi┆
0x5a40…5a60 67 68 2e 0d 0a 0d 0a 0d 0a b0 a1 a1 b0 34 2e 37 2e 33 20 20 20 20 69 53 42 58 20 62 75 73 2e 0d ┆gh. 4.7.3 iSBX bus. ┆
0x5a60…5a80 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 72 65 20 69 73 20 6f 6e 6c 79 20 6f 6e 65 20 69 ┆ There is only one i┆
0x5a80…5aa0 53 42 58 20 62 75 73 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 20 54 68 65 72 65 20 ┆SBX bus on the CPU board. There ┆
0x5aa0…5ac0 69 73 20 6e 6f 20 0a 19 89 80 80 44 4d 41 20 73 75 70 70 6f 72 74 20 74 6f 20 74 68 65 20 69 53 ┆is no DMA support to the iS┆
0x5ac0…5ae0 42 58 20 62 75 73 20 6f 6e 20 74 68 65 20 62 6f 61 72 64 2e 20 54 68 65 20 69 53 42 58 20 62 75 ┆BX bus on the board. The iSBX bu┆
0x5ae0…5b00 73 20 0a 19 89 80 80 69 6e 74 65 72 66 61 63 65 20 74 6f 20 74 68 65 20 43 50 55 20 62 6f 61 72 ┆s interface to the CPU boar┆
0x5b00…5b20 64 20 77 69 74 68 20 61 20 38 32 35 35 41 2d 35 20 70 61 72 61 6c 6c 65 6c 20 70 6f 72 74 20 0a ┆d with a 8255A-5 parallel port ┆
0x5b20…5b40 19 89 80 80 61 6e 64 20 77 69 74 68 20 6e 6f 20 65 78 74 72 61 20 6c 61 74 63 68 20 6f 72 20 74 ┆ and with no extra latch or t┆
0x5b40…5b4d 72 61 6e 63 69 65 76 65 72 73 2e 0d 0a ┆rancievers. ┆
0x5b4d…5b50 FormFeed {
0x5b4d…5b50 0c 81 c0 ┆ ┆
0x5b4d…5b50 }
0x5b50…5b53 0a 0d 0a ┆ ┆
0x5b53…5b56 FormFeed {
0x5b53…5b56 0c 80 8c ┆ ┆
0x5b53…5b56 }
0x5b56…5b60 0a b0 a1 b0 a1 41 2e 20 20 20 ┆ A. ┆
0x5b60…5b80 20 20 20 20 52 45 46 45 52 45 4e 43 45 53 2e 0d 0a b0 a1 0d 0a 20 20 20 20 20 20 20 20 20 31 2e ┆ REFERENCES. 1.┆
0x5b80…5ba0 20 20 20 84 49 4e 54 45 4c 20 4d 69 63 72 6f 73 79 73 74 65 6d 20 43 6f 6d 70 6f 6e 65 6e 74 73 ┆ INTEL Microsystem Components┆
0x5ba0…5bc0 20 48 61 6e 64 62 6f 6f 6b 20 2e 20 31 39 38 34 2e 20 0a 19 8e 80 80 32 33 30 38 34 33 2d 30 30 ┆ Handbook . 1984. 230843-00┆
0x5bc0…5be0 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 20 20 20 49 4e 54 45 4c 20 4d 55 4c 54 49 42 ┆1. 2. INTEL MULTIB┆
0x5be0…5c00 55 53 20 53 70 65 63 69 66 69 6b 61 74 69 6f 6e 20 39 38 30 30 36 38 33 2d 30 34 0d 0a 0d 0a 20 ┆US Specifikation 9800683-04 ┆
0x5c00…5c20 (46,) 20 20 20 20 20 20 20 20 33 2e 20 20 20 49 4e 54 45 4c 20 69 4c 42 58 20 42 75 73 20 53 70 65 63 ┆ 3. INTEL iLBX Bus Spec┆
0x5c20…5c40 69 66 69 6b 61 74 69 6f 6e 20 31 34 35 36 39 35 2d 52 45 56 20 41 0d 0a 0d 0a 20 20 20 20 20 20 ┆ifikation 145695-REV A ┆
0x5c40…5c60 20 20 20 34 2e 20 20 20 49 4e 54 45 4c 20 69 53 42 58 20 42 75 73 20 53 70 65 63 69 66 69 6b 61 ┆ 4. INTEL iSBX Bus Specifika┆
0x5c60…5c80 74 69 6f 6e 20 31 34 32 36 38 36 2d 30 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 35 2e 20 20 ┆tion 142686-001 5. ┆
0x5c80…5ca0 20 84 43 65 6e 74 72 61 6c 20 50 72 6f 63 65 73 73 6f 72 20 55 6e 69 74 20 43 50 55 36 31 30 2e ┆ Central Processor Unit CPU610.┆
0x5ca0…5cc0 20 52 65 76 20 31 20 2e 54 65 63 68 6e 69 63 61 6c 20 0a 19 8e 80 80 6d 61 6e 75 61 6c 2e 20 52 ┆ Rev 1 .Technical manual. R┆
0x5cc0…5ce0 43 53 4c 20 39 39 2d 31 20 30 39 38 36 34 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 36 2e 20 20 20 ┆CSL 99-1 09864 6. ┆
0x5ce0…5d00 84 52 43 20 33 39 30 30 2c 20 43 50 55 20 36 31 30 2c 20 53 42 43 20 73 65 6c 66 74 65 73 74 2e ┆ RC 3900, CPU 610, SBC selftest.┆
0x5d00…5d20 20 55 73 65 72 27 73 20 47 75 69 64 65 2e 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 37 2e 20 ┆ User's Guide. 7. ┆
0x5d20…5d40 20 20 84 52 43 20 33 39 32 32 20 53 65 6c 66 74 65 73 74 20 43 6f 6e 63 65 70 74 2e 20 55 73 65 ┆ RC 3922 Selftest Concept. Use┆
0x5d40…5d60 72 27 73 20 47 75 69 64 65 2e 20 20 20 20 20 20 20 20 20 20 20 0a 19 8e 80 80 52 43 53 4c 20 39 ┆r's Guide. RCSL 9┆
0x5d60…5d6b 39 2d 31 20 30 39 37 37 30 0d 0a ┆9-1 09770 ┆
0x5d6b…5d6e FormFeed {
0x5d6b…5d6e 0c 81 d8 ┆ ┆
0x5d6b…5d6e }
0x5d6e…5d71 0a 0d 0a ┆ ┆
0x5d71…5d74 FormFeed {
0x5d71…5d74 0c 80 8c ┆ ┆
0x5d71…5d74 }
0x5d74…5d80 0a 1a 1a 4d 6f 64 65 20 0a 19 93 80 ┆ Mode ┆