|
DataMuseum.dkPresents historical artifacts from the history of: CP/M |
This is an automatic "excavation" of a thematic subset of
See our Wiki for more about CP/M Excavated with: AutoArchaeologist - Free & Open Source Software. |
top - metrics - download
Length: 74752 (0x12400)
Types: RcTekst
Names: »99109758.WP«
└─⟦dedaa6eab⟧ Bits:30005866/disk1.imd Dokumenter i RcTekst format (RCSL 99-1-*)
└─⟦this⟧ »99109758.WP«
╱04002d4e0a0006000000000201413140000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
┆b0┆┆a1┆┆e1┆ i↲
┆a1┆┆b0┆TABLE OF CONTENTS PAGE↲
↲
┆b0┆┆a1┆┆e1┆1. GENERAL INFOR┆f0┆┆b0┆MATION ┆f0┆................................... 1↲
1.1 Introduction ..................................... 1↲
1.2 Specifications ................................... 1↲
1.2.1 Power Requirements ........................ 1↲
1.2.2 Environmental Requirements ................ 1↲
1.2.3 Physical Charac┆f0┆teristics ................. 1↲
1.3 Jumper Configuration ............................. 1↲
1.4 Connector Pin Assignments ........................ 5↲
1.4.1 Multibus Connector P1 ..................... 5↲
1.4.2 Multibus Connector P2 ..................... 6↲
1.4.3 SBX Connector J1 .......................... 7↲
1.4.4 SBX Connector J2 .......................... 7↲
1.4.5 Communication Interface Connector J3 ...... 8↲
1.4.6 Internal Cable KBL551 ..................... 8↲
↲
┆b0┆2. PROGRAMMING INFORMATION ┆f0┆............................... 9↲
2.1 80186 Initialization ............................. 9↲
┆19┆┄┆81┆┄ 2.1.1 Relocation Register ....................... 9↲
2.1.2 Upper Memory Chip Select Register ......... 9↲
2.1.3 Lower Memory Chip Select Register ......... 11↲
2.1.4 Mid-Range Memory Chip Selects ............. 11↲
2.1.5 Peripheral Chip Selects ................... 11↲
2.1.6 Timer 1 ................................... 11↲
2.1.7 Interrupt Controller ...................... 12↲
2.2 CPU602 Address Space ............................. 12↲
2.2.1 EPROM Addressing .......................... 12↲
2.2.2 Dual-Port RAM Addressing .................. 12↲
2.2.3 On Board I/O Addressing ................... 13↲
2.2.4 Multibus Memory Addressing ................ 13↲
2.2.5 Multibus I/O Addressing ................... 13↲
2.2.6 I/O Port Addresses ........................ 13↲
2.3 8255A Parallel I/O Ports ......................... 14↲
2.3.1 8255A Port A .............................. 15↲
2.3.2 8255A Port B .............................. 15↲
2.3.3 8255A Port C .............................. 15↲
2.4 Multibus Interrupt Outputs ....................... 16↲
2.4.1 Set Multibus Interrupt Output ............. 16↲
2.4.2 Clear Multibus Interrupt Output ........... 16↲
↲
┆b0┆3. TECHNICAL DESCRIPTION┆f0┆ ................................. 17↲
3.1 Logic Diagrams and Signal Descriptions ........... 19↲
┆19┆┄┆81┆┄ 3.2 PAL Description .................................. 54↲
3.2.1 PAT007 .................................... 54↲
3.2.2 PAT008 .................................... 55↲
3.2.3 PAT009 .................................... 56↲
3.2.4 PAT010 .................................... 56↲
3.2.5 PAT011 .................................... 57↲
3.2.6 PAT012 .................................... 57↲
3.3 State Diagrams ................................... 58↲
3.3.1 Dual-Port RAM Access Control .............. 58↲
3.3.2 Dual-Port RAM Timing Control .............. 59↲
3.4 Timing Diagrams .................................. 60↲
3.5 Assembly Drawing ................................. 65↲
════════════════════════════════════════════════════════════════════════
↓
ii↲
┆a1┆┆b0┆↲
════════════════════════════════════════════════════════════════════════
↓
════════════════════════════════════════════════════════════════════════
↓
┆14┆┆b3┆ ┆0b┆↲
↲
┆b0┆┆a1┆1. GENERAL INFORMATION↲
↲
┆b0┆┆a1┆1.1 Introduction↲
↲
┆84┆The CPU602 is a single board computer with the following ↓
┆19┆┆89┆┄┄major features:↲
↲
┆84┆Multibus board format and compatibility.↲
↲
80186 CPU.↲
↲
10 interrupt levels↲
↲
256 kB dual port RAM.↲
↲
Serial port with V.24 interface.↲
↲
2 SBX connectors for I/O expansion.↲
↲
↲
┆b0┆┆a1┆1.2 Specifications↲
↲
┆b0┆┆a1┆1.2.1 Power Requirements↲
↲
+ 5 VDC ┆a1┆+┆e1┆ 0.25V, 6.4 A max.↲
+12 VDC ┆a1┆+┆e1┆ 0.6 V, 0.05A max.↲
-12 VDC ┆a1┆+┆e1┆ 0.6 V, 0.05A max.↲
↲
↲
┆b0┆┆a1┆1.2.2 Environmental Requirements↲
↲
Operating temperature 0┆81┆o┆82┆C to 50┆81┆o┆82┆C↲
Relative humidity 20% to 80% without condensation.↲
↲
↲
┆b0┆┆a1┆1.2.3 Physical Characteristics↲
↲
Width 179,1 mm (7.05 inches)↲
Length 304,8 mm (12 inches)↲
Component height 10 mm (0.39 inch)↲
Weight 0,5 kg↲
↲
↲
┆b0┆┆a1┆1.3 Jumper Configuration↲
↲
┆84┆┆b0┆┆a1┆JUMPER DESCRIPTION ↲
W1 : 1-2 8289 ANYRQ inp. high↲
2-3 - - - low↲
↲
W2 : 1-2 Multibus CBRQ to 8289 CBRQ↲
2-3 - - - GND↲
↲
W3 : 1-2 8289 BPRO to Multibus BPRO↲
OPEN - - disconnected↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆┆b0┆┆a1┆JUMPER DESCRIPTION ↲
W4 : 1-4 CPU602 BCLK to Multibus BCLK↲
OPEN - - disconnected↲
↲
2-3 CPU602 CCLK to Multibus CCLK↲
OPEN - - disconnected↲
↲
W5 : 1-2 Must be connected↲
↲
W6 : 3-4 256 kB dual-port RAM↲
3-1 512 kB - - -↲
↲
W8 : 1-2 80186 HOLD inp. to GND↲
OPEN - - - open↲
↲
W9 : 1-2 80186 TEST inp. to GND↲
open - - - open↲
↲
W10: 1-2 80186 DRQ1 inp. to SBX J2 MDRQT↲
2-3 - - - - GND↲
↲
W11: 1-2 80186 NMI inp. to GND↲
OPEN - - - open↲
↲
W12: ┆84┆Allows up to 4 on board interrupt ↓
┆19┆┆9b┆┄┄outputs to be connected to any of the ↓
┆19┆┆9b┆┄┄8 Multibus intr. lines↲
↲
1 to 8 Multibus INT0 to INT7 intr. lines↲
↲
9 to 12 Intr. outputs MBINTOUT0 to MBINTOUT3↲
↲
W13: OPEN ┆84┆2764 or 27128 type EPROM's in pos. 55 ↓
┆19┆┆9b┆┄┄and 56↲
1-2 ┆84┆27256 type EPROM's in pos. 55 and 56↲
↲
W14: 1-2 80186 DRQ0 inp. to SBX J1 MDRQT↲
2-3 - - - - GND↲
↲
W15: 1-2 SBX connector J1 configured for 8 bit ↲
W18: 1-2 operation↲
↲
W15: 2-3 SBX connector J1 configured for 16-bit ↲
W18: 2-3 ┆84┆operation. MCS0 active for words and ↓
┆19┆┆9b┆┄┄even bytes. MCS1 active for words and ↓
┆19┆┆9b┆┄┄odd bytes.↲
↲
W16: 1-2 SBX connector J2 configured for 8-bit↲
W17: 1-2 operation↲
↲
W16: 2-3 SBX connector J2 configured for 16-bit↲
W17: 2-3 ┆84┆operation. MCS0 active for words and ↓
┆19┆┆9b┆┄┄even bytes. MCS1 active for words and ↓
┆19┆┆9b┆┄┄odd bytes↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆┆b0┆┆a1┆JUMPER DESCRIPTION ↲
W19: ┆84┆Interrupt jumper matrix. Allows any ↓
┆19┆┆9b┆┄┄interrupt source to be connected to ↓
┆19┆┆9b┆┄┄any interrupt input. Pins 1 to 15 are ↓
┆19┆┆9b┆┄┄interrupt sources, and pins 16 to 25 ↓
┆19┆┆9b┆┄┄are interrupt inputs.↲
↲
1 8251 receiver intr.↲
2 8251 transmitter intr.↲
3 SBX conn. J1 MINTR0 intr.↲
4 - - - MINTR1 -↲
5 - - J2 MINTR0 -↲
6 - - - MINTR1 -↲
7 Multibus INT3 intr.↲
8 - INT2 -↲
9 - INT1 -↲
10 - INT0 -↲
11 - INT4 -↲
12 - INT7 -↲
13 - INT6 -↲
14 - INT5 -↲
15 Slave select for RMX86 compatible↲
interrupt mode.↲
16 80186 INT1 inp.↲
17 - INT3 -↲
18 8259A IR7 inp.↲
19 - IR0 -↲
20 - IR1 -↲
21 - IR2 -↲
22 - IR3 -↲
23 - IR4 -↲
24 - IR5 -↲
25 - IR6 -↲
↲
26 GND↲
↲
┆84┆The W20 and W25 jumper fields defines ↓
┆19┆┆9b┆┄┄the CPU602 Multibus I/O slave address, ↓
┆19┆┆9b┆┄┄used to reset the Multibus intr. ↓
┆19┆┆9b┆┄┄outputs. ↲
A jumper corresponds to addr. bit = 1↲
No jumper corresponds to addr. bit = 0↲
↲
W20: 1-16 Multibus ADRF↲
3-14 - E↲
5-12 - D↲
7-10 - C↲
8-9 - B↲
6-11 - A↲
4-13 - 9↲
2-15 - 8↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆┆b0┆┆a1┆JUMPER DESCRIPTION ↲
W25: 4-5 Multibus ADR7↲
3-6 - 6↲
2-7 - 5↲
1-8 - 4↲
↲
┆84┆The jumpers W21, W22, W23 and W24 are ↓
┆19┆┆9b┆┄┄used to configure the SBX option ↓
┆19┆┆9b┆┄┄signals OPT0 and OPT1 as outputs. With ↓
┆19┆┆9b┆┄┄a jumper inserted the OPT signal is ↓
┆19┆┆9b┆┄┄connected to one of the 8255A port C ↓
┆19┆┆9b┆┄┄outputs.↲
↲
W21: 1-2 SBX conn. J2, OPT1 to 8255A PC3↲
↲
W22: 1-2 - - J2, OPT0 - - PC2↲
↲
W23: 1-2 - - J1, OPT1 - - PC1↲
↲
W24: 1-2 - - J1, OPT0 - - PC0↲
↲
┆84┆The W26 jumper field generates an 8-↓
┆19┆┆9b┆┄┄bit input to the 8255A port A.↲
A jumper = 0↲
No jumper = 1↲
↲
W26: 4-13 PA0↲
3-14 PA1↲
2-15 PA2↲
1-16 PA3↲
8-9 PA4↲
7-10 PA5↲
6-11 PA6↲
5-12 PA7↲
↲
W27: 1-2 8251A receive clock from ext. source↲
2-3 - - - - 80186 timer 1↲
↲
W28: 1-2 8251A transm. clock from ext. source↲
2-3 - - - - 80186 timer 1↲
↲
┆84┆The W29 jumper field defines the ↓
┆19┆┆9b┆┄┄Multibus slave address range for the ↓
┆19┆┆9b┆┄┄CPU602 dual-port RAM. The address ↓
┆19┆┆9b┆┄┄boundaries must correspond to the RAM ↓
┆19┆┆9b┆┄┄size.↲
A jumper corresponds to addr bit = 1↲
No jumper corresponds to addr. bit = 0↲
↲
W29: 6-7 Multibus ADR12↲
5-8 - 13↲
4-9 - 14↲
3-10 - 15↲
2-11 - 16↲
1-12 - 17↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆┆b0┆┆a1┆JUMPER DESCRIPTION ↲
┆84┆The configuration of the W30 strap ↓
┆19┆┆9b┆┄┄field depends on the dual-port RAM ↓
┆19┆┆9b┆┄┄size and the number of Multibus ↓
┆19┆┆9b┆┄┄address bits.↲
C = jumper mounted↲
O = no jumper mounted↲
↲
W30: 1-12 C 256kB 0 512 kB↲
2-11 C RAM C RAM↲
↲
3-10 0 C↲
4-9 0 20-bit C 24-bit↲
5-8 0 address C address↲
6-7 0 C↲
↲
↲
┆b0┆┆a1┆┆b0┆┆a1┆1.4 Connector Pin Assignments↲
┆19┆┄┆81┆┆86┆↲
┆b0┆┆a1┆1.4.1 Multibus Connector P1↲
↲
┆84┆Odd pin numbers : component side of PCB ↲
Even pin numbers: circuit side of PCB ↲
↲
┆b0┆┆a1┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
1 0V 2 0V ↲
3 +5V 4 +5V ↲
5 +5V 6 +5V ↲
7 +12V 8 +12V↲
9 Unused 10 Unused↲
11 0V 12 0V ↲
13 W4-4 -,BCLK 14 -,INIT↲
15 -,BPRN 16 W3-1 -,BPRO↲
17 1-11 -,BUSY 18 1-7 -,BREQ↲
19 2-7 -,MRDC 20 2-9 -,MWTC↲
21 2-13 -,IORC 22 2-11 -,IOWC↲
23 27-11 -,XACK 24 -,INH1 ↲
25 27-3 -,LOCK 26 Unused ↲
╱04002d4e0a0006000000000201443100000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
╱04002d4e0a0006000000000201413140000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
↓
27 27-5 -,BHEN 28 31-19 -,ADR10↲
29 W2-2 -,CBRQ 30 31-18 11 ↲
31 W4-3 -,CCLK 32 31-17 12 ↲
33 2-14 -,INTA 34 31-16 13 ↲
35 W12-7 -,INT6 36 W12-8 -,INT7 ↲
37 W12-5 4 38 W12-6 5 ↲
39 W12-3 2 40 W12-4 3 ↲
41 W12-1 0 42 W12-2 1 ↲
43 53-13 -,ADRE 44 53-12 -,ADRF ↲
45 53-15 C 46 53-14 D ↲
47 53-17 A 48 53-16 B ↲
49 53-19 8 50 53-18 9 ↲
51 63-13 6 52 63-12 7 ↲
53 63-15 4 54 63-14 5 ↲
55 63-17 2 56 63-16 3 ↲
57 63-19 0 58 63-18 1 ↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a0006000000000201443140000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
╱04002d4e0a0006000000000201443100000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
↓
┆b0┆┆a1┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
59 72-13 -,DATE 60 72-12 -,DATF ↲
61 72-15 C 62 72-14 D ↲
63 72-17 A 64 72-16 B ↲
65 72-19 8 66 72-18 9 ↲
67 74-13 6 68 74-12 7 ↲
69 74-15 4 70 74-14 5 ↲
71 74-17 2 72 74-16 3 ↲
73 74-19 0 74 74-18 1 ↲
75 0V 76 0V ↲
77 Unused 78 Unused ↲
79 -12V 80 -12V ↲
81 +5V 82 +5V ↲
83 +5V 84 +5V ↲
85 0V 86 0V ↲
↲
↲
┆b0┆┆a1┆1.4.2 Multibus Connector P2↲
↲
Odd pin numbers : component side of PCB ↲
Even pin numbers: circuit side of PCB ↲
↲
┆a1┆┆b0┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
1 Unused 2 Unused ↲
3 - 4 - ↲
5 - 6 - ↲
7 - 8 - ↲
9 - 10 - ↲
11 - 12 - ↲
13 - 14 - ↲
15 - 16 - ↲
17 - 18 - ↲
19 - 20 - ↲
21 - 22 - ↲
23 - 24 - ↲
25 - 26 - ↲
27 - 28 - ↲
29 - 30 - ↲
31 - 32 - ↲
33 - 34 - ↲
35 - 36 - ↲
37 - 38 - ↲
39 - 40 - ↲
41 - 42 - ↲
43 - 44 - ↲
45 - 46 - ↲
47 - 48 - ↲
49 - 50 - ↲
51 - 52 - ↲
53 - 54 - ↲
55 31-13 -,ADR16 56 31-12 -,ADR17 ↲
57 31-15 14 58 31-14 15 ↲
59 Unused 60 Unused ↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆1.4.3 SBX Connector J1↲
↲
┆a1┆┆b0┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
1 +12V 2 -12V ↲
3 0V 4 +5V ↲
5 26-5 RESET 6 26-3 MCLK ↲
7 65-9 MA2 8 -,MPST ↲
9 65-6 1 10 Unused ↲
11 65-5 0 12 MINTR1 ↲
13 16-6 -,IOWRT 14 MINTR0 ↲
15 16-3 -,IORD 16 -,MWAIT ↲
17 Unused 18 Unused ↲
19 77-11 MD7 20 28-6 -,MCS1 ↲
21 77-12 6 22 28-3 -,MCS0 ↲
23 77-13 5 24 Unused ↲
25 77-14 4 26 Unused ↲
27 77-15 3 28 W23-1 OPT1 ↲
29 77-16 2 30 W24-1 OPT0 ↲
31 77-17 1 32 35-31 -,MDACK ↲
33 77-18 0 34 MDRQT ↲
35 0V 36 +5V ↲
↲
37 67-12 MDE 38 67-11 MDF ↲
39 67-14 C 40 67-13 D ↲
41 67-16 A 42 67-15 B ↲
43 67-18 8 44 67-17 9 ↲
↲
↲
┆b0┆┆a1┆1.4.4 SBX Connector J2↲
↲
┆a1┆┆b0┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
1 +12V 2 -12V ↲
3 0V 4 +5V ↲
5 26-5 RESET 6 26-3 MCLK ↲
7 65-9 MA2 8 -,MPST ↲
9 65-6 1 10 Unused ↲
11 65-5 0 12 MINTR1 ↲
13 16-6 -,IOWRT 14 MINTR0 ↲
15 16-3 -,IORD 16 -,MWAIT ↲
17 Unused 18 Unused ↲
19 77-11 MD7 20 28-11 -,MCS1 ↲
21 77-12 6 22 28-8 -,MCS0 ↲
23 77-13 5 24 Unused ↲
25 77-14 4 26 Unused ↲
27 77-15 3 28 W21-2 OPT1 ↲
29 77-16 2 30 W22-2 OPT0 ↲
31 77-17 1 32 35-32 -,MDACK ↲
33 77-18 0 34 MDRQT ↲
35 0V 36 +5V ↲
↲
37 67-12 MDE 38 67-11 MDF ↲
39 67-14 C 40 67-13 D ↲
41 67-16 A 42 67-15 B ↲
43 67-18 8 44 67-17 9 ↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆1.4.5 Communication Interface Connector J3↲
↲
┆a1┆┆b0┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
1 0V 2 MRCCL ↲
3 - 4 MTRCL ↲
5 - 6 100-7 TTRCL ↲
7 CALL 8 RLSD ↲
9 0V 10 100-6 DTR ↲
11 - 12 DSR ↲
13 - 14 RFS ↲
15 - 16 110-7 RTS ↲
17 - 18 -,RCD ↲
19 - 20 110-6 -,TRD ↲
↲
↲
┆b0┆┆a1┆1.4.6 Internal Cable KBL551↲
↲
┆84┆KBL551 is an internal cable between connector J3 on the ↓
┆19┆┆89┆┄┄CPU602 PCB and the external standard 25-pin V.24/V.28 ↓
┆19┆┆89┆┄┄connector. ↲
↲
┆b0┆┆a1┆J3 EXT.CONN. SIGNAL ↲
1 GND ↲
2 17 REC. CLOCK, DCE ↲
3 GND ↲
4 15 TRM. CLOCK, DCE ↲
5 GND. ↲
6 24 TRM. CLOCK, DTE ↲
7 22 CALLING INDICATOR ↲
8 8 REC. LINE SIGNAL DET. ↲
9 ↲
10 20 DATA TERM. RDY. ↲
11 ↲
12 6 DATA SET RDY. ↲
13 ↲
14 5 RDY. FOR SENDING ↲
15 ↲
16 4 REQUEST TO SEND ↲
17 GND. ↲
18 3 REC. DATA ↲
19 7 GND. ↲
20 2 TRM. DATA ↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆2. PROGRAMMING INFORMATION↲
↲
┆84┆This chapter provides the user with programming information ↓
┆19┆┆89┆┄┄for the CPU602 board. A block diagram with the major ↓
┆19┆┆89┆┄┄components of the CPU602 is shown on figure 3.1. ↓
┆19┆┆89┆┄┄Programming information for the 80186 microprocessor and ↓
┆19┆┆89┆┄┄the standard I/O devices (8251A, 8255A, 8259A) are limited ↓
┆19┆┆89┆┄┄to information depending on the application on the CPU602 ↓
┆19┆┆89┆┄┄board. For a detailed description of these devices the user ↓
┆19┆┆89┆┄┄is referred to the relevant Intel data sheets.↲
↲
↲
┆b0┆┆a1┆┆a1┆2.1 80186 Initialization↲
↲
┆84┆After POWER-UP or RESET the internal registers controlling ↓
┆19┆┆89┆┄┄the integrated peripherals and the chip select logic must ↓
┆19┆┆89┆┄┄be initialized.↲
↲
↲
┆b0┆┆a1┆2.1.1 Relocation Register↲
↲
┆84┆The contents of the relocation register determines the ↓
┆19┆┆89┆┄┄location of the control block (control registers) within ↓
┆19┆┆89┆┄┄the 80186 address space. At RESET the relocation register ↓
┆19┆┆89┆┄┄is set to 20FFH. This causes the control block to start at ↓
┆19┆┆89┆┄┄FF00H in I/O space. The contents of bits 0 to 14 should not ↓
┆19┆┆89┆┄┄be changed. Bit 15 controls the interrupt on ESC function. ↓
┆19┆┆89┆┄┄The relocation register is located in the control block at ↓
┆19┆┆89┆┄┄address FFFEH.↲
↲
↲
┆b0┆┆a1┆2.1.2 Upper Memory Chip Select Register↲
↲
Address: FFAOH↲
↲
┆84┆The contents of the Upper Memory Chip Select Register, ↓
┆19┆┆89┆┄┄UMCS, depends on the size and speed of the installed ↓
┆19┆┆89┆┄┄EPROM's.↲
↲
┆b0┆┆a1┆EPROM ADDRESS RANGE UMCS ↲
2764 FC000 to FFFFF FC3C + W↲
27128 F8000 to FFFFF F83C + W↲
27256 F0000 to FFFFF F03C + W↲
↲
┆84┆W is a number between 0 and 3, which selects the number of ↓
┆19┆┆89┆┄┄wait states inserted when EPROM address space is accessed. ↓
┆19┆┆89┆┄┄No. of wait states = W.↲
↲
┆a1┆8 MHz 80186↲
┆a1┆W CE to OUTPUT DELAY↲
0 max. 280 ns↲
1 max. 400 ns↲
2 max. 530 ns↲
3 max. 650 ns↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Figure 2.1: CPU602 Block Diagram↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆6 MHz 80186↲
┆a1┆W CE to OUTPUT DELAY↲
0 max. 400 ns↲
1 max. 550 ns↲
2 max. 700 ns ↲
3 max. 850 ns↲
↲
┆84┆After RESET the UMCS register is set to an 1 kB address ↓
┆19┆┆89┆┄┄range, FFC00 to FFFFF.↲
↲
↲
┆b0┆┆a1┆2.1.3 Lower Memory Chip Select Register↲
↲
┆84┆The Lower Memory Chip Select, LMCS, output is not used on ↓
┆19┆┆89┆┄┄the CPU602. The LMCS register should not be programmed, ↓
┆19┆┆89┆┄┄corresponding to an inactive chip select. ↲
LMCS register, address: FFA2H↲
↲
↲
┆b0┆┆a1┆2.1.4 Mid-Range Memory Chip Selects↲
↲
┆84┆The Mid-Range Memory Chip Select, MMCS, outputs are not ↓
┆19┆┆89┆┄┄used on the CPU602 board. The MMCS register should not be ↓
┆19┆┆89┆┄┄programmed, corresponding to inactive chip select outputs. ↓
┆19┆┆89┆┄┄MMCS register, address: FFA6H↲
↲
↲
┆b0┆┆a1┆2.1.5 Peripheral Chip Selects↲
↲
┆84┆The peripheral chip selects, PCS0 to PCS6, are controlled ↓
┆19┆┆89┆┄┄by the MPCS register and the PACS register.↲
MPCS register, address: FFA8H↲
PACS register, address: FFA4H ↓
↲
┆84┆These registers should be programmed as shown below:↲
↲
MPCS: 8079H↲
PACS: 0039H↲
↲
┆84┆This places the peripheral chip select addresses in the I/O ↓
┆19┆┆89┆┄┄address space from address 0000 to 03FF. 1 wait state is ↓
┆19┆┆89┆┄┄inserted for each I/O access.↲
↲
┆84┆Section 3.2.6 contains an I/O address list.↲
↲
↲
┆b0┆┆a1┆2.1.6 Timer 1↲
↲
┆84┆The 80186 provides three internal 16-bit programmable ↓
┆19┆┆89┆┄┄timers. One of these timers, timer 1, is used as baud rate ↓
┆19┆┆89┆┄┄generator for the 8251A communication controller. The ↓
┆19┆┆89┆┄┄frequency input to the timer is CPU clock/4 (2MHz for an ↓
┆19┆┆89┆┄┄8MHz CPU clock). The operational mode of the timer is ↓
┆19┆┆89┆┄┄controlled by the mode/control word. ↲
Mode/Control, address: FF5EH, contents: C003H↲
↲
════════════════════════════════════════════════════════════════════════
↓
The baud rate is controlled by the registers: ↓
↲
Max Count A, address: FF5AH↲
Max Count B, address: FF5CH↲
↲
┆84┆When the 8251A is initialized to clock = 16 x baud rate, ↓
┆19┆┆89┆┄┄the contents of the max count A and B registers may be ↓
┆19┆┆89┆┄┄calculated by the equation below.↲
↲
┆84┆Max Count A + Max. Count B = CPU freq./(4x16xbaud rate) ↲
↲
┆84┆The contents of A and B should be selected so that the max. ↓
┆19┆┆89┆┄┄difference is 1 (50% duty cycle).↲
↲
↲
┆b0┆┆a1┆2.1.7 Interrupt Controller↲
↲
┆84┆The 80186 internal interrupt controller should normally be ↓
┆19┆┆89┆┄┄used in the NON-RMX mode of operation. The number of ↓
┆19┆┆89┆┄┄interrupt inputs are expanded by means of an external 8259A ↓
┆19┆┆89┆┄┄slave interrupt controller, which is connected to the INT0 ↓
┆19┆┆89┆┄┄input and the INT2/INTA0 output.↲
↲
↲
┆b0┆┆a1┆2.2 CPU602 Address Space↲
↲
┆84┆The CPU602 address space consists of on-board memory ↓
┆19┆┆89┆┄┄address space (EPROM and dual-port RAM), on-board I/O ↓
┆19┆┆89┆┄┄address space (80186 control block and I/O devices), ↓
┆19┆┆89┆┄┄Multibus memory address space, and Multibus I/O address ↓
┆19┆┆89┆┄┄space.↲
↲
↲
┆b0┆┆a1┆2.2.1 EPROM Addressing↲
↲
┆84┆The EPROM is located at the top of the memory address ↓
┆19┆┆89┆┄┄space. The address range depends on the type of the ↓
┆19┆┆89┆┄┄installed EPROM as described below.↲
↲
┆b0┆┆a1┆EPROM ADDRESS RANGE↲
2764 FC000 to FFFFF↲
27128 F8000 to FFFFF↲
27256 F0000 to FFFFF↲
↲
↲
┆b0┆┆a1┆2.2.2 Dual-Port RAM Addressing↲
↲
┆84┆The dual-port RAM (DPRAM) address space starts at location ↓
┆19┆┆89┆┄┄0, when accessed from the on board 80186.↲
↲
┆b0┆┆a1┆RAM SIZE ADDRESS RANGE↲
256 kB 00000 to 3FFFF↲
512 kB 00000 to 7FFFF↲
↲
┆84┆The address range for Multibus access to the DPRAM is ↓
┆19┆┆89┆┄┄controlled by the jumper fields W29 and W30 as described in ↓
┆19┆┆89┆┄┄section 1.3.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆2.2.3 On Board I/O Addressing↲
↲
┆84┆The on board I/O addresses are devided into two blocks. One ↓
┆19┆┆89┆┄┄block of addresses for the control block, which controls ↓
┆19┆┆89┆┄┄the 80186 integrated peripherals, and one block of ↓
┆19┆┆89┆┄┄addresses for non integated I/O devices.↲
Control block: FF00 to FFFF↲
I/O devices: 0000 to 03FF↲
↲
↲
┆b0┆┆a1┆2.2.4 Multibus Memory Addressing↲
↲
┆84┆Addresses outside the on board RAM and EPROM address ranges ↓
┆19┆┆89┆┄┄will be accessed via the Multibus. The CPU602 generates a ↓
┆19┆┆89┆┄┄24-bit Multibus address, where the 4 most signifcant bits ↓
┆19┆┆89┆┄┄(bits 14 to 17) are 0. The Multibus access address range ↓
┆19┆┆89┆┄┄depends on the size of the on board RAM and EPROM.↲
↲
┆b0┆┆a1┆RAM EPROM MULTIBUS ADDRESS RANGE ↲
256 kB 16kB 040000 to 0FBFFFF↲
256 kB 32kB 040000 to 0F7FFFF↲
256 kB 64kB 040000 to 0EFFFFF↲
512 kB 16kB 080000 to 0FBFFFF↲
512 kB 32kB 080000 to 0F7FFFF↲
512 kB 64kB 080000 to 0EFFFFF↲
↲
↲
┆b0┆┆a1┆2.2.5 Multibus I/O Addressing↲
↲
┆84┆The following I/O address range provides access to the ↓
┆19┆┆89┆┄┄Multibus.↲
↲
0400 to FBFF↲
↲
↲
┆b0┆┆a1┆2.2.6 I/O Port Addresses↲
↲
┆84┆I/O port addresses are assigned to the non integrated I/O ↓
┆19┆┆89┆┄┄devices as described below.↲
↲
┆b0┆┆a1┆DEVICE ADDRESS FUNCTION ↲
8259A 0000 Wr: ICW1, OCW2, OCW3↲
Rd: Status, Poll↲
↲
- 0002 Wr: ICW2, ICW3, ICW4, OCW1↲
Rd: OCW1↲
↲
8251A 0080 Wr: Data↲
Rd: Data↲
↲
- 0082 Wr: Mode or Command↲
Rd: Status↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆DEVICE ADDRESS FUNCTION ↲
8255A 0100 Rd: Port A input↲
↲
- 0102 Rd: Port B input↲
↲
- 0104 Wr: Port C output↲
Rd: Port C input↲
↲
- 0106 Wr: Control↲
↲
SBX, J1 0190- Rd/Wr: Even byte transfer for both 8-bit↲
019E ┆84┆and 16-bit SBX modules. Word transfer ↓
┆19┆┆9c┆┄┄for 16-bit modules. Activates MCS0.↲
↲
- 0191- Rd/Wr: Odd byte trfansfer for 16-bit↲
019F modules. Activates MCS1.↲
↲
- 01AO- Rd/Wr: Even byte transfer for 8-bit ↲
01AE modules. Activates MCS1.↲
↲
- 0280 Rd: Generates DMA acknowledge, MDACK.↲
↲
SBX, J2 0250- Rd/Wr: Even byte transfer for both 8-bit↲
025E ┆84┆and 16-bit SBX modules. Word transfer ↓
┆19┆┆9c┆┄┄for 16-bit modules. Activates MCS0.↲
↲
- 0251- Rd/Wr: Odd byte transfor for 16-bit ↲
025F modules. Activates MCS1.↲
↲
- 0260- Rd/Wr: Even byte transfer for 8-bit ↲
026E modules. Activates MCS1.↲
↲
- 0300 Rd: Generates DMA acknowledge, MDACK.↲
↲
MULTIBUS 0270 Wr: Sets Multibus interrupt output.↲
INTERRUPT MBINTOUT1, 2 or 3, or pulses MBINTOUT0.↲
CONTROL↲
↲
- 0272 ┆84┆Wr: Clears Multibus interrupt output ↓
┆19┆┆9c┆┄┄MBINTOUT1, 2 or 3.↲
↲
↲
┆b0┆┆a1┆2.3 8255A Parallel I/O Ports↲
↲
┆84┆The 8255A must be initialized with ↲
Control byte (address 0106) = 9A.↲
↲
┆84┆This dedfines the mode of operation for the three I/O ports ↓
┆19┆┆89┆┄┄as described below↲
↲
Port A: input, mode 0↲
Port B: input, mode 0↲
Port C, bits 0 to 3: output↲
Port C, bits 4 to 7: input↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆2┆a1┆.3.1 8255A Port A↲
↲
┆84┆Port A is used to read the contents of an 8-bit jumper ↓
┆19┆┆89┆┄┄field (W26). When a jumper is inserted the corresponding ↓
┆19┆┆89┆┄┄input bit is 0. No jumper corresponds to a 1. The W26 ↓
┆19┆┆89┆┄┄jumper positions are assigned to the port A inputs (PA) as ↓
┆19┆┆89┆┄┄described below:↲
↲
PA0: 4-13↲
PA1: 3-14↲
PA2: 2-15↲
PA3: 1-16↲
PA4: 8-9↲
PA5: 7-10↲
PA6: 6-11↲
PA7: 5-12↲
↲
↲
┆b0┆┆a1┆2.3.2 8255A Port B↲
↲
┆84┆Port B is used to read the state of different status ↓
┆19┆┆89┆┄┄signals as described below:↲
↲
PB0: ┆84┆-,RLSD. Received Line Signal Detector (carrier on) ↓
┆19┆┆8e┆┄┄from V.24/V.28 interface. ↲
0 = on.↲
↲
PB1: ┆84┆-,CALL. Calling Indicator from V.24/V28 interface.↲
0 = on.↲
↲
PB2: ┆84┆-,XAPST. Present (-,MPST) signal from SBX, J1 ↓
┆19┆┆8e┆┄┄connector.↲
↲
PB3: ┆84┆XAOPT0. User defined signal (OPT0) from SBX, J1 ↓
┆19┆┆8e┆┄┄connector.↲
↲
PB4: ┆84┆XAOPT1. User defined signal (OPT1) from SBX, J1 ↓
┆19┆┆8e┆┄┄connector.↲
↲
PB5: ┆84┆-,XBPST. Present (-,MPST) signal from SBX, J2 ↓
┆19┆┆8e┆┄┄connector.↲
↲
PB6: ┆84┆XBOPT0: User defined signal (OPT0) from SBX, J2 ↓
┆19┆┆8e┆┄┄connector.↲
↲
PB7: ┆84┆XBOPT1: User defined signal (OPT1) from SBX, J2 ↓
┆19┆┆8e┆┄┄connector.↲
↲
↲
┆b0┆┆a1┆2.3.3 8255A Port C↲
↲
┆84┆Port C, bits 0 to 3, is used to control the user definable ↓
┆19┆┆89┆┄┄SBX interface signals OPT0 and OPT1, when these are used as ↓
┆19┆┆89┆┄┄output signals (to SBX module). The jumpers W21, W22, W23 ↓
┆19┆┆89┆┄┄and W24 are used to connect the port C outputs to the SBX ↓
┆19┆┆89┆┄┄signals. See section 1.3.↲
↲
════════════════════════════════════════════════════════════════════════
↓
PC0: XAOUTP0. SBX,J1 connector OPT0 signal↲
PC1: XAOUTP1. SBX,J1 connector OPT1 signal↲
PC2: XBOUTP0. SBX,J2 connector OPT0 signal↲
PC3: XBOUTP1. SBX,J2 connector OPT1 signal↲
↲
┆84┆Port C, bits 4 to 7 are not used on the CPU602.↲
↲
↲
┆b0┆┆a1┆2.4 Multibus Interrupt Outputs↲
↲
┆84┆The CPU602 has 4 interrupt outputs (MBINTOUT0 through ↓
┆19┆┆89┆┄┄MBINTOUT3), which can be connected to any of the 8 Multibus ↓
┆19┆┆89┆┄┄interrupt lines (jumper field W12). The output MBINTOUT0 is ↓
┆19┆┆89┆┄┄pulsed and can only be used for edge triggered interrupt ↓
┆19┆┆89┆┄┄inputs. The interrupt outputs MBINTOUT1, MBINTOUT2 and ↓
┆19┆┆89┆┄┄MBINTOUT3 are latched and may be set and cleared from the ↓
┆19┆┆89┆┄┄on board 80186, or they may be set from the on board 80186 ↓
┆19┆┆89┆┄┄and cleared from another Multibus device. A Multibus I/O ↓
┆19┆┆89┆┄┄address is assigned to the reset input of the interrupt ↓
┆19┆┆89┆┄┄latches.↲
↲
↲
┆b0┆┆a1┆2.4.1 Set Multibus Interrupt Output↲
↲
┆84┆A write to on board I/O address 0270 activates the ↓
┆19┆┆89┆┄┄interrupt output addressed by data bits 1,0. Data bits 7 to ↓
┆19┆┆89┆┄┄2 are unused.↲
↲
DATA 1,0 = 0,0: pulses MBINTOUT0↲
= 0,1: sets MBINTOUT1↲
= 1,0: sets MBINTOUT2↲
= 1,1: sets MBINTOUT3↲
↲
↲
┆b0┆┆a1┆2.4.2 Clear Multibus Interrupt Output↲
↲
┆84┆A write to on board I/O address 0272 clears the interrupt ↓
┆19┆┆89┆┄┄output addressed by data bits 1,0. Data bits 7 to 2 are ↓
┆19┆┆89┆┄┄unused.↲
↲
DATA 1,0 = 0,0: no function↲
= 0,1: clears MBINTOUT1↲
= 1,0: clears MBINTOUT2↲
= 1,1: clears MBINTOUT3↲
↲
┆84┆A write to the Multibus address set up by the jumper fields ↓
┆19┆┆89┆┄┄W20 and W25 will clear the interrupt output addressed by ↓
┆19┆┆89┆┄┄Multibus data bits 1,0 as described above. Data 7 to 2 is ↓
┆19┆┆89┆┄┄unused.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3. TECHNICAL DESCRIPTION↲
↲
┆84┆This chapter contains logic diagrams with signal ↓
┆19┆┆89┆┄┄descriptions, timing diagrams, PAL descriptions, and ↓
┆19┆┆89┆┄┄assembly drawing. ↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Figure 3.1: CPU602 Block Diagram ↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3.1 Logic Diagrams and Signal Descriptions↲
↲
┆84┆The left hand pages of this chapter contains a description ↓
┆19┆┆89┆┄┄of the signals generated on the logic diagram on the ↓
┆19┆┆89┆┄┄corresponding right hand side. The column 'Destination' ↓
┆19┆┆89┆┄┄refers to the diagram number, where the signal in question ↓
┆19┆┆89┆┄┄is used. All references between logic diagrams make use of ↓
┆19┆┆89┆┄┄the diagram number in the lower right corner of the ↓
┆19┆┆89┆┄┄diagrams. ↲
↲
┆84┆Signal and diagram references are indicated on the logic ↓
┆19┆┆89┆┄┄diagram as shown below. ↲
↲
┆a1┆source diagram┆e1┆ ┆a1┆↲
┆a1┆position↲
↲
┆a1┆source (pos.-pin)┆e1┆ ┆a1┆↲
┆a1┆pin↲
↲
8 ↲
↲
↲
3 ┆a1┆26-14 CPUDEN 1┆e1┆ ┆a1┆ 3 -,IODEN↲
↲
┆a1┆ 2↲
↲
↲
Signals preceded with '-,' are active low. ↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
CPUCLK 3 ┆84┆8 MHz clock output from ↓
┆19┆┆ad┆┄┄CPU with 50% duty ↓
┆19┆┆ad┆┄┄cycle. CPU timing is ↓
┆19┆┆ad┆┄┄specified relative to ↓
┆19┆┆ad┆┄┄this signal. ↲
AD0-ADF 2,6,13 16-bit multiplexed↲
address/data bus. ↲
A10-A13 2 ┆84┆4 most significant ↓
┆19┆┆ad┆┄┄address bits.↲
-,BHE 2 ┆84┆Controls byte transfers ↓
┆19┆┆ad┆┄┄on bus lines 8-F.↲
-,S0--,S2 2,3 CPU bus cycle status↲
lines. ↲
-,CPULOCK 3,11,15 Used to give the CPU↲
┆84┆exclusive access to ↓
┆19┆┆ad┆┄┄DPRAM and multibus.↲
ALE 2,3 Strobes the address↲
┆84┆into the address ↓
┆19┆┆ad┆┄┄latches. ↲
-,CPURD 3 Memory and I/O read↲
command. ↲
-,CPUWRT 3 Memory and I/O write↲
command. ↲
-,CPUDEN 3 Controls enable↲
┆84┆signals for data bus ↓
┆19┆┆ad┆┄┄tranceivers. ↲
-,ROMCS 3,4,6 Chip select for EPROM↲
-,8259CS 7 Chip select for 8259A↲
intr. controller.↲
-,8251CS 8 Chip select for 8251A↲
USART. ↲
-,8255CS 9 Chip select for 8255A↲
parallel╞ I/O port↲
-,PCS3 9 Generates chip selects ↲
┆84┆for I/O expansion con- ↓
┆19┆┆ad┆┄┄nector J1. ↲
-,PCS4 9,12 Generates chip selects↲
┆84┆for I/O expansion ↓
┆19┆┆ad┆┄┄connector J2 and for↲
┆84┆Multibus interrupt ↓
┆19┆┆ad┆┄┄control logic.↲
-,XADACK 10 DMA acknowledge signals ↲
-,XBDACK 10 to I/O expansion con-↲
-,INTA0 7 nectors J1 and J2.↲
INTA to 8259A intr.↲
controller. ↲
INT3 7 NON RMX MODE: intr. ↲
input. ↲
RMX MODE: slave intr. ↲
output. ↲
BAUD 8 Transmit and receive ↲
clock for 8251A USART.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
PUADR0 4,9,14 PUADR0-PUADR13 is a 20-↲
PUADR1 6,7,8,9,10,12,14 bit address bus. Bits ↲
PUADR2 6,9,10,14 (0-F) are used for both ↲
PUADR3 6,10,14 memory and I/O addres-↲
PUADR4-PUADR5 6,9,14 sing. Bits (10-13) are↲
PUADR6 6,12,14 the 4 most significant ↲
PUADR7-PUADR9 6,14 memory address bits.↲
PUADRA-PUADRE 4,6,14 ↲
PUADRF 4,6,14 ↲
PUADR10-PUADR11 14 ↲
PUADR12-PUADR13 4,14 ↲
↲
-,LBHE 4,9,15 Latched BHE. Controls ↲
┆84┆bus transfers on bus ↓
┆19┆┆ad┆┄┄lines 8-F.↲
↲
-,LS0--,LS2 4 Latched CPU bus cycle ↲
status. ↲
↲
IODAT0-IODAT1 7,8,9,10,12 16 bit bidirectional ↲
IODAT2-IODAT7 7,8,9,10 data bus for on board↲
IODAT8-IODATF 10 I/O devices.↲
════════════════════════════════════════════════════════════════════════
↓
╱04002d4e0a0006000000000201443140000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
╱04002d4e0a0006000000000201443140000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
╞ ↲
-,MBCMDEN 3 ┆84┆Delays start of Multi-↓
┆19┆┆ad┆┄┄bus commands to meet ↓
┆19┆┆ad┆┄┄address and data set-up ↓
┆19┆┆ad┆┄┄timing requirements.↲
-,MRDC 3,11 Multibus memory read↲
command. ↲
-,MWTC 3,11 Multibus memory write↲
command.↲
-,IORC 3,11 Multibus I/O read ↲
command. ↲
-,IOWC 3,11 Multibus I/O write ↲
command. ↲
-,INTA 3 Intr. acknowledge ↲
to Multibus.↲
MBDT/R 5 Controls data flow ↲
┆84┆direction through ↓
┆19┆┆ad┆┄┄Multibus transceivers, ↓
┆19┆┆ad┆┄┄when CPU602 is bus ↓
┆19┆┆ad┆┄┄master.↲
MBDEN 5 Enables Multibus data↲
┆84┆transceivers, when ↓
┆19┆┆ad┆┄┄CPU602 is bus master.↲
MBALE 4 Starts timeout timer ↲
for Multibus accesses.↲
-,MBMASTER 3,4,5,11 Indicates that CPU602 ↲
is bus master. ↲
-,BPRO 3 Control signals for ↲
-,BREQ 3 Multibus╞ master select-↲
-,BUSY 3 tion. ↲
-,CBRQ 3 ↲
-,OBRD 4,6,7,8,9,10,15 Buffered on board ↲
┆84┆memory and I/0 read ↓
┆19┆┆ad┆┄┄command. ↲
-,OBWRT 4,7,8,9,10,12,15 Buffered on board ↲
┆84┆memory and I/O write ↓
┆19┆┆ad┆┄┄command. ↲
-,CPUCLK 3,4,15 Buffered and inverted↲
-,CPUALE 4 control signals from↲
CPUDEN 5 80186 processor.↲
ROMCS 4 ↲
↲
MCLK 10,11 ┆84┆10 MHz clock signal. ↲
OBINIT 8,9,10 ┆84┆On board reset signal↲
┆84┆generated by Multibus ↓
┆19┆┆ad┆┄┄-,INIT. ↲
MBBHEN 5,15 ┆84┆Byte control signal ↓
┆19┆┆ad┆┄┄from Multibus.↲
OBIOADR 5 On board I/O device is↲
addressed. ↲
════════════════════════════════════════════════════════════════════════
↓
╞ ╞ ↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
TS2 3,4 ┆84┆Goes to 0 at the start ↓
┆19┆┆ad┆┄┄of T1, and changes to 1 ↓
┆19┆┆ad┆┄┄at the start of T2.↲
↲
TS3 4 Goes to 0 at the start↲
┆84┆of T1, and changes to 1 ↓
┆19┆┆ad┆┄┄at the start of T3. ↲
-,CPUDPADR 4,15 80186 addresses on ↲
board dual port RAM.↲
↲
MBACS 3,4 ┆84┆80186 address is an off ↓
┆19┆┆ad┆┄┄board address. ↲
┆84┆Multibus is accessed.↲
↲
DPBACS0 5 Used to enable DPRAM ↲
DPBACS1 5 ┆84┆data bus tranceivers ↓
┆19┆┆ad┆┄┄for DPRAM and Multibus ↓
┆19┆┆ad┆┄┄access.↲
↲
-,DPRAMADR 15 ┆84┆-, (-,LS2 and CPUDPADR) ↲
↲
-,OBIOADR 3 ┆84┆80186 addresses an on ↓
┆19┆┆ad┆┄┄board I/O device.↲
↲
ARDY 1 Asynchronous ready ↲
signal to 80186.↲
↲
SRDY 1 Synchronous ready ↲
┆84┆signal to 80186.↲
↲
-,CPUMEMCMD 15 Advanced 80186 memory↲
command.↲
↲
-,TIMEOUT 4 Time out signal. Used↲
┆84┆to terminate a Multibus ↓
┆19┆┆ad┆┄┄cycle if no XACK is ↓
┆19┆┆ad┆┄┄received within ↓
┆19┆┆ad┆┄┄approximately 10 ms. Is ↓
┆19┆┆ad┆┄┄also used to control ↓
┆19┆┆ad┆┄┄the RUN indicator.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
-,IODEN 2 Enable signal for on↲
┆84┆board I/O data bus ↓
┆19┆┆ad┆┄┄transceivers. ↲
↲
-,DPDEN0 13 Enable signals for ↲
-,DPDEN1 13 transceivers↲
between DPRAM data bus↲
┆84┆and CPU address/data ↓
┆19┆┆ad┆┄┄bus. ↲
↲
-,MBLBEN 13 Enable signals for↲
-,MBSWAP 13 data transceivers↲
-,MBHBEN 13 between Multibus↲
and DPRAM data bus.↲
↲
-,MBADREN 14 Enable signal for ↲
┆84┆address transceivers ↓
┆19┆┆ad┆┄┄between Multibus ↓
┆19┆┆ad┆┄┄and DPRAM address ↓
┆19┆┆ad┆┄┄bus. ↲
↲
MBDTRM 13 Direction control↲
┆84┆for Multibus data ↓
┆19┆┆ad┆┄┄data transceivers. ↲
↲
MBSEL 5,14 Indicates that ↲
┆84┆Multibus has ↓
┆19┆┆ad┆┄┄access to DPRAM. ↲
↲
-,DPA0 5 DPRAM address bit 0.↲
┆84┆Used to control byte ↓
┆19┆┆ad┆┄┄transfers. ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
AD0-ADF 2,6,13 The contents of the ↲
┆84┆EPROM's are transfer- ↓
┆19┆┆ad┆┄┄red to the CPU address/ ↓
┆19┆┆ad┆┄┄data bus when -,ROMCS ↓
┆19┆┆ad┆┄┄and -,OBRD are low. ↓
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
INTO 1 Interrupt request from ↲
┆84┆8259A intr. controller ↓
┆19┆┆ad┆┄┄to 80186.↲
↲
-,SLAVESEL 7 Used only when the ↲
┆84┆80186 intr.system ↓
┆19┆┆ad┆┄┄operates in RMX86. ↓
┆19┆┆ad┆┄┄compatiblity mode. ↲
↲
MBINTO-MBINT7 7 Buffered interrupt ↲
requests from Multibus.↲
↲
INT1, INT3 1 Interrupt requests ↲
┆84┆to 80186 from inter- ↓
┆19┆┆ad┆┄┄rupt source jumper ↓
┆19┆┆ad┆┄┄matrix. ↲
↲
IR0-IR7 7 Interrupt requests ↲
┆84┆to 8259A from inter- ↓
┆19┆┆ad┆┄┄from interrupt source ↓
┆19┆┆ad┆┄┄jumper matrix.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
RECINT 7 8251A receiver intr. ↲
request. ↲
↲
TRMINT 7 8251A transmitter ↲
intr. request.↲
↲
TRD 8 Transmitted data. ↲
↲
RTS 8 Request to send. ↲
↲
DTR 8 Data terminal ready.↲
↲
TTRCL 8 Transmitter clock ↲
output. ↲
↲
RCD 8 Received data. ↲
↲
-,RFS 8 Ready for sending. ↲
↲
-,DSR 8 Data set ready. ↲
↲
-,RLSD 9 Data channel received↲
┆84┆line signal detector ↓
┆19┆┆ad┆┄┄(carrier on). ↲
↲
-,CALL 9 Calling indicator. ↲
↲
-,TRCL 8 Transmitter clock to↲
8251A. ↲
↲
RCCL 8 Receiver clock to↲
8251A. ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
XAOUTP0 10 Optional output sig-↲
XAOUTP1 10 ┆84┆nals to I/O expansion ↓
┆19┆┆ad┆┄┄connector J1. ↲
↲
XBOUTP0 10 Optional output sig-↲
XBOUTP1 10 ┆84┆nals to I/O expansion ↓
┆19┆┆ad┆┄┄connector J2. ↲
↲
-,XACS0 10 Chip select signals↲
-,XACS1 10 ┆84┆to I/O expansion ↓
┆19┆┆ad┆┄┄connector J1. ↲
↲
-,XBCS0 10 Chip select signals↲
-,XBCS1 10 ┆84┆to I/O expansion ↓
┆19┆┆ad┆┄┄connector J2. ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
XAOPT0 9 Optional input signals↲
XAOPT1 9 ┆84┆from I/O expansion ↓
┆19┆┆ad┆┄┄connector J1. ↲
↲
-,XAPST 9 A 0 indicates that ↲
┆84┆a module has been in- ↓
┆19┆┆ad┆┄┄stalled in J1.↲
↲
XAINT0 7 Interrupt requests↲
XAINT1 7 ┆84┆from connector J1.↲
↲
-,XAWAIT 4 Wait signal from J1.↲
┆84┆Controls ARDY to the ↓
┆19┆┆ad┆┄┄80186, when module ↓
┆19┆┆ad┆┄┄in J1 is addressed.↲
↲
XADRQ 1 DMA request from ↲
connector J1.↲
↲
XBOPT0 9╞ ╞ Optional input signals↲
XBOPT1 9 ┆84┆from I/O expansion ↓
┆19┆┆ad┆┄┄connector J2. ↲
↲
-,XBPST 9 A 0 indicates that a↲
module has been in-↲
stalled in J2.↲
↲
XBINT0 7 Interrupt requests ↲
XBINT1 7 from connector J2. ↲
↲
-,XBWAIT 4 Wait signal from J2.↲
┆84┆Controls ARDY to ↓
┆19┆┆ad┆┄┄80186, when module in ↓
┆19┆┆ad┆┄┄J2 is addressed. ↲
↲
XBDRQ 1 ┆84┆DMA request from ↓
┆19┆┆ad┆┄┄connector J2.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
-,MCLK 3,11 10 MHz clock signal.↲
↲
-,BLCK 3,11 Clock signal for the↲
8289 bus arbiter.↲
↲
-,OBINIT 1,3,12,15 Reset signal from ↲
Multibus. ↲
↲
-,MBMRD 5,11,15 Memory read command↲
from Multibus. ↲
↲
-,MBMWRT 11,15 Memory write command↲
from Multibus. ↲
↲
-,MBIOWC 12 I/O write command ↲
from Multibus. ↲
↲
-,MBXACK 4 Acknowledge from ↲
┆84┆Multibus. Generates ↓
┆19┆┆ad┆┄┄ARDY to the 80186, when ↓
┆19┆┆ad┆┄┄it accesses Multibus ↓
┆19┆┆ad┆┄┄devices. ↲
↲
-,MBIORC Not used I/O read command ↲
from Multibus. ↲
↲
-,LOCK 15 Used to obtain ↲
┆84┆exclusive access to ↓
┆19┆┆ad┆┄┄DPRAM from Multibus.↲
↲
-,BHEN 3 Byte control signal ↲
from Multibus. ↲
↲
-,XACK 11 Acknowledge from ↲
Multibus. ↲
↲
-,MBDPADR 11 A 0 indicates that the↲
┆84┆Multibus address is ↓
┆19┆┆ad┆┄┄within the DPRAM ↓
┆19┆┆ad┆┄┄address range. ↲
↲
-,MBDPRQ 11,15 Read or write request↲
to DPRAM from Multibus.↲
↲
-,DPXACK 11 Ack. from CPU602, when↲
┆84┆CPU602 is accessed from ↓
┆19┆┆ad┆┄┄Multibus. ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
-,RSTMBINT 11,12 Decoded Multibus I/O↲
┆84┆write command. Resets ↓
┆19┆┆ad┆┄┄the intr. latch ↓
┆19┆┆ad┆┄┄(MBINTOUT1-2) addressed ↓
┆19┆┆ad┆┄┄by -,DATO, -,DAT1.↲
↲
-,MBINTOUT0 7 Pulsed intr. request↲
┆84┆output to Multibus. ↓
┆19┆┆ad┆┄┄Can only be used for ↓
┆19┆┆ad┆┄┄edge triggered intr. ↓
┆19┆┆ad┆┄┄inputs. ↲
↲
-,MBINTOUT1 7 Interrupt request ↲
-,MBINTOUT2 7 outputs to Multibus. ↲
-,MBINTOUT3 7 ┆84┆can be used for both ↓
┆19┆┆ad┆┄┄level and edge ↓
┆19┆┆ad┆┄┄triggered intr.inputs.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
DPD0-DPDF 13,17 Dual-Port RAM data bus.↲
┆84┆Transfers data between ↓
┆19┆┆ad┆┄┄80186, RAM array, and ↓
┆19┆┆ad┆┄┄Multibus. ↲
↲
-,DAT0--,DAT1 12,13 Multibus data lines.↲
-,DAT2--,DATF 13 ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
DPA0 5,14,15 Dual Port RAM address↲
DPA1-DPA10 14,16 ╞ bus.↲
DPA11 14,15,16 ↲
DPA12 14,16 ↲
DPA13 14,15,16 ↲
↲
-,ADR0--,ADR3 14 Multibus address lines.↲
-,ADR4--,ADRF 12,14 ↲
-,ADR10--,ADR11 14 ↲
-,ADR12--,ADR17 11,14 ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
-,RAS0 17 Row address strobes ↲
-,RAS1 17 for RAM array. ↲
RASEN 15 Enable signal for ↲
-,RAS0 and -,RAS1.↲
ROWADR 16 Controls RAM address↲
multiplexer. ↲
DASTB 13 Strobe signal for RAM↲
output latch.↲
-,CAS0 17 Column address strobes↲
-,CAS1 17 for RAM array. ↲
CAS 4,15 ┆84┆Generates -,CAS0 and↓
┆19┆┆ad┆┄┄-,CAS1. Controls SRDY ↓
┆19┆┆ad┆┄┄to the 80186, when it ↓
┆19┆┆ad┆┄┄accesses the DPRAM.↲
-,RASEN* 15 Input to flip-flop,↲
which generates RASEN. ↲
-,MBSEL 4,5,11,14,15 A 0 indicates that the↲
┆84┆Multibus has access to ↓
┆19┆┆ad┆┄┄the DPRAM. ↲
-,MBRQSYN 11 Synchronized DPRAM ↲
request from Multibus. ↲
-,RFCYC 15,16 Indicates that a RAM↲
refresh cycle is in ↲
progress. ↲
-,WE 11,15 Controls timing of ↲
┆84┆DPRAM write strobes ↓
┆19┆┆ad┆┄┄and Multibus XACK.↲
-,CAS* 15 Input to flip-flop,↲
which generates CAS. ↲
-,RFRQ 15 Refresh request. ↲
┆84┆Generated every 14.5 ↓
┆19┆┆ad┆┄┄microsec. ↲
2MHzCLK 8 2 MHz clock to 8251A↲
USART. ↲
RFA0-RFA7 16 RAM refresh address. ↲
↲
BANK0 15 Control signals for ↲
BANK1 15 -,RAS0 and -,RAS1. ↲
↲
-,DPREAD0 13 Output enable signals ↲
-,DPREAD1 13 ┆84┆for DPRAM data output ↓
┆19┆┆ad┆┄┄latches. ↲
-,MBBHE 11 Byte control signal to↲
Multibus. ↲
-,WELOW 17 RAM write strobe, bits ↲
0-7. ↲
-,WEHIGH 17 RAM write strobe, bits ↲
8-F. ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
R/C0-R/C8 17 ┆84┆Multiplexed row/column ↓
┆19┆┆ad┆┄┄address lines to RAM ↓
┆19┆┆ad┆┄┄array. ↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆Signal Destination Description ↲
↲
RD0-RD7 13 Data outputs from RAM↲
RD8-RDF 13 array.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆3.2 P┆a1┆┆b0┆AL Descriptions↲
↲
The following PAL's are used on the CPU602 board ↲
↲
┆b0┆┆a1┆PATTERN No. PAL TYPE POSITION↲
PAT007 PAL16R8 U38 ↲
PAT008 PAL16R6 U37 ↲
PAT009 PAL16L8 U42 ↲
PAT010 PAL16L8 U43 ↲
PAT011 PAL16L8 U44 ↲
PAT012 PAL16L8 U70 ↲
↲
┆84┆In this section the logical equations for the PAL outputs ↓
┆19┆┆89┆┄┄are listed. The following terminologi is used: ↲
↲
-, complement, prefix to signal name. ↲
x logical AND. ↲
+ logical OR. ↲
= combinatorial equality. ↲
:= sequential equality, register output after positive↲
transition of clock. ↲
↲
┆84┆All the used PAL types have inverting outputs. The ↓
┆19┆┆89┆┄┄equations therefore specifies the complemented output. For ↓
┆19┆┆89┆┄┄outputs, which only are used internally in the PAL, the ↓
┆19┆┆89┆┄┄signal names (Q or F) inside the PAL symbol are used. ↲
↲
↲
┆b0┆┆a1┆3.2.1 PAT007↲
↲
┆84┆This PAL is used as refresh timer for the dynamic RAM. It ↓
┆19┆┆89┆┄┄generates a refresh request every 14.5 microsec. (6 MHz ↓
┆19┆┆89┆┄┄clock). ↲
↲
RFRQ := -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1x-,OBINIT↲
+ RFRQx-,RFCYCx-,OBINIT ↲
↲
Q1 := -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1 ↲
+ -,Q1 ↲
↲
2MHzCLK := -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1↲
+ 2MHzCLKxQ1 ↲
+ -,2MHzCLKx-,Q1 ↲
↲
Q3 := OBINIT↲
+-,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1↲
+ Q3x2MHzCLKx↲
+ Q3xQ1↲
+ -,Q3x-,2MHzCLKx-,Q1↲
↲
Q4 := OBINIT↲
+-,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1↲
+ Q4xQ3↲
+ Q4x2MHzCLK↲
+ Q4xQ1↲
+ -,Q4x-,Q3x-,2MHzCLKx-,Q1↲
════════════════════════════════════════════════════════════════════════
↓
Q5 := OBINIT ↲
+ -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1 ↲
+ Q5xQ4 ↲
+ Q5xQ3 ↲
+ Q5x2MHzCLK ↲
+ -,Q5x-,Q4x-,Q3x-,2MHzCLKx-,Q1 ↲
↲
Q6 := OBINIT↲
+ -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1↲
+ Q6xQ5↲
+ Q6xQ4↲
+ Q6xQ3↲
+ Q6x2MHzCLK↲
+ Q6xQ1↲
+ -,Q6x-,Q5x-,Q4x-,Q3x-,2MHzCLKx-,Q1↲
↲
Q7 := -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1x-,OBINIT↲
+ Q7xQ6x-,OBINIT ↲
+ Q7xQ5x-,OBINIT ↲
+ Q7xQ4x-,OBINIT ↲
+ Q7xQ3x-,OBINIT ↲
+ Q7x2MHzCLKx-,OBINIT ↲
+ Q7xQ1x-,OBINIT ↲
↲
↲
┆b0┆┆a1┆3.2.2 PAT008↲
↲
┆84┆This PAL controls the access to the Dual-Port RAM and ↓
┆19┆┆89┆┄┄generates the timing control signals for the RAM. ↲
↲
RASEN* = RFCYCx-,Q4x-,OBINIT ↲
+ -,RFCYCx-,RASENx-,Q4x-,MBSELx-,RFRQxCPUDPADR ↲
xCPUMEMCMDx-,OBINIT ↲
+ -,RFCYCx-,RASENx-,Q4xMBSELx-,Q1x-,RFRQ↲
xMBRQSYNx-,0BINIT ↲
+ -,RFCYCxRASENx-,WEx-,0BINIT ↲
↲
MBSEL := -,CPUDPADRx-,CPULOCKxMBRQSYNx-,0BINIT ↲
+ -,CPUMEMCMDx-,CPULOCKxMBRQSYNx-,0BINIT ↲
+ MBSELxMBRQSYNx-,0BINIT ↲
+ MBSELxMBLOCKx-,0BINIT ↲
↲
Q1 := MBRQSYNxMBSELx-,RFCYCxRASENx-,0BINIT ↲
+ Q1xMBRQSYNx-,0BINIT ↲
↲
MBRQSYN := MBDPRQx-,0BINIT ↲
↲
RFCYC := -,RFCYCx-,RASENx-,Q4xRFRQx-,0BINIT ↲
+ RFCYCx-,Q4x-,0BINIT ↲
+ RFCYCxRASENx-,0BINIT ↲
↲
Q4 := RASENx-,0BINIT ↲
════════════════════════════════════════════════════════════════════════
↓
WE := -,RFCYCxRASENxQ4x-,WEx-,0BINIT ↲
↲
-,CAS* := -,RFCYCxRASENx-,0BINIT ↲
↲
↲
┆b0┆┆a1┆3.2.3 PAT009↲
↲
┆84┆This PAL generates the bank select (BANK0, BANK1) and the ↓
┆19┆┆89┆┄┄byte write (WELOW, WEHIGH) control signals for the RAM. In ↓
┆19┆┆89┆┄┄addition it generates the enable signals (DPREAD0, DPREAD1) ↓
┆19┆┆89┆┄┄for the RAM output latches and the Multibus byte control ↓
┆19┆┆89┆┄┄signal MBBHE. ↲
↲
↲
-,BANK0 = D9x-,RFCYC ↲
↲
-,BANK1 = -,D9x-,RFCYC ↲
↲
DPREAD0 = -,MBSELxDPRAMADRx0BRD ↲
+ MBSELxMBMRD ↲
↲
DPREAD1 = -,MBSELxDPRAMADRx0BRD ↲
+ MBSELxMBMRD ↲
↲
F4 = -,MBSELxDPRAMADRx-,DPA0x0BWRT ↲
+ MBSELx-,DPA0xMBMWRT ↲
↲
F5 = -,MBSELxDPRAMADRxLBHEx0BWRT ↲
+ MBSELxMBBHENxMBMWRT ↲
+ MBSELxDPA0xMBMWRT ↲
↲
MBBHE = -,LBHExDPA0 ↲
+ LBHEx-,DPA0 ↲
↲
↲
┆b0┆┆a1┆3.2.4 PAT010↲
↲
This PAL is used as address decoder. ↲
↲
-,MBACS = ROMCS ↲
+ -,LS2xCPUDPADR ↲
+ LS2xLS1xLS0 ↲
+ LS2xPUADRFxPUADRExPUADRDxPUADRCxPUADRBxPUADRA↲
+ LS2x-,PUADRFx-,PUADREx-,PUADRDx-,PUADRC↲
x-,PUADRBx-,PUADRA ↲
↲
-,DPBACS0= ROMCS ↲
+ LS2xLS1xLS0 ↲
+ LS2xPUADRFxPUADRExPUADRDxPUADRCxPUADRBxPUADRA↲
+ ┆84┆LS2x-,PUADRFx-,PUADREx-,PUADRDx-,PUADRC ↓
┆19┆┆96┆┄┄x-,PUADRBx-,PUADRA ↲
+ PUADR0 ↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
-,DPBACS1= ROMCS ↲
+ LS2xLS1xLS0 ↲
+ LS2xPUADRFxPUADRExPUADRDxPUADRCxPUADRBxPUADRA↲
+ ┆84┆LS2x-,PUADRFx-,PUADREx-,PUADRDx-,PUADRC ↓
┆19┆┆96┆┄┄x-,PUADRBx-,PUADRA ↲
+ -,LBHE ↲
↲
DPRAMADR = -,LS2xCPUDPADR ↲
↲
OBIOADR = LS2xLS1xLS0 ↲
+ LS2x-,PUADRFx-,PUADREx-,PUADRDx-,PUADRC↲
x-,PUADRBx-,PUADRA ↲
↲
↲
┆b0┆┆a1┆3.2.5 PAT011↲
↲
┆84┆This PAL generates the ARDY and SRDY ready signals for the ↓
┆19┆┆89┆┄┄80186 microprocessor. The memory command signal ,CPUMEMCMD, ↓
┆19┆┆89┆┄┄is decoded from LS2, LS1, and LS0. ↲
↲
-,ARDY = XAWAIT ↲
+ XBWAIT ↲
+ LS2xLS1xLS0 ↲
+ -,LS2xCPUDPADR ↲
+ MBACSx-,MBMASTER ↲
+ MBACSx-,MBXACKx-,TIMEOUT ↲
↲
-,SRDY = LS2x-,LS1 ↲
+ LS2x-,LS0 ↲
+ -,LS2x-,CPUDPADR ↲
+ LS2xLS1xLS0x-,TS3 ↲
+ -,LS2xCPUDPADRxMBSEL ↲
+ -,LS2xCPUDPADRx-,CAS ↲
↲
MCMD = -,LS2xLS1x-,TS3 ↲
+ -,LS2xLS1x0BRD ↲
+ -,LS2xLS0x-,TS3 ↲
+ -,LS2xLS0x0BWRT ↲
↲
↲
┆b0┆┆a1┆3.2.6 PAT012↲
↲
┆84┆This PAL is used to generate interrupt to the Multibus. It ↓
┆19┆┆89┆┄┄has one non-latched (MBINTOUT0), and three latched ↓
┆19┆┆89┆┄┄(MBINTOUT 1-3) interrupt outputs. ↲
↲
MBINTOUT0 = OBWRTxPCS4xPUADR6x-,PUADR1x-,IODAT1x-,IODAT0↲
↲
-,Q1 = OBWRTxPCS4xPUADR6x-,PUADR1x-,IODAT1xIODAT0↲
+ MBINTOUT1 ↲
↲
════════════════════════════════════════════════════════════════════════
↓
-,MBINTOUT1 = 0BINIT ↲
+ OBWRTxPCS4xPUADR6xPUADR1x-,IODAT1xIODAT0↲
+ RSTMBINTx-,DAT1xDAT0 ↲
+ Q1 ↲
↲
-,Q2 = OBWRTxPCS4xPUADR6x-,PUADR1xIODAT1x-,IODAT0↲
+ MBINTOUT2 ↲
↲
-,MBINTOUT2 = 0BINIT ↲
+ OBWRTxPCS4xPUADR6xPUADR1xIODAT1x-,IODAT0↲
+ RSTMBINTxDAT1x-,DAT0 ↲
+ Q2 ↲
↲
-,Q3 = OBWRTxPCS4xPUADR6x-,PUADR1xIODAT1xIODAT0↲
+ MBINTOUT3 ↲
↲
-,MBINTOUT3 = 0BINIT ↲
+ OBWRTxPCS4xPUADR6xPUADR1xIODAT1xIODAT0↲
+ RSTMBINTxDAT1xDAT0 ↲
+ Q3 ╞ ╞ ╞ ╞ ╞ ↲
↲
↲
┆b0┆┆a1┆3.3 State Diagrams↲
↲
┆b0┆┆a1┆3.3.1 Dual-Port RAM Access Control↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
F1 = MBRQSYNx-,CPUDPADRx-,CPULOCK↲
+ MBRQSYNx-,CPUMEMCMDx-,CPULOCK↲
↲
F2 = MBRQSYNxMBSELx-,RFCYCxRASEN↲
↲
F3 = -,MBRQSYNx-,MBLOCK↲
↲
F4 = MBSELxMBLOCK↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3.3.2 Dual-Port RAM Timing Control↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
F1 = CPUDPADRxCPUMEMCMDx-,RFRQx-,MBSEL↲
+MBRQSYNx-,RFRQxMBSEL↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3.4 Timing Diagrams↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3.5 Assembly Drawing↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆1a┆┆1a┆
0x00000…00020 (0,) 00 00 00 00 00 00 00 00 42 03 06 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 4e 00 00 00 ┆ B N ┆
0x00020…00040 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ ┆
0x00040…00047 00 00 00 00 00 00 00 ┆ ┆
0x00047…00080 Params {
0x00047…00080 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1@ ┆
0x00047…00080 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x00047…00080 }
0x00080…000a0 b0 a1 e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x000a0…000c0 20 20 20 69 0d 0a a1 b0 54 41 42 4c 45 20 4f 46 20 43 4f 4e 54 45 4e 54 53 20 20 20 20 20 20 20 ┆ i TABLE OF CONTENTS ┆
0x000c0…000e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x000e0…00100 20 20 20 20 50 41 47 45 0d 0a 0d 0a b0 a1 e1 31 2e 20 20 47 45 4e 45 52 41 4c 20 49 4e 46 4f 52 ┆ PAGE 1. GENERAL INFOR┆
0x00100…00120 f0 b0 4d 41 54 49 4f 4e 20 f0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ MATION ......................┆
0x00120…00140 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 31 0d 0a 20 20 20 20 31 2e 31 20 20 49 6e 74 ┆............. 1 1.1 Int┆
0x00140…00160 72 6f 64 75 63 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆roduction ......................┆
0x00160…00180 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 31 0d 0a 20 20 20 20 31 2e 32 20 20 53 ┆............... 1 1.2 S┆
0x00180…001a0 70 65 63 69 66 69 63 61 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆pecifications ..................┆
0x001a0…001c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 31 0d 0a 20 20 20 20 20 20 20 20 ┆................. 1 ┆
0x001c0…001e0 20 31 2e 32 2e 31 20 20 50 6f 77 65 72 20 52 65 71 75 69 72 65 6d 65 6e 74 73 20 2e 2e 2e 2e 2e ┆ 1.2.1 Power Requirements .....┆
0x001e0…00200 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 31 0d 0a 20 20 20 20 20 20 ┆................... 1 ┆
0x00200…00220 (1,) 20 20 20 31 2e 32 2e 32 20 20 45 6e 76 69 72 6f 6e 6d 65 6e 74 61 6c 20 52 65 71 75 69 72 65 6d ┆ 1.2.2 Environmental Requirem┆
0x00220…00240 65 6e 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 31 0d 0a 20 20 20 20 ┆ents ................ 1 ┆
0x00240…00260 20 20 20 20 20 31 2e 32 2e 33 20 20 50 68 79 73 69 63 61 6c 20 43 68 61 72 61 63 f0 74 65 72 69 ┆ 1.2.3 Physical Charac teri┆
0x00260…00280 73 74 69 63 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 20 31 0d 0a 20 ┆stics ................. 1 ┆
0x00280…002a0 20 20 20 31 2e 33 20 20 4a 75 6d 70 65 72 20 43 6f 6e 66 69 67 75 72 61 74 69 6f 6e 20 2e 2e 2e ┆ 1.3 Jumper Configuration ...┆
0x002a0…002c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 31 0d ┆.......................... 1 ┆
0x002c0…002e0 0a 20 20 20 20 31 2e 34 20 20 43 6f 6e 6e 65 63 74 6f 72 20 50 69 6e 20 41 73 73 69 67 6e 6d 65 ┆ 1.4 Connector Pin Assignme┆
0x002e0…00300 6e 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 ┆nts ........................ ┆
0x00300…00320 35 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 34 2e 31 20 20 4d 75 6c 74 69 62 75 73 20 43 6f 6e 6e ┆5 1.4.1 Multibus Conn┆
0x00320…00340 65 63 74 6f 72 20 50 31 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 ┆ector P1 ..................... ┆
0x00340…00360 20 20 35 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 34 2e 32 20 20 4d 75 6c 74 69 62 75 73 20 43 6f ┆ 5 1.4.2 Multibus Co┆
0x00360…00380 6e 6e 65 63 74 6f 72 20 50 32 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆nnector P2 .....................┆
0x00380…003a0 20 20 20 20 36 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 34 2e 33 20 20 53 42 58 20 43 6f 6e 6e 65 ┆ 6 1.4.3 SBX Conne┆
0x003a0…003c0 63 74 6f 72 20 4a 31 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ctor J1 ........................┆
0x003c0…003e0 2e 2e 20 20 20 20 37 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 34 2e 34 20 20 53 42 58 20 43 6f 6e ┆.. 7 1.4.4 SBX Con┆
0x003e0…00400 6e 65 63 74 6f 72 20 4a 32 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆nector J2 ......................┆
0x00400…00420 (2,) 2e 2e 2e 2e 20 20 20 20 37 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 34 2e 35 20 20 43 6f 6d 6d 75 ┆.... 7 1.4.5 Commu┆
0x00420…00440 6e 69 63 61 74 69 6f 6e 20 49 6e 74 65 72 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 20 4a 33 20 ┆nication Interface Connector J3 ┆
0x00440…00460 2e 2e 2e 2e 2e 2e 20 20 20 20 38 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 34 2e 36 20 20 49 6e 74 ┆...... 8 1.4.6 Int┆
0x00460…00480 65 72 6e 61 6c 20 43 61 62 6c 65 20 4b 42 4c 35 35 31 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ernal Cable KBL551 .............┆
0x00480…004a0 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 38 0d 0a 0d 0a b0 32 2e 20 20 50 52 4f 47 52 41 4d 4d 49 4e ┆........ 8 2. PROGRAMMIN┆
0x004a0…004c0 47 20 49 4e 46 4f 52 4d 41 54 49 4f 4e 20 f0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆G INFORMATION .................┆
0x004c0…004e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 39 0d 0a 20 20 20 20 32 2e 31 20 20 38 30 ┆.............. 9 2.1 80┆
0x004e0…00500 31 38 36 20 49 6e 69 74 69 61 6c 69 7a 61 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆186 Initialization .............┆
0x00500…00520 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 39 0d 0a 19 80 81 80 20 20 20 20 20 ┆................ 9 ┆
0x00520…00540 20 20 20 20 32 2e 31 2e 31 20 20 52 65 6c 6f 63 61 74 69 6f 6e 20 52 65 67 69 73 74 65 72 20 2e ┆ 2.1.1 Relocation Register .┆
0x00540…00560 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 39 0d 0a 20 20 20 ┆...................... 9 ┆
0x00560…00580 20 20 20 20 20 20 32 2e 31 2e 32 20 20 55 70 70 65 72 20 4d 65 6d 6f 72 79 20 43 68 69 70 20 53 ┆ 2.1.2 Upper Memory Chip S┆
0x00580…005a0 65 6c 65 63 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 20 39 0d 0a 20 ┆elect Register ......... 9 ┆
0x005a0…005c0 20 20 20 20 20 20 20 20 32 2e 31 2e 33 20 20 4c 6f 77 65 72 20 4d 65 6d 6f 72 79 20 43 68 69 70 ┆ 2.1.3 Lower Memory Chip┆
0x005c0…005e0 20 53 65 6c 65 63 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 31 0d ┆ Select Register ......... 11 ┆
0x005e0…00600 0a 20 20 20 20 20 20 20 20 20 32 2e 31 2e 34 20 20 4d 69 64 2d 52 61 6e 67 65 20 4d 65 6d 6f 72 ┆ 2.1.4 Mid-Range Memor┆
0x00600…00620 (3,) 79 20 43 68 69 70 20 53 65 6c 65 63 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 ┆y Chip Selects ............. 1┆
0x00620…00640 31 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 31 2e 35 20 20 50 65 72 69 70 68 65 72 61 6c 20 43 68 ┆1 2.1.5 Peripheral Ch┆
0x00640…00660 69 70 20 53 65 6c 65 63 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 ┆ip Selects ................... ┆
0x00660…00680 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 31 2e 36 20 20 54 69 6d 65 72 20 31 20 2e 2e 2e ┆ 11 2.1.6 Timer 1 ...┆
0x00680…006a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x006a0…006c0 20 20 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 31 2e 37 20 20 49 6e 74 65 72 72 75 70 74 ┆ 11 2.1.7 Interrupt┆
0x006c0…006e0 20 43 6f 6e 74 72 6f 6c 6c 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Controller ....................┆
0x006e0…00700 2e 2e 20 20 20 31 32 0d 0a 20 20 20 20 32 2e 32 20 20 43 50 55 36 30 32 20 41 64 64 72 65 73 73 ┆.. 12 2.2 CPU602 Address┆
0x00700…00720 20 53 70 61 63 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Space .........................┆
0x00720…00740 2e 2e 2e 2e 20 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 32 2e 31 20 20 45 50 52 4f 4d ┆.... 12 2.2.1 EPROM┆
0x00740…00760 20 41 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Addressing ....................┆
0x00760…00780 2e 2e 2e 2e 2e 2e 20 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 32 2e 32 20 20 44 75 61 ┆...... 12 2.2.2 Dua┆
0x00780…007a0 6c 2d 50 6f 72 74 20 52 41 4d 20 41 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆l-Port RAM Addressing ..........┆
0x007a0…007c0 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 32 2e 33 20 20 4f ┆........ 12 2.2.3 O┆
0x007c0…007e0 6e 20 42 6f 61 72 64 20 49 2f 4f 20 41 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆n Board I/O Addressing .........┆
0x007e0…00800 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 32 2e 34 20 ┆.......... 13 2.2.4 ┆
0x00800…00820 (4,) 20 4d 75 6c 74 69 62 75 73 20 4d 65 6d 6f 72 79 20 41 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e ┆ Multibus Memory Addressing ....┆
0x00820…00840 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 32 2e ┆............ 13 2.2.┆
0x00840…00860 35 20 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 41 64 64 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e ┆5 Multibus I/O Addressing .....┆
0x00860…00880 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 32 2e ┆.............. 13 2.┆
0x00880…008a0 32 2e 36 20 20 49 2f 4f 20 50 6f 72 74 20 41 64 64 72 65 73 73 65 73 20 2e 2e 2e 2e 2e 2e 2e 2e ┆2.6 I/O Port Addresses ........┆
0x008a0…008c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 33 0d 0a 20 20 20 20 32 2e 33 20 20 ┆................ 13 2.3 ┆
0x008c0…008e0 38 32 35 35 41 20 50 61 72 61 6c 6c 65 6c 20 49 2f 4f 20 50 6f 72 74 73 20 2e 2e 2e 2e 2e 2e 2e ┆8255A Parallel I/O Ports .......┆
0x008e0…00900 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 34 0d 0a 20 20 20 20 20 20 20 ┆.................. 14 ┆
0x00900…00920 20 20 32 2e 33 2e 31 20 20 38 32 35 35 41 20 50 6f 72 74 20 41 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 2.3.1 8255A Port A ..........┆
0x00920…00940 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 35 0d 0a 20 20 20 20 20 ┆.................... 15 ┆
0x00940…00960 20 20 20 20 32 2e 33 2e 32 20 20 38 32 35 35 41 20 50 6f 72 74 20 42 20 2e 2e 2e 2e 2e 2e 2e 2e ┆ 2.3.2 8255A Port B ........┆
0x00960…00980 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 35 0d 0a 20 20 20 ┆...................... 15 ┆
0x00980…009a0 20 20 20 20 20 20 32 2e 33 2e 33 20 20 38 32 35 35 41 20 50 6f 72 74 20 43 20 2e 2e 2e 2e 2e 2e ┆ 2.3.3 8255A Port C ......┆
0x009a0…009c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 35 0d 0a 20 ┆........................ 15 ┆
0x009c0…009e0 20 20 20 32 2e 34 20 20 4d 75 6c 74 69 62 75 73 20 49 6e 74 65 72 72 75 70 74 20 4f 75 74 70 75 ┆ 2.4 Multibus Interrupt Outpu┆
0x009e0…00a00 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 36 0d ┆ts ....................... 16 ┆
0x00a00…00a20 (5,) 0a 20 20 20 20 20 20 20 20 20 32 2e 34 2e 31 20 20 53 65 74 20 4d 75 6c 74 69 62 75 73 20 49 6e ┆ 2.4.1 Set Multibus In┆
0x00a20…00a40 74 65 72 72 75 70 74 20 4f 75 74 70 75 74 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 ┆terrupt Output ............. 1┆
0x00a40…00a60 36 0d 0a 20 20 20 20 20 20 20 20 20 32 2e 34 2e 32 20 20 43 6c 65 61 72 20 4d 75 6c 74 69 62 75 ┆6 2.4.2 Clear Multibu┆
0x00a60…00a80 73 20 49 6e 74 65 72 72 75 70 74 20 4f 75 74 70 75 74 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 ┆s Interrupt Output ........... ┆
0x00a80…00aa0 20 31 36 0d 0a 0d 0a b0 33 2e 20 20 54 45 43 48 4e 49 43 41 4c 20 44 45 53 43 52 49 50 54 49 4f ┆ 16 3. TECHNICAL DESCRIPTIO┆
0x00aa0…00ac0 4e f0 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆N .............................┆
0x00ac0…00ae0 2e 2e 2e 2e 20 20 20 31 37 0d 0a 20 20 20 20 33 2e 31 20 20 4c 6f 67 69 63 20 44 69 61 67 72 61 ┆.... 17 3.1 Logic Diagra┆
0x00ae0…00b00 6d 73 20 61 6e 64 20 53 69 67 6e 61 6c 20 44 65 73 63 72 69 70 74 69 6f 6e 73 20 2e 2e 2e 2e 2e ┆ms and Signal Descriptions .....┆
0x00b00…00b20 2e 2e 2e 2e 2e 2e 20 20 20 31 39 0d 0a 19 80 81 80 20 20 20 20 33 2e 32 20 20 50 41 4c 20 44 65 ┆...... 19 3.2 PAL De┆
0x00b20…00b40 73 63 72 69 70 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆scription ......................┆
0x00b40…00b60 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 34 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 32 2e ┆............ 54 3.2.┆
0x00b60…00b80 31 20 20 50 41 54 30 30 37 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆1 PAT007 ......................┆
0x00b80…00ba0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 34 0d 0a 20 20 20 20 20 20 20 20 20 33 2e ┆.............. 54 3.┆
0x00ba0…00bc0 32 2e 32 20 20 50 41 54 30 30 38 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆2.2 PAT008 ....................┆
0x00bc0…00be0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 35 0d 0a 20 20 20 20 20 20 20 20 20 ┆................ 55 ┆
0x00be0…00c00 33 2e 32 2e 33 20 20 50 41 54 30 30 39 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆3.2.3 PAT009 ..................┆
0x00c00…00c20 (6,) 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 36 0d 0a 20 20 20 20 20 20 20 ┆.................. 56 ┆
0x00c20…00c40 20 20 33 2e 32 2e 34 20 20 50 41 54 30 31 30 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 3.2.4 PAT010 ................┆
0x00c40…00c60 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 36 0d 0a 20 20 20 20 20 ┆.................... 56 ┆
0x00c60…00c80 20 20 20 20 33 2e 32 2e 35 20 20 50 41 54 30 31 31 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 3.2.5 PAT011 ..............┆
0x00c80…00ca0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 37 0d 0a 20 20 20 ┆...................... 57 ┆
0x00ca0…00cc0 20 20 20 20 20 20 33 2e 32 2e 36 20 20 50 41 54 30 31 32 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 3.2.6 PAT012 ............┆
0x00cc0…00ce0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 37 0d 0a 20 ┆........................ 57 ┆
0x00ce0…00d00 20 20 20 33 2e 33 20 20 53 74 61 74 65 20 44 69 61 67 72 61 6d 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 3.3 State Diagrams .........┆
0x00d00…00d20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 38 0d ┆.......................... 58 ┆
0x00d20…00d40 0a 20 20 20 20 20 20 20 20 20 33 2e 33 2e 31 20 20 44 75 61 6c 2d 50 6f 72 74 20 52 41 4d 20 41 ┆ 3.3.1 Dual-Port RAM A┆
0x00d40…00d60 63 63 65 73 73 20 43 6f 6e 74 72 6f 6c 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 ┆ccess Control .............. 5┆
0x00d60…00d80 38 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 33 2e 32 20 20 44 75 61 6c 2d 50 6f 72 74 20 52 41 4d ┆8 3.3.2 Dual-Port RAM┆
0x00d80…00da0 20 54 69 6d 69 6e 67 20 43 6f 6e 74 72 6f 6c 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 ┆ Timing Control .............. ┆
0x00da0…00dc0 20 35 39 0d 0a 20 20 20 20 33 2e 34 20 20 54 69 6d 69 6e 67 20 44 69 61 67 72 61 6d 73 20 2e 2e ┆ 59 3.4 Timing Diagrams ..┆
0x00dc0…00de0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x00de0…00e00 20 20 20 36 30 0d 0a 20 20 20 20 33 2e 35 20 20 41 73 73 65 6d 62 6c 79 20 44 72 61 77 69 6e 67 ┆ 60 3.5 Assembly Drawing┆
0x00e00…00e20 (7,) 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ ...............................┆
0x00e20…00e29 2e 2e 20 20 20 36 35 0d 0a ┆.. 65 ┆
0x00e29…00e2c FormFeed {
0x00e29…00e2c 0c 83 c0 ┆ ┆
0x00e29…00e2c }
0x00e2c…00e40 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00e40…00e55 20 20 20 20 20 20 20 20 20 20 20 20 20 69 69 0d 0a a1 b0 0d 0a ┆ ii ┆
0x00e55…00e58 FormFeed {
0x00e55…00e58 0c 80 90 ┆ ┆
0x00e55…00e58 }
0x00e58…00e59 0a ┆ ┆
0x00e59…00e5c FormFeed {
0x00e59…00e5c 0c 80 80 ┆ ┆
0x00e59…00e5c }
0x00e5c…00e60 0a 14 b3 20 ┆ ┆
0x00e60…00e80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0b 0d ┆ ┆
0x00e80…00ea0 0a 0d 0a b0 a1 31 2e 20 20 20 20 20 20 20 47 45 4e 45 52 41 4c 20 49 4e 46 4f 52 4d 41 54 49 4f ┆ 1. GENERAL INFORMATIO┆
0x00ea0…00ec0 4e 0d 0a 0d 0a b0 a1 31 2e 31 20 20 20 20 20 20 49 6e 74 72 6f 64 75 63 74 69 6f 6e 0d 0a 0d 0a ┆N 1.1 Introduction ┆
0x00ec0…00ee0 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 36 30 32 20 69 73 20 61 20 73 69 6e 67 6c 65 ┆ The CPU602 is a single┆
0x00ee0…00f00 20 62 6f 61 72 64 20 63 6f 6d 70 75 74 65 72 20 77 69 74 68 20 74 68 65 20 66 6f 6c 6c 6f 77 69 ┆ board computer with the followi┆
0x00f00…00f20 6e 67 20 0a 19 89 80 80 6d 61 6a 6f 72 20 66 65 61 74 75 72 65 73 3a 0d 0a 20 20 20 20 20 20 20 ┆ng major features: ┆
0x00f20…00f40 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 62 6f 61 72 64 20 66 6f 72 ┆ Multibus board for┆
0x00f40…00f60 6d 61 74 20 61 6e 64 20 63 6f 6d 70 61 74 69 62 69 6c 69 74 79 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆mat and compatibility. ┆
0x00f60…00f80 20 20 20 38 30 31 38 36 20 43 50 55 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 69 6e 74 ┆ 80186 CPU. 10 int┆
0x00f80…00fa0 65 72 72 75 70 74 20 6c 65 76 65 6c 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 35 36 20 6b 42 ┆errupt levels 256 kB┆
0x00fa0…00fc0 20 64 75 61 6c 20 70 6f 72 74 20 52 41 4d 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 65 72 69 ┆ dual port RAM. Seri┆
0x00fc0…00fe0 61 6c 20 70 6f 72 74 20 77 69 74 68 20 56 2e 32 34 20 69 6e 74 65 72 66 61 63 65 2e 0d 0a 0d 0a ┆al port with V.24 interface. ┆
0x00fe0…01000 20 20 20 20 20 20 20 20 20 32 20 53 42 58 20 63 6f 6e 6e 65 63 74 6f 72 73 20 66 6f 72 20 49 2f ┆ 2 SBX connectors for I/┆
0x01000…01020 (8,) 4f 20 65 78 70 61 6e 73 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 31 2e 32 20 20 20 20 20 20 53 70 65 ┆O expansion. 1.2 Spe┆
0x01020…01040 63 69 66 69 63 61 74 69 6f 6e 73 0d 0a 0d 0a b0 a1 31 2e 32 2e 31 20 20 20 20 50 6f 77 65 72 20 ┆cifications 1.2.1 Power ┆
0x01040…01060 52 65 71 75 69 72 65 6d 65 6e 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2b 20 35 20 56 44 43 ┆Requirements + 5 VDC┆
0x01060…01080 20 a1 2b e1 20 30 2e 32 35 56 2c 20 36 2e 34 20 41 20 6d 61 78 2e 0d 0a 20 20 20 20 20 20 20 20 ┆ + 0.25V, 6.4 A max. ┆
0x01080…010a0 20 2b 31 32 20 56 44 43 20 a1 2b e1 20 30 2e 36 20 56 2c 20 30 2e 30 35 41 20 6d 61 78 2e 0d 0a ┆ +12 VDC + 0.6 V, 0.05A max. ┆
0x010a0…010c0 20 20 20 20 20 20 20 20 20 2d 31 32 20 56 44 43 20 a1 2b e1 20 30 2e 36 20 56 2c 20 30 2e 30 35 ┆ -12 VDC + 0.6 V, 0.05┆
0x010c0…010e0 41 20 6d 61 78 2e 0d 0a 0d 0a 0d 0a b0 a1 31 2e 32 2e 32 20 20 20 20 45 6e 76 69 72 6f 6e 6d 65 ┆A max. 1.2.2 Environme┆
0x010e0…01100 6e 74 61 6c 20 52 65 71 75 69 72 65 6d 65 6e 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4f 70 ┆ntal Requirements Op┆
0x01100…01120 65 72 61 74 69 6e 67 20 74 65 6d 70 65 72 61 74 75 72 65 20 30 81 6f 82 43 20 74 6f 20 35 30 81 ┆erating temperature 0 o C to 50 ┆
0x01120…01140 6f 82 43 0d 0a 20 20 20 20 20 20 20 20 20 52 65 6c 61 74 69 76 65 20 68 75 6d 69 64 69 74 79 20 ┆o C Relative humidity ┆
0x01140…01160 20 20 20 20 32 30 25 20 74 6f 20 38 30 25 20 77 69 74 68 6f 75 74 20 63 6f 6e 64 65 6e 73 61 74 ┆ 20% to 80% without condensat┆
0x01160…01180 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 31 2e 32 2e 33 20 20 20 20 50 68 79 73 69 63 61 6c 20 43 68 ┆ion. 1.2.3 Physical Ch┆
0x01180…011a0 61 72 61 63 74 65 72 69 73 74 69 63 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 69 64 74 68 20 ┆aracteristics Width ┆
0x011a0…011c0 20 20 20 20 20 20 20 20 20 20 20 20 31 37 39 2c 31 20 6d 6d 20 28 37 2e 30 35 20 69 6e 63 68 65 ┆ 179,1 mm (7.05 inche┆
0x011c0…011e0 73 29 0d 0a 20 20 20 20 20 20 20 20 20 4c 65 6e 67 74 68 20 20 20 20 20 20 20 20 20 20 20 20 33 ┆s) Length 3┆
0x011e0…01200 30 34 2c 38 20 6d 6d 20 28 31 32 20 69 6e 63 68 65 73 29 0d 0a 20 20 20 20 20 20 20 20 20 43 6f ┆04,8 mm (12 inches) Co┆
0x01200…01220 (9,) 6d 70 6f 6e 65 6e 74 20 68 65 69 67 68 74 20 20 20 31 30 20 20 20 6d 6d 20 28 30 2e 33 39 20 69 ┆mponent height 10 mm (0.39 i┆
0x01220…01240 6e 63 68 29 0d 0a 20 20 20 20 20 20 20 20 20 57 65 69 67 68 74 20 20 20 20 20 20 20 20 20 20 20 ┆nch) Weight ┆
0x01240…01260 20 20 20 30 2c 35 20 6b 67 0d 0a 0d 0a 0d 0a b0 a1 31 2e 33 20 20 20 20 20 20 4a 75 6d 70 65 72 ┆ 0,5 kg 1.3 Jumper┆
0x01260…01280 20 43 6f 6e 66 69 67 75 72 61 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 b0 a1 4a 55 ┆ Configuration JU┆
0x01280…012a0 4d 50 45 52 20 20 20 20 20 20 20 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 ┆MPER DESCRIPTION ┆
0x012a0…012c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 57 ┆ W┆
0x012c0…012e0 31 20 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 38 32 38 39 20 41 4e 59 52 51 20 69 6e 70 2e ┆1 : 1-2 8289 ANYRQ inp.┆
0x012e0…01300 20 68 69 67 68 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 33 20 20 20 20 20 20 20 20 ┆ high 2-3 ┆
0x01300…01320 20 20 20 2d 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 6c 6f 77 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ - - - low ┆
0x01320…01340 20 20 57 32 20 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 43 42 52 ┆ W2 : 1-2 Multibus CBR┆
0x01340…01360 51 20 74 6f 20 38 32 38 39 20 43 42 52 51 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d ┆Q to 8289 CBRQ 2-┆
0x01360…01380 33 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 2d 20 20 2d 20 20 47 4e 44 0d ┆3 - - - GND ┆
0x01380…013a0 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 33 20 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 38 32 ┆ W3 : 1-2 82┆
0x013a0…013c0 38 39 20 42 50 52 4f 20 74 6f 20 4d 75 6c 74 69 62 75 73 20 42 50 52 4f 0d 0a 20 20 20 20 20 20 ┆89 BPRO to Multibus BPRO ┆
0x013c0…013e0 20 20 20 20 20 20 20 20 4f 50 45 4e 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 64 ┆ OPEN - - d┆
0x013e0…013f6 69 73 63 6f 6e 6e 65 63 74 65 64 0d 0a 20 20 20 20 20 20 20 0d 0a ┆isconnected ┆
0x013f6…013f9 FormFeed {
0x013f6…013f9 0c 83 c0 ┆ ┆
0x013f6…013f9 }
0x013f9…01400 0a 20 20 20 20 20 20 ┆ ┆
0x01400…01420 (10,) 20 20 20 84 b0 a1 4a 55 4d 50 45 52 20 20 20 20 20 20 20 20 20 20 20 20 44 45 53 43 52 49 50 54 ┆ JUMPER DESCRIPT┆
0x01420…01440 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ION ┆
0x01440…01460 20 20 20 20 20 20 20 57 34 20 3a 20 31 2d 34 20 20 20 20 20 20 20 20 20 20 43 50 55 36 30 32 20 ┆ W4 : 1-4 CPU602 ┆
0x01460…01480 42 43 4c 4b 20 74 6f 20 4d 75 6c 74 69 62 75 73 20 42 43 4c 4b 0d 0a 20 20 20 20 20 20 20 20 20 ┆BCLK to Multibus BCLK ┆
0x01480…014a0 20 20 20 20 20 4f 50 45 4e 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 2d 20 20 20 64 69 ┆ OPEN - - di┆
0x014a0…014c0 73 63 6f 6e 6e 65 63 74 65 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 33 20 ┆sconnected 2-3 ┆
0x014c0…014e0 20 20 20 20 20 20 20 20 20 43 50 55 36 30 32 20 43 43 4c 4b 20 74 6f 20 4d 75 6c 74 69 62 75 73 ┆ CPU602 CCLK to Multibus┆
0x014e0…01500 20 43 43 4c 4b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4f 50 45 4e 20 20 20 20 20 20 20 ┆ CCLK OPEN ┆
0x01500…01520 20 20 20 20 2d 20 20 20 20 20 2d 20 20 20 64 69 73 63 6f 6e 6e 65 63 74 65 64 0d 0a 0d 0a 20 20 ┆ - - disconnected ┆
0x01520…01540 20 20 20 20 20 20 20 57 35 20 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 4d 75 73 74 20 62 65 ┆ W5 : 1-2 Must be┆
0x01540…01560 20 63 6f 6e 6e 65 63 74 65 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 36 20 3a 20 33 2d 34 20 ┆ connected W6 : 3-4 ┆
0x01560…01580 20 20 20 20 20 20 20 20 20 32 35 36 20 6b 42 20 64 75 61 6c 2d 70 6f 72 74 20 52 41 4d 0d 0a 20 ┆ 256 kB dual-port RAM ┆
0x01580…015a0 20 20 20 20 20 20 20 20 20 20 20 20 20 33 2d 31 20 20 20 20 20 20 20 20 20 20 35 31 32 20 6b 42 ┆ 3-1 512 kB┆
0x015a0…015c0 20 20 2d 20 20 20 20 2d 20 20 20 20 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 38 20 3a 20 31 ┆ - - - W8 : 1┆
0x015c0…015e0 2d 32 20 20 20 20 20 20 20 20 20 20 38 30 31 38 36 20 48 4f 4c 44 20 69 6e 70 2e 20 74 6f 20 47 ┆-2 80186 HOLD inp. to G┆
0x015e0…01600 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4f 50 45 4e 20 20 20 20 20 20 20 20 20 20 ┆ND OPEN ┆
0x01600…01620 (11,) 20 2d 20 20 20 20 2d 20 20 20 20 2d 20 20 20 6f 70 65 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ - - - open ┆
0x01620…01640 57 39 20 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 38 30 31 38 36 20 54 45 53 54 20 69 6e 70 ┆W9 : 1-2 80186 TEST inp┆
0x01640…01660 2e 20 74 6f 20 47 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 6f 70 65 6e 20 20 20 20 ┆. to GND open ┆
0x01660…01680 20 20 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 20 2d 20 20 20 6f 70 65 6e 0d 0a 0d 0a 20 20 20 ┆ - - - open ┆
0x01680…016a0 20 20 20 20 20 20 57 31 30 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 38 30 31 38 36 20 44 52 ┆ W10: 1-2 80186 DR┆
0x016a0…016c0 51 31 20 69 6e 70 2e 20 74 6f 20 53 42 58 20 4a 32 20 4d 44 52 51 54 0d 0a 20 20 20 20 20 20 20 ┆Q1 inp. to SBX J2 MDRQT ┆
0x016c0…016e0 20 20 20 20 20 20 20 32 2d 33 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 20 ┆ 2-3 - - ┆
0x016e0…01700 2d 20 20 20 2d 20 20 47 4e 44 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 31 31 3a 20 31 2d 32 20 ┆- - GND W11: 1-2 ┆
0x01700…01720 20 20 20 20 20 20 20 20 20 38 30 31 38 36 20 4e 4d 49 20 69 6e 70 2e 20 74 6f 20 47 4e 44 0d 0a ┆ 80186 NMI inp. to GND ┆
0x01720…01740 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4f 50 45 4e 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 ┆ OPEN - ┆
0x01740…01760 20 20 2d 20 20 20 2d 20 20 20 6f 70 65 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 31 32 3a 20 ┆ - - open W12: ┆
0x01760…01780 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 6c 6c 6f 77 73 20 75 70 20 74 6f 20 34 20 6f 6e 20 ┆ Allows up to 4 on ┆
0x01780…017a0 62 6f 61 72 64 20 69 6e 74 65 72 72 75 70 74 20 0a 19 9b 80 80 6f 75 74 70 75 74 73 20 74 6f 20 ┆board interrupt outputs to ┆
0x017a0…017c0 62 65 20 63 6f 6e 6e 65 63 74 65 64 20 74 6f 20 61 6e 79 20 6f 66 20 74 68 65 20 0a 19 9b 80 80 ┆be connected to any of the ┆
0x017c0…017e0 38 20 4d 75 6c 74 69 62 75 73 20 69 6e 74 72 2e 20 6c 69 6e 65 73 0d 0a 0d 0a 20 20 20 20 20 20 ┆8 Multibus intr. lines ┆
0x017e0…01800 20 20 20 20 20 20 20 20 31 20 74 6f 20 38 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 4e ┆ 1 to 8 Multibus IN┆
0x01800…01820 (12,) 54 30 20 74 6f 20 49 4e 54 37 20 69 6e 74 72 2e 20 6c 69 6e 65 73 0d 0a 0d 0a 20 20 20 20 20 20 ┆T0 to INT7 intr. lines ┆
0x01820…01840 20 20 20 20 20 20 20 20 39 20 74 6f 20 31 32 20 20 20 20 20 20 49 6e 74 72 2e 20 6f 75 74 70 75 ┆ 9 to 12 Intr. outpu┆
0x01840…01860 74 73 20 4d 42 49 4e 54 4f 55 54 30 20 74 6f 20 4d 42 49 4e 54 4f 55 54 33 0d 0a 0d 0a 20 20 20 ┆ts MBINTOUT0 to MBINTOUT3 ┆
0x01860…01880 20 20 20 20 20 20 57 31 33 3a 20 4f 50 45 4e 20 20 20 20 20 20 20 20 20 84 32 37 36 34 20 6f 72 ┆ W13: OPEN 2764 or┆
0x01880…018a0 20 32 37 31 32 38 20 74 79 70 65 20 45 50 52 4f 4d 27 73 20 69 6e 20 70 6f 73 2e 20 35 35 20 0a ┆ 27128 type EPROM's in pos. 55 ┆
0x018a0…018c0 19 9b 80 80 61 6e 64 20 35 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 2d 32 20 20 20 ┆ and 56 1-2 ┆
0x018c0…018e0 20 20 20 20 20 20 20 84 32 37 32 35 36 20 74 79 70 65 20 45 50 52 4f 4d 27 73 20 69 6e 20 70 6f ┆ 27256 type EPROM's in po┆
0x018e0…01900 73 2e 20 35 35 20 61 6e 64 20 35 36 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 31 34 3a 20 31 2d ┆s. 55 and 56 W14: 1-┆
0x01900…01920 32 20 20 20 20 20 20 20 20 20 20 38 30 31 38 36 20 44 52 51 30 20 69 6e 70 2e 20 74 6f 20 53 42 ┆2 80186 DRQ0 inp. to SB┆
0x01920…01940 58 20 4a 31 20 4d 44 52 51 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 33 20 20 20 ┆X J1 MDRQT 2-3 ┆
0x01940…01960 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 20 2d 20 20 20 2d 20 20 47 4e 44 0d 0a 0d ┆ - - - - GND ┆
0x01960…01980 0a 20 20 20 20 20 20 20 20 20 57 31 35 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 53 42 58 20 ┆ W15: 1-2 SBX ┆
0x01980…019a0 63 6f 6e 6e 65 63 74 6f 72 20 4a 31 20 63 6f 6e 66 69 67 75 72 65 64 20 66 6f 72 20 38 20 62 69 ┆connector J1 configured for 8 bi┆
0x019a0…019c0 74 20 0d 0a 20 20 20 20 20 20 20 20 20 57 31 38 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 6f ┆t W18: 1-2 o┆
0x019c0…019e0 70 65 72 61 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 31 35 3a 20 32 2d 33 20 20 20 ┆peration W15: 2-3 ┆
0x019e0…01a00 20 20 20 20 20 20 20 53 42 58 20 63 6f 6e 6e 65 63 74 6f 72 20 4a 31 20 63 6f 6e 66 69 67 75 72 ┆ SBX connector J1 configur┆
0x01a00…01a20 (13,) 65 64 20 66 6f 72 20 31 36 2d 62 69 74 20 0d 0a 20 20 20 20 20 20 20 20 20 57 31 38 3a 20 32 2d ┆ed for 16-bit W18: 2-┆
0x01a20…01a40 33 20 20 20 20 20 20 20 20 20 20 84 6f 70 65 72 61 74 69 6f 6e 2e 20 4d 43 53 30 20 61 63 74 69 ┆3 operation. MCS0 acti┆
0x01a40…01a60 76 65 20 66 6f 72 20 77 6f 72 64 73 20 61 6e 64 20 0a 19 9b 80 80 65 76 65 6e 20 62 79 74 65 73 ┆ve for words and even bytes┆
0x01a60…01a80 2e 20 4d 43 53 31 20 61 63 74 69 76 65 20 66 6f 72 20 77 6f 72 64 73 20 61 6e 64 20 0a 19 9b 80 ┆. MCS1 active for words and ┆
0x01a80…01aa0 80 6f 64 64 20 62 79 74 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 31 36 3a 20 31 2d 32 ┆ odd bytes. W16: 1-2┆
0x01aa0…01ac0 20 20 20 20 20 20 20 20 20 20 53 42 58 20 63 6f 6e 6e 65 63 74 6f 72 20 4a 32 20 63 6f 6e 66 69 ┆ SBX connector J2 confi┆
0x01ac0…01ae0 67 75 72 65 64 20 66 6f 72 20 38 2d 62 69 74 0d 0a 20 20 20 20 20 20 20 20 20 57 31 37 3a 20 31 ┆gured for 8-bit W17: 1┆
0x01ae0…01b00 2d 32 20 20 20 20 20 20 20 20 20 20 6f 70 65 72 61 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆-2 operation ┆
0x01b00…01b20 20 20 57 31 36 3a 20 32 2d 33 20 20 20 20 20 20 20 20 20 20 53 42 58 20 63 6f 6e 6e 65 63 74 6f ┆ W16: 2-3 SBX connecto┆
0x01b20…01b40 72 20 4a 32 20 63 6f 6e 66 69 67 75 72 65 64 20 66 6f 72 20 31 36 2d 62 69 74 0d 0a 20 20 20 20 ┆r J2 configured for 16-bit ┆
0x01b40…01b60 20 20 20 20 20 57 31 37 3a 20 32 2d 33 20 20 20 20 20 20 20 20 20 20 84 6f 70 65 72 61 74 69 6f ┆ W17: 2-3 operatio┆
0x01b60…01b80 6e 2e 20 4d 43 53 30 20 61 63 74 69 76 65 20 66 6f 72 20 77 6f 72 64 73 20 61 6e 64 20 0a 19 9b ┆n. MCS0 active for words and ┆
0x01b80…01ba0 80 80 65 76 65 6e 20 62 79 74 65 73 2e 20 4d 43 53 31 20 61 63 74 69 76 65 20 66 6f 72 20 77 6f ┆ even bytes. MCS1 active for wo┆
0x01ba0…01bba 72 64 73 20 61 6e 64 20 0a 19 9b 80 80 6f 64 64 20 62 79 74 65 73 0d 0a 0d 0a ┆rds and odd bytes ┆
0x01bba…01bbd FormFeed {
0x01bba…01bbd 0c 83 b8 ┆ ┆
0x01bba…01bbd }
0x01bbd…01bc0 0a 20 20 ┆ ┆
0x01bc0…01be0 20 20 20 20 20 20 20 84 b0 a1 4a 55 4d 50 45 52 20 20 20 20 20 20 20 20 20 20 20 20 44 45 53 43 ┆ JUMPER DESC┆
0x01be0…01c00 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RIPTION ┆
0x01c00…01c20 (14,) 0d 0a 20 20 20 20 20 20 20 20 20 57 31 39 3a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e ┆ W19: In┆
0x01c20…01c40 74 65 72 72 75 70 74 20 6a 75 6d 70 65 72 20 6d 61 74 72 69 78 2e 20 41 6c 6c 6f 77 73 20 61 6e ┆terrupt jumper matrix. Allows an┆
0x01c40…01c60 79 20 0a 19 9b 80 80 69 6e 74 65 72 72 75 70 74 20 73 6f 75 72 63 65 20 74 6f 20 62 65 20 63 6f ┆y interrupt source to be co┆
0x01c60…01c80 6e 6e 65 63 74 65 64 20 74 6f 20 0a 19 9b 80 80 61 6e 79 20 69 6e 74 65 72 72 75 70 74 20 69 6e ┆nnected to any interrupt in┆
0x01c80…01ca0 70 75 74 2e 20 50 69 6e 73 20 31 20 74 6f 20 31 35 20 61 72 65 20 0a 19 9b 80 80 69 6e 74 65 72 ┆put. Pins 1 to 15 are inter┆
0x01ca0…01cc0 72 75 70 74 20 73 6f 75 72 63 65 73 2c 20 61 6e 64 20 70 69 6e 73 20 31 36 20 74 6f 20 32 35 20 ┆rupt sources, and pins 16 to 25 ┆
0x01cc0…01ce0 0a 19 9b 80 80 61 72 65 20 69 6e 74 65 72 72 75 70 74 20 69 6e 70 75 74 73 2e 0d 0a 0d 0a 20 20 ┆ are interrupt inputs. ┆
0x01ce0…01d00 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 35 31 20 72 65 ┆ 1 8251 re┆
0x01d00…01d20 63 65 69 76 65 72 20 69 6e 74 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 ┆ceiver intr. 2 ┆
0x01d20…01d40 20 20 20 20 20 20 20 20 20 38 32 35 31 20 74 72 61 6e 73 6d 69 74 74 65 72 20 69 6e 74 72 2e 0d ┆ 8251 transmitter intr. ┆
0x01d40…01d60 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 53 42 58 20 ┆ 3 SBX ┆
0x01d60…01d80 63 6f 6e 6e 2e 20 4a 31 20 4d 49 4e 54 52 30 20 69 6e 74 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆conn. J1 MINTR0 intr. ┆
0x01d80…01da0 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 2d 20 20 20 20 2d 20 20 4d ┆ 4 - - - M┆
0x01da0…01dc0 49 4e 54 52 31 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 ┆INTR1 - 5 ┆
0x01dc0…01de0 20 20 20 20 20 20 2d 20 20 20 2d 20 20 20 20 4a 32 20 4d 49 4e 54 52 30 20 20 2d 0d 0a 20 20 20 ┆ - - J2 MINTR0 - ┆
0x01de0…01e00 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 2d 20 20 ┆ 6 - - ┆
0x01e00…01e20 (15,) 20 20 2d 20 20 4d 49 4e 54 52 31 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 ┆ - MINTR1 - 7 ┆
0x01e20…01e40 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 4e 54 33 20 69 6e 74 72 2e 0d 0a ┆ Multibus INT3 intr. ┆
0x01e40…01e60 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 ┆ 8 - ┆
0x01e60…01e80 20 20 20 20 49 4e 54 32 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 ┆ INT2 - 9 ┆
0x01e80…01ea0 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 49 4e 54 31 20 20 2d 0d 0a 20 20 20 20 20 20 ┆ - INT1 - ┆
0x01ea0…01ec0 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 49 4e ┆ 10 - IN┆
0x01ec0…01ee0 54 30 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 ┆T0 - 11 ┆
0x01ee0…01f00 20 20 20 20 20 2d 20 20 20 20 20 49 4e 54 34 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - INT4 - ┆
0x01f00…01f20 31 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 49 4e 54 37 20 20 2d 0d ┆12 - INT7 - ┆
0x01f20…01f40 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d ┆ 13 -┆
0x01f40…01f60 20 20 20 20 20 49 4e 54 36 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 ┆ INT6 - 14 ┆
0x01f60…01f80 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 49 4e 54 35 20 20 2d 0d 0a 20 20 20 20 20 ┆ - INT5 - ┆
0x01f80…01fa0 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 53 6c 61 76 65 20 73 65 6c 65 ┆ 15 Slave sele┆
0x01fa0…01fc0 63 74 20 66 6f 72 20 52 4d 58 38 36 20 63 6f 6d 70 61 74 69 62 6c 65 0d 0a 20 20 20 20 20 20 20 ┆ct for RMX86 compatible ┆
0x01fc0…01fe0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 74 65 72 72 75 70 74 20 6d 6f ┆ interrupt mo┆
0x01fe0…02000 64 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆de. 16 ┆
0x02000…02020 (16,) 38 30 31 38 36 20 49 4e 54 31 20 69 6e 70 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 ┆80186 INT1 inp. 17 ┆
0x02020…02040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 49 4e 54 33 20 20 2d 0d 0a 20 20 20 20 20 ┆ - INT3 - ┆
0x02040…02060 20 20 20 20 20 20 20 31 38 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 35 39 41 20 49 52 37 20 ┆ 18 8259A IR7 ┆
0x02060…02080 69 6e 70 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 ┆inp. 19 ┆
0x02080…020a0 20 20 20 2d 20 20 20 49 52 30 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 ┆ - IR0 - 20 ┆
0x020a0…020c0 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 49 52 31 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 ┆ - IR1 - ┆
0x020c0…020e0 20 20 20 20 32 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 49 52 32 20 20 2d 0d ┆ 21 - IR2 - ┆
0x020e0…02100 0a 20 20 20 20 20 20 20 20 20 20 20 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 ┆ 22 - ┆
0x02100…02120 20 20 49 52 33 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 32 33 20 20 20 20 20 20 20 20 ┆ IR3 - 23 ┆
0x02120…02140 20 20 20 20 20 20 20 2d 20 20 20 49 52 34 20 20 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 32 ┆ - IR4 - 2┆
0x02140…02160 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 49 52 35 20 20 2d 0d 0a 20 20 20 20 ┆4 - IR5 - ┆
0x02160…02180 20 20 20 20 20 20 20 20 32 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 49 52 36 ┆ 25 - IR6┆
0x02180…021a0 20 20 2d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 20 ┆ - 26 ┆
0x021a0…021c0 20 20 47 4e 44 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ GND ┆
0x021c0…021e0 20 20 20 20 84 54 68 65 20 57 32 30 20 61 6e 64 20 57 32 35 20 6a 75 6d 70 65 72 20 66 69 65 6c ┆ The W20 and W25 jumper fiel┆
0x021e0…02200 64 73 20 64 65 66 69 6e 65 73 20 0a 19 9b 80 80 74 68 65 20 43 50 55 36 30 32 20 4d 75 6c 74 69 ┆ds defines the CPU602 Multi┆
0x02200…02220 (17,) 62 75 73 20 49 2f 4f 20 73 6c 61 76 65 20 61 64 64 72 65 73 73 2c 20 0a 19 9b 80 80 75 73 65 64 ┆bus I/O slave address, used┆
0x02220…02240 20 74 6f 20 72 65 73 65 74 20 74 68 65 20 4d 75 6c 74 69 62 75 73 20 69 6e 74 72 2e 20 0a 19 9b ┆ to reset the Multibus intr. ┆
0x02240…02260 80 80 6f 75 74 70 75 74 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ outputs. ┆
0x02260…02280 20 20 20 20 20 20 20 20 41 20 6a 75 6d 70 65 72 20 63 6f 72 72 65 73 70 6f 6e 64 73 20 74 6f 20 ┆ A jumper corresponds to ┆
0x02280…022a0 61 64 64 72 2e 20 62 69 74 20 3d 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆addr. bit = 1 ┆
0x022a0…022c0 20 20 20 20 20 20 20 20 20 20 4e 6f 20 6a 75 6d 70 65 72 20 63 6f 72 72 65 73 70 6f 6e 64 73 20 ┆ No jumper corresponds ┆
0x022c0…022e0 74 6f 20 61 64 64 72 2e 20 62 69 74 20 3d 20 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 30 ┆to addr. bit = 0 W20┆
0x022e0…02300 3a 20 31 2d 31 36 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 41 44 52 46 0d 0a 20 20 ┆: 1-16 Multibus ADRF ┆
0x02300…02320 20 20 20 20 20 20 20 20 20 20 20 20 33 2d 31 34 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 ┆ 3-14 - ┆
0x02320…02340 20 20 20 20 20 45 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 35 2d 31 32 20 20 20 20 20 20 ┆ E 5-12 ┆
0x02340…02360 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - D ┆
0x02360…02380 37 2d 31 30 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 43 0d 0a 20 20 20 20 ┆7-10 - C ┆
0x02380…023a0 20 20 20 20 20 20 20 20 20 20 38 2d 39 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 ┆ 8-9 - ┆
0x023a0…023c0 20 20 20 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 2d 31 31 20 20 20 20 20 20 20 20 ┆ B 6-11 ┆
0x023c0…023e0 20 20 20 20 2d 20 20 20 20 20 20 20 20 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2d ┆ - A 4-┆
0x023e0…02400 31 33 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 39 0d 0a 20 20 20 20 20 20 ┆13 - 9 ┆
0x02400…02420 (18,) 20 20 20 20 20 20 20 20 32 2d 31 35 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 ┆ 2-15 - ┆
0x02420…02426 20 38 0d 0a 0d 0a ┆ 8 ┆
0x02426…02429 FormFeed {
0x02426…02429 0c 83 a0 ┆ ┆
0x02426…02429 }
0x02429…02440 0a 20 20 20 20 20 20 20 20 20 84 b0 a1 4a 55 4d 50 45 52 20 20 20 20 ┆ JUMPER ┆
0x02440…02460 20 20 20 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DESCRIPTION ┆
0x02460…02480 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 57 32 35 3a 20 34 2d 35 20 ┆ W25: 4-5 ┆
0x02480…024a0 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 41 44 52 37 0d 0a 20 20 20 20 20 20 20 20 ┆ Multibus ADR7 ┆
0x024a0…024c0 20 20 20 20 20 20 33 2d 36 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 36 ┆ 3-6 - 6┆
0x024c0…024e0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 37 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 2-7 ┆
0x024e0…02500 2d 20 20 20 20 20 20 20 20 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 2d 38 20 20 20 ┆- 5 1-8 ┆
0x02500…02520 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 34 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ - 4 ┆
0x02520…02540 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6a 75 6d 70 65 72 73 20 ┆ The jumpers ┆
0x02540…02560 57 32 31 2c 20 57 32 32 2c 20 57 32 33 20 61 6e 64 20 57 32 34 20 61 72 65 20 0a 19 9b 80 80 75 ┆W21, W22, W23 and W24 are u┆
0x02560…02580 73 65 64 20 74 6f 20 63 6f 6e 66 69 67 75 72 65 20 74 68 65 20 53 42 58 20 6f 70 74 69 6f 6e 20 ┆sed to configure the SBX option ┆
0x02580…025a0 0a 19 9b 80 80 73 69 67 6e 61 6c 73 20 4f 50 54 30 20 61 6e 64 20 4f 50 54 31 20 61 73 20 6f 75 ┆ signals OPT0 and OPT1 as ou┆
0x025a0…025c0 74 70 75 74 73 2e 20 57 69 74 68 20 0a 19 9b 80 80 61 20 6a 75 6d 70 65 72 20 69 6e 73 65 72 74 ┆tputs. With a jumper insert┆
0x025c0…025e0 65 64 20 74 68 65 20 4f 50 54 20 73 69 67 6e 61 6c 20 69 73 20 0a 19 9b 80 80 63 6f 6e 6e 65 63 ┆ed the OPT signal is connec┆
0x025e0…02600 74 65 64 20 74 6f 20 6f 6e 65 20 6f 66 20 74 68 65 20 38 32 35 35 41 20 70 6f 72 74 20 43 20 0a ┆ted to one of the 8255A port C ┆
0x02600…02620 (19,) 19 9b 80 80 6f 75 74 70 75 74 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 31 3a 20 31 2d ┆ outputs. W21: 1-┆
0x02620…02640 32 20 20 20 20 20 20 20 20 20 20 53 42 58 20 63 6f 6e 6e 2e 20 4a 32 2c 20 4f 50 54 31 20 74 6f ┆2 SBX conn. J2, OPT1 to┆
0x02640…02660 20 38 32 35 35 41 20 50 43 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 32 3a 20 31 2d 32 20 ┆ 8255A PC3 W22: 1-2 ┆
0x02660…02680 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 2d 20 20 20 20 4a 32 2c 20 4f 50 54 30 20 2d 20 20 20 ┆ - - J2, OPT0 - ┆
0x02680…026a0 20 2d 20 20 20 50 43 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 33 3a 20 31 2d 32 20 20 20 ┆ - PC2 W23: 1-2 ┆
0x026a0…026c0 20 20 20 20 20 20 20 20 2d 20 20 20 2d 20 20 20 20 4a 31 2c 20 4f 50 54 31 20 2d 20 20 20 20 2d ┆ - - J1, OPT1 - -┆
0x026c0…026e0 20 20 20 50 43 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 34 3a 20 31 2d 32 20 20 20 20 20 ┆ PC1 W24: 1-2 ┆
0x026e0…02700 20 20 20 20 20 20 2d 20 20 20 2d 20 20 20 20 4a 31 2c 20 4f 50 54 30 20 2d 20 20 20 20 2d 20 20 ┆ - - J1, OPT0 - - ┆
0x02700…02720 20 50 43 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ PC0 ┆
0x02720…02740 20 20 20 84 54 68 65 20 57 32 36 20 6a 75 6d 70 65 72 20 66 69 65 6c 64 20 67 65 6e 65 72 61 74 ┆ The W26 jumper field generat┆
0x02740…02760 65 73 20 61 6e 20 38 2d 0a 19 9b 80 80 62 69 74 20 69 6e 70 75 74 20 74 6f 20 74 68 65 20 38 32 ┆es an 8- bit input to the 82┆
0x02760…02780 35 35 41 20 70 6f 72 74 20 41 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆55A port A. ┆
0x02780…027a0 20 20 20 20 20 20 20 20 41 20 6a 75 6d 70 65 72 20 3d 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ A jumper = 0 ┆
0x027a0…027c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4e 6f 20 6a 75 6d 70 65 72 20 3d 20 31 0d 0a ┆ No jumper = 1 ┆
0x027c0…027e0 0d 0a 20 20 20 20 20 20 20 20 20 57 32 36 3a 20 34 2d 31 33 20 20 20 20 20 20 20 20 20 50 41 30 ┆ W26: 4-13 PA0┆
0x027e0…02800 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 2d 31 34 20 20 20 20 20 20 20 20 20 50 41 31 ┆ 3-14 PA1┆
0x02800…02820 (20,) 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 31 35 20 20 20 20 20 20 20 20 20 50 41 32 ┆ 2-15 PA2┆
0x02820…02840 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 2d 31 36 20 20 20 20 20 20 20 20 20 50 41 33 ┆ 1-16 PA3┆
0x02840…02860 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 2d 39 20 20 20 20 20 20 20 20 20 20 50 41 34 ┆ 8-9 PA4┆
0x02860…02880 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 2d 31 30 20 20 20 20 20 20 20 20 20 50 41 35 ┆ 7-10 PA5┆
0x02880…028a0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 2d 31 31 20 20 20 20 20 20 20 20 20 50 41 36 ┆ 6-11 PA6┆
0x028a0…028c0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 35 2d 31 32 20 20 20 20 20 20 20 20 20 50 41 37 ┆ 5-12 PA7┆
0x028c0…028e0 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 37 3a 20 31 2d 32 20 20 20 20 20 20 20 20 20 20 38 ┆ W27: 1-2 8┆
0x028e0…02900 32 35 31 41 20 72 65 63 65 69 76 65 20 63 6c 6f 63 6b 20 66 72 6f 6d 20 65 78 74 2e 20 73 6f 75 ┆251A receive clock from ext. sou┆
0x02900…02920 72 63 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 33 20 20 20 20 20 20 20 20 20 20 ┆rce 2-3 ┆
0x02920…02940 20 20 2d 20 20 20 20 20 20 2d 20 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 38 30 31 38 36 20 74 ┆ - - - - 80186 t┆
0x02940…02960 69 6d 65 72 20 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 32 38 3a 20 31 2d 32 20 20 20 20 20 ┆imer 1 W28: 1-2 ┆
0x02960…02980 20 20 20 20 20 38 32 35 31 41 20 74 72 61 6e 73 6d 2e 20 63 6c 6f 63 6b 20 66 72 6f 6d 20 65 78 ┆ 8251A transm. clock from ex┆
0x02980…029a0 74 2e 20 73 6f 75 72 63 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 33 20 20 20 20 ┆t. source 2-3 ┆
0x029a0…029c0 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 2d 20 20 20 20 20 20 2d 20 20 20 20 2d 20 20 20 38 ┆ - - - - 8┆
0x029c0…029e0 30 31 38 36 20 74 69 6d 65 72 20 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆0186 timer 1 ┆
0x029e0…02a00 20 20 20 20 20 20 20 20 20 20 20 84 54 68 65 20 57 32 39 20 6a 75 6d 70 65 72 20 66 69 65 6c 64 ┆ The W29 jumper field┆
0x02a00…02a20 (21,) 20 64 65 66 69 6e 65 73 20 74 68 65 20 0a 19 9b 80 80 4d 75 6c 74 69 62 75 73 20 73 6c 61 76 65 ┆ defines the Multibus slave┆
0x02a20…02a40 20 61 64 64 72 65 73 73 20 72 61 6e 67 65 20 66 6f 72 20 74 68 65 20 0a 19 9b 80 80 43 50 55 36 ┆ address range for the CPU6┆
0x02a40…02a60 30 32 20 64 75 61 6c 2d 70 6f 72 74 20 52 41 4d 2e 20 54 68 65 20 61 64 64 72 65 73 73 20 0a 19 ┆02 dual-port RAM. The address ┆
0x02a60…02a80 9b 80 80 62 6f 75 6e 64 61 72 69 65 73 20 6d 75 73 74 20 63 6f 72 72 65 73 70 6f 6e 64 20 74 6f ┆ boundaries must correspond to┆
0x02a80…02aa0 20 74 68 65 20 52 41 4d 20 0a 19 9b 80 80 73 69 7a 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ the RAM size. ┆
0x02aa0…02ac0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 20 6a 75 6d 70 65 72 20 63 6f 72 72 65 73 70 ┆ A jumper corresp┆
0x02ac0…02ae0 6f 6e 64 73 20 74 6f 20 61 64 64 72 20 62 69 74 20 3d 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆onds to addr bit = 1 ┆
0x02ae0…02b00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4e 6f 20 6a 75 6d 70 65 72 20 63 6f 72 72 65 ┆ No jumper corre┆
0x02b00…02b20 73 70 6f 6e 64 73 20 74 6f 20 61 64 64 72 2e 20 62 69 74 20 3d 20 30 0d 0a 0d 0a 20 20 20 20 20 ┆sponds to addr. bit = 0 ┆
0x02b20…02b40 20 20 20 20 57 32 39 3a 20 36 2d 37 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 41 ┆ W29: 6-7 Multibus A┆
0x02b40…02b60 44 52 31 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 35 2d 38 20 20 20 20 20 20 20 20 20 ┆DR12 5-8 ┆
0x02b60…02b80 20 20 20 20 2d 20 20 20 20 20 20 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 ┆ - 13 4┆
0x02b80…02ba0 2d 39 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 31 34 0d 0a 20 20 20 20 ┆-9 - 14 ┆
0x02ba0…02bc0 20 20 20 20 20 20 20 20 20 20 33 2d 31 30 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 ┆ 3-10 - ┆
0x02bc0…02be0 20 20 20 31 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 31 31 20 20 20 20 20 20 20 ┆ 15 2-11 ┆
0x02be0…02c00 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 31 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - 16 ┆
0x02c00…02c1f (22,) 31 2d 31 32 20 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 31 37 0d 0a 0d 0a ┆1-12 - 17 ┆
0x02c1f…02c22 FormFeed {
0x02c1f…02c22 0c 83 c0 ┆ ┆
0x02c1f…02c22 }
0x02c22…02c40 0a 20 20 20 20 20 20 20 20 20 84 b0 a1 4a 55 4d 50 45 52 20 20 20 20 20 20 20 20 20 20 20 ┆ JUMPER ┆
0x02c40…02c60 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DESCRIPTION ┆
0x02c60…02c80 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x02c80…02ca0 20 20 84 54 68 65 20 63 6f 6e 66 69 67 75 72 61 74 69 6f 6e 20 6f 66 20 74 68 65 20 57 33 30 20 ┆ The configuration of the W30 ┆
0x02ca0…02cc0 73 74 72 61 70 20 0a 19 9b 80 80 66 69 65 6c 64 20 64 65 70 65 6e 64 73 20 6f 6e 20 74 68 65 20 ┆strap field depends on the ┆
0x02cc0…02ce0 64 75 61 6c 2d 70 6f 72 74 20 52 41 4d 20 0a 19 9b 80 80 73 69 7a 65 20 61 6e 64 20 74 68 65 20 ┆dual-port RAM size and the ┆
0x02ce0…02d00 6e 75 6d 62 65 72 20 6f 66 20 4d 75 6c 74 69 62 75 73 20 0a 19 9b 80 80 61 64 64 72 65 73 73 20 ┆number of Multibus address ┆
0x02d00…02d20 62 69 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆bits. ┆
0x02d20…02d40 20 20 43 20 3d 20 6a 75 6d 70 65 72 20 6d 6f 75 6e 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ C = jumper mounted ┆
0x02d40…02d60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4f 20 3d 20 6e 6f 20 6a 75 6d 70 65 72 20 6d ┆ O = no jumper m┆
0x02d60…02d80 6f 75 6e 74 65 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 33 30 3a 20 31 2d 31 32 20 20 20 20 ┆ounted W30: 1-12 ┆
0x02d80…02da0 20 20 20 20 20 43 20 20 20 32 35 36 6b 42 20 20 20 20 20 20 30 20 20 20 35 31 32 20 6b 42 0d 0a ┆ C 256kB 0 512 kB ┆
0x02da0…02dc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 2d 31 31 20 20 20 20 20 20 20 20 20 43 20 20 20 52 ┆ 2-11 C R┆
0x02dc0…02de0 41 4d 20 20 20 20 20 20 20 20 43 20 20 20 52 41 4d 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆AM C RAM ┆
0x02de0…02e00 20 20 20 33 2d 31 30 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 ┆ 3-10 0 C┆
0x02e00…02e20 (23,) 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2d 39 20 20 20 20 20 20 20 20 20 20 30 20 20 ┆ 4-9 0 ┆
0x02e20…02e40 20 32 30 2d 62 69 74 20 20 20 20 20 43 20 20 20 32 34 2d 62 69 74 0d 0a 20 20 20 20 20 20 20 20 ┆ 20-bit C 24-bit ┆
0x02e40…02e60 20 20 20 20 20 20 35 2d 38 20 20 20 20 20 20 20 20 20 20 30 20 20 20 61 64 64 72 65 73 73 20 20 ┆ 5-8 0 address ┆
0x02e60…02e80 20 20 43 20 20 20 61 64 64 72 65 73 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 2d 37 ┆ C address 6-7┆
0x02e80…02ea0 20 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 0d 0a 0d 0a 0d 0a ┆ 0 C ┆
0x02ea0…02ec0 b0 a1 b0 a1 31 2e 34 20 20 20 20 20 20 43 6f 6e 6e 65 63 74 6f 72 20 50 69 6e 20 41 73 73 69 67 ┆ 1.4 Connector Pin Assig┆
0x02ec0…02ee0 6e 6d 65 6e 74 73 0d 0a 19 80 81 86 0d 0a b0 a1 31 2e 34 2e 31 20 20 20 20 4d 75 6c 74 69 62 75 ┆nments 1.4.1 Multibu┆
0x02ee0…02f00 73 20 43 6f 6e 6e 65 63 74 6f 72 20 50 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆s Connector P1 ┆
0x02f00…02f20 20 20 20 20 20 20 84 4f 64 64 20 70 69 6e 20 6e 75 6d 62 65 72 73 20 3a 20 63 6f 6d 70 6f 6e 65 ┆ Odd pin numbers : compone┆
0x02f20…02f40 6e 74 20 73 69 64 65 20 6f 66 20 50 43 42 20 0d 0a 20 20 20 20 20 20 20 20 20 45 76 65 6e 20 70 ┆nt side of PCB Even p┆
0x02f40…02f60 69 6e 20 6e 75 6d 62 65 72 73 3a 20 63 69 72 63 75 69 74 20 73 69 64 65 20 6f 66 20 50 43 42 20 ┆in numbers: circuit side of PCB ┆
0x02f60…02f80 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 50 49 4e 20 20 20 ┆ PIN ┆
0x02f80…02fa0 47 45 4e 2e 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 ┆GEN. SIGNAL P┆
0x02fa0…02fc0 49 4e 20 20 20 47 45 4e 2e 20 20 53 49 47 4e 41 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 20 ┆IN GEN. SIGNAL 1 ┆
0x02fc0…02fe0 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 0V ┆
0x02fe0…03000 20 20 20 32 20 20 20 20 20 20 20 20 20 20 30 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 33 20 ┆ 2 0V 3 ┆
0x03000…03020 (24,) 20 20 20 20 20 20 20 20 20 2b 35 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +5V ┆
0x03020…03040 20 20 20 34 20 20 20 20 20 20 20 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 35 ┆ 4 +5V 5┆
0x03040…03060 20 20 20 20 20 20 20 20 20 20 2b 35 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +5V ┆
0x03060…03080 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ 6 +5V ┆
0x03080…030a0 37 20 20 20 20 20 20 20 20 20 20 2b 31 32 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆7 +12V ┆
0x030a0…030c0 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 2b 31 32 56 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 8 +12V ┆
0x030c0…030e0 20 39 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 9 Unused ┆
0x030e0…03100 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 ┆ 10 Unused ┆
0x03100…03120 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 11 0V ┆
0x03120…03140 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 20 30 56 20 0d 0a 20 20 20 20 20 20 20 ┆ 12 0V ┆
0x03140…03160 20 20 20 31 33 20 20 20 57 34 2d 34 20 20 20 2d 2c 42 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 ┆ 13 W4-4 -,BCLK ┆
0x03160…03180 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4e 49 54 0d 0a 20 20 20 20 ┆ 14 -,INIT ┆
0x03180…031a0 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 2d 2c 42 50 52 4e 20 20 20 20 20 20 20 20 ┆ 15 -,BPRN ┆
0x031a0…031c0 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 57 33 2d 31 20 20 20 2d 2c 42 50 52 4f 0d 0a 20 ┆ 16 W3-1 -,BPRO ┆
0x031c0…031e0 20 20 20 20 20 20 20 20 20 31 37 20 20 20 31 2d 31 31 20 20 20 2d 2c 42 55 53 59 20 20 20 20 20 ┆ 17 1-11 -,BUSY ┆
0x031e0…03200 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 20 31 2d 37 20 20 20 20 2d 2c 42 52 45 51 ┆ 18 1-7 -,BREQ┆
0x03200…03220 (25,) 0d 0a 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 32 2d 37 20 20 20 20 2d 2c 4d 52 44 43 20 20 ┆ 19 2-7 -,MRDC ┆
0x03220…03240 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 32 2d 39 20 20 20 20 2d 2c 4d ┆ 20 2-9 -,M┆
0x03240…03260 57 54 43 0d 0a 20 20 20 20 20 20 20 20 20 20 32 31 20 20 20 32 2d 31 33 20 20 20 2d 2c 49 4f 52 ┆WTC 21 2-13 -,IOR┆
0x03260…03280 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 32 20 20 20 32 2d 31 31 20 20 20 ┆C 22 2-11 ┆
0x03280…032a0 2d 2c 49 4f 57 43 0d 0a 20 20 20 20 20 20 20 20 20 20 32 33 20 20 20 32 37 2d 31 31 20 20 2d 2c ┆-,IOWC 23 27-11 -,┆
0x032a0…032c0 58 41 43 4b 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 ┆XACK 24 ┆
0x032c0…032e0 20 20 20 2d 2c 49 4e 48 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 35 20 20 20 32 37 2d 33 20 ┆ -,INH1 25 27-3 ┆
0x032e0…03300 20 20 2d 2c 4c 4f 43 4b 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 36 20 20 20 ┆ -,LOCK 26 ┆
0x03300…03310 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a ┆ Unused ┆
0x03310…03349 Params {
0x03310…03349 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 44 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N D1 ┆
0x03310…03349 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x03310…03349 }
0x03349…03382 Params {
0x03349…03382 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1@ ┆
0x03349…03382 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x03349…03382 }
0x03382…033a0 0a 20 20 20 20 20 20 20 20 20 20 32 37 20 20 20 32 37 2d 35 20 20 20 2d 2c 42 48 45 4e 20 ┆ 27 27-5 -,BHEN ┆
0x033a0…033c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 38 20 20 20 33 31 2d 31 39 20 20 2d 2c ┆ 28 31-19 -,┆
0x033c0…033e0 41 44 52 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 32 39 20 20 20 57 32 2d 32 20 20 20 2d 2c 43 ┆ADR10 29 W2-2 -,C┆
0x033e0…03400 42 52 51 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 30 20 20 20 33 31 2d 31 38 ┆BRQ 30 31-18┆
0x03400…03420 (26,) 20 20 20 20 20 20 20 31 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 31 20 20 20 57 34 2d 33 20 ┆ 11 31 W4-3 ┆
0x03420…03440 20 20 2d 2c 43 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 32 20 20 20 ┆ -,CCLK 32 ┆
0x03440…03460 33 31 2d 31 37 20 20 20 20 20 20 20 31 32 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 33 20 20 20 ┆31-17 12 33 ┆
0x03460…03480 32 2d 31 34 20 20 20 2d 2c 49 4e 54 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆2-14 -,INTA ┆
0x03480…034a0 33 34 20 20 20 33 31 2d 31 36 20 20 20 20 20 20 20 31 33 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆34 31-16 13 ┆
0x034a0…034c0 33 35 20 20 20 57 31 32 2d 37 20 20 2d 2c 49 4e 54 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆35 W12-7 -,INT6 ┆
0x034c0…034e0 20 20 20 20 20 33 36 20 20 20 57 31 32 2d 38 20 20 2d 2c 49 4e 54 37 20 0d 0a 20 20 20 20 20 20 ┆ 36 W12-8 -,INT7 ┆
0x034e0…03500 20 20 20 20 33 37 20 20 20 57 31 32 2d 35 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 ┆ 37 W12-5 4 ┆
0x03500…03520 20 20 20 20 20 20 20 20 20 33 38 20 20 20 57 31 32 2d 36 20 20 20 20 20 20 20 35 20 0d 0a 20 20 ┆ 38 W12-6 5 ┆
0x03520…03540 20 20 20 20 20 20 20 20 33 39 20 20 20 57 31 32 2d 33 20 20 20 20 20 20 20 32 20 20 20 20 20 20 ┆ 39 W12-3 2 ┆
0x03540…03560 20 20 20 20 20 20 20 20 20 20 20 20 20 34 30 20 20 20 57 31 32 2d 34 20 20 20 20 20 20 20 33 20 ┆ 40 W12-4 3 ┆
0x03560…03580 0d 0a 20 20 20 20 20 20 20 20 20 20 34 31 20 20 20 57 31 32 2d 31 20 20 20 20 20 20 20 30 20 20 ┆ 41 W12-1 0 ┆
0x03580…035a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 32 20 20 20 57 31 32 2d 32 20 20 20 20 20 ┆ 42 W12-2 ┆
0x035a0…035c0 20 20 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 34 33 20 20 20 35 33 2d 31 33 20 20 2d 2c 41 44 ┆ 1 43 53-13 -,AD┆
0x035c0…035e0 52 45 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 34 20 20 20 35 33 2d 31 32 20 ┆RE 44 53-12 ┆
0x035e0…03600 20 2d 2c 41 44 52 46 20 0d 0a 20 20 20 20 20 20 20 20 20 20 34 35 20 20 20 35 33 2d 31 35 20 20 ┆ -,ADRF 45 53-15 ┆
0x03600…03620 (27,) 20 20 20 20 20 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 36 20 20 20 35 33 ┆ C 46 53┆
0x03620…03640 2d 31 34 20 20 20 20 20 20 20 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 34 37 20 20 20 35 33 2d ┆-14 D 47 53-┆
0x03640…03660 31 37 20 20 20 20 20 20 20 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 38 20 ┆17 A 48 ┆
0x03660…03680 20 20 35 33 2d 31 36 20 20 20 20 20 20 20 42 20 0d 0a 20 20 20 20 20 20 20 20 20 20 34 39 20 20 ┆ 53-16 B 49 ┆
0x03680…036a0 20 35 33 2d 31 39 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 53-19 8 ┆
0x036a0…036c0 20 35 30 20 20 20 35 33 2d 31 38 20 20 20 20 20 20 20 39 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 50 53-18 9 ┆
0x036c0…036e0 35 31 20 20 20 36 33 2d 31 33 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆51 63-13 6 ┆
0x036e0…03700 20 20 20 20 20 35 32 20 20 20 36 33 2d 31 32 20 20 20 20 20 20 20 37 20 0d 0a 20 20 20 20 20 20 ┆ 52 63-12 7 ┆
0x03700…03720 20 20 20 20 35 33 20 20 20 36 33 2d 31 35 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 ┆ 53 63-15 4 ┆
0x03720…03740 20 20 20 20 20 20 20 20 20 35 34 20 20 20 36 33 2d 31 34 20 20 20 20 20 20 20 35 20 0d 0a 20 20 ┆ 54 63-14 5 ┆
0x03740…03760 20 20 20 20 20 20 20 20 35 35 20 20 20 36 33 2d 31 37 20 20 20 20 20 20 20 32 20 20 20 20 20 20 ┆ 55 63-17 2 ┆
0x03760…03780 20 20 20 20 20 20 20 20 20 20 20 20 20 35 36 20 20 20 36 33 2d 31 36 20 20 20 20 20 20 20 33 20 ┆ 56 63-16 3 ┆
0x03780…037a0 0d 0a 20 20 20 20 20 20 20 20 20 20 35 37 20 20 20 36 33 2d 31 39 20 20 20 20 20 20 20 30 20 20 ┆ 57 63-19 0 ┆
0x037a0…037c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 35 38 20 20 20 36 33 2d 31 38 20 20 20 20 20 ┆ 58 63-18 ┆
0x037c0…037c6 20 20 31 20 0d 0a ┆ 1 ┆
0x037c6…037c9 FormFeed {
0x037c6…037c9 0c 83 b0 ┆ ┆
0x037c6…037c9 }
0x037c9…037ca 0a ┆ ┆
0x037ca…03803 Params {
0x037ca…03803 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 44 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N D1@ ┆
0x037ca…03803 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x037ca…03803 }
0x03803…0383c Params {
0x03803…0383c 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 44 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N D1 ┆
0x03803…0383c 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x03803…0383c }
0x0383c…03840 0a 20 20 20 ┆ ┆
0x03840…03860 20 20 20 20 20 20 b0 a1 50 49 4e 20 20 20 47 45 4e 2e 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 ┆ PIN GEN. SIGNAL ┆
0x03860…03880 20 20 20 20 20 20 20 20 20 20 20 20 20 50 49 4e 20 20 20 47 45 4e 2e 20 20 53 49 47 4e 41 4c 0d ┆ PIN GEN. SIGNAL ┆
0x03880…038a0 0a 20 20 20 20 20 20 20 20 20 20 35 39 20 20 20 37 32 2d 31 33 20 20 2d 2c 44 41 54 45 20 20 20 ┆ 59 72-13 -,DATE ┆
0x038a0…038c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 30 20 20 20 37 32 2d 31 32 20 20 2d 2c 44 41 ┆ 60 72-12 -,DA┆
0x038c0…038e0 54 46 20 0d 0a 20 20 20 20 20 20 20 20 20 20 36 31 20 20 20 37 32 2d 31 35 20 20 20 20 20 20 20 ┆TF 61 72-15 ┆
0x038e0…03900 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 32 20 20 20 37 32 2d 31 34 20 20 ┆C 62 72-14 ┆
0x03900…03920 20 20 20 20 20 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 36 33 20 20 20 37 32 2d 31 37 20 20 20 ┆ D 63 72-17 ┆
0x03920…03940 20 20 20 20 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 34 20 20 20 37 32 2d ┆ A 64 72-┆
0x03940…03960 31 36 20 20 20 20 20 20 20 42 20 0d 0a 20 20 20 20 20 20 20 20 20 20 36 35 20 20 20 37 32 2d 31 ┆16 B 65 72-1┆
0x03960…03980 39 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 36 20 20 ┆9 8 66 ┆
0x03980…039a0 20 37 32 2d 31 38 20 20 20 20 20 20 20 39 20 0d 0a 20 20 20 20 20 20 20 20 20 20 36 37 20 20 20 ┆ 72-18 9 67 ┆
0x039a0…039c0 37 34 2d 31 33 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆74-13 6 ┆
0x039c0…039e0 36 38 20 20 20 37 34 2d 31 32 20 20 20 20 20 20 20 37 20 0d 0a 20 20 20 20 20 20 20 20 20 20 36 ┆68 74-12 7 6┆
0x039e0…03a00 39 20 20 20 37 34 2d 31 35 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆9 74-15 4 ┆
0x03a00…03a20 (29,) 20 20 20 20 37 30 20 20 20 37 34 2d 31 34 20 20 20 20 20 20 20 35 20 0d 0a 20 20 20 20 20 20 20 ┆ 70 74-14 5 ┆
0x03a20…03a40 20 20 20 37 31 20 20 20 37 34 2d 31 37 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 ┆ 71 74-17 2 ┆
0x03a40…03a60 20 20 20 20 20 20 20 20 37 32 20 20 20 37 34 2d 31 36 20 20 20 20 20 20 20 33 20 0d 0a 20 20 20 ┆ 72 74-16 3 ┆
0x03a60…03a80 20 20 20 20 20 20 20 37 33 20 20 20 37 34 2d 31 39 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 ┆ 73 74-19 0 ┆
0x03a80…03aa0 20 20 20 20 20 20 20 20 20 20 20 20 37 34 20 20 20 37 34 2d 31 38 20 20 20 20 20 20 20 31 20 0d ┆ 74 74-18 1 ┆
0x03aa0…03ac0 0a 20 20 20 20 20 20 20 20 20 20 37 35 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 ┆ 75 0V ┆
0x03ac0…03ae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 36 20 20 20 20 20 20 20 20 20 20 30 56 20 0d ┆ 76 0V ┆
0x03ae0…03b00 0a 20 20 20 20 20 20 20 20 20 20 37 37 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 20 20 ┆ 77 Unused ┆
0x03b00…03b20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 38 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 ┆ 78 Unus┆
0x03b20…03b40 65 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 37 39 20 20 20 20 20 20 20 20 20 20 2d 31 32 56 20 ┆ed 79 -12V ┆
0x03b40…03b60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 30 20 20 20 20 20 20 20 20 20 20 ┆ 80 ┆
0x03b60…03b80 2d 31 32 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 38 31 20 20 20 20 20 20 20 20 20 20 2b 35 56 ┆-12V 81 +5V┆
0x03b80…03ba0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 20 20 20 20 20 20 20 20 ┆ 82 ┆
0x03ba0…03bc0 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 38 33 20 20 20 20 20 20 20 20 20 20 2b 35 ┆ +5V 83 +5┆
0x03bc0…03be0 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 34 20 20 20 20 20 20 20 ┆V 84 ┆
0x03be0…03c00 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 38 35 20 20 20 20 20 20 20 20 20 20 30 ┆ +5V 85 0┆
0x03c00…03c20 (30,) 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 36 20 20 20 20 20 20 ┆V 86 ┆
0x03c20…03c40 20 20 20 20 30 56 20 0d 0a 0d 0a 0d 0a b0 a1 31 2e 34 2e 32 20 20 20 20 4d 75 6c 74 69 62 75 73 ┆ 0V 1.4.2 Multibus┆
0x03c40…03c60 20 43 6f 6e 6e 65 63 74 6f 72 20 50 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4f 64 64 20 70 69 ┆ Connector P2 Odd pi┆
0x03c60…03c80 6e 20 6e 75 6d 62 65 72 73 20 3a 20 63 6f 6d 70 6f 6e 65 6e 74 20 73 69 64 65 20 6f 66 20 50 43 ┆n numbers : component side of PC┆
0x03c80…03ca0 42 20 0d 0a 20 20 20 20 20 20 20 20 20 45 76 65 6e 20 70 69 6e 20 6e 75 6d 62 65 72 73 3a 20 63 ┆B Even pin numbers: c┆
0x03ca0…03cc0 69 72 63 75 69 74 20 73 69 64 65 20 6f 66 20 50 43 42 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ircuit side of PCB ┆
0x03cc0…03ce0 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 49 4e 20 20 20 47 45 4e 2e 20 20 20 53 49 47 4e 41 4c ┆ PIN GEN. SIGNAL┆
0x03ce0…03d00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 49 4e 20 20 20 47 45 4e 2e 20 20 20 53 ┆ PIN GEN. S┆
0x03d00…03d20 49 47 4e 41 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 55 6e 75 ┆IGNAL 1 Unu┆
0x03d20…03d40 73 65 64 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 ┆sed 2 ┆
0x03d40…03d60 20 20 55 6e 75 73 65 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 ┆ Unused 3 ┆
0x03d60…03d80 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 ┆ - 4 ┆
0x03d80…03da0 20 20 20 20 20 20 2d 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 ┆ - 5 ┆
0x03da0…03dc0 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 ┆ - 6 ┆
0x03dc0…03de0 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 ┆ - 7 ┆
0x03de0…03e00 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 ┆- 8 ┆
0x03e00…03e20 (31,) 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 20 20 20 20 20 2d ┆ - 9 -┆
0x03e20…03e40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 ┆ 10 ┆
0x03e40…03e60 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 2d 20 ┆ - 11 - ┆
0x03e60…03e80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 ┆ 12 ┆
0x03e80…03ea0 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 2d 20 20 ┆ - 13 - ┆
0x03ea0…03ec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 ┆ 14 ┆
0x03ec0…03ee0 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 ┆ - 15 - ┆
0x03ee0…03f00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 20 ┆ 16 ┆
0x03f00…03f20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 ┆ - 17 - ┆
0x03f20…03f40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 20 20 20 20 20 20 20 20 ┆ 18 ┆
0x03f40…03f60 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 ┆- 19 - ┆
0x03f60…03f80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 2d ┆ 20 -┆
0x03f80…03fa0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 31 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 ┆ 21 - ┆
0x03fa0…03fc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 32 20 20 20 20 20 20 20 20 20 20 2d 20 ┆ 22 - ┆
0x03fc0…03fe0 0d 0a 20 20 20 20 20 20 20 20 20 20 32 33 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 ┆ 23 - ┆
0x03fe0…04000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 20 20 20 2d 20 0d ┆ 24 - ┆
0x04000…04020 (32,) 0a 20 20 20 20 20 20 20 20 20 20 32 35 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 ┆ 25 - ┆
0x04020…04040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a ┆ 26 - ┆
0x04040…04060 20 20 20 20 20 20 20 20 20 20 32 37 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 ┆ 27 - ┆
0x04060…04080 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 38 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 ┆ 28 - ┆
0x04080…040a0 20 20 20 20 20 20 20 20 20 32 39 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 ┆ 29 - ┆
0x040a0…040c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 ┆ 30 - ┆
0x040c0…040e0 20 20 20 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 ┆ 31 - ┆
0x040e0…04100 20 20 20 20 20 20 20 20 20 20 20 20 20 33 32 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 ┆ 32 - ┆
0x04100…04120 20 20 20 20 20 20 20 33 33 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 33 - ┆
0x04120…04140 20 20 20 20 20 20 20 20 20 20 20 20 33 34 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 ┆ 34 - ┆
0x04140…04160 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 35 - ┆
0x04160…04180 20 20 20 20 20 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 ┆ 36 - ┆
0x04180…041a0 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 37 - ┆
0x041a0…041c0 20 20 20 20 20 20 20 20 20 20 33 38 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 ┆ 38 - ┆
0x041c0…041e0 20 20 20 20 33 39 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 39 - ┆
0x041e0…04200 20 20 20 20 20 20 20 20 20 34 30 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 ┆ 40 - ┆
0x04200…04220 (33,) 20 20 20 34 31 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 41 - ┆
0x04220…04240 20 20 20 20 20 20 20 20 34 32 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 ┆ 42 - ┆
0x04240…04260 20 20 34 33 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 43 - ┆
0x04260…04280 20 20 20 20 20 20 20 34 34 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 44 - ┆
0x04280…042a0 20 34 35 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 45 - ┆
0x042a0…042c0 20 20 20 20 20 20 34 36 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 46 - ┆
0x042c0…042e0 34 37 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆47 - ┆
0x042e0…04300 20 20 20 20 20 34 38 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 34 ┆ 48 - 4┆
0x04300…04320 39 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆9 - ┆
0x04320…04340 20 20 20 20 35 30 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 35 31 ┆ 50 - 51┆
0x04340…04360 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - ┆
0x04360…04380 20 20 20 35 32 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 35 33 20 ┆ 52 - 53 ┆
0x04380…043a0 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - ┆
0x043a0…043c0 20 20 35 34 20 20 20 20 20 20 20 20 20 20 2d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 35 35 20 20 ┆ 54 - 55 ┆
0x043c0…043e0 20 33 31 2d 31 33 20 20 2d 2c 41 44 52 31 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 31-13 -,ADR16 ┆
0x043e0…04400 20 35 36 20 20 20 33 31 2d 31 32 20 20 2d 2c 41 44 52 31 37 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 56 31-12 -,ADR17 ┆
0x04400…04420 (34,) 20 35 37 20 20 20 33 31 2d 31 35 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 57 31-15 14 ┆
0x04420…04440 20 20 20 20 20 20 35 38 20 20 20 33 31 2d 31 34 20 20 20 20 20 20 20 31 35 20 0d 0a 20 20 20 20 ┆ 58 31-14 15 ┆
0x04440…04460 20 20 20 20 20 20 35 39 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 20 20 20 20 20 20 20 ┆ 59 Unused ┆
0x04460…04480 20 20 20 20 20 20 20 20 20 20 20 36 30 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a ┆ 60 Unused ┆
0x04480…04483 FormFeed {
0x04480…04483 0c 83 a8 ┆ ┆
0x04480…04483 }
0x04483…044a0 0a b0 a1 31 2e 34 2e 33 20 20 20 20 53 42 58 20 43 6f 6e 6e 65 63 74 6f 72 20 4a 31 0d ┆ 1.4.3 SBX Connector J1 ┆
0x044a0…044c0 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 49 4e 20 20 20 47 ┆ PIN G┆
0x044c0…044e0 45 4e 2e 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 49 ┆EN. SIGNAL PI┆
0x044e0…04500 4e 20 20 20 47 45 4e 2e 20 20 20 53 49 47 4e 41 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 20 ┆N GEN. SIGNAL 1 ┆
0x04500…04520 20 20 20 20 20 20 20 20 20 2b 31 32 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +12V ┆
0x04520…04540 20 20 20 32 20 20 20 20 20 20 20 20 20 20 2d 31 32 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ 2 -12V ┆
0x04540…04560 33 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆3 0V ┆
0x04560…04580 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 4 +5V ┆
0x04580…045a0 20 35 20 20 20 32 36 2d 35 20 20 20 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 5 26-5 RESET ┆
0x045a0…045c0 20 20 20 20 20 20 36 20 20 20 32 36 2d 33 20 20 20 4d 43 4c 4b 20 0d 0a 20 20 20 20 20 20 20 20 ┆ 6 26-3 MCLK ┆
0x045c0…045e0 20 20 20 37 20 20 20 36 35 2d 39 20 20 20 4d 41 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 7 65-9 MA2 ┆
0x045e0…04600 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 50 53 54 20 0d 0a 20 20 20 20 ┆ 8 -,MPST ┆
0x04600…04620 (35,) 20 20 20 20 20 20 20 39 20 20 20 36 35 2d 36 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 ┆ 9 65-6 1 ┆
0x04620…04640 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a ┆ 10 Unused ┆
0x04640…04660 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 36 35 2d 35 20 20 20 20 20 30 20 20 20 20 20 20 20 ┆ 11 65-5 0 ┆
0x04660…04680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 20 4d 49 4e 54 52 ┆ 12 MINTR┆
0x04680…046a0 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 31 36 2d 36 20 20 20 2d 2c 49 4f 57 52 ┆1 13 16-6 -,IOWR┆
0x046a0…046c0 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 4d ┆T 14 M┆
0x046c0…046e0 49 4e 54 52 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 31 36 2d 33 20 20 20 2d 2c ┆INTR0 15 16-3 -,┆
0x046e0…04700 49 4f 52 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 ┆IORD 16 ┆
0x04700…04720 20 20 20 2d 2c 4d 57 41 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 ┆ -,MWAIT 17 ┆
0x04720…04740 20 20 20 55 6e 75 73 65 64 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 ┆ Unused 18 ┆
0x04740…04760 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 ┆ Unused 19 ┆
0x04760…04780 37 37 2d 31 31 20 20 4d 44 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆77-11 MD7 ┆
0x04780…047a0 32 30 20 20 20 32 38 2d 36 20 20 20 2d 2c 4d 43 53 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 ┆20 28-6 -,MCS1 2┆
0x047a0…047c0 31 20 20 20 37 37 2d 31 32 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆1 77-12 6 ┆
0x047c0…047e0 20 20 20 20 32 32 20 20 20 32 38 2d 33 20 20 20 2d 2c 4d 43 53 30 20 0d 0a 20 20 20 20 20 20 20 ┆ 22 28-3 -,MCS0 ┆
0x047e0…04800 20 20 20 32 33 20 20 20 37 37 2d 31 33 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 23 77-13 5 ┆
0x04800…04820 (36,) 20 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a 20 20 20 ┆ 24 Unused ┆
0x04820…04840 20 20 20 20 20 20 20 32 35 20 20 20 37 37 2d 31 34 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 ┆ 25 77-14 4 ┆
0x04840…04860 20 20 20 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d ┆ 26 Unused ┆
0x04860…04880 0a 20 20 20 20 20 20 20 20 20 20 32 37 20 20 20 37 37 2d 31 35 20 20 20 20 33 20 20 20 20 20 20 ┆ 27 77-15 3 ┆
0x04880…048a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 38 20 20 20 57 32 33 2d 31 20 20 4f 50 54 31 ┆ 28 W23-1 OPT1┆
0x048a0…048c0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 39 20 20 20 37 37 2d 31 36 20 20 20 20 32 20 20 20 20 ┆ 29 77-16 2 ┆
0x048c0…048e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 30 20 20 20 57 32 34 2d 31 20 20 4f 50 ┆ 30 W24-1 OP┆
0x048e0…04900 54 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 31 20 20 20 37 37 2d 31 37 20 20 20 20 31 20 20 ┆T0 31 77-17 1 ┆
0x04900…04920 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 32 20 20 20 33 35 2d 33 31 20 20 ┆ 32 35-31 ┆
0x04920…04940 2d 2c 4d 44 41 43 4b 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 33 20 20 20 37 37 2d 31 38 20 20 ┆-,MDACK 33 77-18 ┆
0x04940…04960 20 20 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 34 20 20 20 20 20 ┆ 0 34 ┆
0x04960…04980 20 20 20 20 20 4d 44 52 51 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 ┆ MDRQT 35 ┆
0x04980…049a0 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 36 20 20 ┆ 0V 36 ┆
0x049a0…049c0 20 20 20 20 20 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆ +5V ┆
0x049c0…049e0 20 20 20 20 20 33 37 20 20 20 36 37 2d 31 32 20 20 4d 44 45 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 37 67-12 MDE ┆
0x049e0…04a00 20 20 20 20 20 20 20 20 20 20 33 38 20 20 20 36 37 2d 31 31 20 20 4d 44 46 20 0d 0a 20 20 20 20 ┆ 38 67-11 MDF ┆
0x04a00…04a20 (37,) 20 20 20 20 20 20 33 39 20 20 20 36 37 2d 31 34 20 20 20 20 43 20 20 20 20 20 20 20 20 20 20 20 ┆ 39 67-14 C ┆
0x04a20…04a40 20 20 20 20 20 20 20 20 20 20 20 34 30 20 20 20 36 37 2d 31 33 20 20 20 20 44 20 0d 0a 20 20 20 ┆ 40 67-13 D ┆
0x04a40…04a60 20 20 20 20 20 20 20 34 31 20 20 20 36 37 2d 31 36 20 20 20 20 41 20 20 20 20 20 20 20 20 20 20 ┆ 41 67-16 A ┆
0x04a60…04a80 20 20 20 20 20 20 20 20 20 20 20 20 34 32 20 20 20 36 37 2d 31 35 20 20 20 20 42 20 0d 0a 20 20 ┆ 42 67-15 B ┆
0x04a80…04aa0 20 20 20 20 20 20 20 20 34 33 20 20 20 36 37 2d 31 38 20 20 20 20 38 20 20 20 20 20 20 20 20 20 ┆ 43 67-18 8 ┆
0x04aa0…04ac0 20 20 20 20 20 20 20 20 20 20 20 20 20 34 34 20 20 20 36 37 2d 31 37 20 20 20 20 39 20 0d 0a 0d ┆ 44 67-17 9 ┆
0x04ac0…04ae0 0a 0d 0a b0 a1 31 2e 34 2e 34 20 20 20 20 53 42 58 20 43 6f 6e 6e 65 63 74 6f 72 20 4a 32 0d 0a ┆ 1.4.4 SBX Connector J2 ┆
0x04ae0…04b00 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 a1 b0 50 49 4e 20 20 20 47 45 ┆ PIN GE┆
0x04b00…04b20 4e 2e 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 49 4e ┆N. SIGNAL PIN┆
0x04b20…04b40 20 20 20 47 45 4e 2e 20 20 20 53 49 47 4e 41 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 20 20 ┆ GEN. SIGNAL 1 ┆
0x04b40…04b60 20 20 20 20 20 20 20 20 2b 31 32 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ +12V ┆
0x04b60…04b80 20 20 32 20 20 20 20 20 20 20 20 20 20 2d 31 32 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 33 ┆ 2 -12V 3┆
0x04b80…04ba0 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 0V ┆
0x04ba0…04bc0 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ 4 +5V ┆
0x04bc0…04be0 35 20 20 20 32 36 2d 35 20 20 20 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆5 26-5 RESET ┆
0x04be0…04c00 20 20 20 20 20 36 20 20 20 32 36 2d 33 20 20 20 4d 43 4c 4b 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 6 26-3 MCLK ┆
0x04c00…04c20 (38,) 20 20 37 20 20 20 36 35 2d 39 20 20 20 4d 41 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 7 65-9 MA2 ┆
0x04c20…04c40 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 50 53 54 20 0d 0a 20 20 20 20 20 ┆ 8 -,MPST ┆
0x04c40…04c60 20 20 20 20 20 20 39 20 20 20 36 35 2d 36 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 9 65-6 1 ┆
0x04c60…04c80 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a 20 ┆ 10 Unused ┆
0x04c80…04ca0 20 20 20 20 20 20 20 20 20 31 31 20 20 20 36 35 2d 35 20 20 20 20 20 30 20 20 20 20 20 20 20 20 ┆ 11 65-5 0 ┆
0x04ca0…04cc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 20 4d 49 4e 54 52 31 ┆ 12 MINTR1┆
0x04cc0…04ce0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 31 36 2d 36 20 20 20 2d 2c 49 4f 57 52 54 ┆ 13 16-6 -,IOWRT┆
0x04ce0…04d00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 4d 49 ┆ 14 MI┆
0x04d00…04d20 4e 54 52 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 31 36 2d 33 20 20 20 2d 2c 49 ┆NTR0 15 16-3 -,I┆
0x04d20…04d40 4f 52 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 ┆ORD 16 ┆
0x04d40…04d60 20 20 2d 2c 4d 57 41 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 ┆ -,MWAIT 17 ┆
0x04d60…04d80 20 20 55 6e 75 73 65 64 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 38 20 20 20 ┆ Unused 18 ┆
0x04d80…04da0 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 37 ┆ Unused 19 7┆
0x04da0…04dc0 37 2d 31 31 20 20 4d 44 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 ┆7-11 MD7 2┆
0x04dc0…04de0 30 20 20 20 32 38 2d 31 31 20 20 2d 2c 4d 43 53 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 31 ┆0 28-11 -,MCS1 21┆
0x04de0…04e00 20 20 20 37 37 2d 31 32 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 77-12 6 ┆
0x04e00…04e20 (39,) 20 20 20 32 32 20 20 20 32 38 2d 38 20 20 20 2d 2c 4d 43 53 30 20 0d 0a 20 20 20 20 20 20 20 20 ┆ 22 28-8 -,MCS0 ┆
0x04e20…04e40 20 20 32 33 20 20 20 37 37 2d 31 33 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 23 77-13 5 ┆
0x04e40…04e60 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a 20 20 20 20 ┆ 24 Unused ┆
0x04e60…04e80 20 20 20 20 20 20 32 35 20 20 20 37 37 2d 31 34 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 ┆ 25 77-14 4 ┆
0x04e80…04ea0 20 20 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 0d 0a ┆ 26 Unused ┆
0x04ea0…04ec0 20 20 20 20 20 20 20 20 20 20 32 37 20 20 20 37 37 2d 31 35 20 20 20 20 33 20 20 20 20 20 20 20 ┆ 27 77-15 3 ┆
0x04ec0…04ee0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 38 20 20 20 57 32 31 2d 32 20 20 4f 50 54 31 20 ┆ 28 W21-2 OPT1 ┆
0x04ee0…04f00 0d 0a 20 20 20 20 20 20 20 20 20 20 32 39 20 20 20 37 37 2d 31 36 20 20 20 20 32 20 20 20 20 20 ┆ 29 77-16 2 ┆
0x04f00…04f20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 30 20 20 20 57 32 32 2d 32 20 20 4f 50 54 ┆ 30 W22-2 OPT┆
0x04f20…04f40 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 31 20 20 20 37 37 2d 31 37 20 20 20 20 31 20 20 20 ┆0 31 77-17 1 ┆
0x04f40…04f60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 32 20 20 20 33 35 2d 33 32 20 20 2d ┆ 32 35-32 -┆
0x04f60…04f80 2c 4d 44 41 43 4b 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 33 20 20 20 37 37 2d 31 38 20 20 20 ┆,MDACK 33 77-18 ┆
0x04f80…04fa0 20 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 34 20 20 20 20 20 20 ┆ 0 34 ┆
0x04fa0…04fc0 20 20 20 20 4d 44 52 51 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 ┆ MDRQT 35 ┆
0x04fc0…04fe0 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 36 20 20 20 ┆ 0V 36 ┆
0x04fe0…05000 20 20 20 20 20 20 20 2b 35 56 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ +5V ┆
0x05000…05020 (40,) 20 20 20 20 33 37 20 20 20 36 37 2d 31 32 20 20 4d 44 45 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 37 67-12 MDE ┆
0x05020…05040 20 20 20 20 20 20 20 20 20 33 38 20 20 20 36 37 2d 31 31 20 20 4d 44 46 20 0d 0a 20 20 20 20 20 ┆ 38 67-11 MDF ┆
0x05040…05060 20 20 20 20 20 33 39 20 20 20 36 37 2d 31 34 20 20 20 20 43 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 39 67-14 C ┆
0x05060…05080 20 20 20 20 20 20 20 20 20 20 34 30 20 20 20 36 37 2d 31 33 20 20 20 20 44 20 0d 0a 20 20 20 20 ┆ 40 67-13 D ┆
0x05080…050a0 20 20 20 20 20 20 34 31 20 20 20 36 37 2d 31 36 20 20 20 20 41 20 20 20 20 20 20 20 20 20 20 20 ┆ 41 67-16 A ┆
0x050a0…050c0 20 20 20 20 20 20 20 20 20 20 20 34 32 20 20 20 36 37 2d 31 35 20 20 20 20 42 20 0d 0a 20 20 20 ┆ 42 67-15 B ┆
0x050c0…050e0 20 20 20 20 20 20 20 34 33 20 20 20 36 37 2d 31 38 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 ┆ 43 67-18 8 ┆
0x050e0…050fe 20 20 20 20 20 20 20 20 20 20 20 20 34 34 20 20 20 36 37 2d 31 37 20 20 20 20 39 20 0d 0a ┆ 44 67-17 9 ┆
0x050fe…05101 FormFeed {
0x050fe…05101 0c 83 b0 ┆ ┆
0x050fe…05101 }
0x05101…05120 0a b0 a1 31 2e 34 2e 35 20 20 20 20 43 6f 6d 6d 75 6e 69 63 61 74 69 6f 6e 20 49 6e 74 65 72 ┆ 1.4.5 Communication Inter┆
0x05120…05140 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 20 4a 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆face Connector J3 ┆
0x05140…05160 20 20 20 20 20 20 20 20 20 a1 b0 50 49 4e 20 20 20 47 45 4e 2e 20 20 20 53 49 47 4e 41 4c 20 20 ┆ PIN GEN. SIGNAL ┆
0x05160…05180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 49 4e 20 20 20 47 45 4e 2e 20 20 20 53 49 47 ┆ PIN GEN. SIG┆
0x05180…051a0 4e 41 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 ┆NAL 1 0V ┆
0x051a0…051c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 ┆ 2 ┆
0x051c0…051e0 4d 52 43 43 4c 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 2d 20 ┆MRCCL 3 - ┆
0x051e0…05200 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 ┆ 4 ┆
0x05200…05220 (41,) 20 20 20 4d 54 52 43 4c 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 ┆ MTRCL 5 ┆
0x05220…05240 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 20 31 ┆ - 6 1┆
0x05240…05260 30 30 2d 37 20 20 54 54 52 43 4c 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 ┆00-7 TTRCL 7 ┆
0x05260…05280 20 20 20 20 43 41 4c 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 ┆ CALL 8 ┆
0x05280…052a0 20 20 20 20 20 20 20 20 20 52 4c 53 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 ┆ RLSD 9 ┆
0x052a0…052c0 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆ 0V 1┆
0x052c0…052e0 30 20 20 20 31 30 30 2d 36 20 20 44 54 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 ┆0 100-6 DTR 11 ┆
0x052e0…05300 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - ┆
0x05300…05320 31 32 20 20 20 20 20 20 20 20 20 20 44 53 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 33 20 20 ┆12 DSR 13 ┆
0x05320…05340 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - ┆
0x05340…05360 20 31 34 20 20 20 20 20 20 20 20 20 20 52 46 53 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 35 20 ┆ 14 RFS 15 ┆
0x05360…05380 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - ┆
0x05380…053a0 20 20 31 36 20 20 20 31 31 30 2d 37 20 20 52 54 53 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 37 ┆ 16 110-7 RTS 17┆
0x053a0…053c0 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ - ┆
0x053c0…053e0 20 20 20 31 38 20 20 20 20 20 20 20 20 20 20 2d 2c 52 43 44 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 18 -,RCD ┆
0x053e0…05400 20 31 39 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 19 - ┆
0x05400…05420 (42,) 20 20 20 20 20 20 32 30 20 20 20 31 31 30 2d 36 20 20 2d 2c 54 52 44 20 0d 0a 20 20 20 20 20 20 ┆ 20 110-6 -,TRD ┆
0x05420…05440 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a b0 a1 31 2e 34 2e 36 20 20 20 20 49 ┆ 1.4.6 I┆
0x05440…05460 6e 74 65 72 6e 61 6c 20 43 61 62 6c 65 20 4b 42 4c 35 35 31 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆nternal Cable KBL551 ┆
0x05460…05480 20 0d 0a 20 20 20 20 20 20 20 20 20 84 4b 42 4c 35 35 31 20 69 73 20 61 6e 20 69 6e 74 65 72 6e ┆ KBL551 is an intern┆
0x05480…054a0 61 6c 20 63 61 62 6c 65 20 62 65 74 77 65 65 6e 20 63 6f 6e 6e 65 63 74 6f 72 20 4a 33 20 6f 6e ┆al cable between connector J3 on┆
0x054a0…054c0 20 74 68 65 20 0a 19 89 80 80 43 50 55 36 30 32 20 50 43 42 20 61 6e 64 20 74 68 65 20 65 78 74 ┆ the CPU602 PCB and the ext┆
0x054c0…054e0 65 72 6e 61 6c 20 73 74 61 6e 64 61 72 64 20 32 35 2d 70 69 6e 20 56 2e 32 34 2f 56 2e 32 38 20 ┆ernal standard 25-pin V.24/V.28 ┆
0x054e0…05500 0a 19 89 80 80 63 6f 6e 6e 65 63 74 6f 72 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ connector. ┆
0x05500…05520 20 20 20 20 20 20 20 20 b0 a1 4a 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 58 54 2e 43 ┆ J3 EXT.C┆
0x05520…05540 4f 4e 4e 2e 20 20 20 20 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ONN. SIGNAL ┆
0x05540…05560 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 1 ┆
0x05560…05580 20 20 20 20 20 20 20 20 20 20 20 20 20 20 47 4e 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 20 ┆ GND 2 ┆
0x05580…055a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 ┆ 17 RE┆
0x055a0…055c0 43 2e 20 43 4c 4f 43 4b 2c 20 44 43 45 20 0d 0a 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 ┆C. CLOCK, DCE 3 ┆
0x055c0…055e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 47 4e 44 20 0d 0a ┆ GND ┆
0x055e0…05600 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 ┆ 4 15 ┆
0x05600…05620 (43,) 20 20 20 20 20 20 20 20 20 20 54 52 4d 2e 20 43 4c 4f 43 4b 2c 20 44 43 45 20 0d 0a 20 20 20 20 ┆ TRM. CLOCK, DCE ┆
0x05620…05640 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 5 ┆
0x05640…05660 20 20 20 20 20 20 47 4e 44 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 ┆ GND. 6 ┆
0x05660…05680 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 52 4d 2e 20 43 4c 4f 43 ┆ 24 TRM. CLOC┆
0x05680…056a0 4b 2c 20 44 54 45 20 0d 0a 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 ┆K, DTE 7 ┆
0x056a0…056c0 20 20 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 41 4c 4c 49 4e 47 20 49 4e 44 49 43 ┆ 22 CALLING INDIC┆
0x056c0…056e0 41 54 4f 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ATOR 8 ┆
0x056e0…05700 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 43 2e 20 4c 49 4e 45 20 53 49 47 4e 41 ┆ 8 REC. LINE SIGNA┆
0x05700…05720 4c 20 44 45 54 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 39 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆L DET. 9 ┆
0x05720…05740 31 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆10 20 ┆
0x05740…05760 20 44 41 54 41 20 54 45 52 4d 2e 20 52 44 59 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 0d ┆ DATA TERM. RDY. 11 ┆
0x05760…05780 0a 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 36 20 20 20 ┆ 12 6 ┆
0x05780…057a0 20 20 20 20 20 20 20 20 20 20 20 44 41 54 41 20 53 45 54 20 52 44 59 2e 20 0d 0a 20 20 20 20 20 ┆ DATA SET RDY. ┆
0x057a0…057c0 20 20 20 20 31 33 20 0d 0a 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 13 14 ┆
0x057c0…057e0 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 44 59 2e 20 46 4f 52 20 53 45 4e 44 ┆ 5 RDY. FOR SEND┆
0x057e0…05800 49 4e 47 20 0d 0a 20 20 20 20 20 20 20 20 20 31 35 20 0d 0a 20 20 20 20 20 20 20 20 20 31 36 20 ┆ING 15 16 ┆
0x05800…05820 (44,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 ┆ 4 RE┆
0x05820…05840 51 55 45 53 54 20 54 4f 20 53 45 4e 44 20 0d 0a 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 ┆QUEST TO SEND 17 ┆
0x05840…05860 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 47 4e 44 2e 20 0d ┆ GND. ┆
0x05860…05880 0a 20 20 20 20 20 20 20 20 20 31 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 ┆ 18 3 ┆
0x05880…058a0 20 20 20 20 20 20 20 20 20 20 20 52 45 43 2e 20 44 41 54 41 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ REC. DATA ┆
0x058a0…058c0 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆19 7 ┆
0x058c0…058e0 20 47 4e 44 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ GND. 20 ┆
0x058e0…05900 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 52 4d 2e 20 44 41 54 41 20 0d 0a 0d 0a ┆ 2 TRM. DATA ┆
0x05900…05903 FormFeed {
0x05900…05903 0c 82 d8 ┆ ┆
0x05900…05903 }
0x05903…05920 0a b0 a1 32 2e 20 20 20 20 20 20 20 50 52 4f 47 52 41 4d 4d 49 4e 47 20 49 4e 46 4f 52 ┆ 2. PROGRAMMING INFOR┆
0x05920…05940 4d 41 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 63 68 61 70 74 65 72 ┆MATION This chapter┆
0x05940…05960 20 70 72 6f 76 69 64 65 73 20 74 68 65 20 75 73 65 72 20 77 69 74 68 20 70 72 6f 67 72 61 6d 6d ┆ provides the user with programm┆
0x05960…05980 69 6e 67 20 69 6e 66 6f 72 6d 61 74 69 6f 6e 20 0a 19 89 80 80 66 6f 72 20 74 68 65 20 43 50 55 ┆ing information for the CPU┆
0x05980…059a0 36 30 32 20 62 6f 61 72 64 2e 20 41 20 62 6c 6f 63 6b 20 64 69 61 67 72 61 6d 20 77 69 74 68 20 ┆602 board. A block diagram with ┆
0x059a0…059c0 74 68 65 20 6d 61 6a 6f 72 20 0a 19 89 80 80 63 6f 6d 70 6f 6e 65 6e 74 73 20 6f 66 20 74 68 65 ┆the major components of the┆
0x059c0…059e0 20 43 50 55 36 30 32 20 69 73 20 73 68 6f 77 6e 20 6f 6e 20 66 69 67 75 72 65 20 33 2e 31 2e 20 ┆ CPU602 is shown on figure 3.1. ┆
0x059e0…05a00 0a 19 89 80 80 50 72 6f 67 72 61 6d 6d 69 6e 67 20 69 6e 66 6f 72 6d 61 74 69 6f 6e 20 66 6f 72 ┆ Programming information for┆
0x05a00…05a20 (45,) 20 74 68 65 20 38 30 31 38 36 20 6d 69 63 72 6f 70 72 6f 63 65 73 73 6f 72 20 61 6e 64 20 0a 19 ┆ the 80186 microprocessor and ┆
0x05a20…05a40 89 80 80 74 68 65 20 73 74 61 6e 64 61 72 64 20 49 2f 4f 20 64 65 76 69 63 65 73 20 28 38 32 35 ┆ the standard I/O devices (825┆
0x05a40…05a60 31 41 2c 20 38 32 35 35 41 2c 20 38 32 35 39 41 29 20 61 72 65 20 6c 69 6d 69 74 65 64 20 0a 19 ┆1A, 8255A, 8259A) are limited ┆
0x05a60…05a80 89 80 80 74 6f 20 69 6e 66 6f 72 6d 61 74 69 6f 6e 20 64 65 70 65 6e 64 69 6e 67 20 6f 6e 20 74 ┆ to information depending on t┆
0x05a80…05aa0 68 65 20 61 70 70 6c 69 63 61 74 69 6f 6e 20 6f 6e 20 74 68 65 20 43 50 55 36 30 32 20 0a 19 89 ┆he application on the CPU602 ┆
0x05aa0…05ac0 80 80 62 6f 61 72 64 2e 20 46 6f 72 20 61 20 64 65 74 61 69 6c 65 64 20 64 65 73 63 72 69 70 74 ┆ board. For a detailed descript┆
0x05ac0…05ae0 69 6f 6e 20 6f 66 20 74 68 65 73 65 20 64 65 76 69 63 65 73 20 74 68 65 20 75 73 65 72 20 0a 19 ┆ion of these devices the user ┆
0x05ae0…05b00 89 80 80 69 73 20 72 65 66 65 72 72 65 64 20 74 6f 20 74 68 65 20 72 65 6c 65 76 61 6e 74 20 49 ┆ is referred to the relevant I┆
0x05b00…05b20 6e 74 65 6c 20 64 61 74 61 20 73 68 65 65 74 73 2e 0d 0a 0d 0a 0d 0a b0 a1 a1 32 2e 31 20 20 20 ┆ntel data sheets. 2.1 ┆
0x05b20…05b40 20 20 20 38 30 31 38 36 20 49 6e 69 74 69 61 6c 69 7a 61 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 ┆ 80186 Initialization ┆
0x05b40…05b60 20 20 20 20 84 41 66 74 65 72 20 50 4f 57 45 52 2d 55 50 20 6f 72 20 52 45 53 45 54 20 74 68 65 ┆ After POWER-UP or RESET the┆
0x05b60…05b80 20 69 6e 74 65 72 6e 61 6c 20 72 65 67 69 73 74 65 72 73 20 63 6f 6e 74 72 6f 6c 6c 69 6e 67 20 ┆ internal registers controlling ┆
0x05b80…05ba0 0a 19 89 80 80 74 68 65 20 69 6e 74 65 67 72 61 74 65 64 20 70 65 72 69 70 68 65 72 61 6c 73 20 ┆ the integrated peripherals ┆
0x05ba0…05bc0 61 6e 64 20 74 68 65 20 63 68 69 70 20 73 65 6c 65 63 74 20 6c 6f 67 69 63 20 6d 75 73 74 20 0a ┆and the chip select logic must ┆
0x05bc0…05be0 19 89 80 80 62 65 20 69 6e 69 74 69 61 6c 69 7a 65 64 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 31 2e 31 ┆ be initialized. 2.1.1┆
0x05be0…05c00 20 20 20 20 52 65 6c 6f 63 61 74 69 6f 6e 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 ┆ Relocation Register ┆
0x05c00…05c20 (46,) 20 20 20 20 84 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 72 65 6c 6f 63 61 74 ┆ The contents of the relocat┆
0x05c20…05c40 69 6f 6e 20 72 65 67 69 73 74 65 72 20 64 65 74 65 72 6d 69 6e 65 73 20 74 68 65 20 0a 19 89 80 ┆ion register determines the ┆
0x05c40…05c60 80 6c 6f 63 61 74 69 6f 6e 20 6f 66 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 62 6c 6f 63 6b 20 28 ┆ location of the control block (┆
0x05c60…05c80 63 6f 6e 74 72 6f 6c 20 72 65 67 69 73 74 65 72 73 29 20 77 69 74 68 69 6e 20 0a 19 89 80 80 74 ┆control registers) within t┆
0x05c80…05ca0 68 65 20 38 30 31 38 36 20 61 64 64 72 65 73 73 20 73 70 61 63 65 2e 20 41 74 20 52 45 53 45 54 ┆he 80186 address space. At RESET┆
0x05ca0…05cc0 20 74 68 65 20 72 65 6c 6f 63 61 74 69 6f 6e 20 72 65 67 69 73 74 65 72 20 0a 19 89 80 80 69 73 ┆ the relocation register is┆
0x05cc0…05ce0 20 73 65 74 20 74 6f 20 32 30 46 46 48 2e 20 54 68 69 73 20 63 61 75 73 65 73 20 74 68 65 20 63 ┆ set to 20FFH. This causes the c┆
0x05ce0…05d00 6f 6e 74 72 6f 6c 20 62 6c 6f 63 6b 20 74 6f 20 73 74 61 72 74 20 61 74 20 0a 19 89 80 80 46 46 ┆ontrol block to start at FF┆
0x05d00…05d20 30 30 48 20 69 6e 20 49 2f 4f 20 73 70 61 63 65 2e 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f ┆00H in I/O space. The contents o┆
0x05d20…05d40 66 20 62 69 74 73 20 30 20 74 6f 20 31 34 20 73 68 6f 75 6c 64 20 6e 6f 74 20 0a 19 89 80 80 62 ┆f bits 0 to 14 should not b┆
0x05d40…05d60 65 20 63 68 61 6e 67 65 64 2e 20 42 69 74 20 31 35 20 63 6f 6e 74 72 6f 6c 73 20 74 68 65 20 69 ┆e changed. Bit 15 controls the i┆
0x05d60…05d80 6e 74 65 72 72 75 70 74 20 6f 6e 20 45 53 43 20 66 75 6e 63 74 69 6f 6e 2e 20 0a 19 89 80 80 54 ┆nterrupt on ESC function. T┆
0x05d80…05da0 68 65 20 72 65 6c 6f 63 61 74 69 6f 6e 20 72 65 67 69 73 74 65 72 20 69 73 20 6c 6f 63 61 74 65 ┆he relocation register is locate┆
0x05da0…05dc0 64 20 69 6e 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 62 6c 6f 63 6b 20 61 74 20 0a 19 89 80 80 61 ┆d in the control block at a┆
0x05dc0…05de0 64 64 72 65 73 73 20 46 46 46 45 48 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 31 2e 32 20 20 20 20 55 70 ┆ddress FFFEH. 2.1.2 Up┆
0x05de0…05e00 70 65 72 20 4d 65 6d 6f 72 79 20 43 68 69 70 20 53 65 6c 65 63 74 20 52 65 67 69 73 74 65 72 0d ┆per Memory Chip Select Register ┆
0x05e00…05e20 (47,) 0a 0d 0a 20 20 20 20 20 20 20 20 20 41 64 64 72 65 73 73 3a 20 46 46 41 4f 48 0d 0a 0d 0a 20 20 ┆ Address: FFAOH ┆
0x05e20…05e40 20 20 20 20 20 20 20 84 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 55 70 70 65 ┆ The contents of the Uppe┆
0x05e40…05e60 72 20 4d 65 6d 6f 72 79 20 43 68 69 70 20 53 65 6c 65 63 74 20 52 65 67 69 73 74 65 72 2c 20 0a ┆r Memory Chip Select Register, ┆
0x05e60…05e80 19 89 80 80 55 4d 43 53 2c 20 64 65 70 65 6e 64 73 20 6f 6e 20 74 68 65 20 73 69 7a 65 20 61 6e ┆ UMCS, depends on the size an┆
0x05e80…05ea0 64 20 73 70 65 65 64 20 6f 66 20 74 68 65 20 69 6e 73 74 61 6c 6c 65 64 20 0a 19 89 80 80 45 50 ┆d speed of the installed EP┆
0x05ea0…05ec0 52 4f 4d 27 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 45 50 52 4f 4d 20 20 20 41 44 44 ┆ROM's. EPROM ADD┆
0x05ec0…05ee0 52 45 53 53 20 52 41 4e 47 45 20 20 20 20 20 20 20 20 55 4d 43 53 20 20 20 20 20 20 0d 0a 20 20 ┆RESS RANGE UMCS ┆
0x05ee0…05f00 20 20 20 20 20 20 20 20 32 37 36 34 20 20 20 46 43 30 30 30 20 74 6f 20 46 46 46 46 46 20 20 20 ┆ 2764 FC000 to FFFFF ┆
0x05f00…05f20 20 20 20 20 46 43 33 43 20 2b 20 57 0d 0a 20 20 20 20 20 20 20 20 20 32 37 31 32 38 20 20 20 46 ┆ FC3C + W 27128 F┆
0x05f20…05f40 38 30 30 30 20 74 6f 20 46 46 46 46 46 20 20 20 20 20 20 20 46 38 33 43 20 2b 20 57 0d 0a 20 20 ┆8000 to FFFFF F83C + W ┆
0x05f40…05f60 20 20 20 20 20 20 20 32 37 32 35 36 20 20 20 46 30 30 30 30 20 74 6f 20 46 46 46 46 46 20 20 20 ┆ 27256 F0000 to FFFFF ┆
0x05f60…05f80 20 20 20 20 46 30 33 43 20 2b 20 57 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 57 20 69 73 20 61 ┆ F03C + W W is a┆
0x05f80…05fa0 20 6e 75 6d 62 65 72 20 62 65 74 77 65 65 6e 20 30 20 61 6e 64 20 33 2c 20 77 68 69 63 68 20 73 ┆ number between 0 and 3, which s┆
0x05fa0…05fc0 65 6c 65 63 74 73 20 74 68 65 20 6e 75 6d 62 65 72 20 6f 66 20 0a 19 89 80 80 77 61 69 74 20 73 ┆elects the number of wait s┆
0x05fc0…05fe0 74 61 74 65 73 20 69 6e 73 65 72 74 65 64 20 77 68 65 6e 20 45 50 52 4f 4d 20 61 64 64 72 65 73 ┆tates inserted when EPROM addres┆
0x05fe0…06000 73 20 73 70 61 63 65 20 69 73 20 61 63 63 65 73 73 65 64 2e 20 0a 19 89 80 80 4e 6f 2e 20 6f 66 ┆s space is accessed. No. of┆
0x06000…06020 (48,) 20 77 61 69 74 20 73 74 61 74 65 73 20 3d 20 57 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 a1 38 ┆ wait states = W. 8┆
0x06020…06040 20 4d 48 7a 20 38 30 31 38 36 0d 0a 20 20 20 20 20 20 20 20 20 a1 57 20 20 20 20 20 43 45 20 74 ┆ MHz 80186 W CE t┆
0x06040…06060 6f 20 4f 55 54 50 55 54 20 44 45 4c 41 59 0d 0a 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 6d ┆o OUTPUT DELAY 0 m┆
0x06060…06080 61 78 2e 20 32 38 30 20 6e 73 0d 0a 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 6d 61 78 2e 20 ┆ax. 280 ns 1 max. ┆
0x06080…060a0 34 30 30 20 6e 73 0d 0a 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 6d 61 78 2e 20 35 33 30 20 ┆400 ns 2 max. 530 ┆
0x060a0…060c0 6e 73 0d 0a 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 6d 61 78 2e 20 36 35 30 20 6e 73 0d 0a ┆ns 3 max. 650 ns ┆
0x060c0…060c2 0d 0a ┆ ┆
0x060c2…060c5 FormFeed {
0x060c2…060c5 0c 83 b8 ┆ ┆
0x060c2…060c5 }
0x060c5…060e0 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x060e0…06100 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
[…0x1…]
0x06120…06140 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 75 72 ┆ Figur┆
0x06140…0615d 65 20 32 2e 31 3a 20 43 50 55 36 30 32 20 42 6c 6f 63 6b 20 44 69 61 67 72 61 6d 0d 0a ┆e 2.1: CPU602 Block Diagram ┆
0x0615d…06160 FormFeed {
0x0615d…06160 0c 83 b8 ┆ ┆
0x0615d…06160 }
0x06160…06180 0a 20 20 20 20 20 20 20 20 20 a1 36 20 4d 48 7a 20 38 30 31 38 36 0d 0a 20 20 20 20 20 20 20 20 ┆ 6 MHz 80186 ┆
0x06180…061a0 20 a1 57 20 20 20 20 20 43 45 20 74 6f 20 4f 55 54 50 55 54 20 44 45 4c 41 59 0d 0a 20 20 20 20 ┆ W CE to OUTPUT DELAY ┆
0x061a0…061c0 20 20 20 20 20 30 20 20 20 20 20 6d 61 78 2e 20 34 30 30 20 6e 73 0d 0a 20 20 20 20 20 20 20 20 ┆ 0 max. 400 ns ┆
0x061c0…061e0 20 31 20 20 20 20 20 6d 61 78 2e 20 35 35 30 20 6e 73 0d 0a 20 20 20 20 20 20 20 20 20 32 20 20 ┆ 1 max. 550 ns 2 ┆
0x061e0…06200 20 20 20 6d 61 78 2e 20 37 30 30 20 6e 73 20 0d 0a 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 ┆ max. 700 ns 3 ┆
0x06200…06220 (49,) 6d 61 78 2e 20 38 35 30 20 6e 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 66 74 65 72 20 52 ┆max. 850 ns After R┆
0x06220…06240 45 53 45 54 20 74 68 65 20 55 4d 43 53 20 72 65 67 69 73 74 65 72 20 69 73 20 73 65 74 20 74 6f ┆ESET the UMCS register is set to┆
0x06240…06260 20 61 6e 20 31 20 6b 42 20 61 64 64 72 65 73 73 20 0a 19 89 80 80 72 61 6e 67 65 2c 20 46 46 43 ┆ an 1 kB address range, FFC┆
0x06260…06280 30 30 20 74 6f 20 46 46 46 46 46 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 31 2e 33 20 20 20 20 4c 6f 77 ┆00 to FFFFF. 2.1.3 Low┆
0x06280…062a0 65 72 20 4d 65 6d 6f 72 79 20 43 68 69 70 20 53 65 6c 65 63 74 20 52 65 67 69 73 74 65 72 0d 0a ┆er Memory Chip Select Register ┆
0x062a0…062c0 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 4c 6f 77 65 72 20 4d 65 6d 6f 72 79 20 43 68 69 ┆ The Lower Memory Chi┆
0x062c0…062e0 70 20 53 65 6c 65 63 74 2c 20 4c 4d 43 53 2c 20 6f 75 74 70 75 74 20 69 73 20 6e 6f 74 20 75 73 ┆p Select, LMCS, output is not us┆
0x062e0…06300 65 64 20 6f 6e 20 0a 19 89 80 80 74 68 65 20 43 50 55 36 30 32 2e 20 54 68 65 20 4c 4d 43 53 20 ┆ed on the CPU602. The LMCS ┆
0x06300…06320 72 65 67 69 73 74 65 72 20 73 68 6f 75 6c 64 20 6e 6f 74 20 62 65 20 70 72 6f 67 72 61 6d 6d 65 ┆register should not be programme┆
0x06320…06340 64 2c 20 0a 19 89 80 80 63 6f 72 72 65 73 70 6f 6e 64 69 6e 67 20 74 6f 20 61 6e 20 69 6e 61 63 ┆d, corresponding to an inac┆
0x06340…06360 74 69 76 65 20 63 68 69 70 20 73 65 6c 65 63 74 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 4c 4d 43 ┆tive chip select. LMC┆
0x06360…06380 53 20 72 65 67 69 73 74 65 72 2c 20 61 64 64 72 65 73 73 3a 20 46 46 41 32 48 0d 0a 0d 0a 0d 0a ┆S register, address: FFA2H ┆
0x06380…063a0 b0 a1 32 2e 31 2e 34 20 20 20 20 4d 69 64 2d 52 61 6e 67 65 20 4d 65 6d 6f 72 79 20 43 68 69 70 ┆ 2.1.4 Mid-Range Memory Chip┆
0x063a0…063c0 20 53 65 6c 65 63 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 4d 69 64 2d 52 61 ┆ Selects The Mid-Ra┆
0x063c0…063e0 6e 67 65 20 4d 65 6d 6f 72 79 20 43 68 69 70 20 53 65 6c 65 63 74 2c 20 4d 4d 43 53 2c 20 6f 75 ┆nge Memory Chip Select, MMCS, ou┆
0x063e0…06400 74 70 75 74 73 20 61 72 65 20 6e 6f 74 20 0a 19 89 80 80 75 73 65 64 20 6f 6e 20 74 68 65 20 43 ┆tputs are not used on the C┆
0x06400…06420 (50,) 50 55 36 30 32 20 62 6f 61 72 64 2e 20 54 68 65 20 4d 4d 43 53 20 72 65 67 69 73 74 65 72 20 73 ┆PU602 board. The MMCS register s┆
0x06420…06440 68 6f 75 6c 64 20 6e 6f 74 20 62 65 20 0a 19 89 80 80 70 72 6f 67 72 61 6d 6d 65 64 2c 20 63 6f ┆hould not be programmed, co┆
0x06440…06460 72 72 65 73 70 6f 6e 64 69 6e 67 20 74 6f 20 69 6e 61 63 74 69 76 65 20 63 68 69 70 20 73 65 6c ┆rresponding to inactive chip sel┆
0x06460…06480 65 63 74 20 6f 75 74 70 75 74 73 2e 20 0a 19 89 80 80 4d 4d 43 53 20 72 65 67 69 73 74 65 72 2c ┆ect outputs. MMCS register,┆
0x06480…064a0 20 61 64 64 72 65 73 73 3a 20 46 46 41 36 48 0d 0a 0d 0a 0d 0a b0 a1 32 2e 31 2e 35 20 20 20 20 ┆ address: FFA6H 2.1.5 ┆
0x064a0…064c0 50 65 72 69 70 68 65 72 61 6c 20 43 68 69 70 20 53 65 6c 65 63 74 73 0d 0a 0d 0a 20 20 20 20 20 ┆Peripheral Chip Selects ┆
0x064c0…064e0 20 20 20 20 84 54 68 65 20 70 65 72 69 70 68 65 72 61 6c 20 63 68 69 70 20 73 65 6c 65 63 74 73 ┆ The peripheral chip selects┆
0x064e0…06500 2c 20 50 43 53 30 20 74 6f 20 50 43 53 36 2c 20 61 72 65 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 0a ┆, PCS0 to PCS6, are controlled ┆
0x06500…06520 19 89 80 80 62 79 20 74 68 65 20 4d 50 43 53 20 72 65 67 69 73 74 65 72 20 61 6e 64 20 74 68 65 ┆ by the MPCS register and the┆
0x06520…06540 20 50 41 43 53 20 72 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 4d 50 43 53 20 72 ┆ PACS register. MPCS r┆
0x06540…06560 65 67 69 73 74 65 72 2c 20 61 64 64 72 65 73 73 3a 20 46 46 41 38 48 0d 0a 20 20 20 20 20 20 20 ┆egister, address: FFA8H ┆
0x06560…06580 20 20 50 41 43 53 20 72 65 67 69 73 74 65 72 2c 20 61 64 64 72 65 73 73 3a 20 46 46 41 34 48 20 ┆ PACS register, address: FFA4H ┆
0x06580…065a0 20 20 20 20 20 20 20 20 20 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 73 65 20 72 65 67 69 ┆ These regi┆
0x065a0…065c0 73 74 65 72 73 20 73 68 6f 75 6c 64 20 62 65 20 70 72 6f 67 72 61 6d 6d 65 64 20 61 73 20 73 68 ┆sters should be programmed as sh┆
0x065c0…065e0 6f 77 6e 20 62 65 6c 6f 77 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d 50 43 53 3a 20 38 30 37 ┆own below: MPCS: 807┆
0x065e0…06600 39 48 0d 0a 20 20 20 20 20 20 20 20 20 50 41 43 53 3a 20 30 30 33 39 48 0d 0a 0d 0a 20 20 20 20 ┆9H PACS: 0039H ┆
0x06600…06620 (51,) 20 20 20 20 20 84 54 68 69 73 20 70 6c 61 63 65 73 20 74 68 65 20 70 65 72 69 70 68 65 72 61 6c ┆ This places the peripheral┆
0x06620…06640 20 63 68 69 70 20 73 65 6c 65 63 74 20 61 64 64 72 65 73 73 65 73 20 69 6e 20 74 68 65 20 49 2f ┆ chip select addresses in the I/┆
0x06640…06660 4f 20 0a 19 89 80 80 61 64 64 72 65 73 73 20 73 70 61 63 65 20 66 72 6f 6d 20 61 64 64 72 65 73 ┆O address space from addres┆
0x06660…06680 73 20 30 30 30 30 20 74 6f 20 30 33 46 46 2e 20 31 20 77 61 69 74 20 73 74 61 74 65 20 69 73 20 ┆s 0000 to 03FF. 1 wait state is ┆
0x06680…066a0 0a 19 89 80 80 69 6e 73 65 72 74 65 64 20 66 6f 72 20 65 61 63 68 20 49 2f 4f 20 61 63 63 65 73 ┆ inserted for each I/O acces┆
0x066a0…066c0 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 53 65 63 74 69 6f 6e 20 33 2e 32 2e 36 20 63 6f ┆s. Section 3.2.6 co┆
0x066c0…066e0 6e 74 61 69 6e 73 20 61 6e 20 49 2f 4f 20 61 64 64 72 65 73 73 20 6c 69 73 74 2e 0d 0a 0d 0a 0d ┆ntains an I/O address list. ┆
0x066e0…06700 0a b0 a1 32 2e 31 2e 36 20 20 20 20 54 69 6d 65 72 20 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 2.1.6 Timer 1 ┆
0x06700…06720 84 54 68 65 20 38 30 31 38 36 20 70 72 6f 76 69 64 65 73 20 74 68 72 65 65 20 69 6e 74 65 72 6e ┆ The 80186 provides three intern┆
0x06720…06740 61 6c 20 31 36 2d 62 69 74 20 70 72 6f 67 72 61 6d 6d 61 62 6c 65 20 0a 19 89 80 80 74 69 6d 65 ┆al 16-bit programmable time┆
0x06740…06760 72 73 2e 20 4f 6e 65 20 6f 66 20 74 68 65 73 65 20 74 69 6d 65 72 73 2c 20 74 69 6d 65 72 20 31 ┆rs. One of these timers, timer 1┆
0x06760…06780 2c 20 69 73 20 75 73 65 64 20 61 73 20 62 61 75 64 20 72 61 74 65 20 0a 19 89 80 80 67 65 6e 65 ┆, is used as baud rate gene┆
0x06780…067a0 72 61 74 6f 72 20 66 6f 72 20 74 68 65 20 38 32 35 31 41 20 63 6f 6d 6d 75 6e 69 63 61 74 69 6f ┆rator for the 8251A communicatio┆
0x067a0…067c0 6e 20 63 6f 6e 74 72 6f 6c 6c 65 72 2e 20 54 68 65 20 0a 19 89 80 80 66 72 65 71 75 65 6e 63 79 ┆n controller. The frequency┆
0x067c0…067e0 20 69 6e 70 75 74 20 74 6f 20 74 68 65 20 74 69 6d 65 72 20 69 73 20 43 50 55 20 63 6c 6f 63 6b ┆ input to the timer is CPU clock┆
0x067e0…06800 2f 34 20 28 32 4d 48 7a 20 66 6f 72 20 61 6e 20 0a 19 89 80 80 38 4d 48 7a 20 43 50 55 20 63 6c ┆/4 (2MHz for an 8MHz CPU cl┆
0x06800…06820 (52,) 6f 63 6b 29 2e 20 54 68 65 20 6f 70 65 72 61 74 69 6f 6e 61 6c 20 6d 6f 64 65 20 6f 66 20 74 68 ┆ock). The operational mode of th┆
0x06820…06840 65 20 74 69 6d 65 72 20 69 73 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 74 68 ┆e timer is controlled by th┆
0x06840…06860 65 20 6d 6f 64 65 2f 63 6f 6e 74 72 6f 6c 20 77 6f 72 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆e mode/control word. ┆
0x06860…06880 4d 6f 64 65 2f 43 6f 6e 74 72 6f 6c 2c 20 61 64 64 72 65 73 73 3a 20 46 46 35 45 48 2c 20 63 6f ┆Mode/Control, address: FF5EH, co┆
0x06880…06891 6e 74 65 6e 74 73 3a 20 43 30 30 33 48 0d 0a 0d 0a ┆ntents: C003H ┆
0x06891…06894 FormFeed {
0x06891…06894 0c 83 c0 ┆ ┆
0x06891…06894 }
0x06894…068a0 0a 20 20 20 20 20 20 20 20 20 54 68 ┆ Th┆
0x068a0…068c0 65 20 62 61 75 64 20 72 61 74 65 20 69 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 74 68 65 ┆e baud rate is controlled by the┆
0x068c0…068e0 20 72 65 67 69 73 74 65 72 73 3a 20 20 20 20 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d 61 78 20 43 ┆ registers: Max C┆
0x068e0…06900 6f 75 6e 74 20 41 2c 20 61 64 64 72 65 73 73 3a 20 46 46 35 41 48 0d 0a 20 20 20 20 20 20 20 20 ┆ount A, address: FF5AH ┆
0x06900…06920 20 4d 61 78 20 43 6f 75 6e 74 20 42 2c 20 61 64 64 72 65 73 73 3a 20 46 46 35 43 48 0d 0a 0d 0a ┆ Max Count B, address: FF5CH ┆
0x06920…06940 20 20 20 20 20 20 20 20 20 84 57 68 65 6e 20 74 68 65 20 38 32 35 31 41 20 69 73 20 69 6e 69 74 ┆ When the 8251A is init┆
0x06940…06960 69 61 6c 69 7a 65 64 20 74 6f 20 63 6c 6f 63 6b 20 3d 20 31 36 20 78 20 62 61 75 64 20 72 61 74 ┆ialized to clock = 16 x baud rat┆
0x06960…06980 65 2c 20 0a 19 89 80 80 74 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 6d 61 78 20 ┆e, the contents of the max ┆
0x06980…069a0 63 6f 75 6e 74 20 41 20 61 6e 64 20 42 20 72 65 67 69 73 74 65 72 73 20 6d 61 79 20 62 65 20 0a ┆count A and B registers may be ┆
0x069a0…069c0 19 89 80 80 63 61 6c 63 75 6c 61 74 65 64 20 62 79 20 74 68 65 20 65 71 75 61 74 69 6f 6e 20 62 ┆ calculated by the equation b┆
0x069c0…069e0 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 4d 61 78 20 43 6f 75 6e 74 20 41 20 2b ┆elow. Max Count A +┆
0x069e0…06a00 20 4d 61 78 2e 20 43 6f 75 6e 74 20 42 20 3d 20 43 50 55 20 66 72 65 71 2e 2f 28 34 78 31 36 78 ┆ Max. Count B = CPU freq./(4x16x┆
0x06a00…06a20 (53,) 62 61 75 64 20 72 61 74 65 29 20 20 20 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 ┆baud rate) The ┆
0x06a20…06a40 63 6f 6e 74 65 6e 74 73 20 6f 66 20 41 20 61 6e 64 20 42 20 73 68 6f 75 6c 64 20 62 65 20 73 65 ┆contents of A and B should be se┆
0x06a40…06a60 6c 65 63 74 65 64 20 73 6f 20 74 68 61 74 20 74 68 65 20 6d 61 78 2e 20 0a 19 89 80 80 64 69 66 ┆lected so that the max. dif┆
0x06a60…06a80 66 65 72 65 6e 63 65 20 69 73 20 31 20 28 35 30 25 20 64 75 74 79 20 63 79 63 6c 65 29 2e 0d 0a ┆ference is 1 (50% duty cycle). ┆
0x06a80…06aa0 0d 0a 0d 0a b0 a1 32 2e 31 2e 37 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 43 6f 6e 74 72 6f 6c ┆ 2.1.7 Interrupt Control┆
0x06aa0…06ac0 6c 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 38 30 31 38 36 20 69 6e 74 65 72 ┆ler The 80186 inter┆
0x06ac0…06ae0 6e 61 6c 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 73 68 6f 75 6c 64 20 ┆nal interrupt controller should ┆
0x06ae0…06b00 6e 6f 72 6d 61 6c 6c 79 20 62 65 20 0a 19 89 80 80 75 73 65 64 20 69 6e 20 74 68 65 20 4e 4f 4e ┆normally be used in the NON┆
0x06b00…06b20 2d 52 4d 58 20 6d 6f 64 65 20 6f 66 20 6f 70 65 72 61 74 69 6f 6e 2e 20 54 68 65 20 6e 75 6d 62 ┆-RMX mode of operation. The numb┆
0x06b20…06b40 65 72 20 6f 66 20 0a 19 89 80 80 69 6e 74 65 72 72 75 70 74 20 69 6e 70 75 74 73 20 61 72 65 20 ┆er of interrupt inputs are ┆
0x06b40…06b60 65 78 70 61 6e 64 65 64 20 62 79 20 6d 65 61 6e 73 20 6f 66 20 61 6e 20 65 78 74 65 72 6e 61 6c ┆expanded by means of an external┆
0x06b60…06b80 20 38 32 35 39 41 20 0a 19 89 80 80 73 6c 61 76 65 20 69 6e 74 65 72 72 75 70 74 20 63 6f 6e 74 ┆ 8259A slave interrupt cont┆
0x06b80…06ba0 72 6f 6c 6c 65 72 2c 20 77 68 69 63 68 20 69 73 20 63 6f 6e 6e 65 63 74 65 64 20 74 6f 20 74 68 ┆roller, which is connected to th┆
0x06ba0…06bc0 65 20 49 4e 54 30 20 0a 19 89 80 80 69 6e 70 75 74 20 61 6e 64 20 74 68 65 20 49 4e 54 32 2f 49 ┆e INT0 input and the INT2/I┆
0x06bc0…06be0 4e 54 41 30 20 6f 75 74 70 75 74 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 32 20 20 20 20 20 20 43 50 55 ┆NTA0 output. 2.2 CPU┆
0x06be0…06c00 36 30 32 20 41 64 64 72 65 73 73 20 53 70 61 63 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 ┆602 Address Space T┆
0x06c00…06c20 (54,) 68 65 20 43 50 55 36 30 32 20 61 64 64 72 65 73 73 20 73 70 61 63 65 20 63 6f 6e 73 69 73 74 73 ┆he CPU602 address space consists┆
0x06c20…06c40 20 6f 66 20 6f 6e 2d 62 6f 61 72 64 20 6d 65 6d 6f 72 79 20 0a 19 89 80 80 61 64 64 72 65 73 73 ┆ of on-board memory address┆
0x06c40…06c60 20 73 70 61 63 65 20 28 45 50 52 4f 4d 20 61 6e 64 20 64 75 61 6c 2d 70 6f 72 74 20 52 41 4d 29 ┆ space (EPROM and dual-port RAM)┆
0x06c60…06c80 2c 20 6f 6e 2d 62 6f 61 72 64 20 49 2f 4f 20 0a 19 89 80 80 61 64 64 72 65 73 73 20 73 70 61 63 ┆, on-board I/O address spac┆
0x06c80…06ca0 65 20 28 38 30 31 38 36 20 63 6f 6e 74 72 6f 6c 20 62 6c 6f 63 6b 20 61 6e 64 20 49 2f 4f 20 64 ┆e (80186 control block and I/O d┆
0x06ca0…06cc0 65 76 69 63 65 73 29 2c 20 0a 19 89 80 80 4d 75 6c 74 69 62 75 73 20 6d 65 6d 6f 72 79 20 61 64 ┆evices), Multibus memory ad┆
0x06cc0…06ce0 64 72 65 73 73 20 73 70 61 63 65 2c 20 61 6e 64 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 61 64 ┆dress space, and Multibus I/O ad┆
0x06ce0…06d00 64 72 65 73 73 20 0a 19 89 80 80 73 70 61 63 65 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 32 2e 31 20 20 ┆dress space. 2.2.1 ┆
0x06d00…06d20 20 20 45 50 52 4f 4d 20 41 64 64 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 ┆ EPROM Addressing ┆
0x06d20…06d40 54 68 65 20 45 50 52 4f 4d 20 69 73 20 6c 6f 63 61 74 65 64 20 61 74 20 74 68 65 20 74 6f 70 20 ┆The EPROM is located at the top ┆
0x06d40…06d60 6f 66 20 74 68 65 20 6d 65 6d 6f 72 79 20 61 64 64 72 65 73 73 20 0a 19 89 80 80 73 70 61 63 65 ┆of the memory address space┆
0x06d60…06d80 2e 20 54 68 65 20 61 64 64 72 65 73 73 20 72 61 6e 67 65 20 64 65 70 65 6e 64 73 20 6f 6e 20 74 ┆. The address range depends on t┆
0x06d80…06da0 68 65 20 74 79 70 65 20 6f 66 20 74 68 65 20 0a 19 89 80 80 69 6e 73 74 61 6c 6c 65 64 20 45 50 ┆he type of the installed EP┆
0x06da0…06dc0 52 4f 4d 20 61 73 20 64 65 73 63 72 69 62 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ROM as described below. ┆
0x06dc0…06de0 20 20 20 20 b0 a1 45 50 52 4f 4d 20 20 20 41 44 44 52 45 53 53 20 52 41 4e 47 45 0d 0a 20 20 20 ┆ EPROM ADDRESS RANGE ┆
0x06de0…06e00 20 20 20 20 20 20 20 32 37 36 34 20 20 20 46 43 30 30 30 20 74 6f 20 46 46 46 46 46 0d 0a 20 20 ┆ 2764 FC000 to FFFFF ┆
0x06e00…06e20 (55,) 20 20 20 20 20 20 20 32 37 31 32 38 20 20 20 46 38 30 30 30 20 74 6f 20 46 46 46 46 46 0d 0a 20 ┆ 27128 F8000 to FFFFF ┆
0x06e20…06e40 20 20 20 20 20 20 20 20 32 37 32 35 36 20 20 20 46 30 30 30 30 20 74 6f 20 46 46 46 46 46 0d 0a ┆ 27256 F0000 to FFFFF ┆
0x06e40…06e60 0d 0a 0d 0a b0 a1 32 2e 32 2e 32 20 20 20 20 44 75 61 6c 2d 50 6f 72 74 20 52 41 4d 20 41 64 64 ┆ 2.2.2 Dual-Port RAM Add┆
0x06e60…06e80 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 64 75 61 6c 2d 70 6f ┆ressing The dual-po┆
0x06e80…06ea0 72 74 20 52 41 4d 20 28 44 50 52 41 4d 29 20 61 64 64 72 65 73 73 20 73 70 61 63 65 20 73 74 61 ┆rt RAM (DPRAM) address space sta┆
0x06ea0…06ec0 72 74 73 20 61 74 20 6c 6f 63 61 74 69 6f 6e 20 0a 19 89 80 80 30 2c 20 77 68 65 6e 20 61 63 63 ┆rts at location 0, when acc┆
0x06ec0…06ee0 65 73 73 65 64 20 66 72 6f 6d 20 74 68 65 20 6f 6e 20 62 6f 61 72 64 20 38 30 31 38 36 2e 0d 0a ┆essed from the on board 80186. ┆
0x06ee0…06f00 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 52 41 4d 20 53 49 5a 45 20 20 20 41 44 44 52 45 53 53 20 ┆ RAM SIZE ADDRESS ┆
0x06f00…06f20 52 41 4e 47 45 0d 0a 20 20 20 20 20 20 20 20 20 20 32 35 36 20 6b 42 20 20 20 20 30 30 30 30 30 ┆RANGE 256 kB 00000┆
0x06f20…06f40 20 74 6f 20 33 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 20 35 31 32 20 6b 42 20 20 20 20 30 ┆ to 3FFFF 512 kB 0┆
0x06f40…06f60 30 30 30 30 20 74 6f 20 37 46 46 46 46 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 61 ┆0000 to 7FFFF The a┆
0x06f60…06f80 64 64 72 65 73 73 20 72 61 6e 67 65 20 66 6f 72 20 4d 75 6c 74 69 62 75 73 20 61 63 63 65 73 73 ┆ddress range for Multibus access┆
0x06f80…06fa0 20 74 6f 20 74 68 65 20 44 50 52 41 4d 20 69 73 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 6c 65 64 ┆ to the DPRAM is controlled┆
0x06fa0…06fc0 20 62 79 20 74 68 65 20 6a 75 6d 70 65 72 20 66 69 65 6c 64 73 20 57 32 39 20 61 6e 64 20 57 33 ┆ by the jumper fields W29 and W3┆
0x06fc0…06fe0 30 20 61 73 20 64 65 73 63 72 69 62 65 64 20 69 6e 20 0a 19 89 80 80 73 65 63 74 69 6f 6e 20 31 ┆0 as described in section 1┆
0x06fe0…06fe5 2e 33 2e 0d 0a ┆.3. ┆
0x06fe5…06fe8 FormFeed {
0x06fe5…06fe8 0c 83 c8 ┆ ┆
0x06fe5…06fe8 }
0x06fe8…07000 0a b0 a1 32 2e 32 2e 33 20 20 20 20 4f 6e 20 42 6f 61 72 64 20 49 2f 4f ┆ 2.2.3 On Board I/O┆
0x07000…07020 (56,) 20 41 64 64 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6f 6e 20 ┆ Addressing The on ┆
0x07020…07040 62 6f 61 72 64 20 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 61 72 65 20 64 65 76 69 64 65 64 20 ┆board I/O addresses are devided ┆
0x07040…07060 69 6e 74 6f 20 74 77 6f 20 62 6c 6f 63 6b 73 2e 20 4f 6e 65 20 0a 19 89 80 80 62 6c 6f 63 6b 20 ┆into two blocks. One block ┆
0x07060…07080 6f 66 20 61 64 64 72 65 73 73 65 73 20 66 6f 72 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 62 6c 6f ┆of addresses for the control blo┆
0x07080…070a0 63 6b 2c 20 77 68 69 63 68 20 63 6f 6e 74 72 6f 6c 73 20 0a 19 89 80 80 74 68 65 20 38 30 31 38 ┆ck, which controls the 8018┆
0x070a0…070c0 36 20 69 6e 74 65 67 72 61 74 65 64 20 70 65 72 69 70 68 65 72 61 6c 73 2c 20 61 6e 64 20 6f 6e ┆6 integrated peripherals, and on┆
0x070c0…070e0 65 20 62 6c 6f 63 6b 20 6f 66 20 0a 19 89 80 80 61 64 64 72 65 73 73 65 73 20 66 6f 72 20 6e 6f ┆e block of addresses for no┆
0x070e0…07100 6e 20 69 6e 74 65 67 61 74 65 64 20 49 2f 4f 20 64 65 76 69 63 65 73 2e 0d 0a 20 20 20 20 20 20 ┆n integated I/O devices. ┆
0x07100…07120 20 20 20 43 6f 6e 74 72 6f 6c 20 62 6c 6f 63 6b 3a 20 46 46 30 30 20 74 6f 20 46 46 46 46 0d 0a ┆ Control block: FF00 to FFFF ┆
0x07120…07140 20 20 20 20 20 20 20 20 20 49 2f 4f 20 64 65 76 69 63 65 73 3a 20 20 20 30 30 30 30 20 74 6f 20 ┆ I/O devices: 0000 to ┆
0x07140…07160 30 33 46 46 0d 0a 0d 0a 0d 0a b0 a1 32 2e 32 2e 34 20 20 20 20 4d 75 6c 74 69 62 75 73 20 4d 65 ┆03FF 2.2.4 Multibus Me┆
0x07160…07180 6d 6f 72 79 20 41 64 64 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 64 64 ┆mory Addressing Add┆
0x07180…071a0 72 65 73 73 65 73 20 6f 75 74 73 69 64 65 20 74 68 65 20 6f 6e 20 62 6f 61 72 64 20 52 41 4d 20 ┆resses outside the on board RAM ┆
0x071a0…071c0 61 6e 64 20 45 50 52 4f 4d 20 61 64 64 72 65 73 73 20 72 61 6e 67 65 73 20 0a 19 89 80 80 77 69 ┆and EPROM address ranges wi┆
0x071c0…071e0 6c 6c 20 62 65 20 61 63 63 65 73 73 65 64 20 76 69 61 20 74 68 65 20 4d 75 6c 74 69 62 75 73 2e ┆ll be accessed via the Multibus.┆
0x071e0…07200 20 54 68 65 20 43 50 55 36 30 32 20 67 65 6e 65 72 61 74 65 73 20 61 20 0a 19 89 80 80 32 34 2d ┆ The CPU602 generates a 24-┆
0x07200…07220 (57,) 62 69 74 20 4d 75 6c 74 69 62 75 73 20 61 64 64 72 65 73 73 2c 20 77 68 65 72 65 20 74 68 65 20 ┆bit Multibus address, where the ┆
0x07220…07240 34 20 6d 6f 73 74 20 73 69 67 6e 69 66 63 61 6e 74 20 62 69 74 73 20 0a 19 89 80 80 28 62 69 74 ┆4 most signifcant bits (bit┆
0x07240…07260 73 20 31 34 20 74 6f 20 31 37 29 20 61 72 65 20 30 2e 20 54 68 65 20 4d 75 6c 74 69 62 75 73 20 ┆s 14 to 17) are 0. The Multibus ┆
0x07260…07280 61 63 63 65 73 73 20 61 64 64 72 65 73 73 20 72 61 6e 67 65 20 0a 19 89 80 80 64 65 70 65 6e 64 ┆access address range depend┆
0x07280…072a0 73 20 6f 6e 20 74 68 65 20 73 69 7a 65 20 6f 66 20 74 68 65 20 6f 6e 20 62 6f 61 72 64 20 52 41 ┆s on the size of the on board RA┆
0x072a0…072c0 4d 20 61 6e 64 20 45 50 52 4f 4d 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 52 41 4d 20 20 ┆M and EPROM. RAM ┆
0x072c0…072e0 20 20 45 50 52 4f 4d 20 20 20 4d 55 4c 54 49 42 55 53 20 41 44 44 52 45 53 53 20 52 41 4e 47 45 ┆ EPROM MULTIBUS ADDRESS RANGE┆
0x072e0…07300 20 0d 0a 20 20 20 20 20 20 20 20 20 32 35 36 20 6b 42 20 31 36 6b 42 20 20 20 20 30 34 30 30 30 ┆ 256 kB 16kB 04000┆
0x07300…07320 30 20 74 6f 20 30 46 42 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 32 35 36 20 6b 42 20 33 32 ┆0 to 0FBFFFF 256 kB 32┆
0x07320…07340 6b 42 20 20 20 20 30 34 30 30 30 30 20 74 6f 20 30 46 37 46 46 46 46 0d 0a 20 20 20 20 20 20 20 ┆kB 040000 to 0F7FFFF ┆
0x07340…07360 20 20 32 35 36 20 6b 42 20 36 34 6b 42 20 20 20 20 30 34 30 30 30 30 20 74 6f 20 30 45 46 46 46 ┆ 256 kB 64kB 040000 to 0EFFF┆
0x07360…07380 46 46 0d 0a 20 20 20 20 20 20 20 20 20 35 31 32 20 6b 42 20 31 36 6b 42 20 20 20 20 30 38 30 30 ┆FF 512 kB 16kB 0800┆
0x07380…073a0 30 30 20 74 6f 20 30 46 42 46 46 46 46 0d 0a 20 20 20 20 20 20 20 20 20 35 31 32 20 6b 42 20 33 ┆00 to 0FBFFFF 512 kB 3┆
0x073a0…073c0 32 6b 42 20 20 20 20 30 38 30 30 30 30 20 74 6f 20 30 46 37 46 46 46 46 0d 0a 20 20 20 20 20 20 ┆2kB 080000 to 0F7FFFF ┆
0x073c0…073e0 20 20 20 35 31 32 20 6b 42 20 36 34 6b 42 20 20 20 20 30 38 30 30 30 30 20 74 6f 20 30 45 46 46 ┆ 512 kB 64kB 080000 to 0EFF┆
0x073e0…07400 46 46 46 0d 0a 0d 0a 0d 0a b0 a1 32 2e 32 2e 35 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f ┆FFF 2.2.5 Multibus I/O┆
0x07400…07420 (58,) 20 41 64 64 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 66 6f 6c ┆ Addressing The fol┆
0x07420…07440 6c 6f 77 69 6e 67 20 49 2f 4f 20 61 64 64 72 65 73 73 20 72 61 6e 67 65 20 70 72 6f 76 69 64 65 ┆lowing I/O address range provide┆
0x07440…07460 73 20 61 63 63 65 73 73 20 74 6f 20 74 68 65 20 0a 19 89 80 80 4d 75 6c 74 69 62 75 73 2e 0d 0a ┆s access to the Multibus. ┆
0x07460…07480 0d 0a 20 20 20 20 20 20 20 20 20 30 34 30 30 20 74 6f 20 46 42 46 46 0d 0a 0d 0a 0d 0a b0 a1 32 ┆ 0400 to FBFF 2┆
0x07480…074a0 2e 32 2e 36 20 20 20 20 49 2f 4f 20 50 6f 72 74 20 41 64 64 72 65 73 73 65 73 0d 0a 0d 0a 20 20 ┆.2.6 I/O Port Addresses ┆
0x074a0…074c0 20 20 20 20 20 20 20 84 49 2f 4f 20 70 6f 72 74 20 61 64 64 72 65 73 73 65 73 20 61 72 65 20 61 ┆ I/O port addresses are a┆
0x074c0…074e0 73 73 69 67 6e 65 64 20 74 6f 20 74 68 65 20 6e 6f 6e 20 69 6e 74 65 67 72 61 74 65 64 20 49 2f ┆ssigned to the non integrated I/┆
0x074e0…07500 4f 20 0a 19 89 80 80 64 65 76 69 63 65 73 20 61 73 20 64 65 73 63 72 69 62 65 64 20 62 65 6c 6f ┆O devices as described belo┆
0x07500…07520 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 44 45 56 49 43 45 20 20 20 41 44 44 52 45 53 ┆w. DEVICE ADDRES┆
0x07520…07540 53 20 20 20 46 55 4e 43 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆S FUNCTION ┆
0x07540…07560 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 39 41 20 20 20 20 30 30 ┆ 8259A 00┆
0x07560…07580 30 30 20 20 20 20 20 20 57 72 3a 20 49 43 57 31 2c 20 4f 43 57 32 2c 20 4f 43 57 33 0d 0a 20 20 ┆00 Wr: ICW1, OCW2, OCW3 ┆
0x07580…075a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 64 3a 20 53 74 ┆ Rd: St┆
0x075a0…075c0 61 74 75 73 2c 20 50 6f 6c 6c 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 ┆atus, Poll - ┆
0x075c0…075e0 30 30 30 32 20 20 20 20 20 20 57 72 3a 20 49 43 57 32 2c 20 49 43 57 33 2c 20 49 43 57 34 2c 20 ┆0002 Wr: ICW2, ICW3, ICW4, ┆
0x075e0…07600 4f 43 57 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆OCW1 ┆
0x07600…07620 (59,) 20 20 52 64 3a 20 4f 43 57 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 38 32 35 31 41 20 20 20 20 ┆ Rd: OCW1 8251A ┆
0x07620…07640 30 30 38 30 20 20 20 20 20 20 57 72 3a 20 44 61 74 61 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆0080 Wr: Data ┆
0x07640…07660 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 64 3a 20 44 61 74 61 0d 0a 0d 0a 20 20 20 20 ┆ Rd: Data ┆
0x07660…07680 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 30 30 38 32 20 20 20 20 20 20 57 72 3a 20 4d 6f 64 65 ┆ - 0082 Wr: Mode┆
0x07680…076a0 20 6f 72 20 43 6f 6d 6d 61 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ or Command ┆
0x076a0…076b7 20 20 20 20 20 20 20 20 20 52 64 3a 20 53 74 61 74 75 73 0d 0a 0d 0a ┆ Rd: Status ┆
0x076b7…076ba FormFeed {
0x076b7…076ba 0c 83 a8 ┆ ┆
0x076b7…076ba }
0x076ba…076c0 0a 20 20 20 20 20 ┆ ┆
0x076c0…076e0 20 20 20 20 b0 a1 44 45 56 49 43 45 20 20 20 41 44 44 52 45 53 53 20 20 20 46 55 4e 43 54 49 4f ┆ DEVICE ADDRESS FUNCTIO┆
0x076e0…07700 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆N ┆
0x07700…07720 0a 20 20 20 20 20 20 20 20 20 38 32 35 35 41 20 20 20 20 30 31 30 30 20 20 20 20 20 20 52 64 3a ┆ 8255A 0100 Rd:┆
0x07720…07740 20 50 6f 72 74 20 41 20 69 6e 70 75 74 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 ┆ Port A input - ┆
0x07740…07760 20 20 20 30 31 30 32 20 20 20 20 20 20 52 64 3a 20 50 6f 72 74 20 42 20 69 6e 70 75 74 0d 0a 0d ┆ 0102 Rd: Port B input ┆
0x07760…07780 0a 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 30 31 30 34 20 20 20 20 20 20 57 72 3a ┆ - 0104 Wr:┆
0x07780…077a0 20 50 6f 72 74 20 43 20 6f 75 74 70 75 74 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Port C output ┆
0x077a0…077c0 20 20 20 20 20 20 20 20 20 20 20 20 52 64 3a 20 50 6f 72 74 20 43 20 69 6e 70 75 74 0d 0a 0d 0a ┆ Rd: Port C input ┆
0x077c0…077e0 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 30 31 30 36 20 20 20 20 20 20 57 72 3a 20 ┆ - 0106 Wr: ┆
0x077e0…07800 43 6f 6e 74 72 6f 6c 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 42 58 2c 20 4a 31 20 20 30 31 39 ┆Control SBX, J1 019┆
0x07800…07820 (60,) 30 2d 20 20 20 20 20 52 64 2f 57 72 3a 20 45 76 65 6e 20 62 79 74 65 20 74 72 61 6e 73 66 65 72 ┆0- Rd/Wr: Even byte transfer┆
0x07820…07840 20 66 6f 72 20 62 6f 74 68 20 38 2d 62 69 74 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ for both 8-bit ┆
0x07840…07860 20 20 20 30 31 39 45 20 20 20 20 20 20 84 61 6e 64 20 31 36 2d 62 69 74 20 53 42 58 20 6d 6f 64 ┆ 019E and 16-bit SBX mod┆
0x07860…07880 75 6c 65 73 2e 20 57 6f 72 64 20 74 72 61 6e 73 66 65 72 20 0a 19 9c 80 80 66 6f 72 20 31 36 2d ┆ules. Word transfer for 16-┆
0x07880…078a0 62 69 74 20 6d 6f 64 75 6c 65 73 2e 20 41 63 74 69 76 61 74 65 73 20 4d 43 53 30 2e 0d 0a 0d 0a ┆bit modules. Activates MCS0. ┆
0x078a0…078c0 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 30 31 39 31 2d 20 20 20 20 20 52 64 2f 57 ┆ - 0191- Rd/W┆
0x078c0…078e0 72 3a 20 4f 64 64 20 62 79 74 65 20 74 72 66 61 6e 73 66 65 72 20 66 6f 72 20 31 36 2d 62 69 74 ┆r: Odd byte trfansfer for 16-bit┆
0x078e0…07900 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 31 39 46 20 20 20 20 20 20 6d 6f ┆ 019F mo┆
0x07900…07920 64 75 6c 65 73 2e 20 41 63 74 69 76 61 74 65 73 20 4d 43 53 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆dules. Activates MCS1. ┆
0x07920…07940 20 20 20 20 20 2d 20 20 20 20 20 20 30 31 41 4f 2d 20 20 20 20 20 52 64 2f 57 72 3a 20 45 76 65 ┆ - 01AO- Rd/Wr: Eve┆
0x07940…07960 6e 20 62 79 74 65 20 74 72 61 6e 73 66 65 72 20 66 6f 72 20 38 2d 62 69 74 20 0d 0a 20 20 20 20 ┆n byte transfer for 8-bit ┆
0x07960…07980 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 31 41 45 20 20 20 20 20 20 6d 6f 64 75 6c 65 73 2e ┆ 01AE modules.┆
0x07980…079a0 20 41 63 74 69 76 61 74 65 73 20 4d 43 53 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d ┆ Activates MCS1. -┆
0x079a0…079c0 20 20 20 20 20 20 30 32 38 30 20 20 20 20 20 20 52 64 3a 20 47 65 6e 65 72 61 74 65 73 20 44 4d ┆ 0280 Rd: Generates DM┆
0x079c0…079e0 41 20 61 63 6b 6e 6f 77 6c 65 64 67 65 2c 20 4d 44 41 43 4b 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆A acknowledge, MDACK. ┆
0x079e0…07a00 20 20 53 42 58 2c 20 4a 32 20 20 30 32 35 30 2d 20 20 20 20 20 52 64 2f 57 72 3a 20 45 76 65 6e ┆ SBX, J2 0250- Rd/Wr: Even┆
0x07a00…07a20 (61,) 20 62 79 74 65 20 74 72 61 6e 73 66 65 72 20 66 6f 72 20 62 6f 74 68 20 38 2d 62 69 74 0d 0a 20 ┆ byte transfer for both 8-bit ┆
0x07a20…07a40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 32 35 45 20 20 20 20 20 20 84 61 6e 64 20 ┆ 025E and ┆
0x07a40…07a60 31 36 2d 62 69 74 20 53 42 58 20 6d 6f 64 75 6c 65 73 2e 20 57 6f 72 64 20 74 72 61 6e 73 66 65 ┆16-bit SBX modules. Word transfe┆
0x07a60…07a80 72 20 0a 19 9c 80 80 66 6f 72 20 31 36 2d 62 69 74 20 6d 6f 64 75 6c 65 73 2e 20 41 63 74 69 76 ┆r for 16-bit modules. Activ┆
0x07a80…07aa0 61 74 65 73 20 4d 43 53 30 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 ┆ates MCS0. - ┆
0x07aa0…07ac0 30 32 35 31 2d 20 20 20 20 20 52 64 2f 57 72 3a 20 4f 64 64 20 62 79 74 65 20 74 72 61 6e 73 66 ┆0251- Rd/Wr: Odd byte transf┆
0x07ac0…07ae0 6f 72 20 66 6f 72 20 31 36 2d 62 69 74 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆or for 16-bit ┆
0x07ae0…07b00 20 20 30 32 35 46 20 20 20 20 20 20 6d 6f 64 75 6c 65 73 2e 20 41 63 74 69 76 61 74 65 73 20 4d ┆ 025F modules. Activates M┆
0x07b00…07b20 43 53 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 30 32 36 30 2d 20 ┆CS1. - 0260- ┆
0x07b20…07b40 20 20 20 20 52 64 2f 57 72 3a 20 45 76 65 6e 20 62 79 74 65 20 74 72 61 6e 73 66 65 72 20 66 6f ┆ Rd/Wr: Even byte transfer fo┆
0x07b40…07b60 72 20 38 2d 62 69 74 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 32 36 45 ┆r 8-bit 026E┆
0x07b60…07b80 20 20 20 20 20 20 6d 6f 64 75 6c 65 73 2e 20 41 63 74 69 76 61 74 65 73 20 4d 43 53 31 2e 0d 0a ┆ modules. Activates MCS1. ┆
0x07b80…07ba0 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 30 33 30 30 20 20 20 20 20 20 52 64 ┆ - 0300 Rd┆
0x07ba0…07bc0 3a 20 47 65 6e 65 72 61 74 65 73 20 44 4d 41 20 61 63 6b 6e 6f 77 6c 65 64 67 65 2c 20 4d 44 41 ┆: Generates DMA acknowledge, MDA┆
0x07bc0…07be0 43 4b 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 49 42 55 53 20 30 32 37 30 20 20 20 ┆CK. MULTIBUS 0270 ┆
0x07be0…07c00 20 20 20 57 72 3a 20 53 65 74 73 20 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 6f ┆ Wr: Sets Multibus interrupt o┆
0x07c00…07c20 (62,) 75 74 70 75 74 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 4e 54 45 52 52 55 50 54 20 20 20 20 20 20 ┆utput. INTERRUPT ┆
0x07c20…07c40 20 20 20 20 4d 42 49 4e 54 4f 55 54 31 2c 20 32 20 6f 72 20 33 2c 20 6f 72 20 70 75 6c 73 65 73 ┆ MBINTOUT1, 2 or 3, or pulses┆
0x07c40…07c60 20 4d 42 49 4e 54 4f 55 54 30 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 4f 4e 54 52 4f 4c 0d 0a 0d ┆ MBINTOUT0. CONTROL ┆
0x07c60…07c80 0a 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 30 32 37 32 20 20 20 20 20 20 84 57 72 ┆ - 0272 Wr┆
0x07c80…07ca0 3a 20 43 6c 65 61 72 73 20 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 6f 75 74 70 ┆: Clears Multibus interrupt outp┆
0x07ca0…07cc0 75 74 20 0a 19 9c 80 80 4d 42 49 4e 54 4f 55 54 31 2c 20 32 20 6f 72 20 33 2e 0d 0a 0d 0a 0d 0a ┆ut MBINTOUT1, 2 or 3. ┆
0x07cc0…07ce0 b0 a1 32 2e 33 20 20 20 20 20 20 38 32 35 35 41 20 50 61 72 61 6c 6c 65 6c 20 49 2f 4f 20 50 6f ┆ 2.3 8255A Parallel I/O Po┆
0x07ce0…07d00 72 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 38 32 35 35 41 20 6d 75 73 74 20 ┆rts The 8255A must ┆
0x07d00…07d20 62 65 20 69 6e 69 74 69 61 6c 69 7a 65 64 20 77 69 74 68 20 0d 0a 20 20 20 20 20 20 20 20 20 43 ┆be initialized with C┆
0x07d20…07d40 6f 6e 74 72 6f 6c 20 62 79 74 65 20 28 61 64 64 72 65 73 73 20 30 31 30 36 29 20 3d 20 39 41 2e ┆ontrol byte (address 0106) = 9A.┆
0x07d40…07d60 0d 0a 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 64 65 64 66 69 6e 65 73 20 74 68 ┆ This dedfines th┆
0x07d60…07d80 65 20 6d 6f 64 65 20 6f 66 20 6f 70 65 72 61 74 69 6f 6e 20 66 6f 72 20 74 68 65 20 74 68 72 65 ┆e mode of operation for the thre┆
0x07d80…07da0 65 20 49 2f 4f 20 70 6f 72 74 73 20 0a 19 89 80 80 61 73 20 64 65 73 63 72 69 62 65 64 20 62 65 ┆e I/O ports as described be┆
0x07da0…07dc0 6c 6f 77 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 6f 72 74 20 41 3a 20 20 20 20 20 20 20 20 20 ┆low Port A: ┆
0x07dc0…07de0 20 20 20 20 20 69 6e 70 75 74 2c 20 6d 6f 64 65 20 30 0d 0a 20 20 20 20 20 20 20 20 20 50 6f 72 ┆ input, mode 0 Por┆
0x07de0…07e00 74 20 42 3a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 70 75 74 2c 20 6d 6f 64 65 20 30 0d ┆t B: input, mode 0 ┆
0x07e00…07e20 (63,) 0a 20 20 20 20 20 20 20 20 20 50 6f 72 74 20 43 2c 20 62 69 74 73 20 30 20 74 6f 20 33 3a 20 6f ┆ Port C, bits 0 to 3: o┆
0x07e20…07e40 75 74 70 75 74 0d 0a 20 20 20 20 20 20 20 20 20 50 6f 72 74 20 43 2c 20 62 69 74 73 20 34 20 74 ┆utput Port C, bits 4 t┆
0x07e40…07e4e 6f 20 37 3a 20 69 6e 70 75 74 0d 0a 0d 0a ┆o 7: input ┆
0x07e4e…07e51 FormFeed {
0x07e4e…07e51 0c 83 b8 ┆ ┆
0x07e4e…07e51 }
0x07e51…07e60 0a b0 a1 32 a1 2e 33 2e 31 20 20 20 20 38 32 ┆ 2 .3.1 82┆
0x07e60…07e80 35 35 41 20 50 6f 72 74 20 41 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 50 6f 72 74 20 41 20 69 ┆55A Port A Port A i┆
0x07e80…07ea0 73 20 75 73 65 64 20 74 6f 20 72 65 61 64 20 74 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 61 ┆s used to read the contents of a┆
0x07ea0…07ec0 6e 20 38 2d 62 69 74 20 6a 75 6d 70 65 72 20 0a 19 89 80 80 66 69 65 6c 64 20 28 57 32 36 29 2e ┆n 8-bit jumper field (W26).┆
0x07ec0…07ee0 20 57 68 65 6e 20 61 20 6a 75 6d 70 65 72 20 69 73 20 69 6e 73 65 72 74 65 64 20 74 68 65 20 63 ┆ When a jumper is inserted the c┆
0x07ee0…07f00 6f 72 72 65 73 70 6f 6e 64 69 6e 67 20 0a 19 89 80 80 69 6e 70 75 74 20 62 69 74 20 69 73 20 30 ┆orresponding input bit is 0┆
0x07f00…07f20 2e 20 4e 6f 20 6a 75 6d 70 65 72 20 63 6f 72 72 65 73 70 6f 6e 64 73 20 74 6f 20 61 20 31 2e 20 ┆. No jumper corresponds to a 1. ┆
0x07f20…07f40 54 68 65 20 57 32 36 20 0a 19 89 80 80 6a 75 6d 70 65 72 20 70 6f 73 69 74 69 6f 6e 73 20 61 72 ┆The W26 jumper positions ar┆
0x07f40…07f60 65 20 61 73 73 69 67 6e 65 64 20 74 6f 20 74 68 65 20 70 6f 72 74 20 41 20 69 6e 70 75 74 73 20 ┆e assigned to the port A inputs ┆
0x07f60…07f80 28 50 41 29 20 61 73 20 0a 19 89 80 80 64 65 73 63 72 69 62 65 64 20 62 65 6c 6f 77 3a 0d 0a 0d ┆(PA) as described below: ┆
0x07f80…07fa0 0a 20 20 20 20 20 20 20 20 20 50 41 30 3a 20 34 2d 31 33 0d 0a 20 20 20 20 20 20 20 20 20 50 41 ┆ PA0: 4-13 PA┆
0x07fa0…07fc0 31 3a 20 33 2d 31 34 0d 0a 20 20 20 20 20 20 20 20 20 50 41 32 3a 20 32 2d 31 35 0d 0a 20 20 20 ┆1: 3-14 PA2: 2-15 ┆
0x07fc0…07fe0 20 20 20 20 20 20 50 41 33 3a 20 31 2d 31 36 0d 0a 20 20 20 20 20 20 20 20 20 50 41 34 3a 20 38 ┆ PA3: 1-16 PA4: 8┆
0x07fe0…08000 2d 39 0d 0a 20 20 20 20 20 20 20 20 20 50 41 35 3a 20 37 2d 31 30 0d 0a 20 20 20 20 20 20 20 20 ┆-9 PA5: 7-10 ┆
0x08000…08020 (64,) 20 50 41 36 3a 20 36 2d 31 31 0d 0a 20 20 20 20 20 20 20 20 20 50 41 37 3a 20 35 2d 31 32 0d 0a ┆ PA6: 6-11 PA7: 5-12 ┆
0x08020…08040 0d 0a 0d 0a b0 a1 32 2e 33 2e 32 20 20 20 20 38 32 35 35 41 20 50 6f 72 74 20 42 0d 0a 0d 0a 20 ┆ 2.3.2 8255A Port B ┆
0x08040…08060 20 20 20 20 20 20 20 20 84 50 6f 72 74 20 42 20 69 73 20 75 73 65 64 20 74 6f 20 72 65 61 64 20 ┆ Port B is used to read ┆
0x08060…08080 74 68 65 20 73 74 61 74 65 20 6f 66 20 64 69 66 66 65 72 65 6e 74 20 73 74 61 74 75 73 20 0a 19 ┆the state of different status ┆
0x08080…080a0 89 80 80 73 69 67 6e 61 6c 73 20 61 73 20 64 65 73 63 72 69 62 65 64 20 62 65 6c 6f 77 3a 0d 0a ┆ signals as described below: ┆
0x080a0…080c0 0d 0a 20 20 20 20 20 20 20 20 20 50 42 30 3a 20 84 2d 2c 52 4c 53 44 2e 20 52 65 63 65 69 76 65 ┆ PB0: -,RLSD. Receive┆
0x080c0…080e0 64 20 4c 69 6e 65 20 53 69 67 6e 61 6c 20 44 65 74 65 63 74 6f 72 20 28 63 61 72 72 69 65 72 20 ┆d Line Signal Detector (carrier ┆
0x080e0…08100 6f 6e 29 20 0a 19 8e 80 80 66 72 6f 6d 20 56 2e 32 34 2f 56 2e 32 38 20 69 6e 74 65 72 66 61 63 ┆on) from V.24/V.28 interfac┆
0x08100…08120 65 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 20 3d 20 6f 6e 2e 0d 0a 0d 0a 20 20 ┆e. 0 = on. ┆
0x08120…08140 20 20 20 20 20 20 20 50 42 31 3a 20 84 2d 2c 43 41 4c 4c 2e 20 43 61 6c 6c 69 6e 67 20 49 6e 64 ┆ PB1: -,CALL. Calling Ind┆
0x08140…08160 69 63 61 74 6f 72 20 66 72 6f 6d 20 56 2e 32 34 2f 56 32 38 20 69 6e 74 65 72 66 61 63 65 2e 0d ┆icator from V.24/V28 interface. ┆
0x08160…08180 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 20 3d 20 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆ 0 = on. ┆
0x08180…081a0 20 20 20 50 42 32 3a 20 84 2d 2c 58 41 50 53 54 2e 20 50 72 65 73 65 6e 74 20 28 2d 2c 4d 50 53 ┆ PB2: -,XAPST. Present (-,MPS┆
0x081a0…081c0 54 29 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 53 42 58 2c 20 4a 31 20 0a 19 8e 80 80 63 6f 6e 6e ┆T) signal from SBX, J1 conn┆
0x081c0…081e0 65 63 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 42 33 3a 20 84 58 41 4f 50 54 30 2e ┆ector. PB3: XAOPT0.┆
0x081e0…08200 20 55 73 65 72 20 64 65 66 69 6e 65 64 20 73 69 67 6e 61 6c 20 28 4f 50 54 30 29 20 66 72 6f 6d ┆ User defined signal (OPT0) from┆
0x08200…08220 (65,) 20 53 42 58 2c 20 4a 31 20 0a 19 8e 80 80 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 ┆ SBX, J1 connector. ┆
0x08220…08240 20 20 20 20 20 50 42 34 3a 20 84 58 41 4f 50 54 31 2e 20 55 73 65 72 20 64 65 66 69 6e 65 64 20 ┆ PB4: XAOPT1. User defined ┆
0x08240…08260 73 69 67 6e 61 6c 20 28 4f 50 54 31 29 20 66 72 6f 6d 20 53 42 58 2c 20 4a 31 20 0a 19 8e 80 80 ┆signal (OPT1) from SBX, J1 ┆
0x08260…08280 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 42 35 3a 20 84 2d 2c 58 ┆connector. PB5: -,X┆
0x08280…082a0 42 50 53 54 2e 20 50 72 65 73 65 6e 74 20 28 2d 2c 4d 50 53 54 29 20 73 69 67 6e 61 6c 20 66 72 ┆BPST. Present (-,MPST) signal fr┆
0x082a0…082c0 6f 6d 20 53 42 58 2c 20 4a 32 20 0a 19 8e 80 80 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a 20 20 ┆om SBX, J2 connector. ┆
0x082c0…082e0 20 20 20 20 20 20 20 50 42 36 3a 20 84 58 42 4f 50 54 30 3a 20 55 73 65 72 20 64 65 66 69 6e 65 ┆ PB6: XBOPT0: User define┆
0x082e0…08300 64 20 73 69 67 6e 61 6c 20 28 4f 50 54 30 29 20 66 72 6f 6d 20 53 42 58 2c 20 4a 32 20 0a 19 8e ┆d signal (OPT0) from SBX, J2 ┆
0x08300…08320 80 80 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 42 37 3a 20 84 58 ┆ connector. PB7: X┆
0x08320…08340 42 4f 50 54 31 3a 20 55 73 65 72 20 64 65 66 69 6e 65 64 20 73 69 67 6e 61 6c 20 28 4f 50 54 31 ┆BOPT1: User defined signal (OPT1┆
0x08340…08360 29 20 66 72 6f 6d 20 53 42 58 2c 20 4a 32 20 0a 19 8e 80 80 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a ┆) from SBX, J2 connector. ┆
0x08360…08380 0d 0a 0d 0a b0 a1 32 2e 33 2e 33 20 20 20 20 38 32 35 35 41 20 50 6f 72 74 20 43 0d 0a 0d 0a 20 ┆ 2.3.3 8255A Port C ┆
0x08380…083a0 20 20 20 20 20 20 20 20 84 50 6f 72 74 20 43 2c 20 62 69 74 73 20 30 20 74 6f 20 33 2c 20 69 73 ┆ Port C, bits 0 to 3, is┆
0x083a0…083c0 20 75 73 65 64 20 74 6f 20 63 6f 6e 74 72 6f 6c 20 74 68 65 20 75 73 65 72 20 64 65 66 69 6e 61 ┆ used to control the user defina┆
0x083c0…083e0 62 6c 65 20 0a 19 89 80 80 53 42 58 20 69 6e 74 65 72 66 61 63 65 20 73 69 67 6e 61 6c 73 20 4f ┆ble SBX interface signals O┆
0x083e0…08400 50 54 30 20 61 6e 64 20 4f 50 54 31 2c 20 77 68 65 6e 20 74 68 65 73 65 20 61 72 65 20 75 73 65 ┆PT0 and OPT1, when these are use┆
0x08400…08420 (66,) 64 20 61 73 20 0a 19 89 80 80 6f 75 74 70 75 74 20 73 69 67 6e 61 6c 73 20 28 74 6f 20 53 42 58 ┆d as output signals (to SBX┆
0x08420…08440 20 6d 6f 64 75 6c 65 29 2e 20 54 68 65 20 6a 75 6d 70 65 72 73 20 57 32 31 2c 20 57 32 32 2c 20 ┆ module). The jumpers W21, W22, ┆
0x08440…08460 57 32 33 20 0a 19 89 80 80 61 6e 64 20 57 32 34 20 61 72 65 20 75 73 65 64 20 74 6f 20 63 6f 6e ┆W23 and W24 are used to con┆
0x08460…08480 6e 65 63 74 20 74 68 65 20 70 6f 72 74 20 43 20 6f 75 74 70 75 74 73 20 74 6f 20 74 68 65 20 53 ┆nect the port C outputs to the S┆
0x08480…084a0 42 58 20 0a 19 89 80 80 73 69 67 6e 61 6c 73 2e 20 53 65 65 20 73 65 63 74 69 6f 6e 20 31 2e 33 ┆BX signals. See section 1.3┆
0x084a0…084a5 2e 0d 0a 0d 0a ┆. ┆
0x084a5…084a8 FormFeed {
0x084a5…084a8 0c 83 c8 ┆ ┆
0x084a5…084a8 }
0x084a8…084c0 0a 20 20 20 20 20 20 20 20 20 50 43 30 3a 20 58 41 4f 55 54 50 30 2e 20 ┆ PC0: XAOUTP0. ┆
0x084c0…084e0 53 42 58 2c 4a 31 20 63 6f 6e 6e 65 63 74 6f 72 20 4f 50 54 30 20 73 69 67 6e 61 6c 0d 0a 20 20 ┆SBX,J1 connector OPT0 signal ┆
0x084e0…08500 20 20 20 20 20 20 20 50 43 31 3a 20 58 41 4f 55 54 50 31 2e 20 53 42 58 2c 4a 31 20 63 6f 6e 6e ┆ PC1: XAOUTP1. SBX,J1 conn┆
0x08500…08520 65 63 74 6f 72 20 4f 50 54 31 20 73 69 67 6e 61 6c 0d 0a 20 20 20 20 20 20 20 20 20 50 43 32 3a ┆ector OPT1 signal PC2:┆
0x08520…08540 20 58 42 4f 55 54 50 30 2e 20 53 42 58 2c 4a 32 20 63 6f 6e 6e 65 63 74 6f 72 20 4f 50 54 30 20 ┆ XBOUTP0. SBX,J2 connector OPT0 ┆
0x08540…08560 73 69 67 6e 61 6c 0d 0a 20 20 20 20 20 20 20 20 20 50 43 33 3a 20 58 42 4f 55 54 50 31 2e 20 53 ┆signal PC3: XBOUTP1. S┆
0x08560…08580 42 58 2c 4a 32 20 63 6f 6e 6e 65 63 74 6f 72 20 4f 50 54 31 20 73 69 67 6e 61 6c 0d 0a 0d 0a 20 ┆BX,J2 connector OPT1 signal ┆
0x08580…085a0 20 20 20 20 20 20 20 20 84 50 6f 72 74 20 43 2c 20 62 69 74 73 20 34 20 74 6f 20 37 20 61 72 65 ┆ Port C, bits 4 to 7 are┆
0x085a0…085c0 20 6e 6f 74 20 75 73 65 64 20 6f 6e 20 74 68 65 20 43 50 55 36 30 32 2e 0d 0a 0d 0a 0d 0a b0 a1 ┆ not used on the CPU602. ┆
0x085c0…085e0 32 2e 34 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 6e 74 65 72 72 75 70 74 20 4f 75 74 70 ┆2.4 Multibus Interrupt Outp┆
0x085e0…08600 75 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 36 30 32 20 68 61 73 20 ┆uts The CPU602 has ┆
0x08600…08620 (67,) 34 20 69 6e 74 65 72 72 75 70 74 20 6f 75 74 70 75 74 73 20 28 4d 42 49 4e 54 4f 55 54 30 20 74 ┆4 interrupt outputs (MBINTOUT0 t┆
0x08620…08640 68 72 6f 75 67 68 20 0a 19 89 80 80 4d 42 49 4e 54 4f 55 54 33 29 2c 20 77 68 69 63 68 20 63 61 ┆hrough MBINTOUT3), which ca┆
0x08640…08660 6e 20 62 65 20 63 6f 6e 6e 65 63 74 65 64 20 74 6f 20 61 6e 79 20 6f 66 20 74 68 65 20 38 20 4d ┆n be connected to any of the 8 M┆
0x08660…08680 75 6c 74 69 62 75 73 20 0a 19 89 80 80 69 6e 74 65 72 72 75 70 74 20 6c 69 6e 65 73 20 28 6a 75 ┆ultibus interrupt lines (ju┆
0x08680…086a0 6d 70 65 72 20 66 69 65 6c 64 20 57 31 32 29 2e 20 54 68 65 20 6f 75 74 70 75 74 20 4d 42 49 4e ┆mper field W12). The output MBIN┆
0x086a0…086c0 54 4f 55 54 30 20 69 73 20 0a 19 89 80 80 70 75 6c 73 65 64 20 61 6e 64 20 63 61 6e 20 6f 6e 6c ┆TOUT0 is pulsed and can onl┆
0x086c0…086e0 79 20 62 65 20 75 73 65 64 20 66 6f 72 20 65 64 67 65 20 74 72 69 67 67 65 72 65 64 20 69 6e 74 ┆y be used for edge triggered int┆
0x086e0…08700 65 72 72 75 70 74 20 0a 19 89 80 80 69 6e 70 75 74 73 2e 20 54 68 65 20 69 6e 74 65 72 72 75 70 ┆errupt inputs. The interrup┆
0x08700…08720 74 20 6f 75 74 70 75 74 73 20 4d 42 49 4e 54 4f 55 54 31 2c 20 4d 42 49 4e 54 4f 55 54 32 20 61 ┆t outputs MBINTOUT1, MBINTOUT2 a┆
0x08720…08740 6e 64 20 0a 19 89 80 80 4d 42 49 4e 54 4f 55 54 33 20 61 72 65 20 6c 61 74 63 68 65 64 20 61 6e ┆nd MBINTOUT3 are latched an┆
0x08740…08760 64 20 6d 61 79 20 62 65 20 73 65 74 20 61 6e 64 20 63 6c 65 61 72 65 64 20 66 72 6f 6d 20 74 68 ┆d may be set and cleared from th┆
0x08760…08780 65 20 0a 19 89 80 80 6f 6e 20 62 6f 61 72 64 20 38 30 31 38 36 2c 20 6f 72 20 74 68 65 79 20 6d ┆e on board 80186, or they m┆
0x08780…087a0 61 79 20 62 65 20 73 65 74 20 66 72 6f 6d 20 74 68 65 20 6f 6e 20 62 6f 61 72 64 20 38 30 31 38 ┆ay be set from the on board 8018┆
0x087a0…087c0 36 20 0a 19 89 80 80 61 6e 64 20 63 6c 65 61 72 65 64 20 66 72 6f 6d 20 61 6e 6f 74 68 65 72 20 ┆6 and cleared from another ┆
0x087c0…087e0 4d 75 6c 74 69 62 75 73 20 64 65 76 69 63 65 2e 20 41 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 ┆Multibus device. A Multibus I/O ┆
0x087e0…08800 0a 19 89 80 80 61 64 64 72 65 73 73 20 69 73 20 61 73 73 69 67 6e 65 64 20 74 6f 20 74 68 65 20 ┆ address is assigned to the ┆
0x08800…08820 (68,) 72 65 73 65 74 20 69 6e 70 75 74 20 6f 66 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 89 ┆reset input of the interrupt ┆
0x08820…08840 80 80 6c 61 74 63 68 65 73 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 34 2e 31 20 20 20 20 53 65 74 20 4d ┆ latches. 2.4.1 Set M┆
0x08840…08860 75 6c 74 69 62 75 73 20 49 6e 74 65 72 72 75 70 74 20 4f 75 74 70 75 74 0d 0a 0d 0a 20 20 20 20 ┆ultibus Interrupt Output ┆
0x08860…08880 20 20 20 20 20 84 41 20 77 72 69 74 65 20 74 6f 20 6f 6e 20 62 6f 61 72 64 20 49 2f 4f 20 61 64 ┆ A write to on board I/O ad┆
0x08880…088a0 64 72 65 73 73 20 30 32 37 30 20 61 63 74 69 76 61 74 65 73 20 74 68 65 20 0a 19 89 80 80 69 6e ┆dress 0270 activates the in┆
0x088a0…088c0 74 65 72 72 75 70 74 20 6f 75 74 70 75 74 20 61 64 64 72 65 73 73 65 64 20 62 79 20 64 61 74 61 ┆terrupt output addressed by data┆
0x088c0…088e0 20 62 69 74 73 20 31 2c 30 2e 20 44 61 74 61 20 62 69 74 73 20 37 20 74 6f 20 0a 19 89 80 80 32 ┆ bits 1,0. Data bits 7 to 2┆
0x088e0…08900 20 61 72 65 20 75 6e 75 73 65 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 20 31 2c ┆ are unused. DATA 1,┆
0x08900…08920 30 20 3d 20 30 2c 30 3a 20 70 75 6c 73 65 73 20 4d 42 49 4e 54 4f 55 54 30 0d 0a 20 20 20 20 20 ┆0 = 0,0: pulses MBINTOUT0 ┆
0x08920…08940 20 20 20 20 20 20 20 20 20 20 20 20 20 3d 20 30 2c 31 3a 20 73 65 74 73 20 4d 42 49 4e 54 4f 55 ┆ = 0,1: sets MBINTOU┆
0x08940…08960 54 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3d 20 31 2c 30 3a 20 73 65 74 ┆T1 = 1,0: set┆
0x08960…08980 73 20 4d 42 49 4e 54 4f 55 54 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3d ┆s MBINTOUT2 =┆
0x08980…089a0 20 31 2c 31 3a 20 73 65 74 73 20 4d 42 49 4e 54 4f 55 54 33 0d 0a 0d 0a 0d 0a b0 a1 32 2e 34 2e ┆ 1,1: sets MBINTOUT3 2.4.┆
0x089a0…089c0 32 20 20 20 20 43 6c 65 61 72 20 4d 75 6c 74 69 62 75 73 20 49 6e 74 65 72 72 75 70 74 20 4f 75 ┆2 Clear Multibus Interrupt Ou┆
0x089c0…089e0 74 70 75 74 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 20 77 72 69 74 65 20 74 6f 20 6f 6e 20 ┆tput A write to on ┆
0x089e0…08a00 62 6f 61 72 64 20 49 2f 4f 20 61 64 64 72 65 73 73 20 30 32 37 32 20 63 6c 65 61 72 73 20 74 68 ┆board I/O address 0272 clears th┆
0x08a00…08a20 (69,) 65 20 69 6e 74 65 72 72 75 70 74 20 0a 19 89 80 80 6f 75 74 70 75 74 20 61 64 64 72 65 73 73 65 ┆e interrupt output addresse┆
0x08a20…08a40 64 20 62 79 20 64 61 74 61 20 62 69 74 73 20 31 2c 30 2e 20 44 61 74 61 20 62 69 74 73 20 37 20 ┆d by data bits 1,0. Data bits 7 ┆
0x08a40…08a60 74 6f 20 32 20 61 72 65 20 0a 19 89 80 80 75 6e 75 73 65 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆to 2 are unused. ┆
0x08a60…08a80 20 20 44 41 54 41 20 31 2c 30 20 3d 20 30 2c 30 3a 20 6e 6f 20 66 75 6e 63 74 69 6f 6e 0d 0a 20 ┆ DATA 1,0 = 0,0: no function ┆
0x08a80…08aa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3d 20 30 2c 31 3a 20 63 6c 65 61 72 73 20 4d ┆ = 0,1: clears M┆
0x08aa0…08ac0 42 49 4e 54 4f 55 54 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 3d 20 31 2c ┆BINTOUT1 = 1,┆
0x08ac0…08ae0 30 3a 20 63 6c 65 61 72 73 20 4d 42 49 4e 54 4f 55 54 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆0: clears MBINTOUT2 ┆
0x08ae0…08b00 20 20 20 20 20 20 20 3d 20 31 2c 31 3a 20 63 6c 65 61 72 73 20 4d 42 49 4e 54 4f 55 54 33 0d 0a ┆ = 1,1: clears MBINTOUT3 ┆
0x08b00…08b20 0d 0a 20 20 20 20 20 20 20 20 20 84 41 20 77 72 69 74 65 20 74 6f 20 74 68 65 20 4d 75 6c 74 69 ┆ A write to the Multi┆
0x08b20…08b40 62 75 73 20 61 64 64 72 65 73 73 20 73 65 74 20 75 70 20 62 79 20 74 68 65 20 6a 75 6d 70 65 72 ┆bus address set up by the jumper┆
0x08b40…08b60 20 66 69 65 6c 64 73 20 0a 19 89 80 80 57 32 30 20 61 6e 64 20 57 32 35 20 77 69 6c 6c 20 63 6c ┆ fields W20 and W25 will cl┆
0x08b60…08b80 65 61 72 20 74 68 65 20 69 6e 74 65 72 72 75 70 74 20 6f 75 74 70 75 74 20 61 64 64 72 65 73 73 ┆ear the interrupt output address┆
0x08b80…08ba0 65 64 20 62 79 20 0a 19 89 80 80 4d 75 6c 74 69 62 75 73 20 64 61 74 61 20 62 69 74 73 20 31 2c ┆ed by Multibus data bits 1,┆
0x08ba0…08bc0 30 20 61 73 20 64 65 73 63 72 69 62 65 64 20 61 62 6f 76 65 2e 20 44 61 74 61 20 37 20 74 6f 20 ┆0 as described above. Data 7 to ┆
0x08bc0…08bd7 32 20 69 73 20 0a 19 89 80 80 75 6e 75 73 65 64 2e 0d 0a 0d 0a 0d 0a ┆2 is unused. ┆
0x08bd7…08bda FormFeed {
0x08bd7…08bda 0c 83 98 ┆ ┆
0x08bd7…08bda }
0x08bda…08be0 0a b0 a1 33 2e 20 ┆ 3. ┆
0x08be0…08c00 20 20 20 20 20 20 54 45 43 48 4e 49 43 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 0d 0a 20 20 20 ┆ TECHNICAL DESCRIPTION ┆
0x08c00…08c20 (70,) 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 63 68 61 70 74 65 72 ┆ This chapter┆
0x08c20…08c40 20 63 6f 6e 74 61 69 6e 73 20 6c 6f 67 69 63 20 64 69 61 67 72 61 6d 73 20 77 69 74 68 20 73 69 ┆ contains logic diagrams with si┆
0x08c40…08c60 67 6e 61 6c 20 0a 19 89 80 80 64 65 73 63 72 69 70 74 69 6f 6e 73 2c 20 74 69 6d 69 6e 67 20 64 ┆gnal descriptions, timing d┆
0x08c60…08c80 69 61 67 72 61 6d 73 2c 20 50 41 4c 20 64 65 73 63 72 69 70 74 69 6f 6e 73 2c 20 61 6e 64 20 20 ┆iagrams, PAL descriptions, and ┆
0x08c80…08ca0 20 20 20 20 20 20 20 20 0a 19 89 80 80 61 73 73 65 6d 62 6c 79 20 64 72 61 77 69 6e 67 2e 20 0d ┆ assembly drawing. ┆
0x08ca0…08cae 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆ ┆
0x08cae…08cb1 FormFeed {
0x08cae…08cb1 0c 80 b0 ┆ ┆
0x08cae…08cb1 }
0x08cb1…08cc0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x08cc0…08ce0 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x08ce0…08d00 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 ┆ ┆
0x08d00…08d20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x08d20…08d40 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆ ┆
0x08d40…08d60 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x08d60…08d80 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ ┆
0x08d80…08da0 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆ ┆
0x08da0…08dc0 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x08dc0…08de0 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 ┆ ┆
0x08de0…08e00 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆ ┆
0x08e00…08e20 (71,) 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ ┆
0x08e20…08e40 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d ┆ ┆
0x08e40…08e60 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆ ┆
0x08e60…08e80 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x08e80…08ea0 0d 0a 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
0x08ea0…08ec0 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 ┆ Fi┆
0x08ec0…08ee0 67 75 72 65 20 33 2e 31 3a 20 43 50 55 36 30 32 20 42 6c 6f 63 6b 20 44 69 61 67 72 61 6d 20 0d ┆gure 3.1: CPU602 Block Diagram ┆
0x08ee0…08ee1 0a ┆ ┆
0x08ee1…08ee4 FormFeed {
0x08ee1…08ee4 0c 83 c8 ┆ ┆
0x08ee1…08ee4 }
0x08ee4…08f00 0a b0 a1 33 2e 31 20 20 20 20 20 20 4c 6f 67 69 63 20 44 69 61 67 72 61 6d 73 20 61 ┆ 3.1 Logic Diagrams a┆
0x08f00…08f20 6e 64 20 53 69 67 6e 61 6c 20 44 65 73 63 72 69 70 74 69 6f 6e 73 0d 0a 20 20 20 20 20 20 20 20 ┆nd Signal Descriptions ┆
0x08f20…08f40 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6c 65 66 74 20 68 61 6e 64 20 70 61 67 ┆ The left hand pag┆
0x08f40…08f60 65 73 20 6f 66 20 74 68 69 73 20 63 68 61 70 74 65 72 20 63 6f 6e 74 61 69 6e 73 20 61 20 64 65 ┆es of this chapter contains a de┆
0x08f60…08f80 73 63 72 69 70 74 69 6f 6e 20 0a 19 89 80 80 6f 66 20 74 68 65 20 73 69 67 6e 61 6c 73 20 67 65 ┆scription of the signals ge┆
0x08f80…08fa0 6e 65 72 61 74 65 64 20 6f 6e 20 74 68 65 20 6c 6f 67 69 63 20 64 69 61 67 72 61 6d 20 6f 6e 20 ┆nerated on the logic diagram on ┆
0x08fa0…08fc0 74 68 65 20 0a 19 89 80 80 63 6f 72 72 65 73 70 6f 6e 64 69 6e 67 20 72 69 67 68 74 20 68 61 6e ┆the corresponding right han┆
0x08fc0…08fe0 64 20 73 69 64 65 2e 20 54 68 65 20 63 6f 6c 75 6d 6e 20 27 44 65 73 74 69 6e 61 74 69 6f 6e 27 ┆d side. The column 'Destination'┆
0x08fe0…09000 20 0a 19 89 80 80 72 65 66 65 72 73 20 74 6f 20 74 68 65 20 64 69 61 67 72 61 6d 20 6e 75 6d 62 ┆ refers to the diagram numb┆
0x09000…09020 (72,) 65 72 2c 20 77 68 65 72 65 20 74 68 65 20 73 69 67 6e 61 6c 20 69 6e 20 71 75 65 73 74 69 6f 6e ┆er, where the signal in question┆
0x09020…09040 20 0a 19 89 80 80 69 73 20 75 73 65 64 2e 20 41 6c 6c 20 72 65 66 65 72 65 6e 63 65 73 20 62 65 ┆ is used. All references be┆
0x09040…09060 74 77 65 65 6e 20 6c 6f 67 69 63 20 64 69 61 67 72 61 6d 73 20 6d 61 6b 65 20 75 73 65 20 6f 66 ┆tween logic diagrams make use of┆
0x09060…09080 20 0a 19 89 80 80 74 68 65 20 64 69 61 67 72 61 6d 20 6e 75 6d 62 65 72 20 69 6e 20 74 68 65 20 ┆ the diagram number in the ┆
0x09080…090a0 6c 6f 77 65 72 20 72 69 67 68 74 20 63 6f 72 6e 65 72 20 6f 66 20 74 68 65 20 0a 19 89 80 80 64 ┆lower right corner of the d┆
0x090a0…090c0 69 61 67 72 61 6d 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆iagrams. ┆
0x090c0…090e0 20 84 53 69 67 6e 61 6c 20 61 6e 64 20 64 69 61 67 72 61 6d 20 72 65 66 65 72 65 6e 63 65 73 20 ┆ Signal and diagram references ┆
0x090e0…09100 61 72 65 20 69 6e 64 69 63 61 74 65 64 20 6f 6e 20 74 68 65 20 6c 6f 67 69 63 20 0a 19 89 80 80 ┆are indicated on the logic ┆
0x09100…09120 64 69 61 67 72 61 6d 20 61 73 20 73 68 6f 77 6e 20 62 65 6c 6f 77 2e 20 0d 0a 20 20 20 20 20 20 ┆diagram as shown below. ┆
0x09120…09140 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 a1 73 6f 75 72 63 65 20 64 69 61 67 ┆ source diag┆
0x09140…09160 72 61 6d e1 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 a1 0d 0a 20 20 20 20 20 20 20 20 20 ┆ram ┆
0x09160…09180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09180…091a0 20 20 a1 70 6f 73 69 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ position ┆
0x091a0…091c0 20 20 20 a1 73 6f 75 72 63 65 20 28 70 6f 73 2e 2d 70 69 6e 29 e1 20 20 20 20 20 20 20 20 20 20 ┆ source (pos.-pin) ┆
0x091c0…091e0 20 20 a1 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x091e0…09200 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 a1 70 69 6e 0d 0a 20 20 20 20 ┆ pin ┆
0x09200…09220 (73,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09220…09240 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09240…09260 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ 8 ┆
0x09260…09280 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ ┆
0x09280…092a0 0a 20 20 20 20 20 20 20 20 20 20 33 20 a1 32 36 2d 31 34 20 20 20 20 20 20 43 50 55 44 45 4e 20 ┆ 3 26-14 CPUDEN ┆
0x092a0…092c0 20 20 20 20 20 31 e1 20 20 20 20 20 20 20 a1 20 33 20 20 20 2d 2c 49 4f 44 45 4e 0d 0a 0d 0a 20 ┆ 1 3 -,IODEN ┆
0x092c0…092e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x092e0…09300 20 a1 20 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 53 ┆ 2 S┆
0x09300…09320 69 67 6e 61 6c 73 20 70 72 65 63 65 64 65 64 20 77 69 74 68 20 27 2d 2c 27 20 61 72 65 20 61 63 ┆ignals preceded with '-,' are ac┆
0x09320…0932c 74 69 76 65 20 6c 6f 77 2e 20 0d 0a ┆tive low. ┆
0x0932c…0932f FormFeed {
0x0932c…0932f 0c 81 e0 ┆ ┆
0x0932c…0932f }
0x0932f…09340 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e ┆ Sign┆
0x09340…09360 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 ┆al Destination D┆
0x09360…09380 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆escription ┆
0x09380…093a0 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 43 50 55 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 20 ┆ CPUCLK ┆
0x093a0…093c0 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 38 20 4d 48 7a 20 63 6c 6f 63 6b 20 6f 75 ┆3 8 MHz clock ou┆
0x093c0…093e0 74 70 75 74 20 66 72 6f 6d 20 0a 19 ad 80 80 43 50 55 20 77 69 74 68 20 35 30 25 20 64 75 74 79 ┆tput from CPU with 50% duty┆
0x093e0…09400 20 0a 19 ad 80 80 63 79 63 6c 65 2e 20 43 50 55 20 74 69 6d 69 6e 67 20 69 73 20 0a 19 ad 80 80 ┆ cycle. CPU timing is ┆
0x09400…09420 (74,) 73 70 65 63 69 66 69 65 64 20 72 65 6c 61 74 69 76 65 20 74 6f 20 0a 19 ad 80 80 74 68 69 73 20 ┆specified relative to this ┆
0x09420…09440 73 69 67 6e 61 6c 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 41 44 30 2d 41 44 46 20 20 20 20 20 ┆signal. AD0-ADF ┆
0x09440…09460 20 20 20 20 20 20 32 2c 36 2c 31 33 20 20 20 20 20 20 20 20 20 20 20 31 36 2d 62 69 74 20 6d 75 ┆ 2,6,13 16-bit mu┆
0x09460…09480 6c 74 69 70 6c 65 78 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ltiplexed ┆
0x09480…094a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 61 64 64 72 65 73 73 2f ┆ address/┆
0x094a0…094c0 64 61 74 61 20 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 41 31 30 2d 41 31 33 20 20 20 ┆data bus. A10-A13 ┆
0x094c0…094e0 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 34 20 6d 6f 73 74 ┆ 2 4 most┆
0x094e0…09500 20 73 69 67 6e 69 66 69 63 61 6e 74 20 0a 19 ad 80 80 61 64 64 72 65 73 73 20 62 69 74 73 2e 0d ┆ significant address bits. ┆
0x09500…09520 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 42 48 45 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 ┆ -,BHE 2 ┆
0x09520…09540 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 62 79 74 65 20 74 72 61 ┆ Controls byte tra┆
0x09540…09560 6e 73 66 65 72 73 20 0a 19 ad 80 80 6f 6e 20 62 75 73 20 6c 69 6e 65 73 20 38 2d 46 2e 0d 0a 20 ┆nsfers on bus lines 8-F. ┆
0x09560…09580 20 20 20 20 20 20 20 20 20 2d 2c 53 30 2d 2d 2c 53 32 20 20 20 20 20 20 20 20 20 32 2c 33 20 20 ┆ -,S0--,S2 2,3 ┆
0x09580…095a0 20 20 20 20 20 20 20 20 20 20 20 20 43 50 55 20 62 75 73 20 63 79 63 6c 65 20 73 74 61 74 75 73 ┆ CPU bus cycle status┆
0x095a0…095c0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x095c0…095e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 6c 69 6e 65 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 ┆ lines. ┆
0x095e0…09600 20 20 2d 2c 43 50 55 4c 4f 43 4b 20 20 20 20 20 20 20 20 20 33 2c 31 31 2c 31 35 20 20 20 20 20 ┆ -,CPULOCK 3,11,15 ┆
0x09600…09620 (75,) 20 20 20 20 20 55 73 65 64 20 74 6f 20 67 69 76 65 20 74 68 65 20 43 50 55 0d 0a 20 20 20 20 20 ┆ Used to give the CPU ┆
0x09620…09640 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09640…09660 20 20 20 20 20 20 20 20 84 65 78 63 6c 75 73 69 76 65 20 61 63 63 65 73 73 20 74 6f 20 20 20 20 ┆ exclusive access to ┆
0x09660…09680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09680…096a0 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 44 50 52 41 4d 20 61 6e 64 20 6d 75 6c 74 69 62 75 ┆ DPRAM and multibu┆
0x096a0…096c0 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 41 4c 45 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆s. ALE ┆
0x096c0…096e0 32 2c 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 53 74 72 6f 62 65 73 20 74 68 65 20 61 64 64 ┆2,3 Strobes the add┆
0x096e0…09700 72 65 73 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ress ┆
0x09700…09720 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 69 6e 74 6f 20 74 68 65 20 61 64 64 ┆ into the add┆
0x09720…09740 72 65 73 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ress ┆
0x09740…09760 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6c 61 74 63 68 65 73 2e 20 ┆ latches. ┆
0x09760…09780 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 43 50 55 52 44 20 20 20 20 20 20 20 20 20 20 20 33 20 ┆ -,CPURD 3 ┆
0x09780…097a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 65 6d 6f 72 79 20 61 6e 64 20 49 2f 4f 20 72 65 ┆ Memory and I/O re┆
0x097a0…097c0 61 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ad ┆
0x097c0…097e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6d 6d 61 6e 64 2e 20 0d 0a 20 20 20 20 ┆ command. ┆
0x097e0…09800 20 20 20 20 20 20 2d 2c 43 50 55 57 52 54 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 ┆ -,CPUWRT 3 ┆
0x09800…09820 (76,) 20 20 20 20 20 20 20 20 20 4d 65 6d 6f 72 79 20 61 6e 64 20 49 2f 4f 20 77 72 69 74 65 0d 0a 20 ┆ Memory and I/O write ┆
0x09820…09840 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09840…09860 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6d 6d 61 6e 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ command. ┆
0x09860…09880 20 2d 2c 43 50 55 44 45 4e 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,CPUDEN 3 ┆
0x09880…098a0 20 20 20 20 43 6f 6e 74 72 6f 6c 73 20 65 6e 61 62 6c 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ Controls enable ┆
0x098a0…098c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x098c0…098e0 20 20 84 73 69 67 6e 61 6c 73 20 66 6f 72 20 64 61 74 61 20 62 75 73 20 20 20 20 20 20 20 20 20 ┆ signals for data bus ┆
0x098e0…09900 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09900…09920 20 20 20 20 0a 19 ad 80 80 74 72 61 6e 63 65 69 76 65 72 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 ┆ tranceivers. ┆
0x09920…09940 20 20 2d 2c 52 4f 4d 43 53 20 20 20 20 20 20 20 20 20 20 20 33 2c 34 2c 36 20 20 20 20 20 20 20 ┆ -,ROMCS 3,4,6 ┆
0x09940…09960 20 20 20 20 20 43 68 69 70 20 73 65 6c 65 63 74 20 66 6f 72 20 45 50 52 4f 4d 0d 0a 20 20 20 20 ┆ Chip select for EPROM ┆
0x09960…09980 20 20 20 20 20 20 2d 2c 38 32 35 39 43 53 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 ┆ -,8259CS 7 ┆
0x09980…099a0 20 20 20 20 20 20 20 20 20 43 68 69 70 20 73 65 6c 65 63 74 20 66 6f 72 20 38 32 35 39 41 0d 0a ┆ Chip select for 8259A ┆
0x099a0…099c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x099c0…099e0 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 74 72 2e 20 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a ┆ intr. controller. ┆
0x099e0…09a00 20 20 20 20 20 20 20 20 20 20 2d 2c 38 32 35 31 43 53 20 20 20 20 20 20 20 20 20 20 38 20 20 20 ┆ -,8251CS 8 ┆
0x09a00…09a20 (77,) 20 20 20 20 20 20 20 20 20 20 20 20 20 43 68 69 70 20 73 65 6c 65 63 74 20 66 6f 72 20 38 32 35 ┆ Chip select for 825┆
0x09a20…09a40 31 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆1A ┆
0x09a40…09a60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 55 53 41 52 54 2e 20 0d 0a 20 20 20 20 20 20 ┆ USART. ┆
0x09a60…09a80 20 20 20 20 2d 2c 38 32 35 35 43 53 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 20 20 20 20 ┆ -,8255CS 9 ┆
0x09a80…09aa0 20 20 20 20 20 20 20 43 68 69 70 20 73 65 6c 65 63 74 20 66 6f 72 20 38 32 35 35 41 0d 0a 20 20 ┆ Chip select for 8255A ┆
0x09aa0…09ac0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09ac0…09ae0 20 20 20 20 20 20 20 20 20 20 20 70 61 72 61 6c 6c 65 6c 09 49 2f 4f 20 70 6f 72 74 0d 0a 20 20 ┆ parallel I/O port ┆
0x09ae0…09b00 20 20 20 20 20 20 20 20 2d 2c 50 43 53 33 20 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 ┆ -,PCS3 9 ┆
0x09b00…09b20 20 20 20 20 20 20 20 20 20 20 20 47 65 6e 65 72 61 74 65 73 20 63 68 69 70 20 73 65 6c 65 63 74 ┆ Generates chip select┆
0x09b20…09b40 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆s ┆
0x09b40…09b60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 6f 72 20 49 2f 4f 20 65 78 70 61 6e 73 ┆ for I/O expans┆
0x09b60…09b80 69 6f 6e 20 63 6f 6e 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ion con- ┆
0x09b80…09ba0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6e 65 63 74 6f 72 ┆ nector┆
0x09ba0…09bc0 20 4a 31 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 50 43 53 34 20 20 20 20 20 20 20 20 20 ┆ J1. -,PCS4 ┆
0x09bc0…09be0 20 20 20 39 2c 31 32 20 20 20 20 20 20 20 20 20 20 20 20 20 47 65 6e 65 72 61 74 65 73 20 63 68 ┆ 9,12 Generates ch┆
0x09be0…09c00 69 70 20 73 65 6c 65 63 74 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ip selects ┆
0x09c00…09c20 (78,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 6f 72 20 49 2f ┆ for I/┆
0x09c20…09c40 4f 20 65 78 70 61 6e 73 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆O expansion ┆
0x09c40…09c60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f ┆ co┆
0x09c60…09c80 6e 6e 65 63 74 6f 72 20 4a 32 20 61 6e 64 20 66 6f 72 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆nnector J2 and for ┆
0x09c80…09ca0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09ca0…09cc0 20 84 4d 75 6c 74 69 62 75 73 20 69 6e 74 65 72 72 75 70 74 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Multibus interrupt ┆
0x09cc0…09ce0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09ce0…09d00 20 20 0a 19 ad 80 80 63 6f 6e 74 72 6f 6c 20 6c 6f 67 69 63 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ control logic. ┆
0x09d00…09d20 20 2d 2c 58 41 44 41 43 4b 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 ┆ -,XADACK 10 ┆
0x09d20…09d40 20 20 20 20 44 4d 41 20 61 63 6b 6e 6f 77 6c 65 64 67 65 20 73 69 67 6e 61 6c 73 20 0d 0a 20 20 ┆ DMA acknowledge signals ┆
0x09d40…09d60 20 20 20 20 20 20 20 20 2d 2c 58 42 44 41 43 4b 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 ┆ -,XBDACK 10 ┆
0x09d60…09d80 20 20 20 20 20 20 20 20 20 20 20 74 6f 20 49 2f 4f 20 65 78 70 61 6e 73 69 6f 6e 20 63 6f 6e 2d ┆ to I/O expansion con-┆
0x09d80…09da0 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4e 54 41 30 20 20 20 20 20 20 20 20 20 20 20 37 20 ┆ -,INTA0 7 ┆
0x09da0…09dc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 6e 65 63 74 6f 72 73 20 4a 31 20 61 6e 64 20 4a 32 ┆ nectors J1 and J2┆
0x09dc0…09de0 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆. ┆
0x09de0…09e00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 4e 54 41 20 74 6f 20 38 32 35 39 41 20 69 6e ┆ INTA to 8259A in┆
0x09e00…09e20 (79,) 74 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆tr. ┆
0x09e20…09e40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6e 74 72 6f 6c 6c 65 72 2e 20 0d 0a ┆ controller. ┆
0x09e40…09e60 20 20 20 20 20 20 20 20 20 20 49 4e 54 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 ┆ INT3 7 ┆
0x09e60…09e80 20 20 20 20 20 20 20 20 20 20 20 20 20 4e 4f 4e 20 52 4d 58 20 4d 4f 44 45 3a 20 69 6e 74 72 2e ┆ NON RMX MODE: intr.┆
0x09e80…09ea0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09ea0…09ec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 70 75 74 2e 20 0d 0a 20 20 20 20 20 20 20 ┆ input. ┆
0x09ec0…09ee0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09ee0…09f00 20 20 20 20 20 20 52 4d 58 20 4d 4f 44 45 3a 20 73 6c 61 76 65 20 69 6e 74 72 2e 20 0d 0a 20 20 ┆ RMX MODE: slave intr. ┆
0x09f00…09f20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09f20…09f40 20 20 20 20 20 20 20 20 20 20 20 6f 75 74 70 75 74 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 42 ┆ output. B┆
0x09f40…09f60 41 55 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆AUD 8 ┆
0x09f60…09f80 20 20 54 72 61 6e 73 6d 69 74 20 61 6e 64 20 72 65 63 65 69 76 65 20 0d 0a 20 20 20 20 20 20 20 ┆ Transmit and receive ┆
0x09f80…09fa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x09fa0…09fbe 20 20 20 20 20 20 63 6c 6f 63 6b 20 66 6f 72 20 38 32 35 31 41 20 55 53 41 52 54 2e 0d 0a ┆ clock for 8251A USART. ┆
0x09fbe…09fc1 FormFeed {
0x09fbe…09fc1 0c 83 b0 ┆ ┆
0x09fbe…09fc1 }
0x09fc1…09fc4 0a 0d 0a ┆ ┆
0x09fc4…09fc7 FormFeed {
0x09fc4…09fc7 0c 80 88 ┆ ┆
0x09fc4…09fc7 }
0x09fc7…09fe0 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 ┆ Signal ┆
0x09fe0…0a000 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 ┆ Destination Descripti┆
0x0a000…0a020 (80,) 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 ┆on ┆
0x0a020…0a040 20 20 20 20 20 20 50 55 41 44 52 30 20 20 20 20 20 20 20 20 20 20 20 20 34 2c 39 2c 31 34 20 20 ┆ PUADR0 4,9,14 ┆
0x0a040…0a060 20 20 20 20 20 20 20 20 20 50 55 41 44 52 30 2d 50 55 41 44 52 31 33 20 69 73 20 61 20 32 30 2d ┆ PUADR0-PUADR13 is a 20-┆
0x0a060…0a080 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 31 20 20 20 20 20 20 20 20 20 20 20 20 36 2c ┆ PUADR1 6,┆
0x0a080…0a0a0 37 2c 38 2c 39 2c 31 30 2c 31 32 2c 31 34 20 62 69 74 20 61 64 64 72 65 73 73 20 62 75 73 2e 20 ┆7,8,9,10,12,14 bit address bus. ┆
0x0a0a0…0a0c0 42 69 74 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 32 20 20 20 20 20 20 20 20 20 ┆Bits PUADR2 ┆
0x0a0c0…0a0e0 20 20 20 36 2c 39 2c 31 30 2c 31 34 20 20 20 20 20 20 20 20 28 30 2d 46 29 20 61 72 65 20 75 73 ┆ 6,9,10,14 (0-F) are us┆
0x0a0e0…0a100 65 64 20 66 6f 72 20 62 6f 74 68 20 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 33 20 20 ┆ed for both PUADR3 ┆
0x0a100…0a120 20 20 20 20 20 20 20 20 20 20 36 2c 31 30 2c 31 34 20 20 20 20 20 20 20 20 20 20 6d 65 6d 6f 72 ┆ 6,10,14 memor┆
0x0a120…0a140 79 20 61 6e 64 20 49 2f 4f 20 61 64 64 72 65 73 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 ┆y and I/O addres- PUA┆
0x0a140…0a160 44 52 34 2d 50 55 41 44 52 35 20 20 20 20 20 36 2c 39 2c 31 34 20 20 20 20 20 20 20 20 20 20 20 ┆DR4-PUADR5 6,9,14 ┆
0x0a160…0a180 73 69 6e 67 2e 20 42 69 74 73 20 28 31 30 2d 31 33 29 20 61 72 65 0d 0a 20 20 20 20 20 20 20 20 ┆sing. Bits (10-13) are ┆
0x0a180…0a1a0 20 20 50 55 41 44 52 36 20 20 20 20 20 20 20 20 20 20 20 20 36 2c 31 32 2c 31 34 20 20 20 20 20 ┆ PUADR6 6,12,14 ┆
0x0a1a0…0a1c0 20 20 20 20 20 74 68 65 20 34 20 6d 6f 73 74 20 73 69 67 6e 69 66 69 63 61 6e 74 20 0d 0a 20 20 ┆ the 4 most significant ┆
0x0a1c0…0a1e0 20 20 20 20 20 20 20 20 50 55 41 44 52 37 2d 50 55 41 44 52 39 20 20 20 20 20 36 2c 31 34 20 20 ┆ PUADR7-PUADR9 6,14 ┆
0x0a1e0…0a200 20 20 20 20 20 20 20 20 20 20 20 6d 65 6d 6f 72 79 20 61 64 64 72 65 73 73 20 62 69 74 73 2e 0d ┆ memory address bits. ┆
0x0a200…0a220 (81,) 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 41 2d 50 55 41 44 52 45 20 20 20 20 20 34 2c 36 ┆ PUADRA-PUADRE 4,6┆
0x0a220…0a240 2c 31 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 46 20 20 20 20 20 20 20 20 20 20 ┆,14 PUADRF ┆
0x0a240…0a260 20 20 34 2c 36 2c 31 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 31 30 2d 50 55 41 ┆ 4,6,14 PUADR10-PUA┆
0x0a260…0a280 44 52 31 31 20 20 20 31 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 50 55 41 44 52 31 32 2d 50 55 ┆DR11 14 PUADR12-PU┆
0x0a280…0a2a0 41 44 52 31 33 20 20 20 34 2c 31 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ADR13 4,14 ┆
0x0a2a0…0a2c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x0a2c0…0a2e0 20 20 20 20 20 20 20 20 20 2d 2c 4c 42 48 45 20 20 20 20 20 20 20 20 20 20 20 20 34 2c 39 2c 31 ┆ -,LBHE 4,9,1┆
0x0a2e0…0a300 35 20 20 20 20 20 20 20 20 20 20 20 4c 61 74 63 68 65 64 20 42 48 45 2e 20 43 6f 6e 74 72 6f 6c ┆5 Latched BHE. Control┆
0x0a300…0a320 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆s ┆
0x0a320…0a340 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 62 75 73 20 74 72 61 6e 73 66 65 72 73 20 ┆ bus transfers ┆
0x0a340…0a360 6f 6e 20 62 75 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆on bus ┆
0x0a360…0a380 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6c 69 6e 65 73 20 38 2d ┆ lines 8-┆
0x0a380…0a3a0 46 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆F. ┆
0x0a3a0…0a3c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆ -,┆
0x0a3c0…0a3e0 4c 53 30 2d 2d 2c 4c 53 32 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆LS0--,LS2 4 ┆
0x0a3e0…0a400 20 4c 61 74 63 68 65 64 20 43 50 55 20 62 75 73 20 63 79 63 6c 65 20 0d 0a 20 20 20 20 20 20 20 ┆ Latched CPU bus cycle ┆
0x0a400…0a420 (82,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0a420…0a440 20 20 20 20 20 20 73 74 61 74 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ status. ┆
0x0a440…0a460 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆ ┆
0x0a460…0a480 20 20 20 20 20 20 20 20 20 20 49 4f 44 41 54 30 2d 49 4f 44 41 54 31 20 20 20 20 20 37 2c 38 2c ┆ IODAT0-IODAT1 7,8,┆
0x0a480…0a4a0 39 2c 31 30 2c 31 32 20 20 20 20 20 20 31 36 20 62 69 74 20 62 69 64 69 72 65 63 74 69 6f 6e 61 ┆9,10,12 16 bit bidirectiona┆
0x0a4a0…0a4c0 6c 20 0d 0a 20 20 20 20 20 20 20 20 20 20 49 4f 44 41 54 32 2d 49 4f 44 41 54 37 20 20 20 20 20 ┆l IODAT2-IODAT7 ┆
0x0a4c0…0a4e0 37 2c 38 2c 39 2c 31 30 20 20 20 20 20 20 20 20 20 64 61 74 61 20 62 75 73 20 66 6f 72 20 6f 6e ┆7,8,9,10 data bus for on┆
0x0a4e0…0a500 20 62 6f 61 72 64 0d 0a 20 20 20 20 20 20 20 20 20 20 49 4f 44 41 54 38 2d 49 4f 44 41 54 46 20 ┆ board IODAT8-IODATF ┆
0x0a500…0a520 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 2f 4f 20 64 65 76 69 63 65 73 ┆ 10 I/O devices┆
0x0a520…0a523 2e 0d 0a ┆. ┆
0x0a523…0a526 FormFeed {
0x0a523…0a526 0c 81 c0 ┆ ┆
0x0a523…0a526 }
0x0a526…0a527 0a ┆ ┆
0x0a527…0a560 Params {
0x0a527…0a560 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 44 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N D1@ ┆
0x0a527…0a560 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x0a527…0a560 }
0x0a560…0a599 Params {
0x0a560…0a599 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 44 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N D1@ ┆
0x0a560…0a599 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x0a560…0a599 }
0x0a599…0a59c 0a 0d 0a ┆ ┆
0x0a59c…0a59f FormFeed {
0x0a59c…0a59f 0c 80 88 ┆ ┆
0x0a59c…0a59f }
0x0a59f…0a5a0 0a ┆ ┆
0x0a5a0…0a5c0 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 ┆ Signal De┆
0x0a5c0…0a5e0 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 ┆stination Description ┆
0x0a5e0…0a600 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 09 0d 0a 20 20 20 20 20 20 20 20 20 20 2d ┆ -┆
0x0a600…0a620 (83,) 2c 4d 42 43 4d 44 45 4e 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆,MBCMDEN 3 ┆
0x0a620…0a640 20 20 84 44 65 6c 61 79 73 20 73 74 61 72 74 20 6f 66 20 4d 75 6c 74 69 2d 0a 19 ad 80 80 62 75 ┆ Delays start of Multi- bu┆
0x0a640…0a660 73 20 63 6f 6d 6d 61 6e 64 73 20 74 6f 20 6d 65 65 74 20 0a 19 ad 80 80 61 64 64 72 65 73 73 20 ┆s commands to meet address ┆
0x0a660…0a680 61 6e 64 20 64 61 74 61 20 73 65 74 2d 75 70 20 0a 19 ad 80 80 74 69 6d 69 6e 67 20 72 65 71 75 ┆and data set-up timing requ┆
0x0a680…0a6a0 69 72 65 6d 65 6e 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 52 44 43 20 20 20 20 20 ┆irements. -,MRDC ┆
0x0a6a0…0a6c0 20 20 20 20 20 20 20 33 2c 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 ┆ 3,11 Multibus┆
0x0a6c0…0a6e0 20 6d 65 6d 6f 72 79 20 72 65 61 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ memory read ┆
0x0a6e0…0a700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6d 6d 61 ┆ comma┆
0x0a700…0a720 6e 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 57 54 43 20 20 20 20 20 20 20 20 20 20 ┆nd. -,MWTC ┆
0x0a720…0a740 20 20 33 2c 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 6d 65 6d 6f ┆ 3,11 Multibus memo┆
0x0a740…0a760 72 79 20 77 72 69 74 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ry write ┆
0x0a760…0a780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6d 6d 61 6e 64 2e 0d ┆ command. ┆
0x0a780…0a7a0 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4f 52 43 20 20 20 20 20 20 20 20 20 20 20 20 33 2c 31 ┆ -,IORC 3,1┆
0x0a7a0…0a7c0 31 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 72 65 61 64 20 ┆1 Multibus I/O read ┆
0x0a7c0…0a7e0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0a7e0…0a800 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6d 6d 61 6e 64 2e 20 0d 0a 20 20 20 20 20 20 ┆ command. ┆
0x0a800…0a820 (84,) 20 20 20 20 2d 2c 49 4f 57 43 20 20 20 20 20 20 20 20 20 20 20 20 33 2c 31 31 20 20 20 20 20 20 ┆ -,IOWC 3,11 ┆
0x0a820…0a840 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 20 77 72 69 74 65 20 0d 0a 20 20 20 20 ┆ Multibus I/O write ┆
0x0a840…0a860 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0a860…0a880 20 20 20 20 20 20 20 20 20 63 6f 6d 6d 61 6e 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆ command. -,┆
0x0a880…0a8a0 49 4e 54 41 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆INTA 3 ┆
0x0a8a0…0a8c0 20 49 6e 74 72 2e 20 61 63 6b 6e 6f 77 6c 65 64 67 65 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ Intr. acknowledge ┆
0x0a8c0…0a8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0a8e0…0a900 20 20 74 6f 20 4d 75 6c 74 69 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 44 54 2f 52 ┆ to Multibus. MBDT/R┆
0x0a900…0a920 20 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6e ┆ 5 Con┆
0x0a920…0a940 74 72 6f 6c 73 20 64 61 74 61 20 66 6c 6f 77 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆trols data flow ┆
0x0a940…0a960 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆ ┆
0x0a960…0a980 64 69 72 65 63 74 69 6f 6e 20 74 68 72 6f 75 67 68 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆direction through ┆
0x0a980…0a9a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ┆ ┆
0x0a9a0…0a9c0 ad 80 80 4d 75 6c 74 69 62 75 73 20 74 72 61 6e 73 63 65 69 76 65 72 73 2c 20 20 20 20 20 20 20 ┆ Multibus transceivers, ┆
0x0a9c0…0a9e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0a9e0…0aa00 20 20 20 20 20 20 0a 19 ad 80 80 77 68 65 6e 20 43 50 55 36 30 32 20 69 73 20 62 75 73 20 20 20 ┆ when CPU602 is bus ┆
0x0aa00…0aa20 (85,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0aa20…0aa40 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6d 61 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 ┆ master. ┆
0x0aa40…0aa60 20 20 20 4d 42 44 45 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 ┆ MBDEN 5 ┆
0x0aa60…0aa80 20 20 20 20 20 20 45 6e 61 62 6c 65 73 20 4d 75 6c 74 69 62 75 73 20 64 61 74 61 0d 0a 20 20 20 ┆ Enables Multibus data ┆
0x0aa80…0aaa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0aaa0…0aac0 20 20 20 20 20 20 20 20 20 20 84 74 72 61 6e 73 63 65 69 76 65 72 73 2c 20 77 68 65 6e 20 20 20 ┆ transceivers, when ┆
0x0aac0…0aae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0aae0…0ab00 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 43 50 55 36 30 32 20 69 73 20 62 75 73 20 6d 61 ┆ CPU602 is bus ma┆
0x0ab00…0ab20 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 41 4c 45 20 20 20 20 20 20 20 20 20 20 ┆ster. MBALE ┆
0x0ab20…0ab40 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 53 74 61 72 74 73 20 74 69 6d 65 6f ┆ 4 Starts timeo┆
0x0ab40…0ab60 75 74 20 74 69 6d 65 72 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ut timer ┆
0x0ab60…0ab80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 6f 72 20 4d 75 6c 74 ┆ for Mult┆
0x0ab80…0aba0 69 62 75 73 20 61 63 63 65 73 73 65 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 4d 41 ┆ibus accesses. -,MBMA┆
0x0aba0…0abc0 53 54 45 52 20 20 20 20 20 20 20 20 33 2c 34 2c 35 2c 31 31 20 20 20 20 20 20 20 20 20 49 6e 64 ┆STER 3,4,5,11 Ind┆
0x0abc0…0abe0 69 63 61 74 65 73 20 74 68 61 74 20 43 50 55 36 30 32 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆icates that CPU602 ┆
0x0abe0…0ac00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ac00…0ac20 (86,) 20 20 69 73 20 62 75 73 20 6d 61 73 74 65 72 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 42 ┆ is bus master. -,B┆
0x0ac20…0ac40 50 52 4f 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆PRO 3 ┆
0x0ac40…0ac60 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆Control signals for ┆
0x0ac60…0ac80 2d 2c 42 52 45 51 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,BREQ 3 ┆
0x0ac80…0aca0 20 20 20 4d 75 6c 74 69 62 75 73 09 6d 61 73 74 65 72 20 73 65 6c 65 63 74 2d 0d 0a 20 20 20 20 ┆ Multibus master select- ┆
0x0aca0…0acc0 20 20 20 20 20 20 2d 2c 42 55 53 59 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 ┆ -,BUSY 3 ┆
0x0acc0…0ace0 20 20 20 20 20 20 20 20 20 74 69 6f 6e 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 43 42 52 ┆ tion. -,CBR┆
0x0ace0…0ad00 51 20 20 20 20 20 20 20 20 20 20 20 20 33 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4f 42 52 ┆Q 3 -,OBR┆
0x0ad00…0ad20 44 20 20 20 20 20 20 20 20 20 20 20 20 34 2c 36 2c 37 2c 38 2c 39 2c 31 30 2c 31 35 20 20 42 75 ┆D 4,6,7,8,9,10,15 Bu┆
0x0ad20…0ad40 66 66 65 72 65 64 20 6f 6e 20 62 6f 61 72 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ffered on board ┆
0x0ad40…0ad60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆ ┆
0x0ad60…0ad80 6d 65 6d 6f 72 79 20 61 6e 64 20 49 2f 30 20 72 65 61 64 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆memory and I/0 read ┆
0x0ad80…0ada0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ada0…0adc0 0a 19 ad 80 80 63 6f 6d 6d 61 6e 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4f 42 57 52 ┆ command. -,OBWR┆
0x0adc0…0ade0 54 20 20 20 20 20 20 20 20 20 20 20 34 2c 37 2c 38 2c 39 2c 31 30 2c 31 32 2c 31 35 20 42 75 66 ┆T 4,7,8,9,10,12,15 Buf┆
0x0ade0…0ae00 66 65 72 65 64 20 6f 6e 20 62 6f 61 72 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆fered on board ┆
0x0ae00…0ae20 (87,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 6d ┆ m┆
0x0ae20…0ae40 65 6d 6f 72 79 20 61 6e 64 20 49 2f 4f 20 77 72 69 74 65 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆emory and I/O write ┆
0x0ae40…0ae60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ae60…0ae80 0a 19 ad 80 80 63 6f 6d 6d 61 6e 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 43 50 55 43 ┆ command. -,CPUC┆
0x0ae80…0aea0 4c 4b 20 20 20 20 20 20 20 20 20 20 33 2c 34 2c 31 35 20 20 20 20 20 20 20 20 20 20 20 42 75 66 ┆LK 3,4,15 Buf┆
0x0aea0…0aec0 66 65 72 65 64 20 61 6e 64 20 69 6e 76 65 72 74 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆fered and inverted -,┆
0x0aec0…0aee0 43 50 55 41 4c 45 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CPUALE 4 ┆
0x0aee0…0af00 20 63 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 66 72 6f 6d 0d 0a 20 20 20 20 20 20 20 20 20 ┆ control signals from ┆
0x0af00…0af20 20 43 50 55 44 45 4e 20 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 ┆ CPUDEN 5 ┆
0x0af20…0af40 20 20 20 20 38 30 31 38 36 20 70 72 6f 63 65 73 73 6f 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 80186 processor. ┆
0x0af40…0af60 52 4f 4d 43 53 20 20 20 20 20 20 20 20 20 20 20 20 20 34 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ROMCS 4 ┆
0x0af60…0af80 20 20 4d 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 2c 31 31 20 20 20 20 20 20 20 ┆ MCLK 10,11 ┆
0x0af80…0afa0 20 20 20 20 20 84 31 30 20 4d 48 7a 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 2e 20 0d 0a 20 20 20 ┆ 10 MHz clock signal. ┆
0x0afa0…0afc0 20 20 20 20 20 20 20 4f 42 49 4e 49 54 20 20 20 20 20 20 20 20 20 20 20 20 38 2c 39 2c 31 30 20 ┆ OBINIT 8,9,10 ┆
0x0afc0…0afe0 20 20 20 20 20 20 20 20 20 20 84 4f 6e 20 62 6f 61 72 64 20 72 65 73 65 74 20 73 69 67 6e 61 6c ┆ On board reset signal┆
0x0afe0…0b000 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b000…0b020 (88,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 67 65 6e 65 72 61 74 65 64 20 62 79 20 4d 75 6c ┆ generated by Mul┆
0x0b020…0b040 74 69 62 75 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆tibus ┆
0x0b040…0b060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 2d 2c 49 4e 49 54 2e 20 ┆ -,INIT. ┆
0x0b060…0b080 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 42 48 45 4e 20 20 20 20 20 20 20 20 20 20 20 20 35 2c ┆ MBBHEN 5,┆
0x0b080…0b0a0 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 84 42 79 74 65 20 63 6f 6e 74 72 6f 6c 20 73 69 67 ┆15 Byte control sig┆
0x0b0a0…0b0c0 6e 61 6c 20 0a 19 ad 80 80 66 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 ┆nal from Multibus. ┆
0x0b0c0…0b0e0 20 20 20 4f 42 49 4f 41 44 52 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 ┆ OBIOADR 5 ┆
0x0b0e0…0b100 20 20 20 20 20 20 4f 6e 20 62 6f 61 72 64 20 49 2f 4f 20 64 65 76 69 63 65 20 69 73 0d 0a 20 20 ┆ On board I/O device is ┆
0x0b100…0b120 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b120…0b138 20 20 20 20 20 20 20 20 20 20 20 61 64 64 72 65 73 73 65 64 2e 20 0d 0a ┆ addressed. ┆
0x0b138…0b13b FormFeed {
0x0b138…0b13b 0c 83 98 ┆ ┆
0x0b138…0b13b }
0x0b13b…0b140 0a 09 09 0d 0a ┆ ┆
0x0b140…0b143 FormFeed {
0x0b140…0b143 0c 80 88 ┆ ┆
0x0b140…0b143 }
0x0b143…0b160 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x0b160…0b180 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 ┆ Destination Description ┆
0x0b180…0b1a0 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆ ┆
0x0b1a0…0b1c0 20 20 54 53 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 2c 34 20 20 20 20 20 20 20 20 20 ┆ TS2 3,4 ┆
0x0b1c0…0b1e0 20 20 20 20 20 84 47 6f 65 73 20 74 6f 20 30 20 61 74 20 74 68 65 20 73 74 61 72 74 20 0a 19 ad ┆ Goes to 0 at the start ┆
0x0b1e0…0b200 80 80 6f 66 20 54 31 2c 20 61 6e 64 20 63 68 61 6e 67 65 73 20 74 6f 20 31 20 0a 19 ad 80 80 61 ┆ of T1, and changes to 1 a┆
0x0b200…0b220 (89,) 74 20 74 68 65 20 73 74 61 72 74 20 6f 66 20 54 32 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆t the start of T2. ┆
0x0b220…0b240 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b240…0b260 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 54 53 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ TS3 ┆
0x0b260…0b280 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 47 6f 65 73 20 74 6f 20 30 20 61 74 20 74 68 ┆4 Goes to 0 at th┆
0x0b280…0b2a0 65 20 73 74 61 72 74 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆e start ┆
0x0b2a0…0b2c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 6f 66 20 54 31 2c 20 61 6e ┆ of T1, an┆
0x0b2c0…0b2e0 64 20 63 68 61 6e 67 65 73 20 74 6f 20 31 20 0a 19 ad 80 80 61 74 20 74 68 65 20 73 74 61 72 74 ┆d changes to 1 at the start┆
0x0b2e0…0b300 20 6f 66 20 54 33 2e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ of T3. ┆
0x0b300…0b320 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b320…0b340 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d ┆ -┆
0x0b340…0b360 2c 43 50 55 44 50 41 44 52 20 20 20 20 20 20 20 20 34 2c 31 35 20 20 20 20 20 20 20 20 20 20 20 ┆,CPUDPADR 4,15 ┆
0x0b360…0b380 20 20 38 30 31 38 36 20 61 64 64 72 65 73 73 65 73 20 6f 6e 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 80186 addresses on ┆
0x0b380…0b3a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b3a0…0b3c0 20 20 20 20 62 6f 61 72 64 20 64 75 61 6c 20 70 6f 72 74 20 52 41 4d 2e 0d 0a 20 20 20 20 20 20 ┆ board dual port RAM. ┆
0x0b3c0…0b3e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b3e0…0b400 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 41 43 53 20 20 20 20 20 20 20 ┆ MBACS ┆
0x0b400…0b420 (90,) 20 20 20 20 20 20 33 2c 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 38 30 31 38 36 20 61 64 ┆ 3,4 80186 ad┆
0x0b420…0b440 64 72 65 73 73 20 69 73 20 61 6e 20 6f 66 66 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆dress is an off ┆
0x0b440…0b460 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad ┆ ┆
0x0b460…0b480 80 80 62 6f 61 72 64 20 61 64 64 72 65 73 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ board address. ┆
0x0b480…0b4a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b4a0…0b4c0 84 4d 75 6c 74 69 62 75 73 20 69 73 20 61 63 63 65 73 73 65 64 2e 0d 0a 20 20 20 20 20 20 20 20 ┆ Multibus is accessed. ┆
0x0b4c0…0b4e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b4e0…0b500 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 42 41 43 53 30 20 20 20 20 20 20 20 ┆ DPBACS0 ┆
0x0b500…0b520 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 55 73 65 64 20 74 6f 20 65 6e 61 ┆ 5 Used to ena┆
0x0b520…0b540 62 6c 65 20 44 50 52 41 4d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 42 41 43 53 31 20 20 20 ┆ble DPRAM DPBACS1 ┆
0x0b540…0b560 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 64 61 74 61 20 62 ┆ 5 data b┆
0x0b560…0b580 75 73 20 74 72 61 6e 63 65 69 76 65 72 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆us tranceivers ┆
0x0b580…0b5a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 ┆ ┆
0x0b5a0…0b5c0 80 66 6f 72 20 44 50 52 41 4d 20 61 6e 64 20 4d 75 6c 74 69 62 75 73 20 0a 19 ad 80 80 61 63 63 ┆ for DPRAM and Multibus acc┆
0x0b5c0…0b5e0 65 73 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ess. ┆
0x0b5e0…0b600 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b600…0b620 (91,) 2d 2c 44 50 52 41 4d 41 44 52 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,DPRAMADR 15 ┆
0x0b620…0b640 20 20 20 84 2d 2c 20 28 2d 2c 4c 53 32 20 61 6e 64 20 43 50 55 44 50 41 44 52 29 20 0d 0a 20 20 ┆ -, (-,LS2 and CPUDPADR) ┆
0x0b640…0b660 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b660…0b680 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4f 42 49 4f 41 44 ┆ -,OBIOAD┆
0x0b680…0b6a0 52 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 38 30 31 38 ┆R 3 8018┆
0x0b6a0…0b6c0 36 20 61 64 64 72 65 73 73 65 73 20 61 6e 20 6f 6e 20 0a 19 ad 80 80 62 6f 61 72 64 20 49 2f 4f ┆6 addresses an on board I/O┆
0x0b6c0…0b6e0 20 64 65 76 69 63 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ device. ┆
0x0b6e0…0b700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x0b700…0b720 20 20 20 20 20 20 20 20 20 41 52 44 59 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 ┆ ARDY 1 ┆
0x0b720…0b740 20 20 20 20 20 20 20 20 20 20 20 20 41 73 79 6e 63 68 72 6f 6e 6f 75 73 20 72 65 61 64 79 20 0d ┆ Asynchronous ready ┆
0x0b740…0b760 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b760…0b780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 73 69 67 6e 61 6c 20 74 6f 20 38 30 31 38 36 2e 0d 0a ┆ signal to 80186. ┆
0x0b780…0b7a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b7a0…0b7c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 53 ┆ S┆
0x0b7c0…0b7e0 52 44 59 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RDY 1 ┆
0x0b7e0…0b800 20 20 53 79 6e 63 68 72 6f 6e 6f 75 73 20 72 65 61 64 79 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Synchronous ready ┆
0x0b800…0b820 (92,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b820…0b840 20 20 20 84 73 69 67 6e 61 6c 20 74 6f 20 38 30 31 38 36 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ signal to 80186. ┆
0x0b840…0b860 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b860…0b880 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 43 50 55 4d 45 4d 43 4d 44 ┆ -,CPUMEMCMD┆
0x0b880…0b8a0 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 64 76 61 6e 63 65 64 ┆ 15 Advanced┆
0x0b8a0…0b8c0 20 38 30 31 38 36 20 6d 65 6d 6f 72 79 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 80186 memory ┆
0x0b8c0…0b8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6d 6d ┆ comm┆
0x0b8e0…0b900 61 6e 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆and. ┆
0x0b900…0b920 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆ ┆
0x0b920…0b940 20 20 20 20 20 2d 2c 54 49 4d 45 4f 55 54 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 ┆ -,TIMEOUT 4 ┆
0x0b940…0b960 20 20 20 20 20 20 20 20 54 69 6d 65 20 6f 75 74 20 73 69 67 6e 61 6c 2e 20 55 73 65 64 0d 0a 20 ┆ Time out signal. Used ┆
0x0b960…0b980 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0b980…0b9a0 20 20 20 20 20 20 20 20 20 20 20 20 84 74 6f 20 74 65 72 6d 69 6e 61 74 65 20 61 20 4d 75 6c 74 ┆ to terminate a Mult┆
0x0b9a0…0b9c0 69 62 75 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ibus ┆
0x0b9c0…0b9e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 79 63 6c 65 20 69 66 20 ┆ cycle if ┆
0x0b9e0…0ba00 6e 6f 20 58 41 43 4b 20 69 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆no XACK is ┆
0x0ba00…0ba20 (93,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 72 65 63 65 ┆ rece┆
0x0ba20…0ba40 69 76 65 64 20 77 69 74 68 69 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ived within ┆
0x0ba40…0ba60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 61 70 70 ┆ app┆
0x0ba60…0ba80 72 6f 78 69 6d 61 74 65 6c 79 20 31 30 20 6d 73 2e 20 49 73 20 20 20 20 20 20 20 20 20 20 20 20 ┆roximately 10 ms. Is ┆
0x0ba80…0baa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0baa0…0bac0 20 20 0a 19 ad 80 80 61 6c 73 6f 20 75 73 65 64 20 74 6f 20 63 6f 6e 74 72 6f 6c 20 20 20 20 20 ┆ also used to control ┆
0x0bac0…0bae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bae0…0bb00 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 74 68 65 20 52 55 4e 20 69 6e 64 69 63 61 74 6f 72 2e ┆ the RUN indicator.┆
0x0bb00…0bb02 0d 0a ┆ ┆
0x0bb02…0bb05 FormFeed {
0x0bb02…0bb05 0c 82 d0 ┆ ┆
0x0bb02…0bb05 }
0x0bb05…0bb08 0a 0d 0a ┆ ┆
0x0bb08…0bb0b FormFeed {
0x0bb08…0bb0b 0c 80 88 ┆ ┆
0x0bb08…0bb0b }
0x0bb0b…0bb20 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 ┆ Signal ┆
0x0bb20…0bb40 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 ┆ Destination Descr┆
0x0bb40…0bb60 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆iption ┆
0x0bb60…0bb80 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4f 44 45 4e 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 ┆ -,IODEN 2 ┆
0x0bb80…0bba0 20 20 20 20 20 20 20 20 20 20 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 20 66 6f 72 20 6f ┆ Enable signal for o┆
0x0bba0…0bbc0 6e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆n ┆
0x0bbc0…0bbe0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 62 6f 61 72 64 20 49 2f 4f 20 64 61 74 61 20 ┆ board I/O data ┆
0x0bbe0…0bc00 62 75 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆bus ┆
0x0bc00…0bc20 (94,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 74 72 61 6e 73 63 65 69 76 65 ┆ transceive┆
0x0bc20…0bc40 72 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆rs. ┆
0x0bc40…0bc60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆ ┆
0x0bc60…0bc80 20 20 20 20 20 2d 2c 44 50 44 45 4e 30 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 ┆ -,DPDEN0 13 ┆
0x0bc80…0bca0 20 20 20 20 20 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0d 0a 20 20 20 ┆ Enable signals for ┆
0x0bca0…0bcc0 20 20 20 20 20 20 20 2d 2c 44 50 44 45 4e 31 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 ┆ -,DPDEN1 13 ┆
0x0bcc0…0bce0 20 20 20 20 20 20 20 20 20 20 74 72 61 6e 73 63 65 69 76 65 72 73 0d 0a 20 20 20 20 20 20 20 20 ┆ transceivers ┆
0x0bce0…0bd00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bd00…0bd20 20 20 20 20 20 62 65 74 77 65 65 6e 20 44 50 52 41 4d 20 64 61 74 61 20 62 75 73 0d 0a 20 20 20 ┆ between DPRAM data bus ┆
0x0bd20…0bd40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bd40…0bd60 20 20 20 20 20 20 20 20 20 20 84 61 6e 64 20 43 50 55 20 61 64 64 72 65 73 73 2f 64 61 74 61 20 ┆ and CPU address/data ┆
0x0bd60…0bd80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bd80…0bda0 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 ┆ bus. ┆
0x0bda0…0bdc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bdc0…0bde0 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 4c 42 45 4e 20 20 20 20 20 20 ┆ -,MBLBEN ┆
0x0bde0…0be00 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e ┆ 13 Enable sign┆
0x0be00…0be20 (95,) 61 6c 73 20 66 6f 72 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 53 57 41 50 20 20 20 20 20 ┆als for -,MBSWAP ┆
0x0be20…0be40 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 64 61 74 61 20 74 72 61 6e 73 ┆ 13 data trans┆
0x0be40…0be60 63 65 69 76 65 72 73 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 48 42 45 4e 20 20 20 20 20 ┆ceivers -,MBHBEN ┆
0x0be60…0be80 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 62 65 74 77 65 65 6e 20 4d 75 ┆ 13 between Mu┆
0x0be80…0bea0 6c 74 69 62 75 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ltibus ┆
0x0bea0…0bec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 61 6e 64 20 44 50 52 41 4d 20 64 ┆ and DPRAM d┆
0x0bec0…0bee0 61 74 61 20 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ata bus. ┆
0x0bee0…0bf00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ ┆
0x0bf00…0bf20 20 20 20 20 2d 2c 4d 42 41 44 52 45 4e 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 ┆ -,MBADREN 14 ┆
0x0bf20…0bf40 20 20 20 20 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 20 66 6f 72 20 0d 0a 20 20 20 20 20 ┆ Enable signal for ┆
0x0bf40…0bf60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bf60…0bf80 20 20 20 20 20 20 20 20 84 61 64 64 72 65 73 73 20 74 72 61 6e 73 63 65 69 76 65 72 73 20 20 20 ┆ address transceivers ┆
0x0bf80…0bfa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bfa0…0bfc0 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 62 65 74 77 65 65 6e 20 4d 75 6c 74 69 62 75 73 20 ┆ between Multibus ┆
0x0bfc0…0bfe0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bfe0…0c000 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 61 6e 64 20 44 50 52 41 4d 20 61 64 64 72 65 ┆ and DPRAM addre┆
0x0c000…0c020 (96,) 73 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ss ┆
0x0c020…0c040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 62 75 73 2e 20 0d 0a 20 20 20 20 ┆ bus. ┆
0x0c040…0c060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c060…0c080 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 44 54 52 4d 20 20 20 20 ┆ MBDTRM ┆
0x0c080…0c0a0 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 69 72 65 63 74 69 ┆ 13 Directi┆
0x0c0a0…0c0c0 6f 6e 20 63 6f 6e 74 72 6f 6c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆on control ┆
0x0c0c0…0c0e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 6f 72 20 4d 75 ┆ for Mu┆
0x0c0e0…0c100 6c 74 69 62 75 73 20 64 61 74 61 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ltibus data ┆
0x0c100…0c120 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 64 61 74 ┆ dat┆
0x0c120…0c140 61 20 74 72 61 6e 73 63 65 69 76 65 72 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆a transceivers. ┆
0x0c140…0c160 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c160…0c180 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 53 45 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 35 2c ┆ MBSEL 5,┆
0x0c180…0c1a0 31 34 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 0d 0a ┆14 Indicates that ┆
0x0c1a0…0c1c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c1c0…0c1e0 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 68 61 73 20 20 20 20 20 20 ┆ Multibus has ┆
0x0c1e0…0c200 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c200…0c220 (97,) 20 20 20 20 20 20 20 0a 19 ad 80 80 61 63 63 65 73 73 20 74 6f 20 44 50 52 41 4d 2e 20 0d 0a 20 ┆ access to DPRAM. ┆
0x0c220…0c240 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c240…0c260 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 50 41 30 20 ┆ -,DPA0 ┆
0x0c260…0c280 20 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 50 52 41 ┆ 5 DPRA┆
0x0c280…0c2a0 4d 20 61 64 64 72 65 73 73 20 62 69 74 20 30 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆M address bit 0. ┆
0x0c2a0…0c2c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆ ┆
0x0c2c0…0c2e0 55 73 65 64 20 74 6f 20 63 6f 6e 74 72 6f 6c 20 62 79 74 65 20 20 20 20 20 20 20 20 20 20 20 20 ┆Used to control byte ┆
0x0c2e0…0c300 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c300…0c312 0a 19 ad 80 80 74 72 61 6e 73 66 65 72 73 2e 20 0d 0a ┆ transfers. ┆
0x0c312…0c315 FormFeed {
0x0c312…0c315 0c 82 90 ┆ ┆
0x0c312…0c315 }
0x0c315…0c318 0a 0d 0a ┆ ┆
0x0c318…0c31b FormFeed {
0x0c318…0c31b 0c 80 88 ┆ ┆
0x0c318…0c31b }
0x0c31b…0c320 0a 20 20 20 20 ┆ ┆
0x0c320…0c340 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e ┆ Signal Destin┆
0x0c340…0c360 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 ┆ation Description ┆
0x0c360…0c380 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 41 44 30 2d 41 44 ┆ AD0-AD┆
0x0c380…0c3a0 46 20 20 20 20 20 20 20 20 20 20 20 32 2c 36 2c 31 33 20 20 20 20 20 20 20 20 20 20 20 54 68 65 ┆F 2,6,13 The┆
0x0c3a0…0c3c0 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ contents of the ┆
0x0c3c0…0c3e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c3e0…0c400 84 45 50 52 4f 4d 27 73 20 61 72 65 20 74 72 61 6e 73 66 65 72 2d 20 20 20 20 20 20 20 20 20 20 ┆ EPROM's are transfer- ┆
0x0c400…0c420 (98,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c420…0c440 20 20 0a 19 ad 80 80 72 65 64 20 74 6f 20 74 68 65 20 43 50 55 20 61 64 64 72 65 73 73 2f 20 20 ┆ red to the CPU address/ ┆
0x0c440…0c460 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c460…0c480 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 64 61 74 61 20 62 75 73 20 77 68 65 6e 20 2d 2c 52 ┆ data bus when -,R┆
0x0c480…0c4a0 4f 4d 43 53 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆OMCS ┆
0x0c4a0…0c4c0 20 20 20 20 20 0a 19 ad 80 80 61 6e 64 20 2d 2c 4f 42 52 44 20 61 72 65 20 6c 6f 77 2e 20 20 20 ┆ and -,OBRD are low. ┆
0x0c4c0…0c4e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c4e0…0c4e7 20 20 20 20 20 20 0a ┆ ┆
0x0c4e7…0c4ea FormFeed {
0x0c4e7…0c4ea 0c 80 b8 ┆ ┆
0x0c4e7…0c4ea }
0x0c4ea…0c4ed 0a 0d 0a ┆ ┆
0x0c4ed…0c4f0 FormFeed {
0x0c4ed…0c4f0 0c 80 88 ┆ ┆
0x0c4ed…0c4f0 }
0x0c4f0…0c500 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 ┆ Sig┆
0x0c500…0c520 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 ┆nal Destination ┆
0x0c520…0c540 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆Description ┆
0x0c540…0c560 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 49 4e 54 4f 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ INTO ┆
0x0c560…0c580 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 72 65 71 75 ┆ 1 Interrupt requ┆
0x0c580…0c5a0 65 73 74 20 66 72 6f 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆est from ┆
0x0c5a0…0c5c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 38 32 35 39 41 20 69 ┆ 8259A i┆
0x0c5c0…0c5e0 6e 74 72 2e 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ntr. controller ┆
0x0c5e0…0c600 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 ┆ ┆
0x0c600…0c620 (99,) 80 74 6f 20 38 30 31 38 36 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ to 80186. ┆
0x0c620…0c640 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ ┆
0x0c640…0c660 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 53 4c 41 56 45 53 45 4c 20 20 20 20 20 20 20 20 37 20 20 ┆ -,SLAVESEL 7 ┆
0x0c660…0c680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 55 73 65 64 20 6f 6e 6c 79 20 77 68 65 6e 20 74 68 65 ┆ Used only when the┆
0x0c680…0c6a0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c6a0…0c6c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 38 30 31 38 36 20 69 6e 74 72 2e 73 79 73 74 ┆ 80186 intr.syst┆
0x0c6c0…0c6e0 65 6d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆em ┆
0x0c6e0…0c700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6f 70 65 72 61 74 65 73 20 69 6e 20 ┆ operates in ┆
0x0c700…0c720 52 4d 58 38 36 2e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RMX86. ┆
0x0c720…0c740 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f 6d 70 61 74 69 62 ┆ compatib┆
0x0c740…0c760 6c 69 74 79 20 6d 6f 64 65 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆lity mode. ┆
0x0c760…0c780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c780…0c7a0 0d 0a 20 20 20 20 20 20 20 20 20 20 4d 42 49 4e 54 4f 2d 4d 42 49 4e 54 37 20 20 20 20 20 37 20 ┆ MBINTO-MBINT7 7 ┆
0x0c7a0…0c7c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 42 75 66 66 65 72 65 64 20 69 6e 74 65 72 72 75 70 ┆ Buffered interrup┆
0x0c7c0…0c7e0 74 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆t ┆
0x0c7e0…0c800 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 72 65 71 75 65 73 74 73 20 66 72 6f 6d 20 4d ┆ requests from M┆
0x0c800…0c820 (100,) 75 6c 74 69 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ultibus. ┆
0x0c820…0c840 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ ┆
0x0c840…0c860 20 20 20 20 49 4e 54 31 2c 20 49 4e 54 33 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 ┆ INT1, INT3 1 ┆
0x0c860…0c880 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 72 65 71 75 65 73 74 73 20 0d 0a 20 20 20 20 ┆ Interrupt requests ┆
0x0c880…0c8a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c8a0…0c8c0 20 20 20 20 20 20 20 20 20 84 74 6f 20 38 30 31 38 36 20 66 72 6f 6d 20 69 6e 74 65 72 2d 20 20 ┆ to 80186 from inter- ┆
0x0c8c0…0c8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c8e0…0c900 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 72 75 70 74 20 73 6f 75 72 63 65 20 6a 75 6d 70 ┆ rupt source jump┆
0x0c900…0c920 65 72 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆er ┆
0x0c920…0c940 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6d 61 74 72 69 78 2e 20 0d 0a 20 20 ┆ matrix. ┆
0x0c940…0c960 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c960…0c980 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 49 52 30 2d 49 52 37 20 ┆ IR0-IR7 ┆
0x0c980…0c9a0 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 ┆ 7 Inter┆
0x0c9a0…0c9c0 72 75 70 74 20 72 65 71 75 65 73 74 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆rupt requests ┆
0x0c9c0…0c9e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 74 6f ┆ to┆
0x0c9e0…0ca00 20 38 32 35 39 41 20 66 72 6f 6d 20 69 6e 74 65 72 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 8259A from inter- ┆
0x0ca00…0ca20 (101,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a ┆ ┆
0x0ca20…0ca40 19 ad 80 80 66 72 6f 6d 20 69 6e 74 65 72 72 75 70 74 20 73 6f 75 72 63 65 20 20 20 20 20 20 20 ┆ from interrupt source ┆
0x0ca40…0ca60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ca60…0ca7c 20 20 20 20 20 20 20 0a 19 ad 80 80 6a 75 6d 70 65 72 20 6d 61 74 72 69 78 2e 0d 0a ┆ jumper matrix. ┆
0x0ca7c…0ca7f FormFeed {
0x0ca7c…0ca7f 0c 81 b8 ┆ ┆
0x0ca7c…0ca7f }
0x0ca7f…0ca80 0a ┆ ┆
0x0ca80…0ca82 0d 0a ┆ ┆
0x0ca82…0ca85 FormFeed {
0x0ca82…0ca85 0c 80 88 ┆ ┆
0x0ca82…0ca85 }
0x0ca85…0caa0 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x0caa0…0cac0 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e ┆ Destination Description┆
0x0cac0…0cae0 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ ┆
0x0cae0…0cb00 20 20 20 20 52 45 43 49 4e 54 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 ┆ RECINT 7 ┆
0x0cb00…0cb20 20 20 20 20 20 20 20 38 32 35 31 41 20 72 65 63 65 69 76 65 72 20 69 6e 74 72 2e 20 0d 0a 20 20 ┆ 8251A receiver intr. ┆
0x0cb20…0cb40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cb40…0cb60 20 20 20 20 20 20 20 20 20 20 20 72 65 71 75 65 73 74 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ request. ┆
0x0cb60…0cb80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cb80…0cba0 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 54 52 4d 49 4e 54 20 20 20 20 20 20 20 20 20 20 ┆ TRMINT ┆
0x0cba0…0cbc0 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 35 31 41 20 74 72 61 6e 73 6d 69 ┆ 7 8251A transmi┆
0x0cbc0…0cbe0 74 74 65 72 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆tter ┆
0x0cbe0…0cc00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 74 72 2e 20 72 65 71 75 65 73 ┆ intr. reques┆
0x0cc00…0cc20 (102,) 74 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆t. ┆
0x0cc20…0cc40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 ┆ ┆
0x0cc40…0cc60 20 20 20 54 52 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 ┆ TRD 8 ┆
0x0cc60…0cc80 20 20 20 20 20 20 54 72 61 6e 73 6d 69 74 74 65 64 20 64 61 74 61 2e 20 0d 0a 20 20 20 20 20 20 ┆ Transmitted data. ┆
0x0cc80…0cca0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cca0…0ccc0 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 52 54 53 20 20 20 20 ┆ RTS ┆
0x0ccc0…0cce0 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 71 75 ┆ 8 Requ┆
0x0cce0…0cd00 65 73 74 20 74 6f 20 73 65 6e 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆est to send. ┆
0x0cd00…0cd20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x0cd20…0cd40 20 20 20 20 20 20 20 20 20 44 54 52 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 ┆ DTR 8 ┆
0x0cd40…0cd60 20 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 74 65 72 6d 69 6e 61 6c 20 72 65 61 64 79 2e ┆ Data terminal ready.┆
0x0cd60…0cd80 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cd80…0cda0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cda0…0cdc0 20 54 54 52 43 4c 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 ┆ TTRCL 8 ┆
0x0cdc0…0cde0 20 20 20 20 54 72 61 6e 73 6d 69 74 74 65 72 20 63 6c 6f 63 6b 20 0d 0a 20 20 20 20 20 20 20 20 ┆ Transmitter clock ┆
0x0cde0…0ce00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ce00…0ce20 (103,) 20 20 20 20 20 6f 75 74 70 75 74 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ output. ┆
0x0ce20…0ce40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x0ce40…0ce60 20 20 20 20 20 20 20 20 20 52 43 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 ┆ RCD 8 ┆
0x0ce60…0ce80 20 20 20 20 20 20 20 20 20 20 20 20 52 65 63 65 69 76 65 64 20 64 61 74 61 2e 20 0d 0a 20 20 20 ┆ Received data. ┆
0x0ce80…0cea0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cea0…0cec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 52 46 ┆ -,RF┆
0x0cec0…0cee0 53 20 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 ┆S 8 R┆
0x0cee0…0cf00 65 61 64 79 20 66 6f 72 20 73 65 6e 64 69 6e 67 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆eady for sending. ┆
0x0cf00…0cf20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cf20…0cf40 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 53 52 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,DSR ┆
0x0cf40…0cf60 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 73 65 74 20 72 65 61 64 79 2e ┆8 Data set ready.┆
0x0cf60…0cf80 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0cf80…0cfa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 52 ┆ -,R┆
0x0cfa0…0cfc0 4c 53 44 20 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆LSD 9 ┆
0x0cfc0…0cfe0 44 61 74 61 20 63 68 61 6e 6e 65 6c 20 72 65 63 65 69 76 65 64 0d 0a 20 20 20 20 20 20 20 20 20 ┆Data channel received ┆
0x0cfe0…0d000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d000…0d020 (104,) 20 20 20 20 84 6c 69 6e 65 20 73 69 67 6e 61 6c 20 64 65 74 65 63 74 6f 72 20 20 20 20 20 20 20 ┆ line signal detector ┆
0x0d020…0d040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d040…0d060 20 20 20 20 20 20 0a 19 ad 80 80 28 63 61 72 72 69 65 72 20 6f 6e 29 2e 20 0d 0a 20 20 20 20 20 ┆ (carrier on). ┆
0x0d060…0d080 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d080…0d0a0 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 43 41 4c 4c 20 20 20 20 20 ┆ -,CALL ┆
0x0d0a0…0d0c0 20 20 20 20 20 20 20 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 61 6c 6c 69 6e 67 20 ┆ 9 Calling ┆
0x0d0c0…0d0e0 69 6e 64 69 63 61 74 6f 72 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆indicator. ┆
0x0d0e0…0d100 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆ ┆
0x0d100…0d120 20 20 20 20 20 20 20 2d 2c 54 52 43 4c 20 20 20 20 20 20 20 20 20 20 20 20 38 20 20 20 20 20 20 ┆ -,TRCL 8 ┆
0x0d120…0d140 20 20 20 20 20 20 20 20 20 20 54 72 61 6e 73 6d 69 74 74 65 72 20 63 6c 6f 63 6b 20 74 6f 0d 0a ┆ Transmitter clock to ┆
0x0d140…0d160 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d160…0d180 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 35 31 41 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 8251A. ┆
0x0d180…0d1a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d1a0…0d1c0 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 52 43 43 4c 20 20 20 20 20 20 20 20 20 20 20 20 ┆ RCCL ┆
0x0d1c0…0d1e0 20 20 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 63 65 69 76 65 72 20 63 6c 6f 63 ┆ 8 Receiver cloc┆
0x0d1e0…0d200 6b 20 74 6f 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆k to ┆
0x0d200…0d21c (105,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 32 35 31 41 2e 20 0d 0a ┆ 8251A. ┆
0x0d21c…0d21f FormFeed {
0x0d21c…0d21f 0c 82 90 ┆ ┆
0x0d21c…0d21f }
0x0d21f…0d220 0a ┆ ┆
0x0d220…0d222 0d 0a ┆ ┆
0x0d222…0d225 FormFeed {
0x0d222…0d225 0c 80 88 ┆ ┆
0x0d222…0d225 }
0x0d225…0d240 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 ┆ Signal ┆
0x0d240…0d260 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e ┆ Destination Description┆
0x0d260…0d280 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ ┆
0x0d280…0d2a0 20 20 20 20 58 41 4f 55 54 50 30 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 ┆ XAOUTP0 10 ┆
0x0d2a0…0d2c0 20 20 20 20 20 20 20 4f 70 74 69 6f 6e 61 6c 20 6f 75 74 70 75 74 20 73 69 67 2d 0d 0a 20 20 20 ┆ Optional output sig- ┆
0x0d2c0…0d2e0 20 20 20 20 20 20 20 58 41 4f 55 54 50 31 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 ┆ XAOUTP1 10 ┆
0x0d2e0…0d300 20 20 20 20 20 20 20 20 20 20 84 6e 61 6c 73 20 74 6f 20 49 2f 4f 20 65 78 70 61 6e 73 69 6f 6e ┆ nals to I/O expansion┆
0x0d300…0d320 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d320…0d340 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f 6e 6e 65 63 74 6f 72 20 4a 31 2e 20 ┆ connector J1. ┆
0x0d340…0d360 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d360…0d380 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d380…0d3a0 20 58 42 4f 55 54 50 30 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 ┆ XBOUTP0 10 ┆
0x0d3a0…0d3c0 20 20 20 20 4f 70 74 69 6f 6e 61 6c 20 6f 75 74 70 75 74 20 73 69 67 2d 0d 0a 20 20 20 20 20 20 ┆ Optional output sig- ┆
0x0d3c0…0d3e0 20 20 20 20 58 42 4f 55 54 50 31 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 ┆ XBOUTP1 10 ┆
0x0d3e0…0d400 20 20 20 20 20 20 20 84 6e 61 6c 73 20 74 6f 20 49 2f 4f 20 65 78 70 61 6e 73 69 6f 6e 20 20 20 ┆ nals to I/O expansion ┆
0x0d400…0d420 (106,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d420…0d440 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f 6e 6e 65 63 74 6f 72 20 4a 32 2e 20 0d 0a 20 ┆ connector J2. ┆
0x0d440…0d460 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d460…0d480 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆ -,┆
0x0d480…0d4a0 58 41 43 53 30 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆XACS0 10 ┆
0x0d4a0…0d4c0 20 43 68 69 70 20 73 65 6c 65 63 74 20 73 69 67 6e 61 6c 73 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Chip select signals ┆
0x0d4c0…0d4e0 2d 2c 58 41 43 53 31 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,XACS1 10 ┆
0x0d4e0…0d500 20 20 20 84 74 6f 20 49 2f 4f 20 65 78 70 61 6e 73 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 20 ┆ to I/O expansion ┆
0x0d500…0d520 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d520…0d540 20 0a 19 ad 80 80 63 6f 6e 6e 65 63 74 6f 72 20 4a 31 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ connector J1. ┆
0x0d540…0d560 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d560…0d580 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 58 42 43 53 30 20 20 20 20 20 20 20 20 20 ┆ -,XBCS0 ┆
0x0d580…0d5a0 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 68 69 70 20 73 65 6c 65 63 74 20 73 ┆ 10 Chip select s┆
0x0d5a0…0d5c0 69 67 6e 61 6c 73 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 58 42 43 53 31 20 20 20 20 20 20 20 ┆ignals -,XBCS1 ┆
0x0d5c0…0d5e0 20 20 20 20 31 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 74 6f 20 49 2f 4f 20 65 78 70 ┆ 10 to I/O exp┆
0x0d5e0…0d600 61 6e 73 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ansion ┆
0x0d600…0d620 (107,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f 6e 6e 65 63 74 6f ┆ connecto┆
0x0d620…0d628 72 20 4a 32 2e 20 0d 0a ┆r J2. ┆
0x0d628…0d62b FormFeed {
0x0d628…0d62b 0c 81 88 ┆ ┆
0x0d628…0d62b }
0x0d62b…0d62e 0a 0d 0a ┆ ┆
0x0d62e…0d631 FormFeed {
0x0d62e…0d631 0c 80 88 ┆ ┆
0x0d62e…0d631 }
0x0d631…0d640 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 ┆ Si┆
0x0d640…0d660 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 ┆gnal Destination ┆
0x0d660…0d680 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 ┆ Description ┆
0x0d680…0d6a0 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 58 41 4f 50 54 30 20 20 20 20 20 20 20 20 20 20 ┆ XAOPT0 ┆
0x0d6a0…0d6c0 20 20 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4f 70 74 69 6f 6e 61 6c 20 69 6e 70 75 ┆ 9 Optional inpu┆
0x0d6c0…0d6e0 74 20 73 69 67 6e 61 6c 73 0d 0a 20 20 20 20 20 20 20 20 20 20 58 41 4f 50 54 31 20 20 20 20 20 ┆t signals XAOPT1 ┆
0x0d6e0…0d700 20 20 20 20 20 20 20 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 72 6f 6d 20 49 2f ┆ 9 from I/┆
0x0d700…0d720 4f 20 65 78 70 61 6e 73 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆O expansion ┆
0x0d720…0d740 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f ┆ co┆
0x0d740…0d760 6e 6e 65 63 74 6f 72 20 4a 31 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆nnector J1. ┆
0x0d760…0d780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0d780…0d7a0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 58 41 50 53 54 20 20 20 20 20 20 20 20 20 20 20 39 ┆ -,XAPST 9┆
0x0d7a0…0d7c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 ┆ A 0 indicates th┆
0x0d7c0…0d7e0 61 74 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆at ┆
0x0d7e0…0d800 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 61 20 6d 6f 64 75 6c 65 20 68 61 73 20 ┆ a module has ┆
0x0d800…0d820 (108,) 62 65 65 6e 20 69 6e 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆been in- ┆
0x0d820…0d840 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 73 74 61 6c 6c 65 ┆ stalle┆
0x0d840…0d860 64 20 69 6e 20 4a 31 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆d in J1. ┆
0x0d860…0d880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x0d880…0d8a0 20 20 20 20 20 20 20 20 20 58 41 49 4e 54 30 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 ┆ XAINT0 7 ┆
0x0d8a0…0d8c0 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 72 65 71 75 65 73 74 73 0d 0a ┆ Interrupt requests ┆
0x0d8c0…0d8e0 20 20 20 20 20 20 20 20 20 20 58 41 49 4e 54 31 20 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 ┆ XAINT1 7 ┆
0x0d8e0…0d900 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 72 6f 6d 20 63 6f 6e 6e 65 63 74 6f 72 20 4a 31 2e ┆ from connector J1.┆
0x0d900…0d920 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 58 41 57 41 49 54 20 20 20 20 20 20 20 20 20 20 ┆ -,XAWAIT ┆
0x0d920…0d940 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 61 69 74 20 73 69 67 6e 61 6c 20 66 72 6f ┆4 Wait signal fro┆
0x0d940…0d960 6d 20 4a 31 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆m J1. ┆
0x0d960…0d980 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 41 52 ┆ Controls AR┆
0x0d980…0d9a0 44 59 20 74 6f 20 74 68 65 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆DY to the ┆
0x0d9a0…0d9c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 38 30 31 38 36 ┆ 80186┆
0x0d9c0…0d9e0 2c 20 77 68 65 6e 20 6d 6f 64 75 6c 65 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆, when module ┆
0x0d9e0…0da00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 69 ┆ i┆
0x0da00…0da20 (109,) 6e 20 4a 31 20 69 73 20 61 64 64 72 65 73 73 65 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆n J1 is addressed. ┆
0x0da20…0da40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0da40…0da60 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 58 41 44 52 51 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ XADRQ ┆
0x0da60…0da80 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 4d 41 20 72 65 71 75 65 73 74 20 66 72 6f ┆1 DMA request fro┆
0x0da80…0daa0 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆m ┆
0x0daa0…0dac0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6e 6e 65 63 74 6f 72 20 4a 31 2e 0d 0a ┆ connector J1. ┆
0x0dac0…0dae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0dae0…0db00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 58 42 4f 50 54 30 ┆ XBOPT0┆
0x0db00…0db20 20 20 20 20 20 20 20 20 20 20 20 20 39 09 09 20 4f 70 74 69 6f 6e 61 6c 20 69 6e 70 75 74 20 73 ┆ 9 Optional input s┆
0x0db20…0db40 69 67 6e 61 6c 73 0d 0a 20 20 20 20 20 20 20 20 20 20 58 42 4f 50 54 31 20 20 20 20 20 20 20 20 ┆ignals XBOPT1 ┆
0x0db40…0db60 20 20 20 20 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 72 6f 6d 20 49 2f 4f 20 65 ┆ 9 from I/O e┆
0x0db60…0db80 78 70 61 6e 73 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆xpansion ┆
0x0db80…0dba0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f 6e 6e 65 ┆ conne┆
0x0dba0…0dbc0 63 74 6f 72 20 4a 32 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ctor J2. ┆
0x0dbc0…0dbe0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆ ┆
0x0dbe0…0dc00 20 20 20 20 20 2d 2c 58 42 50 53 54 20 20 20 20 20 20 20 20 20 20 20 39 20 20 20 20 20 20 20 20 ┆ -,XBPST 9 ┆
0x0dc00…0dc20 (110,) 20 20 20 20 20 20 20 20 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 61 0d 0a 20 20 ┆ A 0 indicates that a ┆
0x0dc20…0dc40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0dc40…0dc60 20 20 20 20 20 20 20 20 20 20 20 6d 6f 64 75 6c 65 20 68 61 73 20 62 65 65 6e 20 69 6e 2d 0d 0a ┆ module has been in- ┆
0x0dc60…0dc80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0dc80…0dca0 20 20 20 20 20 20 20 20 20 20 20 20 20 73 74 61 6c 6c 65 64 20 69 6e 20 4a 32 2e 0d 0a 20 20 20 ┆ stalled in J2. ┆
0x0dca0…0dcc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0dcc0…0dce0 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 58 42 49 4e 54 30 20 20 20 ┆ XBINT0 ┆
0x0dce0…0dd00 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 ┆ 7 Interr┆
0x0dd00…0dd20 75 70 74 20 72 65 71 75 65 73 74 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 58 42 49 4e 54 31 20 ┆upt requests XBINT1 ┆
0x0dd20…0dd40 20 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 72 6f 6d ┆ 7 from┆
0x0dd40…0dd60 20 63 6f 6e 6e 65 63 74 6f 72 20 4a 32 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ connector J2. ┆
0x0dd60…0dd80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ ┆
0x0dd80…0dda0 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 58 42 57 41 49 54 20 20 20 20 20 20 20 20 20 20 34 20 20 ┆ -,XBWAIT 4 ┆
0x0dda0…0ddc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 61 69 74 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 4a ┆ Wait signal from J┆
0x0ddc0…0dde0 32 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆2. ┆
0x0dde0…0de00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 41 52 44 59 20 ┆ Controls ARDY ┆
0x0de00…0de20 (111,) 74 6f 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆to ┆
0x0de20…0de40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 38 30 31 38 36 2c 20 77 68 65 6e ┆ 80186, when┆
0x0de40…0de60 20 6d 6f 64 75 6c 65 20 69 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ module in ┆
0x0de60…0de80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 4a 32 20 69 ┆ J2 i┆
0x0de80…0dea0 73 20 61 64 64 72 65 73 73 65 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆s addressed. ┆
0x0dea0…0dec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ ┆
0x0dec0…0dee0 20 20 20 20 20 20 20 20 20 58 42 44 52 51 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 ┆ XBDRQ 1 ┆
0x0dee0…0df00 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 72 65 71 75 65 73 74 20 66 72 6f 6d 20 20 20 ┆ DMA request from ┆
0x0df00…0df20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0df20…0df3f 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 63 6f 6e 6e 65 63 74 6f 72 20 4a 32 2e 0d 0a ┆ connector J2. ┆
0x0df3f…0df42 FormFeed {
0x0df3f…0df42 0c 82 b8 ┆ ┆
0x0df3f…0df42 }
0x0df42…0df45 0a 0d 0a ┆ ┆
0x0df45…0df48 FormFeed {
0x0df45…0df48 0c 80 88 ┆ ┆
0x0df45…0df48 }
0x0df48…0df60 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 ┆ Signal ┆
0x0df60…0df80 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 ┆ Destination Descript┆
0x0df80…0dfa0 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆ion ┆
0x0dfa0…0dfc0 20 20 20 20 20 20 20 2d 2c 4d 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 20 33 2c 31 31 20 20 20 ┆ -,MCLK 3,11 ┆
0x0dfc0…0dfe0 20 20 20 20 20 20 20 20 20 20 31 30 20 4d 48 7a 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 2e 0d 0a ┆ 10 MHz clock signal. ┆
0x0dfe0…0e000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e000…0e020 (112,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 42 4c 43 ┆ -,BLC┆
0x0e020…0e040 4b 20 20 20 20 20 20 20 20 20 20 20 20 33 2c 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6c ┆K 3,11 Cl┆
0x0e040…0e060 6f 63 6b 20 73 69 67 6e 61 6c 20 66 6f 72 20 74 68 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ock signal for the ┆
0x0e060…0e080 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e080…0e0a0 20 38 32 38 39 20 62 75 73 20 61 72 62 69 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 8289 bus arbiter. ┆
0x0e0a0…0e0c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e0c0…0e0e0 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4f 42 49 4e 49 54 20 20 20 20 20 ┆ -,OBINIT ┆
0x0e0e0…0e100 20 20 20 20 20 31 2c 33 2c 31 32 2c 31 35 20 20 20 20 20 20 20 20 52 65 73 65 74 20 73 69 67 6e ┆ 1,3,12,15 Reset sign┆
0x0e100…0e120 61 6c 20 66 72 6f 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆al from ┆
0x0e120…0e140 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 2e ┆ Multibus.┆
0x0e140…0e160 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e160…0e180 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆ ┆
0x0e180…0e1a0 20 20 2d 2c 4d 42 4d 52 44 20 20 20 20 20 20 20 20 20 20 20 35 2c 31 31 2c 31 35 20 20 20 20 20 ┆ -,MBMRD 5,11,15 ┆
0x0e1a0…0e1c0 20 20 20 20 20 4d 65 6d 6f 72 79 20 72 65 61 64 20 63 6f 6d 6d 61 6e 64 0d 0a 20 20 20 20 20 20 ┆ Memory read command ┆
0x0e1c0…0e1e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e1e0…0e200 20 20 20 20 20 20 20 66 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 ┆ from Multibus. ┆
0x0e200…0e220 (113,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e220…0e240 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 4d 57 52 54 20 ┆ -,MBMWRT ┆
0x0e240…0e260 20 20 20 20 20 20 20 20 20 31 31 2c 31 35 20 20 20 20 20 20 20 20 20 20 20 20 4d 65 6d 6f 72 79 ┆ 11,15 Memory┆
0x0e260…0e280 20 77 72 69 74 65 20 63 6f 6d 6d 61 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ write command ┆
0x0e280…0e2a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 72 6f ┆ fro┆
0x0e2a0…0e2c0 6d 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆m Multibus. ┆
0x0e2c0…0e2e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ ┆
0x0e2e0…0e300 20 20 20 20 20 20 20 20 2d 2c 4d 42 49 4f 57 43 20 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 ┆ -,MBIOWC 12 ┆
0x0e300…0e320 20 20 20 20 20 20 20 20 20 20 20 49 2f 4f 20 77 72 69 74 65 20 63 6f 6d 6d 61 6e 64 20 0d 0a 20 ┆ I/O write command ┆
0x0e320…0e340 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e340…0e360 20 20 20 20 20 20 20 20 20 20 20 20 66 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 ┆ from Multibus. ┆
0x0e360…0e380 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e380…0e3a0 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 58 41 43 4b 20 ┆ -,MBXACK ┆
0x0e3a0…0e3c0 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 63 6b 6e 6f 77 ┆ 4 Acknow┆
0x0e3c0…0e3e0 6c 65 64 67 65 20 66 72 6f 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ledge from ┆
0x0e3e0…0e400 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 75 6c 74 69 ┆ Multi┆
0x0e400…0e420 (114,) 62 75 73 2e 20 47 65 6e 65 72 61 74 65 73 20 0a 19 ad 80 80 41 52 44 59 20 74 6f 20 74 68 65 20 ┆bus. Generates ARDY to the ┆
0x0e420…0e440 38 30 31 38 36 2c 20 77 68 65 6e 20 0a 19 ad 80 80 69 74 20 61 63 63 65 73 73 65 73 20 4d 75 6c ┆80186, when it accesses Mul┆
0x0e440…0e460 74 69 62 75 73 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆tibus ┆
0x0e460…0e480 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 64 65 76 69 63 65 73 2e 20 ┆ devices. ┆
0x0e480…0e4a0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e4a0…0e4c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 ┆ -,MB┆
0x0e4c0…0e4e0 49 4f 52 43 20 20 20 20 20 20 20 20 20 20 4e 6f 74 20 75 73 65 64 20 20 20 20 20 20 20 20 20 49 ┆IORC Not used I┆
0x0e4e0…0e500 2f 4f 20 72 65 61 64 20 63 6f 6d 6d 61 6e 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆/O read command ┆
0x0e500…0e520 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 ┆ f┆
0x0e520…0e540 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆rom Multibus. ┆
0x0e540…0e560 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆ ┆
0x0e560…0e580 20 20 20 20 20 20 20 20 20 20 2d 2c 4c 4f 43 4b 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 20 ┆ -,LOCK 15 ┆
0x0e580…0e5a0 20 20 20 20 20 20 20 20 20 20 20 20 20 55 73 65 64 20 74 6f 20 6f 62 74 61 69 6e 20 0d 0a 20 20 ┆ Used to obtain ┆
0x0e5a0…0e5c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e5c0…0e5e0 20 20 20 20 20 20 20 20 20 20 20 84 65 78 63 6c 75 73 69 76 65 20 61 63 63 65 73 73 20 74 6f 20 ┆ exclusive access to ┆
0x0e5e0…0e600 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e600…0e620 (115,) 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 44 50 52 41 4d 20 66 72 6f 6d 20 4d 75 6c 74 ┆ DPRAM from Mult┆
0x0e620…0e640 69 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ibus. ┆
0x0e640…0e660 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e660…0e680 20 2d 2c 42 48 45 4e 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,BHEN 3 ┆
0x0e680…0e6a0 20 20 20 20 42 79 74 65 20 63 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 20 0d 0a 20 20 20 20 20 20 ┆ Byte control signal ┆
0x0e6a0…0e6c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e6c0…0e6e0 20 20 20 20 20 20 20 66 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 ┆ from Multibus. ┆
0x0e6e0…0e700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e700…0e720 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 58 41 43 4b 20 20 20 ┆ -,XACK ┆
0x0e720…0e740 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 63 6b 6e 6f 77 ┆ 11 Acknow┆
0x0e740…0e760 6c 65 64 67 65 20 66 72 6f 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ledge from ┆
0x0e760…0e780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 ┆ Multib┆
0x0e780…0e7a0 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆us. ┆
0x0e7a0…0e7c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e7c0…0e7e0 2d 2c 4d 42 44 50 41 44 52 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,MBDPADR 11 ┆
0x0e7e0…0e800 20 20 20 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 65 0d 0a 20 20 20 20 20 ┆ A 0 indicates that the ┆
0x0e800…0e820 (116,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e820…0e840 20 20 20 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 61 64 64 72 65 73 73 20 69 73 20 20 20 20 ┆ Multibus address is ┆
0x0e840…0e860 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e860…0e880 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 77 69 74 68 69 6e 20 74 68 65 20 44 50 52 41 4d 20 ┆ within the DPRAM ┆
0x0e880…0e8a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e8a0…0e8c0 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 61 64 64 72 65 73 73 20 72 61 6e 67 65 2e ┆ address range.┆
0x0e8c0…0e8e0 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e8e0…0e900 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d ┆ -,M┆
0x0e900…0e920 42 44 50 52 51 20 20 20 20 20 20 20 20 20 20 31 31 2c 31 35 20 20 20 20 20 20 20 20 20 20 20 20 ┆BDPRQ 11,15 ┆
0x0e920…0e940 52 65 61 64 20 6f 72 20 77 72 69 74 65 20 72 65 71 75 65 73 74 0d 0a 20 20 20 20 20 20 20 20 20 ┆Read or write request ┆
0x0e940…0e960 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e960…0e980 20 20 20 20 74 6f 20 44 50 52 41 4d 20 66 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 0d 0a 20 20 20 ┆ to DPRAM from Multibus. ┆
0x0e980…0e9a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0e9a0…0e9c0 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 50 58 41 43 4b 20 ┆ -,DPXACK ┆
0x0e9c0…0e9e0 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 63 6b 2e 20 66 ┆ 11 Ack. f┆
0x0e9e0…0ea00 72 6f 6d 20 43 50 55 36 30 32 2c 20 77 68 65 6e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆rom CPU602, when ┆
0x0ea00…0ea20 (117,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆ ┆
0x0ea20…0ea40 43 50 55 36 30 32 20 69 73 20 61 63 63 65 73 73 65 64 20 66 72 6f 6d 20 20 20 20 20 20 20 20 20 ┆CPU602 is accessed from ┆
0x0ea40…0ea60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ea60…0ea76 20 20 20 20 20 0a 19 ad 80 80 4d 75 6c 74 69 62 75 73 2e 20 0d 0a ┆ Multibus. ┆
0x0ea76…0ea79 FormFeed {
0x0ea76…0ea79 0c 83 88 ┆ ┆
0x0ea76…0ea79 }
0x0ea79…0ea7c 0a 0d 0a ┆ ┆
0x0ea7c…0ea7f FormFeed {
0x0ea7c…0ea7f 0c 80 88 ┆ ┆
0x0ea7c…0ea7f }
0x0ea7f…0ea80 0a ┆ ┆
0x0ea80…0eaa0 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 ┆ Signal De┆
0x0eaa0…0eac0 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 ┆stination Description ┆
0x0eac0…0eae0 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆ -,┆
0x0eae0…0eb00 52 53 54 4d 42 49 4e 54 20 20 20 20 20 20 20 20 31 31 2c 31 32 20 20 20 20 20 20 20 20 20 20 20 ┆RSTMBINT 11,12 ┆
0x0eb00…0eb20 20 44 65 63 6f 64 65 64 20 4d 75 6c 74 69 62 75 73 20 49 2f 4f 0d 0a 20 20 20 20 20 20 20 20 20 ┆ Decoded Multibus I/O ┆
0x0eb20…0eb40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0eb40…0eb60 20 20 20 20 84 77 72 69 74 65 20 63 6f 6d 6d 61 6e 64 2e 20 52 65 73 65 74 73 20 20 20 20 20 20 ┆ write command. Resets ┆
0x0eb60…0eb80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0eb80…0eba0 20 20 20 20 20 20 20 20 0a 19 ad 80 80 74 68 65 20 69 6e 74 72 2e 20 6c 61 74 63 68 20 20 20 20 ┆ the intr. latch ┆
0x0eba0…0ebc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ebc0…0ebe0 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 28 4d 42 49 4e 54 4f 55 54 31 2d 32 29 20 61 64 64 72 ┆ (MBINTOUT1-2) addr┆
0x0ebe0…0ec00 65 73 73 65 64 20 0a 19 ad 80 80 62 79 20 2d 2c 44 41 54 4f 2c 20 2d 2c 44 41 54 31 2e 0d 0a 20 ┆essed by -,DATO, -,DAT1. ┆
0x0ec00…0ec20 (118,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ec20…0ec40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆ -,┆
0x0ec40…0ec60 4d 42 49 4e 54 4f 55 54 30 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆MBINTOUT0 7 ┆
0x0ec60…0ec80 20 50 75 6c 73 65 64 20 69 6e 74 72 2e 20 72 65 71 75 65 73 74 0d 0a 20 20 20 20 20 20 20 20 20 ┆ Pulsed intr. request ┆
0x0ec80…0eca0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0eca0…0ecc0 20 20 20 20 84 6f 75 74 70 75 74 20 74 6f 20 4d 75 6c 74 69 62 75 73 2e 20 20 20 20 20 20 20 20 ┆ output to Multibus. ┆
0x0ecc0…0ece0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ece0…0ed00 20 20 20 20 20 0a 19 ad 80 80 43 61 6e 20 6f 6e 6c 79 20 62 65 20 75 73 65 64 20 66 6f 72 20 20 ┆ Can only be used for ┆
0x0ed00…0ed20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ed20…0ed40 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 65 64 67 65 20 74 72 69 67 67 65 72 65 64 20 69 ┆ edge triggered i┆
0x0ed40…0ed60 6e 74 72 2e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ntr. ┆
0x0ed60…0ed80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 69 6e 70 75 74 73 2e 20 0d 0a ┆ inputs. ┆
0x0ed80…0eda0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0eda0…0edc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 49 4e ┆ -,MBIN┆
0x0edc0…0ede0 54 4f 55 54 31 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 ┆TOUT1 7 Int┆
0x0ede0…0ee00 65 72 72 75 70 74 20 72 65 71 75 65 73 74 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 49 ┆errupt request -,MBI┆
0x0ee00…0ee20 (119,) 4e 54 4f 55 54 32 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 6f 75 ┆NTOUT2 7 ou┆
0x0ee20…0ee40 74 70 75 74 73 20 74 6f 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d ┆tputs to Multibus. -┆
0x0ee40…0ee60 2c 4d 42 49 4e 54 4f 55 54 33 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆,MBINTOUT3 7 ┆
0x0ee60…0ee80 20 20 84 63 61 6e 20 62 65 20 75 73 65 64 20 66 6f 72 20 62 6f 74 68 20 0a 19 ad 80 80 6c 65 76 ┆ can be used for both lev┆
0x0ee80…0eea0 65 6c 20 61 6e 64 20 65 64 67 65 20 0a 19 ad 80 80 74 72 69 67 67 65 72 65 64 20 69 6e 74 72 2e ┆el and edge triggered intr.┆
0x0eea0…0eeab 69 6e 70 75 74 73 2e 0d 0a 0d 0a ┆inputs. ┆
0x0eeab…0eeae FormFeed {
0x0eeab…0eeae 0c 81 a0 ┆ ┆
0x0eeab…0eeae }
0x0eeae…0eeb1 0a 0d 0a ┆ ┆
0x0eeb1…0eeb4 FormFeed {
0x0eeb1…0eeb4 0c 80 88 ┆ ┆
0x0eeb1…0eeb4 }
0x0eeb4…0eec0 0a 20 20 20 20 20 20 20 20 20 20 a1 ┆ ┆
0x0eec0…0eee0 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 ┆ Signal Destination ┆
0x0eee0…0ef00 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 ┆ Description ┆
0x0ef00…0ef20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 44 30 2d 44 50 44 46 20 20 20 20 ┆ DPD0-DPDF ┆
0x0ef20…0ef40 20 20 20 20 20 31 33 2c 31 37 20 20 20 20 20 20 20 20 20 20 20 20 44 75 61 6c 2d 50 6f 72 74 20 ┆ 13,17 Dual-Port ┆
0x0ef40…0ef60 52 41 4d 20 64 61 74 61 20 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RAM data bus. ┆
0x0ef60…0ef80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 72 61 ┆ Tra┆
0x0ef80…0efa0 6e 73 66 65 72 73 20 64 61 74 61 20 62 65 74 77 65 65 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆nsfers data between ┆
0x0efa0…0efc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0efc0…0efe0 0a 19 ad 80 80 38 30 31 38 36 2c 20 52 41 4d 20 61 72 72 61 79 2c 20 61 6e 64 20 20 20 20 20 20 ┆ 80186, RAM array, and ┆
0x0efe0…0f000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f000…0f020 (120,) 20 20 20 20 20 20 20 20 0a 19 ad 80 80 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 ┆ Multibus. ┆
0x0f020…0f040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f040…0f060 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 41 54 30 2d 2d ┆ -,DAT0--┆
0x0f060…0f080 2c 44 41 54 31 20 20 20 20 20 31 32 2c 31 33 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 ┆,DAT1 12,13 Multi┆
0x0f080…0f0a0 62 75 73 20 64 61 74 61 20 6c 69 6e 65 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 41 54 ┆bus data lines. -,DAT┆
0x0f0a0…0f0b2 32 2d 2d 2c 44 41 54 46 20 20 20 20 20 31 33 20 0d 0a ┆2--,DATF 13 ┆
0x0f0b2…0f0b5 FormFeed {
0x0f0b2…0f0b5 0c 80 c8 ┆ ┆
0x0f0b2…0f0b5 }
0x0f0b5…0f0b8 0a 0d 0a ┆ ┆
0x0f0b8…0f0bb FormFeed {
0x0f0b8…0f0bb 0c 80 88 ┆ ┆
0x0f0b8…0f0bb }
0x0f0bb…0f0c0 0a 20 20 20 20 ┆ ┆
0x0f0c0…0f0e0 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e ┆ Signal Destin┆
0x0f0e0…0f100 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 ┆ation Description ┆
0x0f100…0f120 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 41 30 20 20 ┆ DPA0 ┆
0x0f120…0f140 20 20 20 20 20 20 20 20 20 20 20 20 35 2c 31 34 2c 31 35 20 20 20 20 20 20 20 20 20 20 44 75 61 ┆ 5,14,15 Dua┆
0x0f140…0f160 6c 20 50 6f 72 74 20 52 41 4d 20 61 64 64 72 65 73 73 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 ┆l Port RAM address DP┆
0x0f160…0f180 41 31 2d 44 50 41 31 30 20 20 20 20 20 20 20 20 31 34 2c 31 36 20 09 20 62 75 73 2e 0d 0a 20 20 ┆A1-DPA10 14,16 bus. ┆
0x0f180…0f1a0 20 20 20 20 20 20 20 20 44 50 41 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 2c 31 35 2c ┆ DPA11 14,15,┆
0x0f1a0…0f1c0 31 36 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 41 31 32 20 20 20 20 20 20 20 20 20 20 20 20 ┆16 DPA12 ┆
0x0f1c0…0f1e0 20 31 34 2c 31 36 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 50 41 31 33 20 20 20 20 20 20 20 20 ┆ 14,16 DPA13 ┆
0x0f1e0…0f200 20 20 20 20 20 31 34 2c 31 35 2c 31 36 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 14,15,16 ┆
0x0f200…0f220 (121,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆ ┆
0x0f220…0f240 20 20 20 20 20 20 20 20 20 20 2d 2c 41 44 52 30 2d 2d 2c 41 44 52 33 20 20 20 20 20 31 34 20 20 ┆ -,ADR0--,ADR3 14 ┆
0x0f240…0f260 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 75 6c 74 69 62 75 73 20 61 64 64 72 65 73 73 20 6c 69 ┆ Multibus address li┆
0x0f260…0f280 6e 65 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 41 44 52 34 2d 2d 2c 41 44 52 46 20 20 20 ┆nes. -,ADR4--,ADRF ┆
0x0f280…0f2a0 20 20 31 32 2c 31 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 41 44 52 31 30 2d 2d 2c 41 44 ┆ 12,14 -,ADR10--,AD┆
0x0f2a0…0f2c0 52 31 31 20 20 20 31 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 41 44 52 31 32 2d 2d 2c 41 ┆R11 14 -,ADR12--,A┆
0x0f2c0…0f2cf 44 52 31 37 20 20 20 31 31 2c 31 34 20 0d 0a ┆DR17 11,14 ┆
0x0f2cf…0f2d2 FormFeed {
0x0f2cf…0f2d2 0c 80 e0 ┆ ┆
0x0f2cf…0f2d2 }
0x0f2d2…0f2d5 0a 0d 0a ┆ ┆
0x0f2d5…0f2d8 FormFeed {
0x0f2d5…0f2d8 0c 80 88 ┆ ┆
0x0f2d5…0f2d8 }
0x0f2d8…0f2e0 0a 20 20 20 20 20 20 20 ┆ ┆
0x0f2e0…0f300 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 ┆ Signal Destinati┆
0x0f300…0f320 6f 6e 20 20 20 20 20 20 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆on Description ┆
0x0f320…0f340 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 52 41 53 30 20 20 20 ┆ -,RAS0 ┆
0x0f340…0f360 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 6f 77 20 61 64 ┆ 17 Row ad┆
0x0f360…0f380 64 72 65 73 73 20 73 74 72 6f 62 65 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 52 41 53 31 ┆dress strobes -,RAS1┆
0x0f380…0f3a0 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 6f 72 ┆ 17 for┆
0x0f3a0…0f3c0 20 52 41 4d 20 61 72 72 61 79 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 52 41 53 45 4e 20 20 20 ┆ RAM array. RASEN ┆
0x0f3c0…0f3e0 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 6e 61 62 6c ┆ 15 Enabl┆
0x0f3e0…0f400 65 20 73 69 67 6e 61 6c 20 66 6f 72 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆e signal for ┆
0x0f400…0f420 (122,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 2c 52 41 ┆ -,RA┆
0x0f420…0f440 53 30 20 61 6e 64 20 2d 2c 52 41 53 31 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 52 4f 57 41 44 52 ┆S0 and -,RAS1. ROWADR┆
0x0f440…0f460 20 20 20 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6e ┆ 16 Con┆
0x0f460…0f480 74 72 6f 6c 73 20 52 41 4d 20 61 64 64 72 65 73 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆trols RAM address ┆
0x0f480…0f4a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f4a0…0f4c0 6d 75 6c 74 69 70 6c 65 78 65 72 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 44 41 53 54 42 20 20 ┆multiplexer. DASTB ┆
0x0f4c0…0f4e0 20 20 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 53 74 72 6f ┆ 13 Stro┆
0x0f4e0…0f500 62 65 20 73 69 67 6e 61 6c 20 66 6f 72 20 52 41 4d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆be signal for RAM ┆
0x0f500…0f520 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f520…0f540 6f 75 74 70 75 74 20 6c 61 74 63 68 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 43 41 53 30 20 ┆output latch. -,CAS0 ┆
0x0f540…0f560 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6c 75 ┆ 17 Colu┆
0x0f560…0f580 6d 6e 20 61 64 64 72 65 73 73 20 73 74 72 6f 62 65 73 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆mn address strobes -,┆
0x0f580…0f5a0 43 41 53 31 20 20 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CAS1 17 ┆
0x0f5a0…0f5c0 20 66 6f 72 20 52 41 4d 20 61 72 72 61 79 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 43 41 53 20 ┆ for RAM array. CAS ┆
0x0f5c0…0f5e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2c 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆ 4,15 ┆
0x0f5e0…0f600 47 65 6e 65 72 61 74 65 73 20 2d 2c 43 41 53 30 20 61 6e 64 0a 19 ad 80 80 2d 2c 43 41 53 31 2e ┆Generates -,CAS0 and -,CAS1.┆
0x0f600…0f620 (123,) 20 43 6f 6e 74 72 6f 6c 73 20 53 52 44 59 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ Controls SRDY ┆
0x0f620…0f640 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 ┆ ┆
0x0f640…0f660 74 6f 20 74 68 65 20 38 30 31 38 36 2c 20 77 68 65 6e 20 69 74 20 20 20 20 20 20 20 20 20 20 20 ┆to the 80186, when it ┆
0x0f660…0f680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f680…0f6a0 20 20 0a 19 ad 80 80 61 63 63 65 73 73 65 73 20 74 68 65 20 44 50 52 41 4d 2e 0d 0a 20 20 20 20 ┆ accesses the DPRAM. ┆
0x0f6a0…0f6c0 20 20 20 20 20 20 2d 2c 52 41 53 45 4e 2a 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 ┆ -,RASEN* 15 ┆
0x0f6c0…0f6e0 20 20 20 20 20 20 20 20 20 49 6e 70 75 74 20 74 6f 20 66 6c 69 70 2d 66 6c 6f 70 2c 0d 0a 20 20 ┆ Input to flip-flop, ┆
0x0f6e0…0f700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f700…0f720 20 20 20 20 20 20 20 20 20 20 20 77 68 69 63 68 20 67 65 6e 65 72 61 74 65 73 20 52 41 53 45 4e ┆ which generates RASEN┆
0x0f720…0f740 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 53 45 4c 20 20 20 20 20 20 20 20 20 20 20 ┆. -,MBSEL ┆
0x0f740…0f760 34 2c 35 2c 31 31 2c 31 34 2c 31 35 20 20 20 20 20 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 ┆4,5,11,14,15 A 0 indicates t┆
0x0f760…0f780 68 61 74 20 74 68 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆hat the ┆
0x0f780…0f7a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 75 6c 74 69 62 75 73 20 ┆ Multibus ┆
0x0f7a0…0f7c0 68 61 73 20 61 63 63 65 73 73 20 74 6f 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆has access to ┆
0x0f7c0…0f7e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 ┆ ┆
0x0f7e0…0f800 74 68 65 20 44 50 52 41 4d 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 52 51 53 59 4e ┆the DPRAM. -,MBRQSYN┆
0x0f800…0f820 (124,) 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 53 79 6e 63 68 72 ┆ 11 Synchr┆
0x0f820…0f840 6f 6e 69 7a 65 64 20 44 50 52 41 4d 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆onized DPRAM ┆
0x0f840…0f860 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 72 65 71 75 ┆ requ┆
0x0f860…0f880 65 73 74 20 66 72 6f 6d 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d ┆est from Multibus. -┆
0x0f880…0f8a0 2c 52 46 43 59 43 20 20 20 20 20 20 20 20 20 20 20 31 35 2c 31 36 20 20 20 20 20 20 20 20 20 20 ┆,RFCYC 15,16 ┆
0x0f8a0…0f8c0 20 20 49 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 61 20 52 41 4d 0d 0a 20 20 20 20 20 20 20 20 ┆ Indicates that a RAM ┆
0x0f8c0…0f8e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f8e0…0f900 20 20 20 20 20 72 65 66 72 65 73 68 20 63 79 63 6c 65 20 69 73 20 69 6e 20 0d 0a 20 20 20 20 20 ┆ refresh cycle is in ┆
0x0f900…0f920 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f920…0f940 20 20 20 20 20 20 20 20 70 72 6f 67 72 65 73 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c ┆ progress. -,┆
0x0f940…0f960 57 45 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 31 2c 31 35 20 20 20 20 20 20 20 20 20 20 20 ┆WE 11,15 ┆
0x0f960…0f980 20 43 6f 6e 74 72 6f 6c 73 20 74 69 6d 69 6e 67 20 6f 66 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ Controls timing of ┆
0x0f980…0f9a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f9a0…0f9c0 20 20 20 84 44 50 52 41 4d 20 77 72 69 74 65 20 73 74 72 6f 62 65 73 20 20 20 20 20 20 20 20 20 ┆ DPRAM write strobes ┆
0x0f9c0…0f9e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0f9e0…0fa00 20 20 20 20 20 0a 19 ad 80 80 61 6e 64 20 4d 75 6c 74 69 62 75 73 20 58 41 43 4b 2e 0d 0a 20 20 ┆ and Multibus XACK. ┆
0x0fa00…0fa20 (125,) 20 20 20 20 20 20 20 20 2d 2c 43 41 53 2a 20 20 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 ┆ -,CAS* 15 ┆
0x0fa20…0fa40 20 20 20 20 20 20 20 20 20 20 20 49 6e 70 75 74 20 74 6f 20 66 6c 69 70 2d 66 6c 6f 70 2c 0d 0a ┆ Input to flip-flop, ┆
0x0fa40…0fa60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0fa60…0fa80 20 20 20 20 20 20 20 20 20 20 20 20 20 77 68 69 63 68 20 67 65 6e 65 72 61 74 65 73 20 43 41 53 ┆ which generates CAS┆
0x0fa80…0faa0 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 52 46 52 51 20 20 20 20 20 20 20 20 20 20 20 20 ┆. -,RFRQ ┆
0x0faa0…0fac0 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 66 72 65 73 68 20 72 65 71 75 65 73 74 ┆15 Refresh request┆
0x0fac0…0fae0 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆. ┆
0x0fae0…0fb00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 47 65 6e 65 72 61 74 65 64 20 65 76 65 72 ┆ Generated ever┆
0x0fb00…0fb20 79 20 31 34 2e 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆y 14.5 ┆
0x0fb20…0fb40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 6d 69 63 72 6f 73 65 63 ┆ microsec┆
0x0fb40…0fb60 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 32 4d 48 7a 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 ┆. 2MHzCLK ┆
0x0fb60…0fb80 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 4d 48 7a 20 63 6c 6f 63 6b 20 74 6f 20 ┆8 2 MHz clock to ┆
0x0fb80…0fba0 38 32 35 31 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆8251A ┆
0x0fba0…0fbc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 55 53 41 52 54 2e 20 0d 0a 20 20 20 ┆ USART. ┆
0x0fbc0…0fbe0 20 20 20 20 20 20 20 52 46 41 30 2d 52 46 41 37 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 ┆ RFA0-RFA7 16 ┆
0x0fbe0…0fc00 20 20 20 20 20 20 20 20 20 20 52 41 4d 20 72 65 66 72 65 73 68 20 61 64 64 72 65 73 73 2e 20 0d ┆ RAM refresh address. ┆
0x0fc00…0fc20 (126,) 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 42 41 4e 4b 30 20 20 20 20 20 20 20 20 20 20 20 20 20 31 ┆ BANK0 1┆
0x0fc20…0fc40 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 ┆5 Control signals ┆
0x0fc40…0fc60 66 6f 72 20 0d 0a 20 20 20 20 20 20 20 20 20 20 42 41 4e 4b 31 20 20 20 20 20 20 20 20 20 20 20 ┆for BANK1 ┆
0x0fc60…0fc80 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 2c 52 41 53 30 20 61 6e 64 20 2d 2c ┆ 15 -,RAS0 and -,┆
0x0fc80…0fca0 52 41 53 31 2e 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 50 52 45 41 44 30 20 20 20 ┆RAS1. -,DPREAD0 ┆
0x0fca0…0fcc0 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4f 75 74 70 75 74 20 65 6e ┆ 13 Output en┆
0x0fcc0…0fce0 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 44 50 52 45 41 ┆able signals -,DPREA┆
0x0fce0…0fd00 44 31 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 66 6f 72 ┆D1 13 for┆
0x0fd00…0fd20 20 44 50 52 41 4d 20 64 61 74 61 20 6f 75 74 70 75 74 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DPRAM data output ┆
0x0fd20…0fd40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0fd40…0fd60 0a 19 ad 80 80 6c 61 74 63 68 65 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 42 48 ┆ latches. -,MBBH┆
0x0fd60…0fd80 45 20 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 42 79 74 ┆E 11 Byt┆
0x0fd80…0fda0 65 20 63 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 20 74 6f 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆e control signal to ┆
0x0fda0…0fdc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0fdc0…0fde0 20 20 4d 75 6c 74 69 62 75 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 57 45 4c 4f 57 20 ┆ Multibus. -,WELOW ┆
0x0fde0…0fe00 20 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 41 4d 20 77 ┆ 17 RAM w┆
0x0fe00…0fe20 (127,) 72 69 74 65 20 73 74 72 6f 62 65 2c 20 62 69 74 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆rite strobe, bits ┆
0x0fe20…0fe40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0fe40…0fe60 20 30 2d 37 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 2d 2c 57 45 48 49 47 48 20 20 20 20 20 20 ┆ 0-7. -,WEHIGH ┆
0x0fe60…0fe80 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 41 4d 20 77 72 69 74 65 20 73 ┆ 17 RAM write s┆
0x0fe80…0fea0 74 72 6f 62 65 2c 20 62 69 74 73 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆trobe, bits ┆
0x0fea0…0fec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 2d 46 2e 20 ┆ 8-F. ┆
0x0fec0…0fec2 0d 0a ┆ ┆
0x0fec2…0fec5 FormFeed {
0x0fec2…0fec5 0c 83 90 ┆ ┆
0x0fec2…0fec5 }
0x0fec5…0fec8 0a 0d 0a ┆ ┆
0x0fec8…0fecb FormFeed {
0x0fec8…0fecb 0c 80 88 ┆ ┆
0x0fec8…0fecb }
0x0fecb…0fee0 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 6e 61 6c 20 20 ┆ Signal ┆
0x0fee0…0ff00 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 44 65 73 63 72 ┆ Destination Descr┆
0x0ff00…0ff20 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆iption ┆
0x0ff20…0ff40 20 20 20 20 20 20 20 20 20 20 52 2f 43 30 2d 52 2f 43 38 20 20 20 20 20 20 20 20 20 31 37 20 20 ┆ R/C0-R/C8 17 ┆
0x0ff40…0ff60 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 75 6c 74 69 70 6c 65 78 65 64 20 72 6f 77 2f 63 6f ┆ Multiplexed row/co┆
0x0ff60…0ff80 6c 75 6d 6e 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆lumn ┆
0x0ff80…0ffa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 61 64 64 72 65 73 73 20 6c ┆ address l┆
0x0ffa0…0ffc0 69 6e 65 73 20 74 6f 20 52 41 4d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ines to RAM ┆
0x0ffc0…0ffe0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 ad 80 80 61 72 ┆ ar┆
0x0ffe0…0ffe7 72 61 79 2e 20 0d 0a ┆ray. ┆
0x0ffe7…0ffea FormFeed {
0x0ffe7…0ffea 0c 80 a8 ┆ ┆
0x0ffe7…0ffea }
0x0ffea…0ffed 0a 0d 0a ┆ ┆
0x0ffed…0fff0 FormFeed {
0x0ffed…0fff0 0c 80 88 ┆ ┆
0x0ffed…0fff0 }
0x0fff0…10000 0a 20 20 20 20 20 20 20 20 20 20 a1 b0 53 69 67 ┆ Sig┆
0x10000…10020 (128,) 6e 61 6c 20 20 20 20 20 20 20 20 20 20 20 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 20 20 20 20 20 ┆nal Destination ┆
0x10020…10040 44 65 73 63 72 69 70 74 69 6f 6e 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆Description ┆
0x10040…10060 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 52 44 30 2d 52 44 37 20 20 20 20 20 20 20 20 20 20 ┆ RD0-RD7 ┆
0x10060…10080 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 6f 75 74 70 75 74 73 20 66 ┆ 13 Data outputs f┆
0x10080…100a0 72 6f 6d 20 52 41 4d 0d 0a 20 20 20 20 20 20 20 20 20 20 52 44 38 2d 52 44 46 20 20 20 20 20 20 ┆rom RAM RD8-RDF ┆
0x100a0…100be 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 61 72 72 61 79 2e 0d 0a ┆ 13 array. ┆
0x100be…100c1 FormFeed {
0x100be…100c1 0c 80 a0 ┆ ┆
0x100be…100c1 }
0x100c1…100c4 0a 0d 0a ┆ ┆
0x100c4…100c7 FormFeed {
0x100c4…100c7 0c 80 88 ┆ ┆
0x100c4…100c7 }
0x100c7…100e0 0a a1 b0 33 2e 32 20 20 20 20 20 20 50 a1 b0 41 4c 20 44 65 73 63 72 69 70 ┆ 3.2 P AL Descrip┆
0x100e0…10100 74 69 6f 6e 73 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 54 68 65 ┆tions The┆
0x10100…10120 20 66 6f 6c 6c 6f 77 69 6e 67 20 50 41 4c 27 73 20 61 72 65 20 75 73 65 64 20 6f 6e 20 74 68 65 ┆ following PAL's are used on the┆
0x10120…10140 20 43 50 55 36 30 32 20 62 6f 61 72 64 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆ CPU602 board ┆
0x10140…10160 20 20 20 20 20 20 b0 a1 50 41 54 54 45 52 4e 20 4e 6f 2e 20 20 20 50 41 4c 20 54 59 50 45 20 20 ┆ PATTERN No. PAL TYPE ┆
0x10160…10180 20 50 4f 53 49 54 49 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 30 37 20 20 20 20 20 20 ┆ POSITION PAT007 ┆
0x10180…101a0 20 20 50 41 4c 31 36 52 38 20 20 20 20 55 33 38 20 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 ┆ PAL16R8 U38 PAT0┆
0x101a0…101c0 30 38 20 20 20 20 20 20 20 20 50 41 4c 31 36 52 36 20 20 20 20 55 33 37 20 0d 0a 20 20 20 20 20 ┆08 PAL16R6 U37 ┆
0x101c0…101e0 20 20 20 20 50 41 54 30 30 39 20 20 20 20 20 20 20 20 50 41 4c 31 36 4c 38 20 20 20 20 55 34 32 ┆ PAT009 PAL16L8 U42┆
0x101e0…10200 20 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 31 30 20 20 20 20 20 20 20 20 50 41 4c 31 36 4c ┆ PAT010 PAL16L┆
0x10200…10220 (129,) 38 20 20 20 20 55 34 33 20 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 31 31 20 20 20 20 20 20 ┆8 U43 PAT011 ┆
0x10220…10240 20 20 50 41 4c 31 36 4c 38 20 20 20 20 55 34 34 20 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 ┆ PAL16L8 U44 PAT0┆
0x10240…10260 31 32 20 20 20 20 20 20 20 20 50 41 4c 31 36 4c 38 20 20 20 20 55 37 30 20 0d 0a 20 20 20 20 20 ┆12 PAL16L8 U70 ┆
0x10260…10280 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 49 6e 20 74 68 69 73 20 73 65 63 74 69 6f ┆ In this sectio┆
0x10280…102a0 6e 20 74 68 65 20 6c 6f 67 69 63 61 6c 20 65 71 75 61 74 69 6f 6e 73 20 66 6f 72 20 74 68 65 20 ┆n the logical equations for the ┆
0x102a0…102c0 50 41 4c 20 6f 75 74 70 75 74 73 20 0a 19 89 80 80 61 72 65 20 6c 69 73 74 65 64 2e 20 54 68 65 ┆PAL outputs are listed. The┆
0x102c0…102e0 20 66 6f 6c 6c 6f 77 69 6e 67 20 74 65 72 6d 69 6e 6f 6c 6f 67 69 20 69 73 20 75 73 65 64 3a 20 ┆ following terminologi is used: ┆
0x102e0…10300 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 20 20 63 6f 6d ┆ -, com┆
0x10300…10320 70 6c 65 6d 65 6e 74 2c 20 70 72 65 66 69 78 20 74 6f 20 73 69 67 6e 61 6c 20 6e 61 6d 65 2e 20 ┆plement, prefix to signal name. ┆
0x10320…10340 0d 0a 20 20 20 20 20 20 20 20 20 78 20 20 20 20 6c 6f 67 69 63 61 6c 20 41 4e 44 2e 20 0d 0a 20 ┆ x logical AND. ┆
0x10340…10360 20 20 20 20 20 20 20 20 2b 20 20 20 20 6c 6f 67 69 63 61 6c 20 4f 52 2e 20 0d 0a 20 20 20 20 20 ┆ + logical OR. ┆
0x10360…10380 20 20 20 20 3d 20 20 20 20 63 6f 6d 62 69 6e 61 74 6f 72 69 61 6c 20 65 71 75 61 6c 69 74 79 2e ┆ = combinatorial equality.┆
0x10380…103a0 20 0d 0a 20 20 20 20 20 20 20 20 20 3a 3d 20 20 20 73 65 71 75 65 6e 74 69 61 6c 20 65 71 75 61 ┆ := sequential equa┆
0x103a0…103c0 6c 69 74 79 2c 20 72 65 67 69 73 74 65 72 20 6f 75 74 70 75 74 20 61 66 74 65 72 20 70 6f 73 69 ┆lity, register output after posi┆
0x103c0…103e0 74 69 76 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 74 72 61 6e 73 69 74 69 6f 6e 20 6f ┆tive transition o┆
0x103e0…10400 66 20 63 6c 6f 63 6b 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆f clock. ┆
0x10400…10420 (130,) 84 41 6c 6c 20 74 68 65 20 75 73 65 64 20 50 41 4c 20 74 79 70 65 73 20 68 61 76 65 20 69 6e 76 ┆ All the used PAL types have inv┆
0x10420…10440 65 72 74 69 6e 67 20 6f 75 74 70 75 74 73 2e 20 54 68 65 20 0a 19 89 80 80 65 71 75 61 74 69 6f ┆erting outputs. The equatio┆
0x10440…10460 6e 73 20 74 68 65 72 65 66 6f 72 65 20 73 70 65 63 69 66 69 65 73 20 74 68 65 20 63 6f 6d 70 6c ┆ns therefore specifies the compl┆
0x10460…10480 65 6d 65 6e 74 65 64 20 6f 75 74 70 75 74 2e 20 46 6f 72 20 0a 19 89 80 80 6f 75 74 70 75 74 73 ┆emented output. For outputs┆
0x10480…104a0 2c 20 77 68 69 63 68 20 6f 6e 6c 79 20 61 72 65 20 75 73 65 64 20 69 6e 74 65 72 6e 61 6c 6c 79 ┆, which only are used internally┆
0x104a0…104c0 20 69 6e 20 74 68 65 20 50 41 4c 2c 20 74 68 65 20 0a 19 89 80 80 73 69 67 6e 61 6c 20 6e 61 6d ┆ in the PAL, the signal nam┆
0x104c0…104e0 65 73 20 28 51 20 6f 72 20 46 29 20 69 6e 73 69 64 65 20 74 68 65 20 50 41 4c 20 73 79 6d 62 6f ┆es (Q or F) inside the PAL symbo┆
0x104e0…10500 6c 20 61 72 65 20 75 73 65 64 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆l are used. ┆
0x10500…10520 20 20 20 20 20 20 0d 0a b0 a1 33 2e 32 2e 31 20 20 20 20 50 41 54 30 30 37 0d 0a 20 20 20 20 20 ┆ 3.2.1 PAT007 ┆
0x10520…10540 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 50 41 4c 20 69 73 20 75 73 ┆ This PAL is us┆
0x10540…10560 65 64 20 61 73 20 72 65 66 72 65 73 68 20 74 69 6d 65 72 20 66 6f 72 20 74 68 65 20 64 79 6e 61 ┆ed as refresh timer for the dyna┆
0x10560…10580 6d 69 63 20 52 41 4d 2e 20 49 74 20 20 20 20 20 20 20 20 20 20 0a 19 89 80 80 67 65 6e 65 72 61 ┆mic RAM. It genera┆
0x10580…105a0 74 65 73 20 61 20 72 65 66 72 65 73 68 20 72 65 71 75 65 73 74 20 65 76 65 72 79 20 31 34 2e 35 ┆tes a refresh request every 14.5┆
0x105a0…105c0 20 6d 69 63 72 6f 73 65 63 2e 20 28 36 20 4d 48 7a 20 0a 19 89 80 80 63 6c 6f 63 6b 29 2e 20 0d ┆ microsec. (6 MHz clock). ┆
0x105c0…105e0 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 52 46 52 51 20 20 20 20 3a ┆ RFRQ :┆
0x105e0…10600 3d 20 2d 2c 51 37 78 2d 2c 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 78 ┆= -,Q7x-,Q5x-,Q3x-,2MHzCLKx-,Q1x┆
0x10600…10620 (131,) 2d 2c 4f 42 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 ┆-,OBINIT + ┆
0x10620…10640 52 46 52 51 78 2d 2c 52 46 43 59 43 78 2d 2c 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 ┆RFRQx-,RFCYCx-,OBINIT ┆
0x10640…10660 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 51 31 20 20 20 20 20 20 3a 3d 20 2d 2c 51 37 78 2d 2c ┆ Q1 := -,Q7x-,┆
0x10660…10680 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 20 0d 0a 20 20 20 20 20 20 20 ┆Q5x-,Q3x-,2MHzCLKx-,Q1 ┆
0x10680…106a0 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 51 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ + -,Q1 ┆
0x106a0…106c0 0d 0a 20 20 20 20 20 20 20 20 20 32 4d 48 7a 43 4c 4b 20 3a 3d 20 2d 2c 51 37 78 2d 2c 51 35 78 ┆ 2MHzCLK := -,Q7x-,Q5x┆
0x106c0…106e0 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆-,Q3x-,2MHzCLKx-,Q1 ┆
0x106e0…10700 20 20 20 20 20 20 20 20 20 2b 20 32 4d 48 7a 43 4c 4b 78 51 31 20 0d 0a 20 20 20 20 20 20 20 20 ┆ + 2MHzCLKxQ1 ┆
0x10700…10720 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 20 0d 0a 20 ┆ + -,2MHzCLKx-,Q1 ┆
0x10720…10740 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 51 33 20 20 20 20 20 20 3a 3d 20 ┆ Q3 := ┆
0x10740…10760 4f 42 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2d 2c 51 ┆OBINIT +-,Q┆
0x10760…10780 37 78 2d 2c 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 0d 0a 20 20 20 20 ┆7x-,Q5x-,Q3x-,2MHzCLKx-,Q1 ┆
0x10780…107a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 33 78 32 4d 48 7a 43 4c 4b 78 0d 0a 20 ┆ + Q3x2MHzCLKx ┆
0x107a0…107c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 33 78 51 31 0d 0a 20 20 20 20 ┆ + Q3xQ1 ┆
0x107c0…107e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b ┆ + -,Q3x-,2MHzCLK┆
0x107e0…10800 78 2d 2c 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 51 34 20 ┆x-,Q1 Q4 ┆
0x10800…10820 (132,) 20 20 20 20 20 3a 3d 20 4f 42 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ := OBINIT ┆
0x10820…10840 20 20 20 20 2b 2d 2c 51 37 78 2d 2c 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c ┆ +-,Q7x-,Q5x-,Q3x-,2MHzCLKx-,┆
0x10840…10860 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 34 78 51 33 0d ┆Q1 + Q4xQ3 ┆
0x10860…10880 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 34 78 32 4d 48 7a 43 4c ┆ + Q4x2MHzCL┆
0x10880…108a0 4b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 34 78 51 31 0d 0a ┆K + Q4xQ1 ┆
0x108a0…108c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 51 34 78 2d 2c 51 33 78 ┆ + -,Q4x-,Q3x┆
0x108c0…108d0 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 0d 0a ┆-,2MHzCLKx-,Q1 ┆
0x108d0…108d3 FormFeed {
0x108d0…108d3 0c 83 c0 ┆ ┆
0x108d0…108d3 }
0x108d3…108e0 0a 20 20 20 20 20 20 20 20 20 51 35 20 ┆ Q5 ┆
0x108e0…10900 20 20 20 20 20 3a 3d 20 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ := OBINIT ┆
0x10900…10920 20 20 20 20 20 2b 20 2d 2c 51 37 78 2d 2c 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 ┆ + -,Q7x-,Q5x-,Q3x-,2MHzCLKx┆
0x10920…10940 2d 2c 51 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 35 78 ┆-,Q1 + Q5x┆
0x10940…10960 51 34 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 35 78 51 33 ┆Q4 + Q5xQ3┆
0x10960…10980 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 35 78 32 4d 48 7a ┆ + Q5x2MHz┆
0x10980…109a0 43 4c 4b 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 51 35 ┆CLK + -,Q5┆
0x109a0…109c0 78 2d 2c 51 34 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 20 0d 0a 20 20 20 20 ┆x-,Q4x-,Q3x-,2MHzCLKx-,Q1 ┆
0x109c0…109e0 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 51 36 20 20 20 20 20 20 3a 3d 20 4f 42 49 ┆ Q6 := OBI┆
0x109e0…10a00 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 51 37 78 ┆NIT + -,Q7x┆
0x10a00…10a20 (133,) 2d 2c 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a 43 4c 4b 78 2d 2c 51 31 0d 0a 20 20 20 20 20 20 ┆-,Q5x-,Q3x-,2MHzCLKx-,Q1 ┆
0x10a20…10a40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 36 78 51 35 0d 0a 20 20 20 20 20 20 20 20 20 ┆ + Q6xQ5 ┆
0x10a40…10a60 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 36 78 51 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ + Q6xQ4 ┆
0x10a60…10a80 20 20 20 20 20 20 20 20 2b 20 51 36 78 51 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ + Q6xQ3 ┆
0x10a80…10aa0 20 20 20 20 20 2b 20 51 36 78 32 4d 48 7a 43 4c 4b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ + Q6x2MHzCLK ┆
0x10aa0…10ac0 20 20 20 20 20 20 20 2b 20 51 36 78 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ + Q6xQ1 ┆
0x10ac0…10ae0 20 20 20 20 2b 20 2d 2c 51 36 78 2d 2c 51 35 78 2d 2c 51 34 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a ┆ + -,Q6x-,Q5x-,Q4x-,Q3x-,2MHz┆
0x10ae0…10b00 43 4c 4b 78 2d 2c 51 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆CLKx-,Q1 ┆
0x10b00…10b20 51 37 20 20 20 20 20 20 3a 3d 20 2d 2c 51 37 78 2d 2c 51 35 78 2d 2c 51 33 78 2d 2c 32 4d 48 7a ┆Q7 := -,Q7x-,Q5x-,Q3x-,2MHz┆
0x10b20…10b40 43 4c 4b 78 2d 2c 51 31 78 2d 2c 4f 42 49 4e 49 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CLKx-,Q1x-,OBINIT ┆
0x10b40…10b60 20 20 20 20 20 20 20 2b 20 51 37 78 51 36 78 2d 2c 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 ┆ + Q7xQ6x-,OBINIT ┆
0x10b60…10b80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 37 78 51 35 78 2d 2c 4f 42 49 4e 49 54 20 0d ┆ + Q7xQ5x-,OBINIT ┆
0x10b80…10ba0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 37 78 51 34 78 2d 2c 4f ┆ + Q7xQ4x-,O┆
0x10ba0…10bc0 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 37 ┆BINIT + Q7┆
0x10bc0…10be0 78 51 33 78 2d 2c 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆xQ3x-,OBINIT ┆
0x10be0…10c00 20 20 20 2b 20 51 37 78 32 4d 48 7a 43 4c 4b 78 2d 2c 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 ┆ + Q7x2MHzCLKx-,OBINIT ┆
0x10c00…10c20 (134,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 37 78 51 31 78 2d 2c 4f 42 49 4e 49 54 20 ┆ + Q7xQ1x-,OBINIT ┆
0x10c20…10c40 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a b0 a1 33 2e 32 2e 32 20 20 20 20 50 41 54 30 ┆ 3.2.2 PAT0┆
0x10c40…10c60 30 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 ┆08 This ┆
0x10c60…10c80 50 41 4c 20 63 6f 6e 74 72 6f 6c 73 20 74 68 65 20 61 63 63 65 73 73 20 74 6f 20 74 68 65 20 44 ┆PAL controls the access to the D┆
0x10c80…10ca0 75 61 6c 2d 50 6f 72 74 20 52 41 4d 20 61 6e 64 20 20 20 20 20 20 20 20 20 20 0a 19 89 80 80 67 ┆ual-Port RAM and g┆
0x10ca0…10cc0 65 6e 65 72 61 74 65 73 20 74 68 65 20 74 69 6d 69 6e 67 20 63 6f 6e 74 72 6f 6c 20 73 69 67 6e ┆enerates the timing control sign┆
0x10cc0…10ce0 61 6c 73 20 66 6f 72 20 74 68 65 20 52 41 4d 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a ┆als for the RAM. ┆
0x10ce0…10d00 20 20 20 20 20 20 20 20 20 52 41 53 45 4e 2a 20 20 20 3d 20 52 46 43 59 43 78 2d 2c 51 34 78 2d ┆ RASEN* = RFCYCx-,Q4x-┆
0x10d00…10d20 2c 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 ┆,OBINIT + ┆
0x10d20…10d40 2d 2c 52 46 43 59 43 78 2d 2c 52 41 53 45 4e 78 2d 2c 51 34 78 2d 2c 4d 42 53 45 4c 78 2d 2c 52 ┆-,RFCYCx-,RASENx-,Q4x-,MBSELx-,R┆
0x10d40…10d60 46 52 51 78 43 50 55 44 50 41 44 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆FRQxCPUDPADR ┆
0x10d60…10d80 20 20 20 20 78 43 50 55 4d 45 4d 43 4d 44 78 2d 2c 4f 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 ┆ xCPUMEMCMDx-,OBINIT ┆
0x10d80…10da0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 52 46 43 59 43 78 2d 2c 52 41 53 45 4e 78 ┆ + -,RFCYCx-,RASENx┆
0x10da0…10dc0 2d 2c 51 34 78 4d 42 53 45 4c 78 2d 2c 51 31 78 2d 2c 52 46 52 51 0d 0a 20 20 20 20 20 20 20 20 ┆-,Q4xMBSELx-,Q1x-,RFRQ ┆
0x10dc0…10de0 20 20 20 20 20 20 20 20 20 20 20 20 20 78 4d 42 52 51 53 59 4e 78 2d 2c 30 42 49 4e 49 54 20 0d ┆ xMBRQSYNx-,0BINIT ┆
0x10de0…10e00 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 52 46 43 59 43 78 52 ┆ + -,RFCYCxR┆
0x10e00…10e20 (135,) 41 53 45 4e 78 2d 2c 57 45 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ASENx-,WEx-,0BINIT ┆
0x10e20…10e40 0d 0a 20 20 20 20 20 20 20 20 20 4d 42 53 45 4c 20 20 20 3a 3d 20 2d 2c 43 50 55 44 50 41 44 52 ┆ MBSEL := -,CPUDPADR┆
0x10e40…10e60 78 2d 2c 43 50 55 4c 4f 43 4b 78 4d 42 52 51 53 59 4e 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 ┆x-,CPULOCKxMBRQSYNx-,0BINIT ┆
0x10e60…10e80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 43 50 55 4d 45 4d 43 4d 44 78 ┆ + -,CPUMEMCMDx┆
0x10e80…10ea0 2d 2c 43 50 55 4c 4f 43 4b 78 4d 42 52 51 53 59 4e 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 ┆-,CPULOCKxMBRQSYNx-,0BINIT ┆
0x10ea0…10ec0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4d 42 53 45 4c 78 4d 42 52 51 53 59 4e ┆ + MBSELxMBRQSYN┆
0x10ec0…10ee0 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆x-,0BINIT ┆
0x10ee0…10f00 2b 20 4d 42 53 45 4c 78 4d 42 4c 4f 43 4b 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 ┆+ MBSELxMBLOCKx-,0BINIT ┆
0x10f00…10f20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 51 31 20 20 20 20 20 20 3a 3d 20 4d 42 52 51 53 ┆ Q1 := MBRQS┆
0x10f20…10f40 59 4e 78 4d 42 53 45 4c 78 2d 2c 52 46 43 59 43 78 52 41 53 45 4e 78 2d 2c 30 42 49 4e 49 54 20 ┆YNxMBSELx-,RFCYCxRASENx-,0BINIT ┆
0x10f40…10f60 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 31 78 4d 42 52 51 53 ┆ + Q1xMBRQS┆
0x10f60…10f80 59 4e 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆YNx-,0BINIT ┆
0x10f80…10fa0 20 20 20 20 4d 42 52 51 53 59 4e 20 3a 3d 20 4d 42 44 50 52 51 78 2d 2c 30 42 49 4e 49 54 20 0d ┆ MBRQSYN := MBDPRQx-,0BINIT ┆
0x10fa0…10fc0 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 52 46 43 59 43 20 20 20 3a ┆ RFCYC :┆
0x10fc0…10fe0 3d 20 2d 2c 52 46 43 59 43 78 2d 2c 52 41 53 45 4e 78 2d 2c 51 34 78 52 46 52 51 78 2d 2c 30 42 ┆= -,RFCYCx-,RASENx-,Q4xRFRQx-,0B┆
0x10fe0…11000 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 52 46 43 ┆INIT + RFC┆
0x11000…11020 (136,) 59 43 78 2d 2c 51 34 78 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆YCx-,Q4x-,0BINIT ┆
0x11020…11040 20 20 20 20 20 20 20 2b 20 52 46 43 59 43 78 52 41 53 45 4e 78 2d 2c 30 42 49 4e 49 54 20 0d 0a ┆ + RFCYCxRASENx-,0BINIT ┆
0x11040…11060 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 51 34 20 20 20 20 20 20 3a 3d ┆ Q4 :=┆
0x11060…11072 20 52 41 53 45 4e 78 2d 2c 30 42 49 4e 49 54 20 0d 0a ┆ RASENx-,0BINIT ┆
0x11072…11075 FormFeed {
0x11072…11075 0c 83 a0 ┆ ┆
0x11072…11075 }
0x11075…11080 0a 20 20 20 20 20 20 20 20 20 57 ┆ W┆
0x11080…110a0 45 20 20 20 20 20 20 3a 3d 20 2d 2c 52 46 43 59 43 78 52 41 53 45 4e 78 51 34 78 2d 2c 57 45 78 ┆E := -,RFCYCxRASENxQ4x-,WEx┆
0x110a0…110c0 2d 2c 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 ┆-,0BINIT ┆
0x110c0…110e0 20 2d 2c 43 41 53 2a 20 20 3a 3d 20 2d 2c 52 46 43 59 43 78 52 41 53 45 4e 78 2d 2c 30 42 49 4e ┆ -,CAS* := -,RFCYCxRASENx-,0BIN┆
0x110e0…11100 49 54 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a b0 a1 33 2e 32 2e 33 20 20 20 20 50 ┆IT 3.2.3 P┆
0x11100…11120 41 54 30 30 39 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 ┆AT009 Th┆
0x11120…11140 69 73 20 50 41 4c 20 67 65 6e 65 72 61 74 65 73 20 74 68 65 20 62 61 6e 6b 20 73 65 6c 65 63 74 ┆is PAL generates the bank select┆
0x11140…11160 20 28 42 41 4e 4b 30 2c 20 42 41 4e 4b 31 29 20 61 6e 64 20 74 68 65 20 20 20 20 20 20 20 20 20 ┆ (BANK0, BANK1) and the ┆
0x11160…11180 20 0a 19 89 80 80 62 79 74 65 20 77 72 69 74 65 20 28 57 45 4c 4f 57 2c 20 57 45 48 49 47 48 29 ┆ byte write (WELOW, WEHIGH)┆
0x11180…111a0 20 63 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 74 68 65 20 52 41 4d 2e 20 49 6e ┆ control signals for the RAM. In┆
0x111a0…111c0 20 0a 19 89 80 80 61 64 64 69 74 69 6f 6e 20 69 74 20 67 65 6e 65 72 61 74 65 73 20 74 68 65 20 ┆ addition it generates the ┆
0x111c0…111e0 65 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 28 44 50 52 45 41 44 30 2c 20 44 50 52 45 41 44 31 ┆enable signals (DPREAD0, DPREAD1┆
0x111e0…11200 29 20 0a 19 89 80 80 66 6f 72 20 74 68 65 20 52 41 4d 20 6f 75 74 70 75 74 20 6c 61 74 63 68 65 ┆) for the RAM output latche┆
0x11200…11220 (137,) 73 20 61 6e 64 20 74 68 65 20 4d 75 6c 74 69 62 75 73 20 62 79 74 65 20 63 6f 6e 74 72 6f 6c 20 ┆s and the Multibus byte control ┆
0x11220…11240 0a 19 89 80 80 73 69 67 6e 61 6c 20 4d 42 42 48 45 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ signal MBBHE. ┆
0x11240…11260 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 42 41 4e 4b 30 20 20 3d 20 44 39 78 2d 2c 52 46 43 ┆ -,BANK0 = D9x-,RFC┆
0x11260…11280 59 43 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 42 41 4e ┆YC -,BAN┆
0x11280…112a0 4b 31 20 20 3d 20 2d 2c 44 39 78 2d 2c 52 46 43 59 43 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆K1 = -,D9x-,RFCYC ┆
0x112a0…112c0 0d 0a 20 20 20 20 20 20 20 20 20 44 50 52 45 41 44 30 20 20 3d 20 2d 2c 4d 42 53 45 4c 78 44 50 ┆ DPREAD0 = -,MBSELxDP┆
0x112c0…112e0 52 41 4d 41 44 52 78 30 42 52 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RAMADRx0BRD ┆
0x112e0…11300 20 20 2b 20 4d 42 53 45 4c 78 4d 42 4d 52 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ + MBSELxMBMRD ┆
0x11300…11320 20 20 20 20 20 20 20 20 44 50 52 45 41 44 31 20 20 3d 20 2d 2c 4d 42 53 45 4c 78 44 50 52 41 4d ┆ DPREAD1 = -,MBSELxDPRAM┆
0x11320…11340 41 44 52 78 30 42 52 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆ADRx0BRD +┆
0x11340…11360 20 4d 42 53 45 4c 78 4d 42 4d 52 44 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 ┆ MBSELxMBMRD ┆
0x11360…11380 20 20 20 20 20 46 34 20 20 20 20 20 20 20 3d 20 2d 2c 4d 42 53 45 4c 78 44 50 52 41 4d 41 44 52 ┆ F4 = -,MBSELxDPRAMADR┆
0x11380…113a0 78 2d 2c 44 50 41 30 78 30 42 57 52 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆x-,DPA0x0BWRT ┆
0x113a0…113c0 20 20 20 20 2b 20 4d 42 53 45 4c 78 2d 2c 44 50 41 30 78 4d 42 4d 57 52 54 20 0d 0a 20 20 20 20 ┆ + MBSELx-,DPA0xMBMWRT ┆
0x113c0…113e0 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 46 35 20 20 20 20 20 20 20 3d 20 2d 2c 4d ┆ F5 = -,M┆
0x113e0…11400 42 53 45 4c 78 44 50 52 41 4d 41 44 52 78 4c 42 48 45 78 30 42 57 52 54 20 0d 0a 20 20 20 20 20 ┆BSELxDPRAMADRxLBHEx0BWRT ┆
0x11400…11420 (138,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4d 42 53 45 4c 78 4d 42 42 48 45 4e 78 4d 42 ┆ + MBSELxMBBHENxMB┆
0x11420…11440 4d 57 52 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4d 42 53 ┆MWRT + MBS┆
0x11440…11460 45 4c 78 44 50 41 30 78 4d 42 4d 57 52 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ELxDPA0xMBMWRT ┆
0x11460…11480 20 20 20 20 20 20 20 4d 42 42 48 45 20 20 20 20 3d 20 2d 2c 4c 42 48 45 78 44 50 41 30 20 0d 0a ┆ MBBHE = -,LBHExDPA0 ┆
0x11480…114a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 42 48 45 78 2d 2c 44 50 41 ┆ + LBHEx-,DPA┆
0x114a0…114c0 30 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a b0 a1 33 2e 32 2e 34 20 20 20 20 50 41 ┆0 3.2.4 PA┆
0x114c0…114e0 54 30 31 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 68 69 73 20 50 41 4c 20 69 73 20 75 73 65 ┆T010 This PAL is use┆
0x114e0…11500 64 20 61 73 20 61 64 64 72 65 73 73 20 64 65 63 6f 64 65 72 2e 20 0d 0a 20 20 20 20 20 20 20 20 ┆d as address decoder. ┆
0x11500…11520 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 41 43 53 20 20 3d 20 52 4f 4d 43 53 20 0d ┆ -,MBACS = ROMCS ┆
0x11520…11540 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 4c 53 32 78 43 50 55 ┆ + -,LS2xCPU┆
0x11540…11560 44 50 41 44 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 ┆DPADR + LS┆
0x11560…11580 32 78 4c 53 31 78 4c 53 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆2xLS1xLS0 ┆
0x11580…115a0 2b 20 4c 53 32 78 50 55 41 44 52 46 78 50 55 41 44 52 45 78 50 55 41 44 52 44 78 50 55 41 44 52 ┆+ LS2xPUADRFxPUADRExPUADRDxPUADR┆
0x115a0…115c0 43 78 50 55 41 44 52 42 78 50 55 41 44 52 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CxPUADRBxPUADRA ┆
0x115c0…115e0 20 20 20 20 20 2b 20 4c 53 32 78 2d 2c 50 55 41 44 52 46 78 2d 2c 50 55 41 44 52 45 78 2d 2c 50 ┆ + LS2x-,PUADRFx-,PUADREx-,P┆
0x115e0…11600 55 41 44 52 44 78 2d 2c 50 55 41 44 52 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆UADRDx-,PUADRC ┆
0x11600…11620 (139,) 20 20 20 20 20 20 78 2d 2c 50 55 41 44 52 42 78 2d 2c 50 55 41 44 52 41 20 0d 0a 0d 0a 20 20 20 ┆ x-,PUADRBx-,PUADRA ┆
0x11620…11640 20 20 20 20 20 20 2d 2c 44 50 42 41 43 53 30 3d 20 52 4f 4d 43 53 20 0d 0a 20 20 20 20 20 20 20 ┆ -,DPBACS0= ROMCS ┆
0x11640…11660 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 4c 53 31 78 4c 53 30 20 0d 0a 20 20 20 ┆ + LS2xLS1xLS0 ┆
0x11660…11680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 50 55 41 44 52 46 78 50 55 ┆ + LS2xPUADRFxPU┆
0x11680…116a0 41 44 52 45 78 50 55 41 44 52 44 78 50 55 41 44 52 43 78 50 55 41 44 52 42 78 50 55 41 44 52 41 ┆ADRExPUADRDxPUADRCxPUADRBxPUADRA┆
0x116a0…116c0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 84 4c 53 32 78 2d 2c 50 ┆ + LS2x-,P┆
0x116c0…116e0 55 41 44 52 46 78 2d 2c 50 55 41 44 52 45 78 2d 2c 50 55 41 44 52 44 78 2d 2c 50 55 41 44 52 43 ┆UADRFx-,PUADREx-,PUADRDx-,PUADRC┆
0x116e0…11700 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 96 80 80 78 2d 2c 50 55 ┆ x-,PU┆
0x11700…11720 41 44 52 42 78 2d 2c 50 55 41 44 52 41 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ADRBx-,PUADRA ┆
0x11720…1173e 20 20 20 20 2b 20 50 55 41 44 52 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a ┆ + PUADR0 ┆
0x1173e…11741 FormFeed {
0x1173e…11741 0c 83 b0 ┆ ┆
0x1173e…11741 }
0x11741…11760 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 50 42 41 43 53 31 3d 20 52 4f 4d 43 53 20 0d 0a 20 20 ┆ -,DPBACS1= ROMCS ┆
0x11760…11780 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 4c 53 31 78 4c 53 30 20 ┆ + LS2xLS1xLS0 ┆
0x11780…117a0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 50 55 41 44 ┆ + LS2xPUAD┆
0x117a0…117c0 52 46 78 50 55 41 44 52 45 78 50 55 41 44 52 44 78 50 55 41 44 52 43 78 50 55 41 44 52 42 78 50 ┆RFxPUADRExPUADRDxPUADRCxPUADRBxP┆
0x117c0…117e0 55 41 44 52 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 84 4c 53 ┆UADRA + LS┆
0x117e0…11800 32 78 2d 2c 50 55 41 44 52 46 78 2d 2c 50 55 41 44 52 45 78 2d 2c 50 55 41 44 52 44 78 2d 2c 50 ┆2x-,PUADRFx-,PUADREx-,PUADRDx-,P┆
0x11800…11820 (140,) 55 41 44 52 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0a 19 96 80 80 ┆UADRC ┆
0x11820…11840 78 2d 2c 50 55 41 44 52 42 78 2d 2c 50 55 41 44 52 41 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆x-,PUADRBx-,PUADRA ┆
0x11840…11860 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 4c 42 48 45 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d ┆ + -,LBHE ┆
0x11860…11880 0a 20 20 20 20 20 20 20 20 20 44 50 52 41 4d 41 44 52 20 3d 20 2d 2c 4c 53 32 78 43 50 55 44 50 ┆ DPRAMADR = -,LS2xCPUDP┆
0x11880…118a0 41 44 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 4f 42 49 4f ┆ADR OBIO┆
0x118a0…118c0 41 44 52 20 20 3d 20 4c 53 32 78 4c 53 31 78 4c 53 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ADR = LS2xLS1xLS0 ┆
0x118c0…118e0 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 2d 2c 50 55 41 44 52 46 78 2d 2c 50 55 41 44 52 45 ┆ + LS2x-,PUADRFx-,PUADRE┆
0x118e0…11900 78 2d 2c 50 55 41 44 52 44 78 2d 2c 50 55 41 44 52 43 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆x-,PUADRDx-,PUADRC ┆
0x11900…11920 20 20 20 20 20 20 20 20 20 20 78 2d 2c 50 55 41 44 52 42 78 2d 2c 50 55 41 44 52 41 20 0d 0a 20 ┆ x-,PUADRBx-,PUADRA ┆
0x11920…11940 20 20 20 20 20 20 20 20 20 20 0d 0a 0d 0a b0 a1 33 2e 32 2e 35 20 20 20 20 50 41 54 30 31 31 0d ┆ 3.2.5 PAT011 ┆
0x11940…11960 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 50 41 4c ┆ This PAL┆
0x11960…11980 20 67 65 6e 65 72 61 74 65 73 20 74 68 65 20 41 52 44 59 20 61 6e 64 20 53 52 44 59 20 72 65 61 ┆ generates the ARDY and SRDY rea┆
0x11980…119a0 64 79 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 74 68 65 20 0a 19 89 80 80 38 30 31 38 36 20 6d 69 ┆dy signals for the 80186 mi┆
0x119a0…119c0 63 72 6f 70 72 6f 63 65 73 73 6f 72 2e 20 54 68 65 20 6d 65 6d 6f 72 79 20 63 6f 6d 6d 61 6e 64 ┆croprocessor. The memory command┆
0x119c0…119e0 20 73 69 67 6e 61 6c 20 2c 43 50 55 4d 45 4d 43 4d 44 2c 20 0a 19 89 80 80 69 73 20 64 65 63 6f ┆ signal ,CPUMEMCMD, is deco┆
0x119e0…11a00 64 65 64 20 66 72 6f 6d 20 4c 53 32 2c 20 4c 53 31 2c 20 61 6e 64 20 4c 53 30 2e 20 0d 0a 20 20 ┆ded from LS2, LS1, and LS0. ┆
0x11a00…11a20 (141,) 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 41 52 44 59 20 20 20 3d 20 58 ┆ -,ARDY = X┆
0x11a20…11a40 41 57 41 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 58 42 ┆AWAIT + XB┆
0x11a40…11a60 57 41 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 ┆WAIT + LS2┆
0x11a60…11a80 78 4c 53 31 78 4c 53 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆xLS1xLS0 +┆
0x11a80…11aa0 20 2d 2c 4c 53 32 78 43 50 55 44 50 41 44 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,LS2xCPUDPADR ┆
0x11aa0…11ac0 20 20 20 20 20 20 2b 20 4d 42 41 43 53 78 2d 2c 4d 42 4d 41 53 54 45 52 20 0d 0a 20 20 20 20 20 ┆ + MBACSx-,MBMASTER ┆
0x11ac0…11ae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4d 42 41 43 53 78 2d 2c 4d 42 58 41 43 4b 78 ┆ + MBACSx-,MBXACKx┆
0x11ae0…11b00 2d 2c 54 49 4d 45 4f 55 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 ┆-,TIMEOUT ┆
0x11b00…11b20 20 20 2d 2c 53 52 44 59 20 20 20 3d 20 4c 53 32 78 2d 2c 4c 53 31 20 0d 0a 20 20 20 20 20 20 20 ┆ -,SRDY = LS2x-,LS1 ┆
0x11b20…11b40 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 2d 2c 4c 53 30 20 0d 0a 20 20 20 20 20 ┆ + LS2x-,LS0 ┆
0x11b40…11b60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 4c 53 32 78 2d 2c 43 50 55 44 50 41 44 ┆ + -,LS2x-,CPUDPAD┆
0x11b60…11b80 52 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4c 53 32 78 4c 53 ┆R + LS2xLS┆
0x11b80…11ba0 31 78 4c 53 30 78 2d 2c 54 53 33 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆1xLS0x-,TS3 ┆
0x11ba0…11bc0 20 20 2b 20 2d 2c 4c 53 32 78 43 50 55 44 50 41 44 52 78 4d 42 53 45 4c 20 0d 0a 20 20 20 20 20 ┆ + -,LS2xCPUDPADRxMBSEL ┆
0x11bc0…11be0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 4c 53 32 78 43 50 55 44 50 41 44 52 78 ┆ + -,LS2xCPUDPADRx┆
0x11be0…11c00 2d 2c 43 41 53 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 4d 43 ┆-,CAS MC┆
0x11c00…11c20 (142,) 4d 44 20 20 20 20 20 3d 20 2d 2c 4c 53 32 78 4c 53 31 78 2d 2c 54 53 33 20 0d 0a 20 20 20 20 20 ┆MD = -,LS2xLS1x-,TS3 ┆
0x11c20…11c40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 4c 53 32 78 4c 53 31 78 30 42 52 44 20 ┆ + -,LS2xLS1x0BRD ┆
0x11c40…11c60 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2d 2c 4c 53 32 78 4c 53 ┆ + -,LS2xLS┆
0x11c60…11c80 30 78 2d 2c 54 53 33 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 ┆0x-,TS3 + ┆
0x11c80…11ca0 2d 2c 4c 53 32 78 4c 53 30 78 30 42 57 52 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆-,LS2xLS0x0BWRT ┆
0x11ca0…11cc0 20 20 20 20 20 20 20 20 0d 0a b0 a1 33 2e 32 2e 36 20 20 20 20 50 41 54 30 31 32 0d 0a 20 20 20 ┆ 3.2.6 PAT012 ┆
0x11cc0…11ce0 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 50 41 4c 20 69 73 20 ┆ This PAL is ┆
0x11ce0…11d00 75 73 65 64 20 74 6f 20 67 65 6e 65 72 61 74 65 20 69 6e 74 65 72 72 75 70 74 20 74 6f 20 74 68 ┆used to generate interrupt to th┆
0x11d00…11d20 65 20 4d 75 6c 74 69 62 75 73 2e 20 49 74 20 0a 19 89 80 80 68 61 73 20 6f 6e 65 20 6e 6f 6e 2d ┆e Multibus. It has one non-┆
0x11d20…11d40 6c 61 74 63 68 65 64 20 28 4d 42 49 4e 54 4f 55 54 30 29 2c 20 61 6e 64 20 74 68 72 65 65 20 6c ┆latched (MBINTOUT0), and three l┆
0x11d40…11d60 61 74 63 68 65 64 20 0a 19 89 80 80 28 4d 42 49 4e 54 4f 55 54 20 31 2d 33 29 20 69 6e 74 65 72 ┆atched (MBINTOUT 1-3) inter┆
0x11d60…11d80 72 75 70 74 20 6f 75 74 70 75 74 73 2e 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆rupt outputs. ┆
0x11d80…11da0 20 20 20 20 20 20 4d 42 49 4e 54 4f 55 54 30 20 20 20 3d 20 4f 42 57 52 54 78 50 43 53 34 78 50 ┆ MBINTOUT0 = OBWRTxPCS4xP┆
0x11da0…11dc0 55 41 44 52 36 78 2d 2c 50 55 41 44 52 31 78 2d 2c 49 4f 44 41 54 31 78 2d 2c 49 4f 44 41 54 30 ┆UADR6x-,PUADR1x-,IODAT1x-,IODAT0┆
0x11dc0…11de0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 51 31 20 20 20 20 ┆ -,Q1 ┆
0x11de0…11e00 20 20 20 20 3d 20 4f 42 57 52 54 78 50 43 53 34 78 50 55 41 44 52 36 78 2d 2c 50 55 41 44 52 31 ┆ = OBWRTxPCS4xPUADR6x-,PUADR1┆
0x11e00…11e20 (143,) 78 2d 2c 49 4f 44 41 54 31 78 49 4f 44 41 54 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆x-,IODAT1xIODAT0 ┆
0x11e20…11e40 20 20 20 20 20 20 20 20 20 2b 20 4d 42 49 4e 54 4f 55 54 31 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ + MBINTOUT1 ┆
0x11e40…11e44 20 20 0d 0a ┆ ┆
0x11e44…11e47 FormFeed {
0x11e44…11e47 0c 83 98 ┆ ┆
0x11e44…11e47 }
0x11e47…11e60 0a 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 49 4e 54 4f 55 54 31 20 3d 20 30 ┆ -,MBINTOUT1 = 0┆
0x11e60…11e80 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆BINIT +┆
0x11e80…11ea0 20 4f 42 57 52 54 78 50 43 53 34 78 50 55 41 44 52 36 78 50 55 41 44 52 31 78 2d 2c 49 4f 44 41 ┆ OBWRTxPCS4xPUADR6xPUADR1x-,IODA┆
0x11ea0…11ec0 54 31 78 49 4f 44 41 54 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆T1xIODAT0 ┆
0x11ec0…11ee0 20 20 2b 20 52 53 54 4d 42 49 4e 54 78 2d 2c 44 41 54 31 78 44 41 54 30 20 0d 0a 20 20 20 20 20 ┆ + RSTMBINTx-,DAT1xDAT0 ┆
0x11ee0…11f00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 31 20 0d 0a 20 20 20 20 20 20 20 ┆ + Q1 ┆
0x11f00…11f20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 51 32 20 20 20 20 20 20 20 20 3d 20 4f 42 57 ┆ -,Q2 = OBW┆
0x11f20…11f40 52 54 78 50 43 53 34 78 50 55 41 44 52 36 78 2d 2c 50 55 41 44 52 31 78 49 4f 44 41 54 31 78 2d ┆RTxPCS4xPUADR6x-,PUADR1xIODAT1x-┆
0x11f40…11f60 2c 49 4f 44 41 54 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆,IODAT0 ┆
0x11f60…11f80 2b 20 4d 42 49 4e 54 4f 55 54 32 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆+ MBINTOUT2 ┆
0x11f80…11fa0 20 20 20 20 2d 2c 4d 42 49 4e 54 4f 55 54 32 20 3d 20 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 ┆ -,MBINTOUT2 = 0BINIT ┆
0x11fa0…11fc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4f 42 57 52 54 78 50 43 53 34 78 50 ┆ + OBWRTxPCS4xP┆
0x11fc0…11fe0 55 41 44 52 36 78 50 55 41 44 52 31 78 49 4f 44 41 54 31 78 2d 2c 49 4f 44 41 54 30 0d 0a 20 20 ┆UADR6xPUADR1xIODAT1x-,IODAT0 ┆
0x11fe0…12000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 52 53 54 4d 42 49 4e 54 78 ┆ + RSTMBINTx┆
0x12000…12020 (144,) 44 41 54 31 78 2d 2c 44 41 54 30 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆DAT1x-,DAT0 ┆
0x12020…12040 20 20 20 20 20 2b 20 51 32 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 ┆ + Q2 ┆
0x12040…12060 20 20 2d 2c 51 33 20 20 20 20 20 20 20 20 3d 20 4f 42 57 52 54 78 50 43 53 34 78 50 55 41 44 52 ┆ -,Q3 = OBWRTxPCS4xPUADR┆
0x12060…12080 36 78 2d 2c 50 55 41 44 52 31 78 49 4f 44 41 54 31 78 49 4f 44 41 54 30 0d 0a 20 20 20 20 20 20 ┆6x-,PUADR1xIODAT1xIODAT0 ┆
0x12080…120a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4d 42 49 4e 54 4f 55 54 33 20 0d 0a 20 ┆ + MBINTOUT3 ┆
0x120a0…120c0 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 4d 42 49 4e 54 4f 55 54 33 ┆ -,MBINTOUT3┆
0x120c0…120e0 20 3d 20 30 42 49 4e 49 54 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ = 0BINIT ┆
0x120e0…12100 20 20 20 2b 20 4f 42 57 52 54 78 50 43 53 34 78 50 55 41 44 52 36 78 50 55 41 44 52 31 78 49 4f ┆ + OBWRTxPCS4xPUADR6xPUADR1xIO┆
0x12100…12120 44 41 54 31 78 49 4f 44 41 54 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆DAT1xIODAT0 ┆
0x12120…12140 20 20 20 20 2b 20 52 53 54 4d 42 49 4e 54 78 44 41 54 31 78 44 41 54 30 20 0d 0a 20 20 20 20 20 ┆ + RSTMBINTxDAT1xDAT0 ┆
0x12140…12160 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 51 33 20 09 09 09 09 09 0d 0a 0d 0a ┆ + Q3 ┆
0x12160…12180 0d 0a b0 a1 33 2e 33 20 20 20 20 20 20 53 74 61 74 65 20 44 69 61 67 72 61 6d 73 0d 0a 0d 0a b0 ┆ 3.3 State Diagrams ┆
0x12180…121a0 a1 33 2e 33 2e 31 20 20 20 20 44 75 61 6c 2d 50 6f 72 74 20 52 41 4d 20 41 63 63 65 73 73 20 43 ┆ 3.3.1 Dual-Port RAM Access C┆
0x121a0…121c0 6f 6e 74 72 6f 6c 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ontrol ┆
0x121c0…121e0 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 ┆ F┆
0x121e0…12200 31 20 3d 20 4d 42 52 51 53 59 4e 78 2d 2c 43 50 55 44 50 41 44 52 78 2d 2c 43 50 55 4c 4f 43 4b ┆1 = MBRQSYNx-,CPUDPADRx-,CPULOCK┆
0x12200…12220 (145,) 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 4d 42 52 51 53 59 4e 78 2d 2c 43 50 55 4d ┆ + MBRQSYNx-,CPUM┆
0x12220…12240 45 4d 43 4d 44 78 2d 2c 43 50 55 4c 4f 43 4b 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 32 20 3d ┆EMCMDx-,CPULOCK F2 =┆
0x12240…12260 20 4d 42 52 51 53 59 4e 78 4d 42 53 45 4c 78 2d 2c 52 46 43 59 43 78 52 41 53 45 4e 0d 0a 0d 0a ┆ MBRQSYNxMBSELx-,RFCYCxRASEN ┆
0x12260…12280 20 20 20 20 20 20 20 20 20 46 33 20 3d 20 2d 2c 4d 42 52 51 53 59 4e 78 2d 2c 4d 42 4c 4f 43 4b ┆ F3 = -,MBRQSYNx-,MBLOCK┆
0x12280…122a0 0d 0a 20 0d 0a 20 20 20 20 20 20 20 20 20 46 34 20 3d 20 4d 42 53 45 4c 78 4d 42 4c 4f 43 4b 0d ┆ F4 = MBSELxMBLOCK ┆
0x122a0…122a1 0a ┆ ┆
0x122a1…122a4 FormFeed {
0x122a1…122a4 0c 83 c0 ┆ ┆
0x122a1…122a4 }
0x122a4…122c0 0a b0 a1 33 2e 33 2e 32 20 20 20 44 75 61 6c 2d 50 6f 72 74 20 52 41 4d 20 54 69 6d ┆ 3.3.2 Dual-Port RAM Tim┆
0x122c0…122e0 69 6e 67 20 43 6f 6e 74 72 6f 6c 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ing Control ┆
0x122e0…12300 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
0x12300…12320 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 31 20 3d 20 43 50 55 44 50 41 44 52 78 ┆ F1 = CPUDPADRx┆
0x12320…12340 43 50 55 4d 45 4d 43 4d 44 78 2d 2c 52 46 52 51 78 2d 2c 4d 42 53 45 4c 0d 0a 20 20 20 20 20 20 ┆CPUMEMCMDx-,RFRQx-,MBSEL ┆
0x12340…1235f 20 20 20 20 20 20 20 20 2b 4d 42 52 51 53 59 4e 78 2d 2c 52 46 52 51 78 4d 42 53 45 4c 0d 0a ┆ +MBRQSYNx-,RFRQxMBSEL ┆
0x1235f…12362 FormFeed {
0x1235f…12362 0c 82 88 ┆ ┆
0x1235f…12362 }
0x12362…12380 0a b0 a1 33 2e 34 20 20 20 20 20 54 69 6d 69 6e 67 20 44 69 61 67 72 61 6d 73 0d 0a 0d 0a ┆ 3.4 Timing Diagrams ┆
0x12380…12383 FormFeed {
0x12380…12383 0c 80 90 ┆ ┆
0x12380…12383 }
0x12383…12386 0a 0d 0a ┆ ┆
0x12386…12389 FormFeed {
0x12386…12389 0c 80 88 ┆ ┆
0x12386…12389 }
0x12389…1238c 0a 0d 0a ┆ ┆
0x1238c…1238f FormFeed {
0x1238c…1238f 0c 80 88 ┆ ┆
0x1238c…1238f }
0x1238f…12392 0a 0d 0a ┆ ┆
0x12392…12395 FormFeed {
0x12392…12395 0c 80 88 ┆ ┆
0x12392…12395 }
0x12395…12398 0a 0d 0a ┆ ┆
0x12398…1239b FormFeed {
0x12398…1239b 0c 80 88 ┆ ┆
0x12398…1239b }
0x1239b…123a0 0a b0 a1 33 2e ┆ 3.┆
0x123a0…123bb 35 20 20 20 20 20 20 41 73 73 65 6d 62 6c 79 20 44 72 61 77 69 6e 67 0d 0a 0d 0a ┆5 Assembly Drawing ┆
0x123bb…123be FormFeed {
0x123bb…123be 0c 80 90 ┆ ┆
0x123bb…123be }
0x123be…123c0 0a 0d ┆ ┆
0x123c0…123c1 0a ┆ ┆
0x123c1…123c4 FormFeed {
0x123c1…123c4 0c 80 88 ┆ ┆
0x123c1…123c4 }
0x123c4…123e0 0a 1a 1a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x123e0…12400 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆