|
DataMuseum.dkPresents historical artifacts from the history of: CP/M |
This is an automatic "excavation" of a thematic subset of
See our Wiki for more about CP/M Excavated with: AutoArchaeologist - Free & Open Source Software. |
top - metrics - download
Length: 8704 (0x2200)
Types: RcTekst
Names: »99109834.WP«
└─⟦dedaa6eab⟧ Bits:30005866/disk1.imd Dokumenter i RcTekst format (RCSL 99-1-*)
└─⟦this⟧ »99109834.WP«
╱04002d4e0a00070000000003014131400000000000000000000000000000000000000000000000000b11326069ffffffffffffffffffffff04╱
┆06┆i↲
↲
┆a2┆┆e2┆┆a1┆┆b0┆TABLE OF CONTENTS ┆05┆PAGE↲
↲
1. GENEREL .................................................. 1↲
↲
2. RC MIKRONET .............................................. 3↲
2.1 RC Mikronet blockdiagram ............................ 3↲
2.2 RC Mikronet jumper configuration .................... 3↲
↲
3. ETHERNET/CHEAPERNET ...................................... 5↲
↲
4. LOGIC DIAGRAMS ........................................... 7↲
↲
5. TIMING DIAGRAMS .......................................... 26 ↲
↲
↲
┆a1┆┆b0┆APPENDIX↲
↲
A. REFERENCES ............................................... 32↲
════════════════════════════════════════════════════════════════════════
↓
┆06┆ii↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆14┆┆b3┆┆06┆┆0b┆↲
↲
┆a1┆┆b0┆1. GENEREL↲
↲
This manual contains a hardware description of the NET751, net┄↓
controller board, which is used in the RC750 system supporting RC ↓
Mikronet, Ethernet and Cheapernet local area networks.↲
↲
RC Mikronet is a 1Mbit local area network. Ethernet and Cheaper┄↓
net are 10 Mbit local area networks. The NET751 board can be ↓
configured to support 1Mbit transmission rate or 10 Mbit trans┄↓
mission rate.↲
↲
Chapter 2 describes how to configure the board to support RC ↓
Mikronet.↲
↲
Chapter 3 describes how to configure the board to support Ether┄↓
net or Cheapernet.↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Fig. 1: NET751 block diagram, Micronet.↲
↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆2. RC MIKRONET↲
↲
┆a1┆┆b0┆2.1 RC Mikronet blockdiagram↲
↲
Figure 1 shows a blockdiagram of the NET751 board when configured ↓
to support RC Mikronet.↲
↲
The architecture is based on the Intel 82586 local communication ↓
controller.↲
↲
The serial interface may be divided into two parts:↲
↲
1. the transmitting circuit,↲
↲
2. the receiving circuit.↲
↲
The transmitter performs the Manchester encoding and data from ↓
the 82586. ↲
↲
A watch dog timer prevents the 872586 from transmitting too long ↓
frames (250 ms). When transmitting a frame, the 82586 controller ↓
may receive a collision signal from the transceiver indicating ↓
that another station transmits a frame.↲
↲
The receiver performs the Manchester decoding and a clock reco┄↓
very of the received signal from the transceiver.↲
↲
↲
┆b0┆┆a1┆2.2 RC Mikronet jumper configuration↲
↲
The 82586 may access up to 960 Kbytes of memory on the CPU board. ↓
The address space can be selected by two jumpers on the board. ↓
Table 1 shows how.↲
↲
W4 W3 Address space↲
↲
00000H - 0FFFFFH↲
↲
00000H - 07FFFFH↲
↲
00000H - 03FFFFH↲
↲
00000H - 3FFFFH and↲
80000H - 0BFFFFH↲
↲
┆06┆Table 1: Address range selection.↲
↲
In order to support RC Mikronet the jumpers must be placed as ↓
shown in figure 2 except the jumpers in position W3 and W4.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
┆06┆Fig. 2: Jumpers in the Micronet configuration.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3. ETHERNET/CHEAPERNET↲
↲
Figure 3 shows a block diagram of the board when configured to ↓
support Ethernet/Cheapernet.↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
┆06┆Fig. 3: Block diagram, Ethernet/Cheapernet.↲
↲
Table 1 in chapter 2 shows how to configure the address space for ↓
the 82586 local communication controller.↲
↲
In order to support Ethernet/Cheapernet the jumpers (except in ↓
position W3 and W4) must be placed as shown in figure 4.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
┆06┆Fig. 4: Jumpers in the Ethernet/Cheapernet configuration.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4. LOGIC DIAGRAMS↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
↲
TXD Data to be transmitted, NRZI.↲
↲
-,RTS Request to send to serial interface.↲
↲
NETHOLD ┆84┆Request to the CPU to access the ↓
┆19┆┆9b┆┄┄systembus.↲
↲
NETINT Interrupt to the CPU.↲
↲
-,S0*, -,S1* ┆84┆Status signals, defining the type of ↓
┆19┆┆9b┆┄┄DMA transfer.↲
↲
-,BHE ┆84┆Bus High Enable, enables data onto the ↓
┆19┆┆9b┆┄┄most significant half of the data bus.↲
↲
A16-19 Address bit 16 to 19.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
↲
-,DEN ┆84┆Data enable is activated by the net┄↓
┆19┆┆9b┆┄┄controller when access to systembus.↲
↲
A19*, A18* ┆84┆Address bits controlled by netcontrol┄↓
┆19┆┆9b┆┄┄ler.↲
↲
-,HOLD ┆84┆DMA request from netcontroller or 8087 ↓
┆19┆┆9b┆┄┄floating processor.↲
↲
NETHLDA* ┆84┆Latched DMA acknowledge signal from ↓
┆19┆┆9b┆┄┄CPU.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
NETHOLDA ┆84┆DMA acknowledge signal from CPU to ↓
┆19┆┆9b┆┄┄netcontroller through priority logic.↲
↲
NETHOLD* ┆84┆DMA request from netcontroller through ↓
┆19┆┆9b┆┄┄priority logic.↲
↲
8087HDLA ┆84┆DMA acknowledge signal from CPU to ↓
┆19┆┆9b┆┄┄8087 floating processor through prio┄↓
┆19┆┆9b┆┄┄rity logic.↲
↲
8087HOLD ┆84┆DMA request from 8087 floating proces┄↓
┆19┆┆9b┆┄┄sor through priority logic.↲
↲
INT ┆84┆Interrupt signal from netcontroller to ↓
┆19┆┆9b┆┄┄CPU board.↲
↲
-,82501 RXC* ┆84┆Delayed receiver clock signal from ↓
┆19┆┆9b┆┄┄82501 encoder/decoder.↲
↲
-,82501 CDT* ┆84┆Collision detect signal from 82501 ↓
┆19┆┆9b┆┄┄encoder/decoder.↲
↲
-,RESET Reset signal from CPU-board.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a2┆┆a2┆┆e2┆┆a1┆┆b0┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
AD0-15 ┆84┆Time multiplexed memory address and ↓
┆19┆┆9b┆┄┄data bus.↲
↲
-,BHE* ┆84┆Bus high enable.↲
↲
A16*-19* ┆84┆Four most significant address lines.↲
↲
-,8087HOLD ┆84┆DMA request from 8087 floating proces┄↓
┆19┆┆9b┆┄┄sor board to netcontroller board (to ↓
┆19┆┆9b┆┄┄priority logic).↲
↲
HLDA ┆84┆DMA acknowledge signal to netcontrol┄↓
┆19┆┆9b┆┄┄ler board.↲
↲
QS0, QS1 ┆84┆Queue status signal to the 8087 floa┄↓
┆19┆┆9b┆┄┄ting processor board.↲
↲
ARDY ┆84┆Asynchronous ready signal from memory.↲
↲
TEST ┆84┆Test signal to the 8087 floating ↓
┆19┆┆9b┆┄┄processor board.↲
↲
CPUCLK ┆84┆Clock signal from CPU board.↲
↲
-,NETCA ┆84┆Channel attention signal to netcon┄↓
┆19┆┆9b┆┄┄troller.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
Transmit+, Transmit- Transmit pair to transceiver.↲
↲
-,82501 RXC ┆84┆Receiver clock from 82501 encoder/de┄↓
┆19┆┆9b┆┄┄coder↲
-,82501CRS ┆84┆Carrier sense from 82501 encoder/de┄↓
┆19┆┆9b┆┄┄coder↲
82501RXD ┆84┆Receive data from 82501 encoder/de┄↓
┆19┆┆9b┆┄┄coder↲
-,82501 CDT ┆84┆Collision detect from 82501 encoder/┄ ↓
┆19┆┆9b┆┄┄decoder↲
-,82501 TXC ┆84┆Transmitterclock from 82501 encoder/┄ ↓
┆19┆┆9b┆┄┄decoder↲
-,RXC Receiver clock to netcontroller↲
-,CRS Carrier sense to netcontroller↲
RXD Receive data to netcontroller↲
-,CDT Collision detect to netcontroller↲
-,TXC Transmitter clock to netcontroller↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆b0┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
-,MRXC ┆84┆Micronet receiver clock generated from ↓
┆19┆┆9b┆┄┄received manchester encoded signal.↲
↲
MRXDD ┆84┆Micronet receive data signal.↲
↲
DATATR ┆84┆Data transitions, transitions low to ↓
┆19┆┆9b┆┄┄high indicates that data is being ↓
┆19┆┆9b┆┄┄received.↲
↲
10MHz ┆84┆10MHz clock for the mikronet clock and ↓
┆19┆┆9b┆┄┄data recovery.↲
↲
2MHz 2MHz clock for micronet data encoding.↲
↲
-,MTXC Micronet transmit clock.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
TXDE ┆84┆Micronet Manchester encoded transmit ↓
┆19┆┆9b┆┄┄data.↲
↲
MCRS, -,MCRS Micronet carrier sense signal.↲
↲
EOF End of frame signal.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
-,MCDT Micronet collision detect.↲
↲
MRXD ┆84┆Micronet Manchester encoded data ↓
┆19┆┆9b┆┄┄received from transceiver.↲
↲
TRANSMIT+, TRANSMIT- ┆84┆Micronet transmit pair signals to ↓
┆19┆┆9b┆┄┄transceiver.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆a2┆┆e2┆┆b0┆┆a1┆ SIGNAL NAME┆06┆DESCRIPTION┆05┆↲
┆81┆┆a1┆↲
COLDET+, COLDET- ┆84┆Collision detect signal pair.↲
↲
RECEIVE+, RECEIVE- Receive data signal pair.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5. TIMING DIAGRAMS↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆A. REFERENCES↲
↲
(1) ┆84┆RCSL No 44-RT2058.↲
┆84┆RC750, CPU board, Reference Manual,↲
Jens Peter Jakobsen and Peter Kock Andersson, Sept. 83.↲
↲
(2) RCSL No 991 09819.↲
Drawings for RC750, ↲
Peter Kock Andersson.↲
↲
(3) 82586 Reference Manual, Jan 83.↲
Intel Corporation.↲
↲
(4) 82501 Ethernet Serial Interface, Data sheet.↲
↲
(5) LAN Components User's Manual,↲
Intel, March 1984.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆1a┆┆1a┆┆00┆┆ff┆┆ff┆┆ff┆┆00┆┆00┆┆00┆┆ff┆┆ff┆┆ff┆┆00┆┆00┆┆00┆┆ff┆
0x0000…0020 (0,) 00 00 00 00 00 00 00 00 42 04 04 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 04 4e 00 00 00 ┆ B N ┆
0x0020…0040 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ ┆
0x0040…0047 00 00 00 00 00 00 00 ┆ ┆
0x0047…0080 Params {
0x0047…0080 04 00 2d 4e 0a 00 07 00 00 00 00 03 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1@ ┆
0x0047…0080 00 00 00 00 00 00 00 00 0b 11 32 60 69 ff ff ff ff ff ff ff ff ff ff ff 04 ┆ 2`i ┆
0x0047…0080 }
0x0080…00a0 06 69 0d 0a 0d 0a a2 e2 a1 b0 54 41 42 4c 45 20 4f 46 20 43 4f 4e 54 45 4e 54 53 20 05 50 41 47 ┆ i TABLE OF CONTENTS PAG┆
0x00a0…00c0 45 0d 0a 0d 0a 31 2e 20 47 45 4e 45 52 45 4c 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆E 1. GENEREL ................┆
0x00c0…00e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x00e0…0100 2e 2e 20 20 20 31 0d 0a 0d 0a 32 2e 20 52 43 20 4d 49 4b 52 4f 4e 45 54 20 2e 2e 2e 2e 2e 2e 2e ┆.. 1 2. RC MIKRONET .......┆
0x0100…0120 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x0120…0140 2e 2e 2e 2e 2e 2e 2e 20 20 20 33 0d 0a 20 20 20 32 2e 31 20 20 52 43 20 4d 69 6b 72 6f 6e 65 74 ┆....... 3 2.1 RC Mikronet┆
0x0140…0160 20 62 6c 6f 63 6b 64 69 61 67 72 61 6d 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ blockdiagram ..................┆
0x0160…0180 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 33 0d 0a 20 20 20 32 2e 32 20 20 52 43 20 4d 69 6b 72 6f ┆.......... 3 2.2 RC Mikro┆
0x0180…01a0 6e 65 74 20 6a 75 6d 70 65 72 20 63 6f 6e 66 69 67 75 72 61 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e ┆net jumper configuration .......┆
0x01a0…01c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 33 0d 0a 0d 0a 33 2e 20 45 54 48 45 52 4e 45 54 ┆............. 3 3. ETHERNET┆
0x01c0…01e0 2f 43 48 45 41 50 45 52 4e 45 54 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆/CHEAPERNET ....................┆
0x01e0…0200 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 35 0d 0a 0d 0a 34 2e 20 4c 4f 47 ┆.................. 5 4. LOG┆
0x0200…0220 (1,) 49 43 20 44 49 41 47 52 41 4d 53 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆IC DIAGRAMS ....................┆
0x0220…0240 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 37 0d 0a 0d 0a 35 ┆....................... 7 5┆
0x0240…0260 2e 20 54 49 4d 49 4e 47 20 44 49 41 47 52 41 4d 53 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆. TIMING DIAGRAMS ..............┆
0x0260…0280 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 36 ┆............................ 26┆
0x0280…02a0 20 0d 0a 0d 0a 0d 0a a1 b0 41 50 50 45 4e 44 49 58 0d 0a 0d 0a 41 2e 20 52 45 46 45 52 45 4e 43 ┆ APPENDIX A. REFERENC┆
0x02a0…02c0 45 53 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ES .............................┆
0x02c0…02d8 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 33 32 0d 0a ┆.................. 32 ┆
0x02d8…02db FormFeed {
0x02d8…02db 0c 81 c8 ┆ ┆
0x02d8…02db }
0x02db…02e0 0a 06 69 69 0d ┆ ii ┆
0x02e0…02e3 0a 0d 0a ┆ ┆
0x02e3…02e6 FormFeed {
0x02e3…02e6 0c 80 94 ┆ ┆
0x02e3…02e6 }
0x02e6…0300 0a 14 b3 06 0b 0d 0a 0d 0a a1 b0 31 2e 20 47 45 4e 45 52 45 4c 0d 0a 0d 0a 54 ┆ 1. GENEREL T┆
0x0300…0320 68 69 73 20 6d 61 6e 75 61 6c 20 63 6f 6e 74 61 69 6e 73 20 61 20 68 61 72 64 77 61 72 65 20 64 ┆his manual contains a hardware d┆
0x0320…0340 65 73 63 72 69 70 74 69 6f 6e 20 6f 66 20 74 68 65 20 4e 45 54 37 35 31 2c 20 6e 65 74 80 0a 63 ┆escription of the NET751, net c┆
0x0340…0360 6f 6e 74 72 6f 6c 6c 65 72 20 62 6f 61 72 64 2c 20 77 68 69 63 68 20 69 73 20 75 73 65 64 20 69 ┆ontroller board, which is used i┆
0x0360…0380 6e 20 74 68 65 20 52 43 37 35 30 20 73 79 73 74 65 6d 20 73 75 70 70 6f 72 74 69 6e 67 20 52 43 ┆n the RC750 system supporting RC┆
0x0380…03a0 20 0a 4d 69 6b 72 6f 6e 65 74 2c 20 45 74 68 65 72 6e 65 74 20 61 6e 64 20 43 68 65 61 70 65 72 ┆ Mikronet, Ethernet and Cheaper┆
0x03a0…03c0 6e 65 74 20 6c 6f 63 61 6c 20 61 72 65 61 20 6e 65 74 77 6f 72 6b 73 2e 0d 0a 0d 0a 52 43 20 4d ┆net local area networks. RC M┆
0x03c0…03e0 69 6b 72 6f 6e 65 74 20 69 73 20 61 20 31 4d 62 69 74 20 6c 6f 63 61 6c 20 61 72 65 61 20 6e 65 ┆ikronet is a 1Mbit local area ne┆
0x03e0…0400 74 77 6f 72 6b 2e 20 45 74 68 65 72 6e 65 74 20 61 6e 64 20 43 68 65 61 70 65 72 80 0a 6e 65 74 ┆twork. Ethernet and Cheaper net┆
0x0400…0420 (2,) 20 61 72 65 20 31 30 20 4d 62 69 74 20 6c 6f 63 61 6c 20 61 72 65 61 20 6e 65 74 77 6f 72 6b 73 ┆ are 10 Mbit local area networks┆
0x0420…0440 2e 20 54 68 65 20 4e 45 54 37 35 31 20 62 6f 61 72 64 20 63 61 6e 20 62 65 20 0a 63 6f 6e 66 69 ┆. The NET751 board can be confi┆
0x0440…0460 67 75 72 65 64 20 74 6f 20 73 75 70 70 6f 72 74 20 31 4d 62 69 74 20 74 72 61 6e 73 6d 69 73 73 ┆gured to support 1Mbit transmiss┆
0x0460…0480 69 6f 6e 20 72 61 74 65 20 6f 72 20 31 30 20 4d 62 69 74 20 74 72 61 6e 73 80 0a 6d 69 73 73 69 ┆ion rate or 10 Mbit trans missi┆
0x0480…04a0 6f 6e 20 72 61 74 65 2e 0d 0a 0d 0a 43 68 61 70 74 65 72 20 32 20 64 65 73 63 72 69 62 65 73 20 ┆on rate. Chapter 2 describes ┆
0x04a0…04c0 68 6f 77 20 74 6f 20 63 6f 6e 66 69 67 75 72 65 20 74 68 65 20 62 6f 61 72 64 20 74 6f 20 73 75 ┆how to configure the board to su┆
0x04c0…04e0 70 70 6f 72 74 20 52 43 20 0a 4d 69 6b 72 6f 6e 65 74 2e 0d 0a 0d 0a 43 68 61 70 74 65 72 20 33 ┆pport RC Mikronet. Chapter 3┆
0x04e0…0500 20 64 65 73 63 72 69 62 65 73 20 68 6f 77 20 74 6f 20 63 6f 6e 66 69 67 75 72 65 20 74 68 65 20 ┆ describes how to configure the ┆
0x0500…0520 62 6f 61 72 64 20 74 6f 20 73 75 70 70 6f 72 74 20 45 74 68 65 72 80 0a 6e 65 74 20 6f 72 20 43 ┆board to support Ether net or C┆
0x0520…052c 68 65 61 70 65 72 6e 65 74 2e 0d 0a ┆heapernet. ┆
0x052c…052f FormFeed {
0x052c…052f 0c 81 aa ┆ ┆
0x052c…052f }
0x052f…0540 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x0540…0560 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x0560…0580 0d 0a 0d 0a 0d 0a 0d 0a 46 69 67 2e 20 31 3a 20 4e 45 54 37 35 31 20 62 6c 6f 63 6b 20 64 69 61 ┆ Fig. 1: NET751 block dia┆
0x0580…0597 67 72 61 6d 2c 20 4d 69 63 72 6f 6e 65 74 2e 0d 0a 0d 0a 0d 0a 0d 0a ┆gram, Micronet. ┆
0x0597…059a FormFeed {
0x0597…059a 0c 82 c0 ┆ ┆
0x0597…059a }
0x059a…05a0 0a b0 a1 32 2e 20 ┆ 2. ┆
0x05a0…05c0 52 43 20 4d 49 4b 52 4f 4e 45 54 0d 0a 0d 0a a1 b0 32 2e 31 20 52 43 20 4d 69 6b 72 6f 6e 65 74 ┆RC MIKRONET 2.1 RC Mikronet┆
0x05c0…05e0 20 62 6c 6f 63 6b 64 69 61 67 72 61 6d 0d 0a 0d 0a 46 69 67 75 72 65 20 31 20 73 68 6f 77 73 20 ┆ blockdiagram Figure 1 shows ┆
0x05e0…0600 61 20 62 6c 6f 63 6b 64 69 61 67 72 61 6d 20 6f 66 20 74 68 65 20 4e 45 54 37 35 31 20 62 6f 61 ┆a blockdiagram of the NET751 boa┆
0x0600…0620 (3,) 72 64 20 77 68 65 6e 20 63 6f 6e 66 69 67 75 72 65 64 20 0a 74 6f 20 73 75 70 70 6f 72 74 20 52 ┆rd when configured to support R┆
0x0620…0640 43 20 4d 69 6b 72 6f 6e 65 74 2e 0d 0a 0d 0a 54 68 65 20 61 72 63 68 69 74 65 63 74 75 72 65 20 ┆C Mikronet. The architecture ┆
0x0640…0660 69 73 20 62 61 73 65 64 20 6f 6e 20 74 68 65 20 49 6e 74 65 6c 20 38 32 35 38 36 20 6c 6f 63 61 ┆is based on the Intel 82586 loca┆
0x0660…0680 6c 20 63 6f 6d 6d 75 6e 69 63 61 74 69 6f 6e 20 0a 63 6f 6e 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a ┆l communication controller. ┆
0x0680…06a0 54 68 65 20 73 65 72 69 61 6c 20 69 6e 74 65 72 66 61 63 65 20 6d 61 79 20 62 65 20 64 69 76 69 ┆The serial interface may be divi┆
0x06a0…06c0 64 65 64 20 69 6e 74 6f 20 74 77 6f 20 70 61 72 74 73 3a 0d 0a 0d 0a 31 2e 20 74 68 65 20 74 72 ┆ded into two parts: 1. the tr┆
0x06c0…06e0 61 6e 73 6d 69 74 74 69 6e 67 20 63 69 72 63 75 69 74 2c 0d 0a 0d 0a 32 2e 20 74 68 65 20 72 65 ┆ansmitting circuit, 2. the re┆
0x06e0…0700 63 65 69 76 69 6e 67 20 63 69 72 63 75 69 74 2e 0d 0a 0d 0a 54 68 65 20 74 72 61 6e 73 6d 69 74 ┆ceiving circuit. The transmit┆
0x0700…0720 74 65 72 20 70 65 72 66 6f 72 6d 73 20 74 68 65 20 4d 61 6e 63 68 65 73 74 65 72 20 65 6e 63 6f ┆ter performs the Manchester enco┆
0x0720…0740 64 69 6e 67 20 61 6e 64 20 64 61 74 61 20 66 72 6f 6d 20 0a 74 68 65 20 38 32 35 38 36 2e 20 0d ┆ding and data from the 82586. ┆
0x0740…0760 0a 0d 0a 41 20 77 61 74 63 68 20 64 6f 67 20 74 69 6d 65 72 20 70 72 65 76 65 6e 74 73 20 74 68 ┆ A watch dog timer prevents th┆
0x0760…0780 65 20 38 37 32 35 38 36 20 66 72 6f 6d 20 74 72 61 6e 73 6d 69 74 74 69 6e 67 20 74 6f 6f 20 6c ┆e 872586 from transmitting too l┆
0x0780…07a0 6f 6e 67 20 0a 66 72 61 6d 65 73 20 28 32 35 30 20 6d 73 29 2e 20 57 68 65 6e 20 74 72 61 6e 73 ┆ong frames (250 ms). When trans┆
0x07a0…07c0 6d 69 74 74 69 6e 67 20 61 20 66 72 61 6d 65 2c 20 74 68 65 20 38 32 35 38 36 20 63 6f 6e 74 72 ┆mitting a frame, the 82586 contr┆
0x07c0…07e0 6f 6c 6c 65 72 20 0a 6d 61 79 20 72 65 63 65 69 76 65 20 61 20 63 6f 6c 6c 69 73 69 6f 6e 20 73 ┆oller may receive a collision s┆
0x07e0…0800 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 74 72 61 6e 73 63 65 69 76 65 72 20 69 6e 64 69 63 ┆ignal from the transceiver indic┆
0x0800…0820 (4,) 61 74 69 6e 67 20 0a 74 68 61 74 20 61 6e 6f 74 68 65 72 20 73 74 61 74 69 6f 6e 20 74 72 61 6e ┆ating that another station tran┆
0x0820…0840 73 6d 69 74 73 20 61 20 66 72 61 6d 65 2e 0d 0a 0d 0a 54 68 65 20 72 65 63 65 69 76 65 72 20 70 ┆smits a frame. The receiver p┆
0x0840…0860 65 72 66 6f 72 6d 73 20 74 68 65 20 4d 61 6e 63 68 65 73 74 65 72 20 64 65 63 6f 64 69 6e 67 20 ┆erforms the Manchester decoding ┆
0x0860…0880 61 6e 64 20 61 20 63 6c 6f 63 6b 20 72 65 63 6f 80 0a 76 65 72 79 20 6f 66 20 74 68 65 20 72 65 ┆and a clock reco very of the re┆
0x0880…08a0 63 65 69 76 65 64 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 74 72 61 6e 73 63 65 69 76 ┆ceived signal from the transceiv┆
0x08a0…08c0 65 72 2e 0d 0a 0d 0a 0d 0a b0 a1 32 2e 32 20 52 43 20 4d 69 6b 72 6f 6e 65 74 20 6a 75 6d 70 65 ┆er. 2.2 RC Mikronet jumpe┆
0x08c0…08e0 72 20 63 6f 6e 66 69 67 75 72 61 74 69 6f 6e 0d 0a 0d 0a 54 68 65 20 38 32 35 38 36 20 6d 61 79 ┆r configuration The 82586 may┆
0x08e0…0900 20 61 63 63 65 73 73 20 75 70 20 74 6f 20 39 36 30 20 4b 62 79 74 65 73 20 6f 66 20 6d 65 6d 6f ┆ access up to 960 Kbytes of memo┆
0x0900…0920 72 79 20 6f 6e 20 74 68 65 20 43 50 55 20 62 6f 61 72 64 2e 20 0a 54 68 65 20 61 64 64 72 65 73 ┆ry on the CPU board. The addres┆
0x0920…0940 73 20 73 70 61 63 65 20 63 61 6e 20 62 65 20 73 65 6c 65 63 74 65 64 20 62 79 20 74 77 6f 20 6a ┆s space can be selected by two j┆
0x0940…0960 75 6d 70 65 72 73 20 6f 6e 20 74 68 65 20 62 6f 61 72 64 2e 20 0a 54 61 62 6c 65 20 31 20 73 68 ┆umpers on the board. Table 1 sh┆
0x0960…0980 6f 77 73 20 68 6f 77 2e 0d 0a 0d 0a 20 57 34 20 20 20 57 33 20 20 20 41 64 64 72 65 73 73 20 73 ┆ows how. W4 W3 Address s┆
0x0980…09a0 70 61 63 65 0d 0a 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 30 ┆pace 00┆
0x09a0…09c0 30 30 30 48 20 2d 20 30 46 46 46 46 46 48 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 30 30 ┆000H - 0FFFFFH 000┆
0x09c0…09e0 30 30 48 20 2d 20 30 37 46 46 46 46 48 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 30 30 30 ┆00H - 07FFFFH 0000┆
0x09e0…0a00 30 48 20 2d 20 30 33 46 46 46 46 48 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 30 30 30 30 ┆0H - 03FFFFH 00000┆
0x0a00…0a20 (5,) 48 20 2d 20 33 46 46 46 46 48 20 61 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 20 20 38 30 30 30 30 ┆H - 3FFFFH and 80000┆
0x0a20…0a40 48 20 2d 20 30 42 46 46 46 46 48 0d 0a 0d 0a 06 54 61 62 6c 65 20 31 3a 20 41 64 64 72 65 73 73 ┆H - 0BFFFFH Table 1: Address┆
0x0a40…0a60 20 72 61 6e 67 65 20 73 65 6c 65 63 74 69 6f 6e 2e 0d 0a 0d 0a 49 6e 20 6f 72 64 65 72 20 74 6f ┆ range selection. In order to┆
0x0a60…0a80 20 73 75 70 70 6f 72 74 20 52 43 20 4d 69 6b 72 6f 6e 65 74 20 74 68 65 20 6a 75 6d 70 65 72 73 ┆ support RC Mikronet the jumpers┆
0x0a80…0aa0 20 6d 75 73 74 20 62 65 20 70 6c 61 63 65 64 20 61 73 20 0a 73 68 6f 77 6e 20 69 6e 20 66 69 67 ┆ must be placed as shown in fig┆
0x0aa0…0ac0 75 72 65 20 32 20 65 78 63 65 70 74 20 74 68 65 20 6a 75 6d 70 65 72 73 20 69 6e 20 70 6f 73 69 ┆ure 2 except the jumpers in posi┆
0x0ac0…0ad3 74 69 6f 6e 20 57 33 20 61 6e 64 20 57 34 2e 0d 0a 0d 0a ┆tion W3 and W4. ┆
0x0ad3…0ad6 FormFeed {
0x0ad3…0ad6 0c 83 f4 ┆ ┆
0x0ad3…0ad6 }
0x0ad6…0ae0 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
0x0ae0…0b00 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
[…0x1…]
0x0b20…0b40 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 06 46 69 67 2e 20 32 ┆ Fig. 2┆
0x0b40…0b60 3a 20 4a 75 6d 70 65 72 73 20 69 6e 20 74 68 65 20 4d 69 63 72 6f 6e 65 74 20 63 6f 6e 66 69 67 ┆: Jumpers in the Micronet config┆
0x0b60…0b6c 75 72 61 74 69 6f 6e 2e 0d 0a 0d 0a ┆uration. ┆
0x0b6c…0b6f FormFeed {
0x0b6c…0b6f 0c 83 fe ┆ ┆
0x0b6c…0b6f }
0x0b6f…0b80 0a b0 a1 33 2e 20 45 54 48 45 52 4e 45 54 2f 43 48 ┆ 3. ETHERNET/CH┆
0x0b80…0ba0 45 41 50 45 52 4e 45 54 0d 0a 0d 0a 46 69 67 75 72 65 20 33 20 73 68 6f 77 73 20 61 20 62 6c 6f ┆EAPERNET Figure 3 shows a blo┆
0x0ba0…0bc0 63 6b 20 64 69 61 67 72 61 6d 20 6f 66 20 74 68 65 20 62 6f 61 72 64 20 77 68 65 6e 20 63 6f 6e ┆ck diagram of the board when con┆
0x0bc0…0be0 66 69 67 75 72 65 64 20 74 6f 20 0a 73 75 70 70 6f 72 74 20 45 74 68 65 72 6e 65 74 2f 43 68 65 ┆figured to support Ethernet/Che┆
0x0be0…0c00 61 70 65 72 6e 65 74 2e 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆apernet. ┆
0x0c00…0c20 (6,) 0d 0a 0d 0a 0d 0a 06 46 69 67 2e 20 33 3a 20 42 6c 6f 63 6b 20 64 69 61 67 72 61 6d 2c 20 45 74 ┆ Fig. 3: Block diagram, Et┆
0x0c20…0c40 68 65 72 6e 65 74 2f 43 68 65 61 70 65 72 6e 65 74 2e 0d 0a 0d 0a 54 61 62 6c 65 20 31 20 69 6e ┆hernet/Cheapernet. Table 1 in┆
0x0c40…0c60 20 63 68 61 70 74 65 72 20 32 20 73 68 6f 77 73 20 68 6f 77 20 74 6f 20 63 6f 6e 66 69 67 75 72 ┆ chapter 2 shows how to configur┆
0x0c60…0c80 65 20 74 68 65 20 61 64 64 72 65 73 73 20 73 70 61 63 65 20 66 6f 72 20 0a 74 68 65 20 38 32 35 ┆e the address space for the 825┆
0x0c80…0ca0 38 36 20 6c 6f 63 61 6c 20 63 6f 6d 6d 75 6e 69 63 61 74 69 6f 6e 20 63 6f 6e 74 72 6f 6c 6c 65 ┆86 local communication controlle┆
0x0ca0…0cc0 72 2e 0d 0a 0d 0a 49 6e 20 6f 72 64 65 72 20 74 6f 20 73 75 70 70 6f 72 74 20 45 74 68 65 72 6e ┆r. In order to support Ethern┆
0x0cc0…0ce0 65 74 2f 43 68 65 61 70 65 72 6e 65 74 20 74 68 65 20 6a 75 6d 70 65 72 73 20 28 65 78 63 65 70 ┆et/Cheapernet the jumpers (excep┆
0x0ce0…0d00 74 20 69 6e 20 0a 70 6f 73 69 74 69 6f 6e 20 57 33 20 61 6e 64 20 57 34 29 20 6d 75 73 74 20 62 ┆t in position W3 and W4) must b┆
0x0d00…0d20 65 20 70 6c 61 63 65 64 20 61 73 20 73 68 6f 77 6e 20 69 6e 20 66 69 67 75 72 65 20 34 2e 0d 0a ┆e placed as shown in figure 4. ┆
0x0d20…0d22 0d 0a ┆ ┆
0x0d22…0d25 FormFeed {
0x0d22…0d25 0c 82 84 ┆ ┆
0x0d22…0d25 }
0x0d25…0d40 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x0d40…0d60 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
[…0x1…]
0x0d80…0da0 0d 0a 0d 0a 0d 0a 0d 0a 06 46 69 67 2e 20 34 3a 20 4a 75 6d 70 65 72 73 20 69 6e 20 74 68 65 20 ┆ Fig. 4: Jumpers in the ┆
0x0da0…0dc0 45 74 68 65 72 6e 65 74 2f 43 68 65 61 70 65 72 6e 65 74 20 63 6f 6e 66 69 67 75 72 61 74 69 6f ┆Ethernet/Cheapernet configuratio┆
0x0dc0…0dc6 6e 2e 0d 0a 0d 0a ┆n. ┆
0x0dc6…0dc9 FormFeed {
0x0dc6…0dc9 0c 83 fe ┆ ┆
0x0dc6…0dc9 }
0x0dc9…0de0 0a b0 a1 34 2e 20 4c 4f 47 49 43 20 44 49 41 47 52 41 4d 53 0d 0a 0d ┆ 4. LOGIC DIAGRAMS ┆
0x0de0…0de1 0a ┆ ┆
0x0de1…0de4 FormFeed {
0x0de1…0de4 0c 80 94 ┆ ┆
0x0de1…0de4 }
0x0de4…0e00 0a a1 b0 20 20 20 20 20 53 49 47 4e 41 4c 20 4e 41 4d 45 06 44 45 53 43 52 49 50 54 ┆ SIGNAL NAME DESCRIPT┆
0x0e00…0e20 (7,) 49 4f 4e 05 0d 0a 0d 0a 20 20 20 20 20 54 58 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ION TXD ┆
0x0e20…0e40 20 20 20 44 61 74 61 20 74 6f 20 62 65 20 74 72 61 6e 73 6d 69 74 74 65 64 2c 20 4e 52 5a 49 2e ┆ Data to be transmitted, NRZI.┆
0x0e40…0e60 0d 0a 0d 0a 20 20 20 20 20 2d 2c 52 54 53 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 ┆ -,RTS R┆
0x0e60…0e80 65 71 75 65 73 74 20 74 6f 20 73 65 6e 64 20 74 6f 20 73 65 72 69 61 6c 20 69 6e 74 65 72 66 61 ┆equest to send to serial interfa┆
0x0e80…0ea0 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 4e 45 54 48 4f 4c 44 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ce. NETHOLD ┆
0x0ea0…0ec0 20 20 84 52 65 71 75 65 73 74 20 74 6f 20 74 68 65 20 43 50 55 20 74 6f 20 61 63 63 65 73 73 20 ┆ Request to the CPU to access ┆
0x0ec0…0ee0 74 68 65 20 0a 19 9b 80 80 73 79 73 74 65 6d 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 4e 45 54 49 ┆the systembus. NETI┆
0x0ee0…0f00 4e 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 74 6f 20 74 ┆NT Interrupt to t┆
0x0f00…0f20 68 65 20 43 50 55 2e 0d 0a 0d 0a 20 20 20 20 20 2d 2c 53 30 2a 2c 20 2d 2c 53 31 2a 20 20 20 20 ┆he CPU. -,S0*, -,S1* ┆
0x0f20…0f40 20 20 20 20 20 20 84 53 74 61 74 75 73 20 73 69 67 6e 61 6c 73 2c 20 64 65 66 69 6e 69 6e 67 20 ┆ Status signals, defining ┆
0x0f40…0f60 74 68 65 20 74 79 70 65 20 6f 66 20 0a 19 9b 80 80 44 4d 41 20 74 72 61 6e 73 66 65 72 2e 0d 0a ┆the type of DMA transfer. ┆
0x0f60…0f80 0d 0a 20 20 20 20 20 2d 2c 42 48 45 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 42 75 ┆ -,BHE Bu┆
0x0f80…0fa0 73 20 48 69 67 68 20 45 6e 61 62 6c 65 2c 20 65 6e 61 62 6c 65 73 20 64 61 74 61 20 6f 6e 74 6f ┆s High Enable, enables data onto┆
0x0fa0…0fc0 20 74 68 65 20 0a 19 9b 80 80 6d 6f 73 74 20 73 69 67 6e 69 66 69 63 61 6e 74 20 68 61 6c 66 20 ┆ the most significant half ┆
0x0fc0…0fe0 6f 66 20 74 68 65 20 64 61 74 61 20 62 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 41 31 36 2d 31 39 20 ┆of the data bus. A16-19 ┆
0x0fe0…1000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 64 64 72 65 73 73 20 62 69 74 20 31 36 20 74 6f ┆ Address bit 16 to┆
0x1000…1008 (8,) 20 31 39 2e 0d 0a 0d 0a ┆ 19. ┆
0x1008…100b FormFeed {
0x1008…100b 0c 81 be ┆ ┆
0x1008…100b }
0x100b…100e 0a 0d 0a ┆ ┆
0x100e…1011 FormFeed {
0x100e…1011 0c 80 8a ┆ ┆
0x100e…1011 }
0x1011…1020 0a b0 a1 20 20 20 20 20 53 49 47 4e 41 4c 20 ┆ SIGNAL ┆
0x1020…1040 4e 41 4d 45 06 44 45 53 43 52 49 50 54 49 4f 4e 05 0d 0a 0d 0a 20 20 20 20 20 2d 2c 44 45 4e 20 ┆NAME DESCRIPTION -,DEN ┆
0x1040…1060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 61 74 61 20 65 6e 61 62 6c 65 20 69 73 20 ┆ Data enable is ┆
0x1060…1080 61 63 74 69 76 61 74 65 64 20 62 79 20 74 68 65 20 6e 65 74 80 0a 19 9b 80 80 63 6f 6e 74 72 6f ┆activated by the net contro┆
0x1080…10a0 6c 6c 65 72 20 77 68 65 6e 20 61 63 63 65 73 73 20 74 6f 20 73 79 73 74 65 6d 62 75 73 2e 0d 0a ┆ller when access to systembus. ┆
0x10a0…10c0 0d 0a 20 20 20 20 20 41 31 39 2a 2c 20 41 31 38 2a 20 20 20 20 20 20 20 20 20 20 20 20 84 41 64 ┆ A19*, A18* Ad┆
0x10c0…10e0 64 72 65 73 73 20 62 69 74 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 6e 65 74 63 6f 6e 74 ┆dress bits controlled by netcont┆
0x10e0…1100 72 6f 6c 80 0a 19 9b 80 80 6c 65 72 2e 0d 0a 0d 0a 20 20 20 20 20 2d 2c 48 4f 4c 44 20 20 20 20 ┆rol ler. -,HOLD ┆
0x1100…1120 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 72 65 71 75 65 73 74 20 66 72 6f 6d 20 6e 65 ┆ DMA request from ne┆
0x1120…1140 74 63 6f 6e 74 72 6f 6c 6c 65 72 20 6f 72 20 38 30 38 37 20 0a 19 9b 80 80 66 6c 6f 61 74 69 6e ┆tcontroller or 8087 floatin┆
0x1140…1160 67 20 70 72 6f 63 65 73 73 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 4e 45 54 48 4c 44 41 2a 20 20 20 ┆g processor. NETHLDA* ┆
0x1160…1180 20 20 20 20 20 20 20 20 20 20 20 84 4c 61 74 63 68 65 64 20 44 4d 41 20 61 63 6b 6e 6f 77 6c 65 ┆ Latched DMA acknowle┆
0x1180…119d 64 67 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 9b 80 80 43 50 55 2e 0d 0a 0d 0a ┆dge signal from CPU. ┆
0x119d…11a0 FormFeed {
0x119d…11a0 0c 81 8c ┆ ┆
0x119d…11a0 }
0x11a0…11a3 0a 0d 0a ┆ ┆
0x11a3…11a6 FormFeed {
0x11a3…11a6 0c 80 8a ┆ ┆
0x11a3…11a6 }
0x11a6…11c0 0a b0 a1 20 20 20 20 20 53 49 47 4e 41 4c 20 4e 41 4d 45 06 44 45 53 43 52 49 ┆ SIGNAL NAME DESCRI┆
0x11c0…11e0 50 54 49 4f 4e 05 0d 0a 81 a1 0d 0a 20 20 20 20 20 4e 45 54 48 4f 4c 44 41 20 20 20 20 20 20 20 ┆PTION NETHOLDA ┆
0x11e0…1200 20 20 20 20 20 20 20 84 44 4d 41 20 61 63 6b 6e 6f 77 6c 65 64 67 65 20 73 69 67 6e 61 6c 20 66 ┆ DMA acknowledge signal f┆
0x1200…1220 (9,) 72 6f 6d 20 43 50 55 20 74 6f 20 0a 19 9b 80 80 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 20 74 68 ┆rom CPU to netcontroller th┆
0x1220…1240 72 6f 75 67 68 20 70 72 69 6f 72 69 74 79 20 6c 6f 67 69 63 2e 0d 0a 0d 0a 20 20 20 20 20 4e 45 ┆rough priority logic. NE┆
0x1240…1260 54 48 4f 4c 44 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 72 65 71 75 65 73 74 ┆THOLD* DMA request┆
0x1260…1280 20 66 72 6f 6d 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 20 74 68 72 6f 75 67 68 20 0a 19 9b 80 ┆ from netcontroller through ┆
0x1280…12a0 80 70 72 69 6f 72 69 74 79 20 6c 6f 67 69 63 2e 0d 0a 0d 0a 20 20 20 20 20 38 30 38 37 48 44 4c ┆ priority logic. 8087HDL┆
0x12a0…12c0 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 61 63 6b 6e 6f 77 6c 65 64 67 65 20 ┆A DMA acknowledge ┆
0x12c0…12e0 73 69 67 6e 61 6c 20 66 72 6f 6d 20 43 50 55 20 74 6f 20 0a 19 9b 80 80 38 30 38 37 20 66 6c 6f ┆signal from CPU to 8087 flo┆
0x12e0…1300 61 74 69 6e 67 20 70 72 6f 63 65 73 73 6f 72 20 74 68 72 6f 75 67 68 20 70 72 69 6f 80 0a 19 9b ┆ating processor through prio ┆
0x1300…1320 80 80 72 69 74 79 20 6c 6f 67 69 63 2e 0d 0a 0d 0a 20 20 20 20 20 38 30 38 37 48 4f 4c 44 20 20 ┆ rity logic. 8087HOLD ┆
0x1320…1340 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 72 65 71 75 65 73 74 20 66 72 6f 6d 20 38 30 ┆ DMA request from 80┆
0x1340…1360 38 37 20 66 6c 6f 61 74 69 6e 67 20 70 72 6f 63 65 73 80 0a 19 9b 80 80 73 6f 72 20 74 68 72 6f ┆87 floating proces sor thro┆
0x1360…1380 75 67 68 20 70 72 69 6f 72 69 74 79 20 6c 6f 67 69 63 2e 0d 0a 0d 0a 20 20 20 20 20 49 4e 54 20 ┆ugh priority logic. INT ┆
0x1380…13a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 74 65 72 72 75 70 74 20 73 69 67 ┆ Interrupt sig┆
0x13a0…13c0 6e 61 6c 20 66 72 6f 6d 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 20 74 6f 20 0a 19 9b 80 80 43 ┆nal from netcontroller to C┆
0x13c0…13e0 50 55 20 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 2d 2c 38 32 35 30 31 20 52 58 43 2a 20 20 ┆PU board. -,82501 RXC* ┆
0x13e0…1400 20 20 20 20 20 20 20 20 84 44 65 6c 61 79 65 64 20 72 65 63 65 69 76 65 72 20 63 6c 6f 63 6b 20 ┆ Delayed receiver clock ┆
0x1400…1420 (10,) 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 9b 80 80 38 32 35 30 31 20 65 6e 63 6f 64 65 72 2f 64 ┆signal from 82501 encoder/d┆
0x1420…1440 65 63 6f 64 65 72 2e 0d 0a 0d 0a 20 20 20 20 20 2d 2c 38 32 35 30 31 20 43 44 54 2a 20 20 20 20 ┆ecoder. -,82501 CDT* ┆
0x1440…1460 20 20 20 20 20 20 84 43 6f 6c 6c 69 73 69 6f 6e 20 64 65 74 65 63 74 20 73 69 67 6e 61 6c 20 66 ┆ Collision detect signal f┆
0x1460…1480 72 6f 6d 20 38 32 35 30 31 20 0a 19 9b 80 80 65 6e 63 6f 64 65 72 2f 64 65 63 6f 64 65 72 2e 0d ┆rom 82501 encoder/decoder. ┆
0x1480…14a0 0a 0d 0a 20 20 20 20 20 2d 2c 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 ┆ -,RESET Re┆
0x14a0…14bc 73 65 74 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 43 50 55 2d 62 6f 61 72 64 2e 0d 0a ┆set signal from CPU-board. ┆
0x14bc…14bf FormFeed {
0x14bc…14bf 0c 81 fa ┆ ┆
0x14bc…14bf }
0x14bf…14c0 0a ┆ ┆
0x14c0…14c2 0d 0a ┆ ┆
0x14c2…14c5 FormFeed {
0x14c2…14c5 0c 80 8a ┆ ┆
0x14c2…14c5 }
0x14c5…14e0 0a a2 a2 e2 a1 b0 20 20 20 20 20 53 49 47 4e 41 4c 20 4e 41 4d 45 06 44 45 53 43 ┆ SIGNAL NAME DESC┆
0x14e0…1500 52 49 50 54 49 4f 4e 05 0d 0a 81 a1 0d 0a 20 20 20 20 20 41 44 30 2d 31 35 20 20 20 20 20 20 20 ┆RIPTION AD0-15 ┆
0x1500…1520 20 20 20 20 20 20 20 20 20 84 54 69 6d 65 20 6d 75 6c 74 69 70 6c 65 78 65 64 20 6d 65 6d 6f 72 ┆ Time multiplexed memor┆
0x1520…1540 79 20 61 64 64 72 65 73 73 20 61 6e 64 20 0a 19 9b 80 80 64 61 74 61 20 62 75 73 2e 0d 0a 0d 0a ┆y address and data bus. ┆
0x1540…1560 20 20 20 20 20 2d 2c 42 48 45 2a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 42 75 73 20 ┆ -,BHE* Bus ┆
0x1560…1580 68 69 67 68 20 65 6e 61 62 6c 65 2e 0d 0a 0d 0a 20 20 20 20 20 41 31 36 2a 2d 31 39 2a 20 20 20 ┆high enable. A16*-19* ┆
0x1580…15a0 20 20 20 20 20 20 20 20 20 20 20 84 46 6f 75 72 20 6d 6f 73 74 20 73 69 67 6e 69 66 69 63 61 6e ┆ Four most significan┆
0x15a0…15c0 74 20 61 64 64 72 65 73 73 20 6c 69 6e 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 2d 2c 38 30 38 37 48 ┆t address lines. -,8087H┆
0x15c0…15e0 4f 4c 44 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 72 65 71 75 65 73 74 20 66 72 6f 6d ┆OLD DMA request from┆
0x15e0…1600 20 38 30 38 37 20 66 6c 6f 61 74 69 6e 67 20 70 72 6f 63 65 73 80 0a 19 9b 80 80 73 6f 72 20 62 ┆ 8087 floating proces sor b┆
0x1600…1620 (11,) 6f 61 72 64 20 74 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 20 62 6f 61 72 64 20 28 74 6f 20 ┆oard to netcontroller board (to ┆
0x1620…1640 0a 19 9b 80 80 70 72 69 6f 72 69 74 79 20 6c 6f 67 69 63 29 2e 0d 0a 0d 0a 20 20 20 20 20 48 4c ┆ priority logic). HL┆
0x1640…1660 44 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 61 63 6b 6e 6f 77 6c ┆DA DMA acknowl┆
0x1660…1680 65 64 67 65 20 73 69 67 6e 61 6c 20 74 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 80 0a 19 9b 80 80 6c ┆edge signal to netcontrol l┆
0x1680…16a0 65 72 20 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 51 53 30 2c 20 51 53 31 20 20 20 20 20 20 ┆er board. QS0, QS1 ┆
0x16a0…16c0 20 20 20 20 20 20 20 20 84 51 75 65 75 65 20 73 74 61 74 75 73 20 73 69 67 6e 61 6c 20 74 6f 20 ┆ Queue status signal to ┆
0x16c0…16e0 74 68 65 20 38 30 38 37 20 66 6c 6f 61 80 0a 19 9b 80 80 74 69 6e 67 20 70 72 6f 63 65 73 73 6f ┆the 8087 floa ting processo┆
0x16e0…1700 72 20 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 41 52 44 59 20 20 20 20 20 20 20 20 20 20 20 ┆r board. ARDY ┆
0x1700…1720 20 20 20 20 20 20 20 84 41 73 79 6e 63 68 72 6f 6e 6f 75 73 20 72 65 61 64 79 20 73 69 67 6e 61 ┆ Asynchronous ready signa┆
0x1720…1740 6c 20 66 72 6f 6d 20 6d 65 6d 6f 72 79 2e 0d 0a 0d 0a 20 20 20 20 20 54 45 53 54 20 20 20 20 20 ┆l from memory. TEST ┆
0x1740…1760 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 65 73 74 20 73 69 67 6e 61 6c 20 74 6f 20 74 68 65 ┆ Test signal to the┆
0x1760…1780 20 38 30 38 37 20 66 6c 6f 61 74 69 6e 67 20 0a 19 9b 80 80 70 72 6f 63 65 73 73 6f 72 20 62 6f ┆ 8087 floating processor bo┆
0x1780…17a0 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 43 50 55 43 4c 4b 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ard. CPUCLK ┆
0x17a0…17c0 20 20 20 84 43 6c 6f 63 6b 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 43 50 55 20 62 6f 61 72 64 2e ┆ Clock signal from CPU board.┆
0x17c0…17e0 0d 0a 0d 0a 20 20 20 20 20 2d 2c 4e 45 54 43 41 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆ -,NETCA ┆
0x17e0…1800 43 68 61 6e 6e 65 6c 20 61 74 74 65 6e 74 69 6f 6e 20 73 69 67 6e 61 6c 20 74 6f 20 6e 65 74 63 ┆Channel attention signal to netc┆
0x1800…1814 (12,) 6f 6e 80 0a 19 9b 80 80 74 72 6f 6c 6c 65 72 2e 0d 0a 0d 0a ┆on troller. ┆
0x1814…1817 FormFeed {
0x1814…1817 0c 82 a2 ┆ ┆
0x1814…1817 }
0x1817…181a 0a 0d 0a ┆ ┆
0x181a…181d FormFeed {
0x181a…181d 0c 80 8a ┆ ┆
0x181a…181d }
0x181d…1820 0a a1 b0 ┆ ┆
0x1820…1840 20 20 20 20 20 53 49 47 4e 41 4c 20 4e 41 4d 45 06 44 45 53 43 52 49 50 54 49 4f 4e 05 0d 0a 81 ┆ SIGNAL NAME DESCRIPTION ┆
0x1840…1860 a1 0d 0a 20 20 20 20 20 54 72 61 6e 73 6d 69 74 2b 2c 20 54 72 61 6e 73 6d 69 74 2d 20 20 54 72 ┆ Transmit+, Transmit- Tr┆
0x1860…1880 61 6e 73 6d 69 74 20 70 61 69 72 20 74 6f 20 74 72 61 6e 73 63 65 69 76 65 72 2e 0d 0a 0d 0a 20 ┆ansmit pair to transceiver. ┆
0x1880…18a0 20 20 20 20 2d 2c 38 32 35 30 31 20 52 58 43 20 20 20 20 20 20 20 20 20 20 20 84 52 65 63 65 69 ┆ -,82501 RXC Recei┆
0x18a0…18c0 76 65 72 20 63 6c 6f 63 6b 20 66 72 6f 6d 20 38 32 35 30 31 20 65 6e 63 6f 64 65 72 2f 64 65 80 ┆ver clock from 82501 encoder/de ┆
0x18c0…18e0 0a 19 9b 80 80 63 6f 64 65 72 0d 0a 20 20 20 20 20 2d 2c 38 32 35 30 31 43 52 53 20 20 20 20 20 ┆ coder -,82501CRS ┆
0x18e0…1900 20 20 20 20 20 20 20 84 43 61 72 72 69 65 72 20 73 65 6e 73 65 20 66 72 6f 6d 20 38 32 35 30 31 ┆ Carrier sense from 82501┆
0x1900…1920 20 65 6e 63 6f 64 65 72 2f 64 65 80 0a 19 9b 80 80 63 6f 64 65 72 0d 0a 20 20 20 20 20 38 32 35 ┆ encoder/de coder 825┆
0x1920…1940 30 31 52 58 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 52 65 63 65 69 76 65 20 64 61 74 61 ┆01RXD Receive data┆
0x1940…1960 20 66 72 6f 6d 20 38 32 35 30 31 20 65 6e 63 6f 64 65 72 2f 64 65 80 0a 19 9b 80 80 63 6f 64 65 ┆ from 82501 encoder/de code┆
0x1960…1980 72 0d 0a 20 20 20 20 20 2d 2c 38 32 35 30 31 20 43 44 54 20 20 20 20 20 20 20 20 20 20 20 84 43 ┆r -,82501 CDT C┆
0x1980…19a0 6f 6c 6c 69 73 69 6f 6e 20 64 65 74 65 63 74 20 66 72 6f 6d 20 38 32 35 30 31 20 65 6e 63 6f 64 ┆ollision detect from 82501 encod┆
0x19a0…19c0 65 72 2f 80 20 0a 19 9b 80 80 64 65 63 6f 64 65 72 0d 0a 20 20 20 20 20 2d 2c 38 32 35 30 31 20 ┆er/ decoder -,82501 ┆
0x19c0…19e0 54 58 43 20 20 20 20 20 20 20 20 20 20 20 84 54 72 61 6e 73 6d 69 74 74 65 72 63 6c 6f 63 6b 20 ┆TXC Transmitterclock ┆
0x19e0…1a00 66 72 6f 6d 20 38 32 35 30 31 20 65 6e 63 6f 64 65 72 2f 80 20 0a 19 9b 80 80 64 65 63 6f 64 65 ┆from 82501 encoder/ decode┆
0x1a00…1a20 (13,) 72 0d 0a 20 20 20 20 20 2d 2c 52 58 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 ┆r -,RXC Re┆
0x1a20…1a40 63 65 69 76 65 72 20 63 6c 6f 63 6b 20 74 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 0d 0a 20 ┆ceiver clock to netcontroller ┆
0x1a40…1a60 20 20 20 20 2d 2c 43 52 53 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 61 72 72 69 65 ┆ -,CRS Carrie┆
0x1a60…1a80 72 20 73 65 6e 73 65 20 74 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 0d 0a 20 20 20 20 20 52 ┆r sense to netcontroller R┆
0x1a80…1aa0 58 44 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 63 65 69 76 65 20 64 61 74 ┆XD Receive dat┆
0x1aa0…1ac0 61 20 74 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 0d 0a 20 20 20 20 20 2d 2c 43 44 54 20 20 ┆a to netcontroller -,CDT ┆
0x1ac0…1ae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6c 6c 69 73 69 6f 6e 20 64 65 74 65 63 74 20 ┆ Collision detect ┆
0x1ae0…1b00 74 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 0d 0a 20 20 20 20 20 2d 2c 54 58 43 20 20 20 20 ┆to netcontroller -,TXC ┆
0x1b00…1b20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 72 61 6e 73 6d 69 74 74 65 72 20 63 6c 6f 63 6b 20 74 ┆ Transmitter clock t┆
0x1b20…1b31 6f 20 6e 65 74 63 6f 6e 74 72 6f 6c 6c 65 72 0d 0a ┆o netcontroller ┆
0x1b31…1b34 FormFeed {
0x1b31…1b34 0c 81 be ┆ ┆
0x1b31…1b34 }
0x1b34…1b37 0a 0d 0a ┆ ┆
0x1b37…1b3a FormFeed {
0x1b37…1b3a 0c 80 8a ┆ ┆
0x1b37…1b3a }
0x1b3a…1b40 0a a1 b0 20 20 20 ┆ ┆
0x1b40…1b60 20 20 53 49 47 4e 41 4c 20 4e 41 4d 45 06 44 45 53 43 52 49 50 54 49 4f 4e 05 0d 0a 81 a1 0d 0a ┆ SIGNAL NAME DESCRIPTION ┆
0x1b60…1b80 20 20 20 20 20 2d 2c 4d 52 58 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 69 63 72 ┆ -,MRXC Micr┆
0x1b80…1ba0 6f 6e 65 74 20 72 65 63 65 69 76 65 72 20 63 6c 6f 63 6b 20 67 65 6e 65 72 61 74 65 64 20 66 72 ┆onet receiver clock generated fr┆
0x1ba0…1bc0 6f 6d 20 0a 19 9b 80 80 72 65 63 65 69 76 65 64 20 6d 61 6e 63 68 65 73 74 65 72 20 65 6e 63 6f ┆om received manchester enco┆
0x1bc0…1be0 64 65 64 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 4d 52 58 44 44 20 20 20 20 20 20 20 ┆ded signal. MRXDD ┆
0x1be0…1c00 20 20 20 20 20 20 20 20 20 20 84 4d 69 63 72 6f 6e 65 74 20 72 65 63 65 69 76 65 20 64 61 74 61 ┆ Micronet receive data┆
0x1c00…1c20 (14,) 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 44 41 54 41 54 52 20 20 20 20 20 20 20 20 20 ┆ signal. DATATR ┆
0x1c20…1c40 20 20 20 20 20 20 20 84 44 61 74 61 20 74 72 61 6e 73 69 74 69 6f 6e 73 2c 20 74 72 61 6e 73 69 ┆ Data transitions, transi┆
0x1c40…1c60 74 69 6f 6e 73 20 6c 6f 77 20 74 6f 20 0a 19 9b 80 80 68 69 67 68 20 69 6e 64 69 63 61 74 65 73 ┆tions low to high indicates┆
0x1c60…1c80 20 74 68 61 74 20 64 61 74 61 20 69 73 20 62 65 69 6e 67 20 0a 19 9b 80 80 72 65 63 65 69 76 65 ┆ that data is being receive┆
0x1c80…1ca0 64 2e 0d 0a 0d 0a 20 20 20 20 20 31 30 4d 48 7a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆d. 10MHz ┆
0x1ca0…1cc0 20 84 31 30 4d 48 7a 20 63 6c 6f 63 6b 20 66 6f 72 20 74 68 65 20 6d 69 6b 72 6f 6e 65 74 20 63 ┆ 10MHz clock for the mikronet c┆
0x1cc0…1ce0 6c 6f 63 6b 20 61 6e 64 20 0a 19 9b 80 80 64 61 74 61 20 72 65 63 6f 76 65 72 79 2e 0d 0a 0d 0a ┆lock and data recovery. ┆
0x1ce0…1d00 20 20 20 20 20 32 4d 48 7a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 4d 48 7a 20 ┆ 2MHz 2MHz ┆
0x1d00…1d20 63 6c 6f 63 6b 20 66 6f 72 20 6d 69 63 72 6f 6e 65 74 20 64 61 74 61 20 65 6e 63 6f 64 69 6e 67 ┆clock for micronet data encoding┆
0x1d20…1d40 2e 0d 0a 0d 0a 20 20 20 20 20 2d 2c 4d 54 58 43 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆. -,MTXC ┆
0x1d40…1d5a 4d 69 63 72 6f 6e 65 74 20 74 72 61 6e 73 6d 69 74 20 63 6c 6f 63 6b 2e 0d 0a ┆Micronet transmit clock. ┆
0x1d5a…1d5d FormFeed {
0x1d5a…1d5d 0c 81 aa ┆ ┆
0x1d5a…1d5d }
0x1d5d…1d60 0a 0d 0a ┆ ┆
0x1d60…1d63 FormFeed {
0x1d60…1d63 0c 80 8a ┆ ┆
0x1d60…1d63 }
0x1d63…1d80 0a b0 a1 20 20 20 20 20 53 49 47 4e 41 4c 20 4e 41 4d 45 06 44 45 53 43 52 49 50 54 49 ┆ SIGNAL NAME DESCRIPTI┆
0x1d80…1da0 4f 4e 05 0d 0a 81 a1 0d 0a 20 20 20 20 20 54 58 44 45 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ON TXDE ┆
0x1da0…1dc0 20 20 20 20 84 4d 69 63 72 6f 6e 65 74 20 4d 61 6e 63 68 65 73 74 65 72 20 65 6e 63 6f 64 65 64 ┆ Micronet Manchester encoded┆
0x1dc0…1de0 20 74 72 61 6e 73 6d 69 74 20 0a 19 9b 80 80 64 61 74 61 2e 0d 0a 0d 0a 20 20 20 20 20 4d 43 52 ┆ transmit data. MCR┆
0x1de0…1e00 53 2c 20 2d 2c 4d 43 52 53 20 20 20 20 20 20 20 20 20 20 4d 69 63 72 6f 6e 65 74 20 63 61 72 72 ┆S, -,MCRS Micronet carr┆
0x1e00…1e20 (15,) 69 65 72 20 73 65 6e 73 65 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 45 4f 46 20 20 20 ┆ier sense signal. EOF ┆
0x1e20…1e40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 6e 64 20 6f 66 20 66 72 61 6d 65 20 73 69 67 ┆ End of frame sig┆
0x1e40…1e48 6e 61 6c 2e 0d 0a 0d 0a ┆nal. ┆
0x1e48…1e4b FormFeed {
0x1e48…1e4b 0c 80 da ┆ ┆
0x1e48…1e4b }
0x1e4b…1e4e 0a 0d 0a ┆ ┆
0x1e4e…1e51 FormFeed {
0x1e4e…1e51 0c 80 8a ┆ ┆
0x1e4e…1e51 }
0x1e51…1e60 0a b0 a1 20 20 20 20 20 53 49 47 4e 41 4c 20 ┆ SIGNAL ┆
0x1e60…1e80 4e 41 4d 45 06 44 45 53 43 52 49 50 54 49 4f 4e 05 0d 0a 81 a1 0d 0a 20 20 20 20 20 2d 2c 4d 43 ┆NAME DESCRIPTION -,MC┆
0x1e80…1ea0 44 54 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 69 63 72 6f 6e 65 74 20 63 6f 6c 6c 69 ┆DT Micronet colli┆
0x1ea0…1ec0 73 69 6f 6e 20 64 65 74 65 63 74 2e 0d 0a 0d 0a 20 20 20 20 20 4d 52 58 44 20 20 20 20 20 20 20 ┆sion detect. MRXD ┆
0x1ec0…1ee0 20 20 20 20 20 20 20 20 20 20 20 84 4d 69 63 72 6f 6e 65 74 20 4d 61 6e 63 68 65 73 74 65 72 20 ┆ Micronet Manchester ┆
0x1ee0…1f00 65 6e 63 6f 64 65 64 20 64 61 74 61 20 0a 19 9b 80 80 72 65 63 65 69 76 65 64 20 66 72 6f 6d 20 ┆encoded data received from ┆
0x1f00…1f20 74 72 61 6e 73 63 65 69 76 65 72 2e 0d 0a 0d 0a 20 20 20 20 20 54 52 41 4e 53 4d 49 54 2b 2c 20 ┆transceiver. TRANSMIT+, ┆
0x1f20…1f40 54 52 41 4e 53 4d 49 54 2d 20 20 84 4d 69 63 72 6f 6e 65 74 20 74 72 61 6e 73 6d 69 74 20 70 61 ┆TRANSMIT- Micronet transmit pa┆
0x1f40…1f60 69 72 20 73 69 67 6e 61 6c 73 20 74 6f 20 0a 19 9b 80 80 74 72 61 6e 73 63 65 69 76 65 72 2e 0d ┆ir signals to transceiver. ┆
0x1f60…1f63 0a 0d 0a ┆ ┆
0x1f63…1f66 FormFeed {
0x1f63…1f66 0c 80 e4 ┆ ┆
0x1f63…1f66 }
0x1f66…1f69 0a 0d 0a ┆ ┆
0x1f69…1f6c FormFeed {
0x1f69…1f6c 0c 80 8a ┆ ┆
0x1f69…1f6c }
0x1f6c…1f80 0a a2 e2 b0 a1 20 20 20 20 20 53 49 47 4e 41 4c 20 4e 41 4d ┆ SIGNAL NAM┆
0x1f80…1fa0 45 06 44 45 53 43 52 49 50 54 49 4f 4e 05 0d 0a 81 a1 0d 0a 20 20 20 20 20 43 4f 4c 44 45 54 2b ┆E DESCRIPTION COLDET+┆
0x1fa0…1fc0 2c 20 43 4f 4c 44 45 54 2d 20 20 20 20 20 20 84 43 6f 6c 6c 69 73 69 6f 6e 20 64 65 74 65 63 74 ┆, COLDET- Collision detect┆
0x1fc0…1fe0 20 73 69 67 6e 61 6c 20 70 61 69 72 2e 0d 0a 0d 0a 20 20 20 20 20 52 45 43 45 49 56 45 2b 2c 20 ┆ signal pair. RECEIVE+, ┆
0x1fe0…2000 52 45 43 45 49 56 45 2d 20 20 20 20 52 65 63 65 69 76 65 20 64 61 74 61 20 73 69 67 6e 61 6c 20 ┆RECEIVE- Receive data signal ┆
0x2000…2009 (16,) 70 61 69 72 2e 0d 0a 0d 0a ┆pair. ┆
0x2009…200c FormFeed {
0x2009…200c 0c 80 bc ┆ ┆
0x2009…200c }
0x200c…200f 0a 0d 0a ┆ ┆
0x200f…2012 FormFeed {
0x200f…2012 0c 80 8a ┆ ┆
0x200f…2012 }
0x2012…2020 0a b0 a1 35 2e 20 54 49 4d 49 4e 47 20 44 ┆ 5. TIMING D┆
0x2020…202b 49 41 47 52 41 4d 53 0d 0a 0d 0a ┆IAGRAMS ┆
0x202b…202e FormFeed {
0x202b…202e 0c 80 94 ┆ ┆
0x202b…202e }
0x202e…2031 0a 0d 0a ┆ ┆
0x2031…2034 FormFeed {
0x2031…2034 0c 80 8a ┆ ┆
0x2031…2034 }
0x2034…2037 0a 0d 0a ┆ ┆
0x2037…203a FormFeed {
0x2037…203a 0c 80 8a ┆ ┆
0x2037…203a }
0x203a…203d 0a 0d 0a ┆ ┆
0x203d…2040 FormFeed {
0x203d…2040 0c 80 8a ┆ ┆
0x203d…2040 }
0x2040…2043 0a 0d 0a ┆ ┆
0x2043…2046 FormFeed {
0x2043…2046 0c 80 8a ┆ ┆
0x2043…2046 }
0x2046…2049 0a 0d 0a ┆ ┆
0x2049…204c FormFeed {
0x2049…204c 0c 80 8a ┆ ┆
0x2049…204c }
0x204c…2060 0a b0 a1 41 2e 20 52 45 46 45 52 45 4e 43 45 53 0d 0a 0d 0a ┆ A. REFERENCES ┆
0x2060…2080 28 31 29 20 20 84 52 43 53 4c 20 4e 6f 20 34 34 2d 52 54 32 30 35 38 2e 0d 0a 20 20 20 20 20 84 ┆(1) RCSL No 44-RT2058. ┆
0x2080…20a0 52 43 37 35 30 2c 20 43 50 55 20 62 6f 61 72 64 2c 20 52 65 66 65 72 65 6e 63 65 20 4d 61 6e 75 ┆RC750, CPU board, Reference Manu┆
0x20a0…20c0 61 6c 2c 0d 0a 20 20 20 20 20 4a 65 6e 73 20 50 65 74 65 72 20 4a 61 6b 6f 62 73 65 6e 20 61 6e ┆al, Jens Peter Jakobsen an┆
0x20c0…20e0 64 20 50 65 74 65 72 20 4b 6f 63 6b 20 41 6e 64 65 72 73 73 6f 6e 2c 20 53 65 70 74 2e 20 38 33 ┆d Peter Kock Andersson, Sept. 83┆
0x20e0…2100 2e 0d 0a 0d 0a 28 32 29 20 20 52 43 53 4c 20 4e 6f 20 39 39 31 20 30 39 38 31 39 2e 0d 0a 20 20 ┆. (2) RCSL No 991 09819. ┆
0x2100…2120 20 20 20 44 72 61 77 69 6e 67 73 20 66 6f 72 20 52 43 37 35 30 2c 20 0d 0a 20 20 20 20 20 50 65 ┆ Drawings for RC750, Pe┆
0x2120…2140 74 65 72 20 4b 6f 63 6b 20 41 6e 64 65 72 73 73 6f 6e 2e 0d 0a 0d 0a 28 33 29 20 20 38 32 35 38 ┆ter Kock Andersson. (3) 8258┆
0x2140…2160 36 20 52 65 66 65 72 65 6e 63 65 20 4d 61 6e 75 61 6c 2c 20 4a 61 6e 20 38 33 2e 0d 0a 20 20 20 ┆6 Reference Manual, Jan 83. ┆
0x2160…2180 20 20 49 6e 74 65 6c 20 43 6f 72 70 6f 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 28 34 29 20 20 38 32 35 ┆ Intel Corporation. (4) 825┆
0x2180…21a0 30 31 20 45 74 68 65 72 6e 65 74 20 53 65 72 69 61 6c 20 49 6e 74 65 72 66 61 63 65 2c 20 44 61 ┆01 Ethernet Serial Interface, Da┆
0x21a0…21c0 74 61 20 73 68 65 65 74 2e 0d 0a 0d 0a 28 35 29 20 20 4c 41 4e 20 43 6f 6d 70 6f 6e 65 6e 74 73 ┆ta sheet. (5) LAN Components┆
0x21c0…21e0 20 55 73 65 72 27 73 20 4d 61 6e 75 61 6c 2c 0d 0a 20 20 20 20 20 49 6e 74 65 6c 2c 20 4d 61 72 ┆ User's Manual, Intel, Mar┆
0x21e0…21ec 63 68 20 31 39 38 34 2e 0d 0a 0d 0a ┆ch 1984. ┆
0x21ec…21ef FormFeed {
0x21ec…21ef 0c 81 b4 ┆ ┆
0x21ec…21ef }
0x21ef…2200 0a 1a 1a 00 ff ff ff 00 00 00 ff ff ff 00 00 00 ff ┆ ┆