|
DataMuseum.dkPresents historical artifacts from the history of: CP/M |
This is an automatic "excavation" of a thematic subset of
See our Wiki for more about CP/M Excavated with: AutoArchaeologist - Free & Open Source Software. |
top - metrics - download
Length: 15104 (0x3b00)
Types: RcTekst
Names: »44RT2155.WP«
└─⟦481be0aa0⟧ Bits:30008870 Diskette med 42-I og 44-RT dokumenter
└─⟦this⟧ »44RT2155.WP«
╱04002d440a0006000000000201413140000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
i↲
↲
┆b0┆┆a1┆TABLE OF CONTENTS PAGE↲
↲
┆b0┆1. GENERAL INFORMATION ┆f0┆..................................... 1↲
1.1 Introduction ....................................... 1↲
1.2 Specifications ..................................... 1↲
1.2.1 Power Requirements .......................... 1↲
1.2.2 Environmental Requirements .................. 1↲
1.2.3 Physical Characteristics .................... 1↲
1.2.4 SBX Interface Specifications ................ 1↲
1.2.5 Floppy Disk Interface Specifications ........ 2↲
1.2.6 Jumper Configuration ........................ 3↲
↲
┆b0┆2. PROGRAMMING INFORMATION┆f0┆ ................................. 4↲
2.1 I/O Addressing ..................................... 4↲
2.2 Control Register ................................... 4↲
↲
┆b0┆3. TECHNICAL DESCRIPTION ┆f0┆................................... 6↲
3.1 Block Diagram ...................................... 6↲
3.2 Logic Diagrams and Signal Descriptions ............. 7↲
3.3 PAL Description .................................... 12↲
3.3.1 PAL016 ...................................... 12↲
3.3.2 PAL017 ...................................... 12↲
3.4 Circuit Board Assembly Drawing ..................... 13↲
════════════════════════════════════════════════════════════════════════
↓
ii↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆14┆┆b3┆┆e1┆ ┆0b┆↲
┆b0┆┆a1┆1. GENERAL INFORMATION↲
↲
┆b0┆┆a1┆1.1 Introduction↲
↲
┆84┆The FDC601 is a floppy disk controller module designed ↓
┆19┆┆89┆┄┄to be mounted on host boards provided with a standard ↓
┆19┆┆89┆┄┄iSBX bus connector. The FDC601 provides the following ↓
┆19┆┆89┆┄┄major features:↲
↲
┆84┆Handels up to four single/double sided drives.↲
↲
┆84┆Supports 8" and 5 1/4", single/double density drives, ↓
┆19┆┆89┆┄┄with programmable selection of drive type and density.↲
↲
Programmable motor on/off control.↲
↲
IBM compatible recording format.↲
↲
DMA or programmed data transfers.↲
↲
↲
┆b0┆┆a1┆1.2 Specifications↲
↲
┆b0┆┆a1┆1.2.1 Power Requirements↲
↲
+5VDC ┆a1┆+┆e1┆ 0.25V, 1,1 A max.↲
+12VDC ┆a1┆+┆e1┆ 0.6V, 15 mA max.↲
↲
↲
┆b0┆┆a1┆1.2.2 Environmental Requirements↲
↲
┆84┆Operating temperature 0┆81┆o┆82┆C - 55┆81┆o┆82┆C (32┆81┆o┆82┆F - 131┆81┆o┆82┆F)↲
Relative humidity 20-80% without condensation↲
↲
↲
┆b0┆┆a1┆1.2.3 Physical Characteristics↲
↲
Width 79 mm (3.11 inches)↲
Length 94 mm (3.70 inches)↲
Component height 10 mm (0.39 inches)↲
Weight 75 g.↲
↲
↲
┆b0┆┆a1┆1.2.4 SBX Interface Specifications↲
↲
┆84┆The SBX interface of the FDC601 is compatible with ↓
┆19┆┆89┆┄┄Intel's iSBX BUS SPECIFICATION for 8-bit SBX modules. ↓
┆19┆┆89┆┄┄The SBX interface signals used by the FDC601 are listed ↓
┆19┆┆89┆┄┄in the table below.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆e1┆┆b0┆SBX Connector, P1↲
↲
┆b0┆PIN GEN. SIGNAL PIN GEN. SIGNAL↲
1 +12V 2 Unused↲
3 0V 4 +5V↲
5 Reset 6 Unused↲
7 Unused 8 0V -,MPST↲
9 MA1 10 Unused↲
11 MA0 12 Unused↲
13 -,IOWRT 14 1-39 MINTR0↲
15 -,IORD 16 Unused↲
17 0V 18 +5V↲
19 1-14 MD7 20 -,MCS1↲
21 1-13 6 22 -,MCS0↲
23 1-12 5 24 Unused↲
25 1-11 4 26 Unused↲
27 1-10 3 28 Unused↲
29 1-9 2 30 Unused↲
31 1-8 1 32 Unused↲
33 1-7 0 34 1-38 MDRQT↲
35 0V 36 +5V↲
↲
MD0-MD7 are bidirectional data lines.↲
↲
┆84┆During DMA data transfers, a read or a write to FDC data ↓
┆19┆┆89┆┄┄register, performs the same function as the DMA ↓
┆19┆┆89┆┄┄acknowleded signal.↲
↲
↲
┆b0┆┆a1┆1.2.5 Floppy Disk Interface Specifications↲
↲
┆84┆The FDC601 interfaces to the disk drives through the 34-↓
┆19┆┆89┆┄┄pin connector J1.↲
↲
J1 mating connector: ┆84┆ITT-CANNON G08D34A3B or equivalent.↲
↲
┆84┆The drive interface is compatible with a standard 5 1/4" ↓
┆19┆┆89┆┄┄floppy disk drive interface. The J1 connector pin ↓
┆19┆┆89┆┄┄assignments are shown in the table below.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆a1┆┆e1┆┆b0┆Disk Drive Interface Connector, J1↲
↲
┆b0┆PIN GEN. SIGNAL PIN SIGNAL↲
1 -,READY 2 0V↲
3 9-7 -,SIDE1SEL 4 0V↲
5 -,RDDATA 6 0V↲
7 -,WRTPROT 8 0V↲
9 -,TRACK00 10 0V↲
11 9-5 -,WRTGATE 12 0V↲
13 9-3 -,WRTDATA 14 0V↲
15 9-18 -,STEP 16 0V↲
17 9-16 -,DIRSEL 18 0V↲
19 9-14 -,MOTORON 20 0V↲
21 5-9 -,DRVSEL2 22 0V↲
23 5-7 -,DRVSEL1 24 0V↲
25 5-5 -,DRVSEL0 26 0V↲
27 -,INDEX 28 0V↲
29 5-3 -,DRVSEL3 30 0V↲
31 9-12 -,HDLOAD 32 0V↲
33 Unused 34 0V↲
↲
Pin 1 is located at the triangle symbol on J1.↲
↲
↲
┆b0┆┆a1┆1.2.6 Jumper Configuration↲
↲
┆84┆The FDC601 requires a READY signal from the disk drives ↓
┆19┆┆89┆┄┄for proper operation. By means of jumper W1 this signal ↓
┆19┆┆89┆┄┄may be selected to be permanently true, allowing the ↓
┆19┆┆89┆┄┄FDC601 to be used with drives which do not provide the ↓
┆19┆┆89┆┄┄READY signal.↲
↲
W1 1-2 READY from drive.↲
2-3 READY always true.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆2. PROGRAMMING INFORMATION↲
↲
┆84┆The FDC601 is based on the 1797-02 Floppy Disk ↓
┆19┆┆89┆┄┄Controller IC. Programming of this device is not covered ↓
┆19┆┆89┆┄┄here. Refer to the data sheet for additional ↓
┆19┆┆89┆┄┄information. In addition the FDC601 contains a Control ↓
┆19┆┆89┆┄┄Register which is used to control different programmable ↓
┆19┆┆89┆┄┄features.↲
↲
↲
┆b0┆┆a1┆2.1 I/O Addressing↲
↲
┆84┆The actual I/O addresses for the FDC601 depends on the ↓
┆19┆┆89┆┄┄addresses assigned to the SBX chip select signals MCS0 ↓
┆19┆┆89┆┄┄and MCS1, and to the address lines MA0 - MA2 by the host↓
┆19┆┆89┆┄┄board.↲
↲
┆b0┆-,MCS0, -,MCS1 DEVICE SELECTED↲
00 Not allowed↲
01 FD1797↲
10 Control Register↲
11 None↲
↲
┆b0┆DEVICE MA2-MA0 FUNCTION↲
FD1797 X00 Rd: Status Register↲
Wr: Command Register↲
↲
- X01 Rd: Track Register↲
Wr: Track Register↲
↲
- X10 Rd: Sector Register↲
Wr: Sector Register↲
↲
- X11 Rd: Data Register↲
Wr: Data Register↲
↲
CONTROL XXX Rd: No function↲
REGISTER Wr: Load Control Register↲
↲
X = don't care↲
↲
↲
┆b0┆┆a1┆2.2 Control Register↲
↲
┆84┆The format of the Control Register is described below.↲
↲
┆b0┆Bit 1,0↲
00 Select drive 0↲
01 Select drive 1↲
10 Select drive 2↲
11 Select drive 3↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆Bit 2↲
0 Drive motor off↲
1 Drive motor on↲
↲
┆b0┆Bit 4,3↲
00 No write precompensation↲
01 No write precompensation↲
10 125 ns write precompensation↲
11 250 ns write precompensation↲
↲
┆b0┆Bit 6,5↲
00 5 1/4" dual density drive, 1 MHz FDC clock↲
01 5 1/4" single density drive, 1 MHz FDC clock↲
10 8" dual density drive, 2 MHz FDC clock↲
11 8" single density drive, 2 MHz FDC clock↲
↲
┆b0┆Bit 7↲
X Not used↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3. TECHNICAL DESCRIPTION↲
↲
┆b0┆┆a1┆3.1 Block Diagram↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3.2 Logic Diagrams and Signal Descriptions↲
↲
┆84┆The left hand pages of this chapter contains a ↓
┆19┆┆89┆┄┄description of the signals generated on the logic ↓
┆19┆┆89┆┄┄diagram on the corresponding right hand side. The column ↓
┆19┆┆89┆┄┄'Destination' refers to the diagram number, where the ↓
┆19┆┆89┆┄┄signal in question is used. All references between logic ↓
┆19┆┆89┆┄┄diagrams make use of the diagram number in the lower ↓
┆19┆┆89┆┄┄right corner of the diagrams.↲
↲
┆84┆Signal and diagram references are indicated on the logic ↓
┆19┆┆89┆┄┄diagrams as shown below.↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Signals preceded with '-,' are active low.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆ SIGNAL DESTINATION DESCRIPTION↲
↲
-,IOWRT╞ 1 ┆84┆I/O Write signal from SBX ↓
┆19┆┆a5┆┄┄connector.↲
↲
MINTR0 1 Interrupt request from FDC↲
↲
MDRQT 1 ┆84┆DMA request from FDC↲
↲
-,MPST 1 ┆84┆Present signal to SBX ↓
┆19┆┆a5┆┄┄connector.↲
↲
WRTGT 2 Write gate signal.↲
↲
FDCWD 2 Write data signal.↲
↲
EARLY 2 Controls the write precom-↲
LATE 2 pensation.↲
↲
STEP 2 ┆84┆Controls the motion of the ↓
┆19┆┆a5┆┄┄R/W heads.↲
↲
DIRC 2 Direction control.↲
↲
SIDE1SEL 2 Side select signal.↲
↲
HDLD 2 Head load signal.↲
↲
DRV0 1 Encoded drive select ↲
DRV1 1 signals.↲
↲
MOTORON 2 ┆84┆Drive motor on/off signal.↲
↲
PRCEN 2 ┆84┆A1 enables the precompensa-↲
╞ ╞ ╞ ╞ ╞ ╞ tion.↲
↲
PRC250 2 ┆84┆Precompensation control.↲
0 = 125ns, 1 = 250ns.↲
↲
-,DDEN 1,2 Dual density select signal.↲
↲
CLKSEL 2 ┆84┆Selects 1/2 MHz clock for ↓
┆19┆┆a5┆┄┄FDC, and controls WD9216 ↓
┆19┆┆a5┆┄┄operation.↲
↲
-,RESET 1 Reset signal.↲
↲
-,DRIVE3 2 Decoded drive select ↲
-,DRIVE0 2 signals.↲
-,DRIVE1 2↲
-,DRIVE2 2↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆ SIGNAL DESTINATION DESCRIPTION↲
↲
-,DRVSEL3 2 Drive select signals.↲
-,DRVSEL0 2↲
-,DRVSEL1 2↲
-,DRVSEL2 2↲
↲
-,IDXPLS 1 Index pulse.↲
↲
-,TR00 1 Track zero signal.↲
↲
-,WPRT 1 Write protect signal.↲
↲
-,DSKD 2 ┆84┆Read data (data and clock) ↓
┆19┆┆a5┆┄┄from diskette.↲
↲
-,WRTDATA 2 ┆84┆Write data to be written on ↓
┆19┆┆a5┆┄┄the diskette.↲
↲
-,WRTGATE 2 Write gate signal.↲
↲
-,SIDE1SEL 2 ┆84┆Side one select. A 0 selects ↓
┆19┆┆a5┆┄┄side 1 of the diskette.↲
↲
-,STEP 2 ┆84┆Step signal for head ↓
┆19┆┆a5┆┄┄positioning.↲
↲
-,DIRSEL 2 Step direction control.↲
↲
-,MOTORON 2 Drive motor on/off signal.↲
↲
-,HDLOAD 2 Head load signal.↲
↲
REFCLK 2 ┆84┆8 MHz clock for data ↓
┆19┆┆a5┆┄┄separator and write ↓
┆19┆┆a5┆┄┄precompensation circuit.↲
↲
-,SEPD 1 Separated data and clock ↲
SEPCLK 1 from data separator.↲
↲
FDCLK 1 1/2 MHz clock signal to FDC.↲
1 MHz for 5 1/4" drives.↲
2 MHz for 8" drives.↲
↲
WRTDATA 2 Precompensated write data.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3.3 PAL Description↲
↲
┆84┆The following PAL's are used on the FDC601 board.↲
↲
┆b0┆PATTERN No. PAL TYPE POSITION↲
PAT016 PAL16L8 U4↲
PAT017 PAL16R6 U8↲
↲
┆84┆In this section the logical equations for the PAL ↓
┆19┆┆89┆┄┄outputs are listed. The following terminologi is used:↲
↲
-, complement, prefix to signal name.↲
x logical AND↲
+ logical OR↲
= combinatorial equality↲
:= ┆84┆sequential euality, register output after positive ↓
┆19┆┆8d┆┄┄transistion of clock.↲
↲
┆84┆The used PAL types have inverting outputs. The equations ↓
┆19┆┆89┆┄┄therefore specifies the complemented output.↲
↲
↲
┆b0┆┆a1┆3.3.1 PAL016↲
↲
┆84┆This PAL generates write strobe for the control register ↓
┆19┆┆89┆┄┄and decodes the drive select field in the control ↓
┆19┆┆89┆┄┄register.↲
↲
RESET = RESET↲
CTRWRT = I0WRTxMCS1↲
DRIVE3 = DRV1xDRV0↲
DRIVE0 = -,DRV1x-,DRV0↲
DRIVE1 = -,DRV1xDRV0↲
DRIVE2 = DRV1x-,DRV0↲
↲
↲
┆b0┆┆a1┆3.3.2 PAL017↲
↲
┆84┆The PAL generates the control signals CD0 and CD1 for ↓
┆19┆┆89┆┄┄the WD9216 data separator. FDCLK is a 2 MHz (CLKSEL = 1) ↓
┆19┆┆89┆┄┄or a 1 MHZ (CLKSEL = 0) CLOCK for the FDC. WRTDATA is a ↓
┆19┆┆89┆┄┄write pulse with 0, 125 ns or 250 ns precompensation.↲
↲
-,CD0 = DDENxCLKSEL↲
+-,DDENx-,CLKSEL↲
↲
-,CD1 = CLKSEL↲
+DDEN↲
↲
Q0: = -,Q0↲
↲
Q1: = -,Q1x-,Q0↲
+Q1xQ0↲
↲
════════════════════════════════════════════════════════════════════════
↓
FDCLK:= -,Q1x-,Q0xCLKSEL↲
+Q1xQ0xCLKSEL↲
+-,FDCLKx-,Q1x-,Q0x-,CLKSEL↲
+FDCLKxQ1x-,CLKSEL ↲
+FDCLKxQ0x-,CLKSEL↲
↲
╱04002d440a0006000000000201473100000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
╱04002d440a0006000000000201413140000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
↓
A:= -,WRTDATAx-,Bx-,Ax-,FDCLKx-,Q1x-,QxWDx-,PRCENxWRTGT↲
┆84┆+-,WRTDATAx-,Bx-,Ax-,FDCLKx-,Q1x-,Q0xWDxPRCENxEARLYxWRTGT↲
+-,WRTDATAx-,BxAxWRTGT↲
+-,WRTDATAxBxAxPRCENxPRC250xQ0xWRTGT↲
+WRTDATAx-,AxWRTGT↲
↲
╱04002d440a00060000000002014c3100000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
╱04002d440a0006000000000201473100000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
↓
B:= -,WRTDATAx-,Bx-,Ax-,FDCLKx-,Q1x-,Q0xWDx-,PRCENxWRTGT↲
┆84┆+-,WRTDATAx-,Bx-,Ax-,FDCLKx-,Q1x-,Q0xWDxPRCENx-,LATExWRTGT↲
╱04002d440a0006000000000201413100000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
╱04002d440a00060000000002014c3100000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
↓
+-,WRTDATAx-,BxAx-,PRC250xWRTGT↲
+-,WRTDATAx-,BxAxPRC250x-,QxWRTGT↲
+-,WRTDATAxBxAxWRTGT↲
↲
-,WRTDATA:= -,WRTGT↲
+-,WRTDATAx-,B↲
+-,WRTDATAxA↲
+WRTDATAxA↲
↲
╱04002d440a0006000000000201413140000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
╱04002d440a0006000000000201413100000000000000000000000000000000000000000000000000050a0f14191e23282d37414b555f69ff04╱
↓
↲
┆b0┆┆a1┆3.4 Circuit Board Assembly Drawing.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
┆1a┆┆1a┆ Rd: Data Register↲
0x0000…0020 (0,) 00 00 00 00 00 00 00 00 3f 06 06 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 08 4e 00 00 00 ┆ ? N ┆
0x0020…0040 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ ┆
0x0040…0047 00 00 00 00 00 00 00 ┆ ┆
0x0047…0080 Params {
0x0047…0080 04 00 2d 44 0a 00 06 00 00 00 00 02 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D A1@ ┆
0x0047…0080 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x0047…0080 }
0x0080…00a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00a0…00c0 69 0d 0a 0d 0a b0 a1 54 41 42 4c 45 20 4f 46 20 43 4f 4e 54 45 4e 54 53 20 20 20 20 20 20 20 20 ┆i TABLE OF CONTENTS ┆
0x00c0…00e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00e0…0100 20 20 20 20 50 41 47 45 0d 0a 0d 0a b0 31 2e 20 20 47 45 4e 45 52 41 4c 20 49 4e 46 4f 52 4d 41 ┆ PAGE 1. GENERAL INFORMA┆
0x0100…0120 54 49 4f 4e 20 f0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆TION ..........................┆
0x0120…0140 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 0d 0a 20 20 20 20 31 2e 31 20 20 49 6e 74 72 6f 64 ┆........... 1 1.1 Introd┆
0x0140…0160 75 63 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆uction .........................┆
0x0160…0180 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 0d 0a 20 20 20 20 31 2e 32 20 20 53 70 65 ┆.............. 1 1.2 Spe┆
0x0180…01a0 63 69 66 69 63 61 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆cifications ....................┆
0x01a0…01c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 0d 0a 20 20 20 20 20 20 20 20 20 ┆................. 1 ┆
0x01c0…01e0 31 2e 32 2e 31 20 20 50 6f 77 65 72 20 52 65 71 75 69 72 65 6d 65 6e 74 73 20 2e 2e 2e 2e 2e 2e ┆1.2.1 Power Requirements ......┆
0x01e0…0200 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 0d 0a 20 20 20 20 20 20 ┆.................... 1 ┆
0x0200…0220 (1,) 20 20 20 31 2e 32 2e 32 20 20 45 6e 76 69 72 6f 6e 6d 65 6e 74 61 6c 20 52 65 71 75 69 72 65 6d ┆ 1.2.2 Environmental Requirem┆
0x0220…0240 65 6e 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 0d 0a 20 20 20 ┆ents .................. 1 ┆
0x0240…0260 20 20 20 20 20 20 31 2e 32 2e 33 20 20 50 68 79 73 69 63 61 6c 20 43 68 61 72 61 63 74 65 72 69 ┆ 1.2.3 Physical Characteri┆
0x0260…0280 73 74 69 63 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 31 0d 0a ┆stics .................... 1 ┆
0x0280…02a0 20 20 20 20 20 20 20 20 20 31 2e 32 2e 34 20 20 53 42 58 20 49 6e 74 65 72 66 61 63 65 20 53 70 ┆ 1.2.4 SBX Interface Sp┆
0x02a0…02c0 65 63 69 66 69 63 61 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 ┆ecifications ................ ┆
0x02c0…02e0 31 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 32 2e 35 20 20 46 6c 6f 70 70 79 20 44 69 73 6b 20 49 ┆1 1.2.5 Floppy Disk I┆
0x02e0…0300 6e 74 65 72 66 61 63 65 20 53 70 65 63 69 66 69 63 61 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e ┆nterface Specifications ........┆
0x0300…0320 20 20 20 32 0d 0a 20 20 20 20 20 20 20 20 20 31 2e 32 2e 36 20 20 4a 75 6d 70 65 72 20 43 6f 6e ┆ 2 1.2.6 Jumper Con┆
0x0320…0340 66 69 67 75 72 61 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆figuration .....................┆
0x0340…0360 2e 2e 2e 20 20 20 33 0d 0a 0d 0a b0 32 2e 20 20 50 52 4f 47 52 41 4d 4d 49 4e 47 20 49 4e 46 4f ┆... 3 2. PROGRAMMING INFO┆
0x0360…0380 52 4d 41 54 49 4f 4e f0 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆RMATION .......................┆
0x0380…03a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 34 0d 0a 20 20 20 20 32 2e 31 20 20 49 2f 4f 20 41 64 64 ┆.......... 4 2.1 I/O Add┆
0x03a0…03c0 72 65 73 73 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ressing ........................┆
0x03c0…03e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 34 0d 0a 20 20 20 20 32 2e 32 20 20 43 6f 6e 74 ┆............. 4 2.2 Cont┆
0x03e0…0400 72 6f 6c 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆rol Register ...................┆
0x0400…0420 (2,) 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 34 0d 0a 0d 0a b0 33 2e 20 20 54 45 43 ┆................ 4 3. TEC┆
0x0420…0440 48 4e 49 43 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 20 f0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆HNICAL DESCRIPTION ............┆
0x0440…0460 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 36 0d 0a 20 20 20 ┆....................... 6 ┆
0x0460…0480 20 33 2e 31 20 20 42 6c 6f 63 6b 20 44 69 61 67 72 61 6d 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 3.1 Block Diagram ............┆
0x0480…04a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 36 0d 0a ┆.......................... 6 ┆
0x04a0…04c0 20 20 20 20 33 2e 32 20 20 4c 6f 67 69 63 20 44 69 61 67 72 61 6d 73 20 61 6e 64 20 53 69 67 6e ┆ 3.2 Logic Diagrams and Sign┆
0x04c0…04e0 61 6c 20 44 65 73 63 72 69 70 74 69 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 ┆al Descriptions ............. ┆
0x04e0…0500 37 0d 0a 20 20 20 20 33 2e 33 20 20 50 41 4c 20 44 65 73 63 72 69 70 74 69 6f 6e 20 2e 2e 2e 2e ┆7 3.3 PAL Description ....┆
0x0500…0520 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x0520…0540 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 33 2e 31 20 20 50 41 4c 30 31 36 20 2e 2e 2e ┆ 12 3.3.1 PAL016 ...┆
0x0540…0560 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x0560…0580 2e 2e 2e 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 33 2e 33 2e 32 20 20 50 41 4c 30 31 37 20 ┆... 12 3.3.2 PAL017 ┆
0x0580…05a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x05a0…05c0 2e 2e 2e 2e 2e 2e 20 20 31 32 0d 0a 20 20 20 20 33 2e 34 20 20 43 69 72 63 75 69 74 20 42 6f 61 ┆...... 12 3.4 Circuit Boa┆
0x05c0…05e0 72 64 20 41 73 73 65 6d 62 6c 79 20 44 72 61 77 69 6e 67 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆rd Assembly Drawing ............┆
0x05e0…05ef 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 33 0d 0a ┆......... 13 ┆
0x05ef…05f2 FormFeed {
0x05ef…05f2 0c 81 c8 ┆ ┆
0x05ef…05f2 }
0x05f2…0600 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0600…0619 (3,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 69 0d 0a 0d 0a ┆ ii ┆
0x0619…061c FormFeed {
0x0619…061c 0c 80 90 ┆ ┆
0x0619…061c }
0x061c…0620 0a 14 b3 e1 ┆ ┆
0x0620…0640 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0640…0660 0b 0d 0a b0 a1 31 2e 20 20 20 20 20 20 20 47 45 4e 45 52 41 4c 20 49 4e 46 4f 52 4d 41 54 49 4f ┆ 1. GENERAL INFORMATIO┆
0x0660…0680 4e 0d 0a 0d 0a b0 a1 31 2e 31 20 20 20 20 20 20 49 6e 74 72 6f 64 75 63 74 69 6f 6e 0d 0a 0d 0a ┆N 1.1 Introduction ┆
0x0680…06a0 20 20 20 20 20 20 20 20 20 84 54 68 65 20 46 44 43 36 30 31 20 69 73 20 61 20 66 6c 6f 70 70 79 ┆ The FDC601 is a floppy┆
0x06a0…06c0 20 64 69 73 6b 20 63 6f 6e 74 72 6f 6c 6c 65 72 20 6d 6f 64 75 6c 65 20 64 65 73 69 67 6e 65 64 ┆ disk controller module designed┆
0x06c0…06e0 20 0a 19 89 80 80 74 6f 20 62 65 20 6d 6f 75 6e 74 65 64 20 6f 6e 20 68 6f 73 74 20 62 6f 61 72 ┆ to be mounted on host boar┆
0x06e0…0700 64 73 20 70 72 6f 76 69 64 65 64 20 77 69 74 68 20 61 20 73 74 61 6e 64 61 72 64 20 0a 19 89 80 ┆ds provided with a standard ┆
0x0700…0720 80 69 53 42 58 20 62 75 73 20 63 6f 6e 6e 65 63 74 6f 72 2e 20 54 68 65 20 46 44 43 36 30 31 20 ┆ iSBX bus connector. The FDC601 ┆
0x0720…0740 70 72 6f 76 69 64 65 73 20 74 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 0a 19 89 80 80 6d 61 6a 6f ┆provides the following majo┆
0x0740…0760 72 20 66 65 61 74 75 72 65 73 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 48 61 6e 64 65 6c 73 ┆r features: Handels┆
0x0760…0780 20 75 70 20 74 6f 20 66 6f 75 72 20 73 69 6e 67 6c 65 2f 64 6f 75 62 6c 65 20 73 69 64 65 64 20 ┆ up to four single/double sided ┆
0x0780…07a0 64 72 69 76 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 53 75 70 70 6f 72 74 73 20 38 22 ┆drives. Supports 8"┆
0x07a0…07c0 20 61 6e 64 20 35 20 31 2f 34 22 2c 20 73 69 6e 67 6c 65 2f 64 6f 75 62 6c 65 20 64 65 6e 73 69 ┆ and 5 1/4", single/double densi┆
0x07c0…07e0 74 79 20 64 72 69 76 65 73 2c 20 0a 19 89 80 80 77 69 74 68 20 70 72 6f 67 72 61 6d 6d 61 62 6c ┆ty drives, with programmabl┆
0x07e0…0800 65 20 73 65 6c 65 63 74 69 6f 6e 20 6f 66 20 64 72 69 76 65 20 74 79 70 65 20 61 6e 64 20 64 65 ┆e selection of drive type and de┆
0x0800…0820 (4,) 6e 73 69 74 79 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 72 6f 67 72 61 6d 6d 61 62 6c 65 20 ┆nsity. Programmable ┆
0x0820…0840 6d 6f 74 6f 72 20 6f 6e 2f 6f 66 66 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆motor on/off control. ┆
0x0840…0860 20 20 49 42 4d 20 63 6f 6d 70 61 74 69 62 6c 65 20 72 65 63 6f 72 64 69 6e 67 20 66 6f 72 6d 61 ┆ IBM compatible recording forma┆
0x0860…0880 74 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 44 4d 41 20 6f 72 20 70 72 6f 67 72 61 6d 6d 65 64 ┆t. DMA or programmed┆
0x0880…08a0 20 64 61 74 61 20 74 72 61 6e 73 66 65 72 73 2e 0d 0a 0d 0a 0d 0a b0 a1 31 2e 32 20 20 20 20 20 ┆ data transfers. 1.2 ┆
0x08a0…08c0 20 53 70 65 63 69 66 69 63 61 74 69 6f 6e 73 0d 0a 0d 0a b0 a1 31 2e 32 2e 31 20 20 20 20 50 6f ┆ Specifications 1.2.1 Po┆
0x08c0…08e0 77 65 72 20 52 65 71 75 69 72 65 6d 65 6e 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2b 35 56 ┆wer Requirements +5V┆
0x08e0…0900 44 43 20 a1 2b e1 20 30 2e 32 35 56 2c 20 31 2c 31 20 41 20 6d 61 78 2e 0d 0a 20 20 20 20 20 20 ┆DC + 0.25V, 1,1 A max. ┆
0x0900…0920 20 20 20 2b 31 32 56 44 43 20 a1 2b e1 20 30 2e 36 56 2c 20 31 35 20 6d 41 20 6d 61 78 2e 0d 0a ┆ +12VDC + 0.6V, 15 mA max. ┆
0x0920…0940 0d 0a 0d 0a b0 a1 31 2e 32 2e 32 20 20 20 20 45 6e 76 69 72 6f 6e 6d 65 6e 74 61 6c 20 52 65 71 ┆ 1.2.2 Environmental Req┆
0x0940…0960 75 69 72 65 6d 65 6e 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 4f 70 65 72 61 74 69 6e 67 ┆uirements Operating┆
0x0960…0980 20 74 65 6d 70 65 72 61 74 75 72 65 20 30 81 6f 82 43 20 2d 20 35 35 81 6f 82 43 20 28 33 32 81 ┆ temperature 0 o C - 55 o C (32 ┆
0x0980…09a0 6f 82 46 20 2d 20 31 33 31 81 6f 82 46 29 0d 0a 20 20 20 20 20 20 20 20 20 52 65 6c 61 74 69 76 ┆o F - 131 o F) Relativ┆
0x09a0…09c0 65 20 68 75 6d 69 64 69 74 79 20 20 20 20 20 32 30 2d 38 30 25 20 77 69 74 68 6f 75 74 20 63 6f ┆e humidity 20-80% without co┆
0x09c0…09e0 6e 64 65 6e 73 61 74 69 6f 6e 0d 0a 0d 0a 0d 0a b0 a1 31 2e 32 2e 33 20 20 20 20 50 68 79 73 69 ┆ndensation 1.2.3 Physi┆
0x09e0…0a00 63 61 6c 20 43 68 61 72 61 63 74 65 72 69 73 74 69 63 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆cal Characteristics ┆
0x0a00…0a20 (5,) 57 69 64 74 68 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 39 20 6d 6d 20 28 33 ┆Width 79 mm (3┆
0x0a20…0a40 2e 31 31 20 69 6e 63 68 65 73 29 0d 0a 20 20 20 20 20 20 20 20 20 4c 65 6e 67 74 68 20 20 20 20 ┆.11 inches) Length ┆
0x0a40…0a60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 34 20 6d 6d 20 28 33 2e 37 30 20 69 6e 63 68 65 73 ┆ 94 mm (3.70 inches┆
0x0a60…0a80 29 0d 0a 20 20 20 20 20 20 20 20 20 43 6f 6d 70 6f 6e 65 6e 74 20 68 65 69 67 68 74 20 20 20 20 ┆) Component height ┆
0x0a80…0aa0 20 20 20 20 31 30 20 6d 6d 20 28 30 2e 33 39 20 69 6e 63 68 65 73 29 0d 0a 20 20 20 20 20 20 20 ┆ 10 mm (0.39 inches) ┆
0x0aa0…0ac0 20 20 57 65 69 67 68 74 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 37 35 20 67 2e 0d ┆ Weight 75 g. ┆
0x0ac0…0ae0 0a 0d 0a 0d 0a b0 a1 31 2e 32 2e 34 20 20 20 20 53 42 58 20 49 6e 74 65 72 66 61 63 65 20 53 70 ┆ 1.2.4 SBX Interface Sp┆
0x0ae0…0b00 65 63 69 66 69 63 61 74 69 6f 6e 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 53 42 ┆ecifications The SB┆
0x0b00…0b20 58 20 69 6e 74 65 72 66 61 63 65 20 6f 66 20 74 68 65 20 46 44 43 36 30 31 20 69 73 20 63 6f 6d ┆X interface of the FDC601 is com┆
0x0b20…0b40 70 61 74 69 62 6c 65 20 77 69 74 68 20 20 0a 19 89 80 80 49 6e 74 65 6c 27 73 20 69 53 42 58 20 ┆patible with Intel's iSBX ┆
0x0b40…0b60 42 55 53 20 53 50 45 43 49 46 49 43 41 54 49 4f 4e 20 66 6f 72 20 38 2d 62 69 74 20 53 42 58 20 ┆BUS SPECIFICATION for 8-bit SBX ┆
0x0b60…0b80 6d 6f 64 75 6c 65 73 2e 20 0a 19 89 80 80 54 68 65 20 53 42 58 20 69 6e 74 65 72 66 61 63 65 20 ┆modules. The SBX interface ┆
0x0b80…0ba0 73 69 67 6e 61 6c 73 20 75 73 65 64 20 62 79 20 74 68 65 20 46 44 43 36 30 31 20 61 72 65 20 6c ┆signals used by the FDC601 are l┆
0x0ba0…0bc0 69 73 74 65 64 20 0a 19 89 80 80 69 6e 20 74 68 65 20 74 61 62 6c 65 20 62 65 6c 6f 77 2e 0d 0a ┆isted in the table below. ┆
0x0bc0…0bc2 0d 0a ┆ ┆
0x0bc2…0bc5 FormFeed {
0x0bc2…0bc5 0c 83 90 ┆ ┆
0x0bc2…0bc5 }
0x0bc5…0be0 0a 20 20 20 20 20 20 20 20 20 a1 e1 b0 53 42 58 20 43 6f 6e 6e 65 63 74 6f 72 2c ┆ SBX Connector,┆
0x0be0…0c00 20 50 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 50 49 4e 20 20 47 45 4e 2e 20 20 20 20 53 49 ┆ P1 PIN GEN. SI┆
0x0c00…0c20 (6,) 47 4e 41 4c 20 20 20 20 20 20 50 49 4e 20 20 47 45 4e 2e 20 20 20 20 53 49 47 4e 41 4c 0d 0a 20 ┆GNAL PIN GEN. SIGNAL ┆
0x0c20…0c40 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 2b 31 32 56 20 20 20 20 20 20 20 ┆ 1 +12V ┆
0x0c40…0c60 20 20 32 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ 2 Unused ┆
0x0c60…0c80 33 20 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 ┆3 0V 4 ┆
0x0c80…0ca0 20 20 20 20 20 2b 35 56 0d 0a 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 ┆ +5V 5 ┆
0x0ca0…0cc0 52 65 73 65 74 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d ┆Reset 6 Unused ┆
0x0cc0…0ce0 0a 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 20 20 ┆ 7 Unused ┆
0x0ce0…0d00 20 20 20 20 38 20 20 20 30 56 20 20 20 20 20 20 2d 2c 4d 50 53 54 0d 0a 20 20 20 20 20 20 20 20 ┆ 8 0V -,MPST ┆
0x0d00…0d20 20 20 39 20 20 20 20 20 20 20 20 20 20 20 4d 41 31 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 ┆ 9 MA1 10 ┆
0x0d20…0d40 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 ┆ Unused 11 ┆
0x0d40…0d60 20 20 20 20 20 4d 41 30 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 20 20 20 55 6e ┆ MA0 12 Un┆
0x0d60…0d80 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4f ┆used 13 -,IO┆
0x0d80…0da0 57 52 54 20 20 20 20 20 31 34 20 20 20 31 2d 33 39 20 20 20 20 4d 49 4e 54 52 30 0d 0a 20 20 20 ┆WRT 14 1-39 MINTR0 ┆
0x0da0…0dc0 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4f 52 44 20 20 20 20 20 20 31 ┆ 15 -,IORD 1┆
0x0dc0…0de0 36 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 31 37 20 ┆6 Unused 17 ┆
0x0de0…0e00 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 20 31 38 20 20 20 20 20 20 20 20 ┆ 0V 18 ┆
0x0e00…0e20 (7,) 20 20 20 2b 35 56 0d 0a 20 20 20 20 20 20 20 20 20 31 39 20 20 20 31 2d 31 34 20 20 20 20 4d 44 ┆ +5V 19 1-14 MD┆
0x0e20…0e40 37 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 43 53 31 0d 0a 20 ┆7 20 -,MCS1 ┆
0x0e40…0e60 20 20 20 20 20 20 20 20 32 31 20 20 20 31 2d 31 33 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 ┆ 21 1-13 6 ┆
0x0e60…0e80 20 32 32 20 20 20 20 20 20 20 20 20 20 20 2d 2c 4d 43 53 30 0d 0a 20 20 20 20 20 20 20 20 20 32 ┆ 22 -,MCS0 2┆
0x0e80…0ea0 33 20 20 20 31 2d 31 32 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 ┆3 1-12 5 24 ┆
0x0ea0…0ec0 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 32 35 20 20 20 31 2d 31 31 20 ┆ Unused 25 1-11 ┆
0x0ec0…0ee0 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 ┆ 4 26 Unus┆
0x0ee0…0f00 65 64 0d 0a 20 20 20 20 20 20 20 20 20 32 37 20 20 20 31 2d 31 30 20 20 20 20 20 20 33 20 20 20 ┆ed 27 1-10 3 ┆
0x0f00…0f20 20 20 20 20 20 20 32 38 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 ┆ 28 Unused ┆
0x0f20…0f40 20 20 20 20 32 39 20 20 20 31 2d 39 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 33 30 20 ┆ 29 1-9 2 30 ┆
0x0f40…0f60 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 33 31 20 20 20 ┆ Unused 31 ┆
0x0f60…0f80 31 2d 38 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 33 32 20 20 20 20 20 20 20 20 20 20 ┆1-8 1 32 ┆
0x0f80…0fa0 20 55 6e 75 73 65 64 0d 0a 20 20 20 20 20 20 20 20 20 33 33 20 20 20 31 2d 37 20 20 20 20 20 20 ┆ Unused 33 1-7 ┆
0x0fa0…0fc0 20 30 20 20 20 20 20 20 20 20 20 33 34 20 20 20 31 2d 33 38 20 20 20 20 4d 44 52 51 54 0d 0a 20 ┆ 0 34 1-38 MDRQT ┆
0x0fc0…0fe0 20 20 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 20 20 20 30 56 20 20 20 20 20 20 20 20 20 ┆ 35 0V ┆
0x0fe0…1000 20 33 36 20 20 20 20 20 20 20 20 20 20 20 2b 35 56 0d 0a 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 36 +5V ┆
0x1000…1020 (8,) 4d 44 30 2d 4d 44 37 20 61 72 65 20 62 69 64 69 72 65 63 74 69 6f 6e 61 6c 20 64 61 74 61 20 6c ┆MD0-MD7 are bidirectional data l┆
0x1020…1040 69 6e 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 44 75 72 69 6e 67 20 44 4d 41 20 64 61 ┆ines. During DMA da┆
0x1040…1060 74 61 20 74 72 61 6e 73 66 65 72 73 2c 20 61 20 72 65 61 64 20 6f 72 20 61 20 77 72 69 74 65 20 ┆ta transfers, a read or a write ┆
0x1060…1080 74 6f 20 46 44 43 20 64 61 74 61 20 0a 19 89 80 80 72 65 67 69 73 74 65 72 2c 20 70 65 72 66 6f ┆to FDC data register, perfo┆
0x1080…10a0 72 6d 73 20 74 68 65 20 73 61 6d 65 20 66 75 6e 63 74 69 6f 6e 20 61 73 20 74 68 65 20 44 4d 41 ┆rms the same function as the DMA┆
0x10a0…10c0 20 0a 19 89 80 80 61 63 6b 6e 6f 77 6c 65 64 65 64 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 0d 0a b0 ┆ acknowleded signal. ┆
0x10c0…10e0 a1 31 2e 32 2e 35 20 20 20 20 46 6c 6f 70 70 79 20 44 69 73 6b 20 49 6e 74 65 72 66 61 63 65 20 ┆ 1.2.5 Floppy Disk Interface ┆
0x10e0…1100 53 70 65 63 69 66 69 63 61 74 69 6f 6e 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 ┆Specifications The ┆
0x1100…1120 46 44 43 36 30 31 20 69 6e 74 65 72 66 61 63 65 73 20 74 6f 20 74 68 65 20 64 69 73 6b 20 64 72 ┆FDC601 interfaces to the disk dr┆
0x1120…1140 69 76 65 73 20 74 68 72 6f 75 67 68 20 74 68 65 20 33 34 2d 0a 19 89 80 80 70 69 6e 20 63 6f 6e ┆ives through the 34- pin con┆
0x1140…1160 6e 65 63 74 6f 72 20 4a 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4a 31 20 6d 61 74 69 6e 67 ┆nector J1. J1 mating┆
0x1160…1180 20 63 6f 6e 6e 65 63 74 6f 72 3a 20 84 49 54 54 2d 43 41 4e 4e 4f 4e 20 47 30 38 44 33 34 41 33 ┆ connector: ITT-CANNON G08D34A3┆
0x1180…11a0 42 20 6f 72 20 65 71 75 69 76 61 6c 65 6e 74 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 ┆B or equivalent. Th┆
0x11a0…11c0 65 20 64 72 69 76 65 20 69 6e 74 65 72 66 61 63 65 20 69 73 20 63 6f 6d 70 61 74 69 62 6c 65 20 ┆e drive interface is compatible ┆
0x11c0…11e0 77 69 74 68 20 61 20 73 74 61 6e 64 61 72 64 20 35 20 31 2f 34 22 20 0a 19 89 80 80 66 6c 6f 70 ┆with a standard 5 1/4" flop┆
0x11e0…1200 70 79 20 64 69 73 6b 20 64 72 69 76 65 20 69 6e 74 65 72 66 61 63 65 2e 20 54 68 65 20 4a 31 20 ┆py disk drive interface. The J1 ┆
0x1200…1220 (9,) 63 6f 6e 6e 65 63 74 6f 72 20 70 69 6e 20 0a 19 89 80 80 61 73 73 69 67 6e 6d 65 6e 74 73 20 61 ┆connector pin assignments a┆
0x1220…1240 72 65 20 73 68 6f 77 6e 20 69 6e 20 74 68 65 20 74 61 62 6c 65 20 62 65 6c 6f 77 2e 0d 0a 0d 0a ┆re shown in the table below. ┆
0x1240…1243 FormFeed {
0x1240…1243 0c 82 c0 ┆ ┆
0x1240…1243 }
0x1243…1260 0a 20 20 20 20 20 20 20 20 20 a1 e1 b0 44 69 73 6b 20 44 72 69 76 65 20 49 6e 74 65 72 ┆ Disk Drive Inter┆
0x1260…1280 66 61 63 65 20 43 6f 6e 6e 65 63 74 6f 72 2c 20 4a 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 ┆face Connector, J1 ┆
0x1280…12a0 50 49 4e 20 20 47 45 4e 2e 20 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 20 50 49 4e 20 20 53 49 ┆PIN GEN. SIGNAL PIN SI┆
0x12a0…12c0 47 4e 41 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 2d 2c 52 45 ┆GNAL 1 -,RE┆
0x12c0…12e0 41 44 59 20 20 20 20 20 20 32 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 20 33 20 20 20 39 ┆ADY 2 0V 3 9┆
0x12e0…1300 2d 37 20 20 20 20 20 2d 2c 53 49 44 45 31 53 45 4c 20 20 20 34 20 20 20 30 56 0d 0a 20 20 20 20 ┆-7 -,SIDE1SEL 4 0V ┆
0x1300…1320 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 2d 2c 52 44 44 41 54 41 20 20 20 20 20 36 ┆ 5 -,RDDATA 6┆
0x1320…1340 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 2d 2c 57 ┆ 0V 7 -,W┆
0x1340…1360 52 54 50 52 4f 54 20 20 20 20 38 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 20 39 20 20 20 ┆RTPROT 8 0V 9 ┆
0x1360…1380 20 20 20 20 20 20 20 20 2d 2c 54 52 41 43 4b 30 30 20 20 20 31 30 20 20 20 30 56 0d 0a 20 20 20 ┆ -,TRACK00 10 0V ┆
0x1380…13a0 20 20 20 20 20 20 31 31 20 20 20 39 2d 35 20 20 20 20 20 2d 2c 57 52 54 47 41 54 45 20 20 20 31 ┆ 11 9-5 -,WRTGATE 1┆
0x13a0…13c0 32 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 31 33 20 20 20 39 2d 33 20 20 20 20 20 2d 2c ┆2 0V 13 9-3 -,┆
0x13c0…13e0 57 52 54 44 41 54 41 20 20 20 31 34 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 31 35 20 20 ┆WRTDATA 14 0V 15 ┆
0x13e0…1400 20 39 2d 31 38 20 20 20 20 2d 2c 53 54 45 50 20 20 20 20 20 20 31 36 20 20 20 30 56 0d 0a 20 20 ┆ 9-18 -,STEP 16 0V ┆
0x1400…1420 (10,) 20 20 20 20 20 20 20 31 37 20 20 20 39 2d 31 36 20 20 20 20 2d 2c 44 49 52 53 45 4c 20 20 20 20 ┆ 17 9-16 -,DIRSEL ┆
0x1420…1440 31 38 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 31 39 20 20 20 39 2d 31 34 20 20 20 20 2d ┆18 0V 19 9-14 -┆
0x1440…1460 2c 4d 4f 54 4f 52 4f 4e 20 20 20 32 30 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 32 31 20 ┆,MOTORON 20 0V 21 ┆
0x1460…1480 20 20 35 2d 39 20 20 20 20 20 2d 2c 44 52 56 53 45 4c 32 20 20 20 32 32 20 20 20 30 56 0d 0a 20 ┆ 5-9 -,DRVSEL2 22 0V ┆
0x1480…14a0 20 20 20 20 20 20 20 20 32 33 20 20 20 35 2d 37 20 20 20 20 20 2d 2c 44 52 56 53 45 4c 31 20 20 ┆ 23 5-7 -,DRVSEL1 ┆
0x14a0…14c0 20 32 34 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 32 35 20 20 20 35 2d 35 20 20 20 20 20 ┆ 24 0V 25 5-5 ┆
0x14c0…14e0 2d 2c 44 52 56 53 45 4c 30 20 20 20 32 36 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 32 37 ┆-,DRVSEL0 26 0V 27┆
0x14e0…1500 20 20 20 20 20 20 20 20 20 20 20 2d 2c 49 4e 44 45 58 20 20 20 20 20 32 38 20 20 20 30 56 0d 0a ┆ -,INDEX 28 0V ┆
0x1500…1520 20 20 20 20 20 20 20 20 20 32 39 20 20 20 35 2d 33 20 20 20 20 20 2d 2c 44 52 56 53 45 4c 33 20 ┆ 29 5-3 -,DRVSEL3 ┆
0x1520…1540 20 20 33 30 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 33 31 20 20 20 39 2d 31 32 20 20 20 ┆ 30 0V 31 9-12 ┆
0x1540…1560 20 2d 2c 48 44 4c 4f 41 44 20 20 20 20 33 32 20 20 20 30 56 0d 0a 20 20 20 20 20 20 20 20 20 33 ┆ -,HDLOAD 32 0V 3┆
0x1560…1580 33 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 20 20 20 20 20 20 33 34 20 20 20 30 56 0d ┆3 Unused 34 0V ┆
0x1580…15a0 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 69 6e 20 31 20 69 73 20 6c 6f 63 61 74 65 64 20 61 74 20 ┆ Pin 1 is located at ┆
0x15a0…15c0 74 68 65 20 74 72 69 61 6e 67 6c 65 20 73 79 6d 62 6f 6c 20 6f 6e 20 4a 31 2e 0d 0a 0d 0a 0d 0a ┆the triangle symbol on J1. ┆
0x15c0…15e0 b0 a1 31 2e 32 2e 36 20 20 20 20 4a 75 6d 70 65 72 20 43 6f 6e 66 69 67 75 72 61 74 69 6f 6e 0d ┆ 1.2.6 Jumper Configuration ┆
0x15e0…1600 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 46 44 43 36 30 31 20 72 65 71 75 69 72 65 73 ┆ The FDC601 requires┆
0x1600…1620 (11,) 20 61 20 52 45 41 44 59 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 64 69 73 6b 20 64 72 ┆ a READY signal from the disk dr┆
0x1620…1640 69 76 65 73 20 0a 19 89 80 80 66 6f 72 20 70 72 6f 70 65 72 20 6f 70 65 72 61 74 69 6f 6e 2e 20 ┆ives for proper operation. ┆
0x1640…1660 42 79 20 6d 65 61 6e 73 20 6f 66 20 6a 75 6d 70 65 72 20 57 31 20 74 68 69 73 20 73 69 67 6e 61 ┆By means of jumper W1 this signa┆
0x1660…1680 6c 20 0a 19 89 80 80 6d 61 79 20 62 65 20 73 65 6c 65 63 74 65 64 20 74 6f 20 62 65 20 70 65 72 ┆l may be selected to be per┆
0x1680…16a0 6d 61 6e 65 6e 74 6c 79 20 74 72 75 65 2c 20 61 6c 6c 6f 77 69 6e 67 20 74 68 65 20 0a 19 89 80 ┆manently true, allowing the ┆
0x16a0…16c0 80 46 44 43 36 30 31 20 74 6f 20 62 65 20 75 73 65 64 20 77 69 74 68 20 64 72 69 76 65 73 20 77 ┆ FDC601 to be used with drives w┆
0x16c0…16e0 68 69 63 68 20 64 6f 20 6e 6f 74 20 70 72 6f 76 69 64 65 20 74 68 65 20 0a 19 89 80 80 52 45 41 ┆hich do not provide the REA┆
0x16e0…1700 44 59 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 31 20 31 2d 32 20 20 52 ┆DY signal. W1 1-2 R┆
0x1700…1720 45 41 44 59 20 66 72 6f 6d 20 64 72 69 76 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 32 2d ┆EADY from drive. 2-┆
0x1720…1739 33 20 20 52 45 41 44 59 20 61 6c 77 61 79 73 20 74 72 75 65 2e 0d 0a 0d 0a ┆3 READY always true. ┆
0x1739…173c FormFeed {
0x1739…173c 0c 82 98 ┆ ┆
0x1739…173c }
0x173c…1740 0a b0 a1 32 ┆ 2┆
0x1740…1760 2e 20 20 20 20 20 20 20 50 52 4f 47 52 41 4d 4d 49 4e 47 20 49 4e 46 4f 52 4d 41 54 49 4f 4e 0d ┆. PROGRAMMING INFORMATION ┆
0x1760…1780 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 46 44 43 36 30 31 20 69 73 20 62 61 73 65 64 ┆ The FDC601 is based┆
0x1780…17a0 20 6f 6e 20 74 68 65 20 31 37 39 37 2d 30 32 20 46 6c 6f 70 70 79 20 44 69 73 6b 20 0a 19 89 80 ┆ on the 1797-02 Floppy Disk ┆
0x17a0…17c0 80 43 6f 6e 74 72 6f 6c 6c 65 72 20 49 43 2e 20 50 72 6f 67 72 61 6d 6d 69 6e 67 20 6f 66 20 74 ┆ Controller IC. Programming of t┆
0x17c0…17e0 68 69 73 20 64 65 76 69 63 65 20 69 73 20 6e 6f 74 20 63 6f 76 65 72 65 64 20 0a 19 89 80 80 68 ┆his device is not covered h┆
0x17e0…1800 65 72 65 2e 20 52 65 66 65 72 20 74 6f 20 74 68 65 20 64 61 74 61 20 73 68 65 65 74 20 66 6f 72 ┆ere. Refer to the data sheet for┆
0x1800…1820 (12,) 20 61 64 64 69 74 69 6f 6e 61 6c 20 0a 19 89 80 80 69 6e 66 6f 72 6d 61 74 69 6f 6e 2e 20 49 6e ┆ additional information. In┆
0x1820…1840 20 61 64 64 69 74 69 6f 6e 20 74 68 65 20 46 44 43 36 30 31 20 63 6f 6e 74 61 69 6e 73 20 61 20 ┆ addition the FDC601 contains a ┆
0x1840…1860 43 6f 6e 74 72 6f 6c 20 0a 19 89 80 80 52 65 67 69 73 74 65 72 20 77 68 69 63 68 20 69 73 20 75 ┆Control Register which is u┆
0x1860…1880 73 65 64 20 74 6f 20 63 6f 6e 74 72 6f 6c 20 64 69 66 66 65 72 65 6e 74 20 70 72 6f 67 72 61 6d ┆sed to control different program┆
0x1880…18a0 6d 61 62 6c 65 20 0a 19 89 80 80 66 65 61 74 75 72 65 73 2e 0d 0a 0d 0a 20 0d 0a b0 a1 32 2e 31 ┆mable features. 2.1┆
0x18a0…18c0 20 20 20 20 20 20 49 2f 4f 20 41 64 64 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ I/O Addressing ┆
0x18c0…18e0 20 84 54 68 65 20 61 63 74 75 61 6c 20 49 2f 4f 20 61 64 64 72 65 73 73 65 73 20 66 6f 72 20 74 ┆ The actual I/O addresses for t┆
0x18e0…1900 68 65 20 46 44 43 36 30 31 20 64 65 70 65 6e 64 73 20 6f 6e 20 74 68 65 20 0a 19 89 80 80 61 64 ┆he FDC601 depends on the ad┆
0x1900…1920 64 72 65 73 73 65 73 20 61 73 73 69 67 6e 65 64 20 74 6f 20 74 68 65 20 53 42 58 20 63 68 69 70 ┆dresses assigned to the SBX chip┆
0x1920…1940 20 73 65 6c 65 63 74 20 73 69 67 6e 61 6c 73 20 4d 43 53 30 20 0a 19 89 80 80 61 6e 64 20 4d 43 ┆ select signals MCS0 and MC┆
0x1940…1960 53 31 2c 20 61 6e 64 20 74 6f 20 74 68 65 20 61 64 64 72 65 73 73 20 6c 69 6e 65 73 20 4d 41 30 ┆S1, and to the address lines MA0┆
0x1960…1980 20 2d 20 4d 41 32 20 62 79 20 74 68 65 20 68 6f 73 74 0a 19 89 80 80 62 6f 61 72 64 2e 0d 0a 0d ┆ - MA2 by the host board. ┆
0x1980…19a0 0a 20 20 20 20 20 20 20 20 20 b0 2d 2c 4d 43 53 30 2c 20 2d 2c 4d 43 53 31 20 20 20 20 20 20 20 ┆ -,MCS0, -,MCS1 ┆
0x19a0…19c0 20 20 44 45 56 49 43 45 20 53 45 4c 45 43 54 45 44 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DEVICE SELECTED ┆
0x19c0…19e0 20 20 30 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4e 6f 74 20 61 6c 6c 6f 77 65 64 0d 0a ┆ 00 Not allowed ┆
0x19e0…1a00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 01 ┆
0x1a00…1a20 (13,) 46 44 31 37 39 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 ┆FD1797 10 ┆
0x1a20…1a40 20 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 ┆ Control Register ┆
0x1a40…1a60 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4e 6f 6e 65 0d 0a ┆ 11 None ┆
0x1a60…1a80 0d 0a 20 20 20 20 20 20 20 20 20 b0 44 45 56 49 43 45 20 20 20 4d 41 32 2d 4d 41 30 20 20 20 20 ┆ DEVICE MA2-MA0 ┆
0x1a80…1aa0 20 46 55 4e 43 54 49 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 46 44 31 37 39 37 20 20 20 58 30 30 ┆ FUNCTION FD1797 X00┆
0x1aa0…1ac0 20 20 20 20 20 20 20 20 20 52 64 3a 20 53 74 61 74 75 73 20 52 65 67 69 73 74 65 72 0d 0a 20 20 ┆ Rd: Status Register ┆
0x1ac0…1ae0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 72 3a 20 ┆ Wr: ┆
0x1ae0…1b00 43 6f 6d 6d 61 6e 64 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d ┆Command Register -┆
0x1b00…1b20 20 20 20 20 20 20 58 30 31 20 20 20 20 20 20 20 20 20 52 64 3a 20 54 72 61 63 6b 20 52 65 67 69 ┆ X01 Rd: Track Regi┆
0x1b20…1b40 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ster ┆
0x1b40…1b60 20 20 20 20 57 72 3a 20 54 72 61 63 6b 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 ┆ Wr: Track Register ┆
0x1b60…1b80 20 20 20 20 20 2d 20 20 20 20 20 20 58 31 30 20 20 20 20 20 20 20 20 20 52 64 3a 20 53 65 63 74 ┆ - X10 Rd: Sect┆
0x1b80…1ba0 6f 72 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆or Register ┆
0x1ba0…1bc0 20 20 20 20 20 20 20 20 20 20 20 57 72 3a 20 53 65 63 74 6f 72 20 52 65 67 69 73 74 65 72 0d 0a ┆ Wr: Sector Register ┆
0x1bc0…1be0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 58 31 31 20 20 20 20 20 20 20 20 20 ┆ - X11 ┆
0x1be0…1c00 52 64 3a 20 44 61 74 61 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆Rd: Data Register ┆
0x1c00…1c20 (14,) 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 72 3a 20 44 61 74 61 20 52 65 67 69 73 74 ┆ Wr: Data Regist┆
0x1c20…1c40 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 4f 4e 54 52 4f 4c 20 20 58 58 58 20 20 20 20 20 ┆er CONTROL XXX ┆
0x1c40…1c60 20 20 20 20 52 64 3a 20 4e 6f 20 66 75 6e 63 74 69 6f 6e 0d 0a 20 20 20 20 20 20 20 20 20 52 45 ┆ Rd: No function RE┆
0x1c60…1c80 47 49 53 54 45 52 20 20 20 20 20 20 20 20 20 20 20 20 20 57 72 3a 20 4c 6f 61 64 20 43 6f 6e 74 ┆GISTER Wr: Load Cont┆
0x1c80…1ca0 72 6f 6c 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 58 20 3d 20 64 6f 6e ┆rol Register X = don┆
0x1ca0…1cc0 27 74 20 63 61 72 65 0d 0a 0d 0a 0d 0a b0 a1 32 2e 32 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 20 ┆'t care 2.2 Control ┆
0x1cc0…1ce0 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 66 6f 72 6d 61 74 ┆Register The format┆
0x1ce0…1d00 20 6f 66 20 74 68 65 20 43 6f 6e 74 72 6f 6c 20 52 65 67 69 73 74 65 72 20 69 73 20 64 65 73 63 ┆ of the Control Register is desc┆
0x1d00…1d20 72 69 62 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 42 69 74 20 31 2c ┆ribed below. Bit 1,┆
0x1d20…1d40 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 30 20 20 20 20 20 20 20 53 65 6c 65 63 74 20 64 72 ┆0 00 Select dr┆
0x1d40…1d60 69 76 65 20 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 31 20 20 20 20 20 20 20 53 65 6c 65 63 ┆ive 0 01 Selec┆
0x1d60…1d80 74 20 64 72 69 76 65 20 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 53 ┆t drive 1 10 S┆
0x1d80…1da0 65 6c 65 63 74 20 64 72 69 76 65 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 ┆elect drive 2 11 ┆
0x1da0…1db5 20 20 20 53 65 6c 65 63 74 20 64 72 69 76 65 20 33 0d 0a 0d 0a ┆ Select drive 3 ┆
0x1db5…1db8 FormFeed {
0x1db5…1db8 0c 83 a0 ┆ ┆
0x1db5…1db8 }
0x1db8…1dc0 0a 20 20 20 20 20 20 20 ┆ ┆
0x1dc0…1de0 20 20 b0 42 69 74 20 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 44 72 ┆ Bit 2 0 Dr┆
0x1de0…1e00 69 76 65 20 6d 6f 74 6f 72 20 6f 66 66 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 ┆ive motor off 1 ┆
0x1e00…1e20 (15,) 20 20 20 44 72 69 76 65 20 6d 6f 74 6f 72 20 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 42 ┆ Drive motor on B┆
0x1e20…1e40 69 74 20 34 2c 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 30 30 20 20 20 20 20 20 20 4e 6f 20 77 ┆it 4,3 00 No w┆
0x1e40…1e60 72 69 74 65 20 70 72 65 63 6f 6d 70 65 6e 73 61 74 69 6f 6e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆rite precompensation ┆
0x1e60…1e80 20 30 31 20 20 20 20 20 20 20 4e 6f 20 77 72 69 74 65 20 70 72 65 63 6f 6d 70 65 6e 73 61 74 69 ┆ 01 No write precompensati┆
0x1e80…1ea0 6f 6e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 31 32 35 20 6e 73 20 77 ┆on 10 125 ns w┆
0x1ea0…1ec0 72 69 74 65 20 70 72 65 63 6f 6d 70 65 6e 73 61 74 69 6f 6e 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆rite precompensation ┆
0x1ec0…1ee0 20 31 31 20 20 20 20 20 20 20 32 35 30 20 6e 73 20 77 72 69 74 65 20 70 72 65 63 6f 6d 70 65 6e ┆ 11 250 ns write precompen┆
0x1ee0…1f00 73 61 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 42 69 74 20 36 2c 35 0d 0a 20 20 20 ┆sation Bit 6,5 ┆
0x1f00…1f20 20 20 20 20 20 20 20 20 30 30 20 20 20 20 20 20 20 35 20 31 2f 34 22 20 64 75 61 6c 20 64 65 6e ┆ 00 5 1/4" dual den┆
0x1f20…1f40 73 69 74 79 20 64 72 69 76 65 2c 20 31 20 4d 48 7a 20 46 44 43 20 63 6c 6f 63 6b 0d 0a 20 20 20 ┆sity drive, 1 MHz FDC clock ┆
0x1f40…1f60 20 20 20 20 20 20 20 20 30 31 20 20 20 20 20 20 20 35 20 31 2f 34 22 20 73 69 6e 67 6c 65 20 64 ┆ 01 5 1/4" single d┆
0x1f60…1f80 65 6e 73 69 74 79 20 64 72 69 76 65 2c 20 31 20 4d 48 7a 20 46 44 43 20 63 6c 6f 63 6b 0d 0a 20 ┆ensity drive, 1 MHz FDC clock ┆
0x1f80…1fa0 20 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 38 22 20 64 75 61 6c 20 64 65 6e 73 69 ┆ 10 8" dual densi┆
0x1fa0…1fc0 74 79 20 64 72 69 76 65 2c 20 32 20 4d 48 7a 20 46 44 43 20 63 6c 6f 63 6b 0d 0a 20 20 20 20 20 ┆ty drive, 2 MHz FDC clock ┆
0x1fc0…1fe0 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 38 22 20 73 69 6e 67 6c 65 20 64 65 6e 73 69 74 79 ┆ 11 8" single density┆
0x1fe0…2000 20 64 72 69 76 65 2c 20 32 20 4d 48 7a 20 46 44 43 20 63 6c 6f 63 6b 0d 0a 0d 0a 20 20 20 20 20 ┆ drive, 2 MHz FDC clock ┆
0x2000…2020 (16,) 20 20 20 20 b0 42 69 74 20 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 58 20 20 20 20 20 20 20 ┆ Bit 7 X ┆
0x2020…202c 4e 6f 74 20 75 73 65 64 0d 0a 0d 0a ┆Not used ┆
0x202c…202f FormFeed {
0x202c…202f 0c 81 98 ┆ ┆
0x202c…202f }
0x202f…2040 0a b0 a1 33 2e 20 20 20 20 20 20 20 54 45 43 48 4e ┆ 3. TECHN┆
0x2040…2060 49 43 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 0d 0a 0d 0a b0 a1 33 2e 31 20 20 20 20 20 20 42 ┆ICAL DESCRIPTION 3.1 B┆
0x2060…2080 6c 6f 63 6b 20 44 69 61 67 72 61 6d 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆lock Diagram ┆
0x2080…20a0 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
[…0x1…]
0x20c0…20d0 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x20d0…20d3 FormFeed {
0x20d0…20d3 0c 83 a0 ┆ ┆
0x20d0…20d3 }
0x20d3…20e0 0a b0 a1 33 2e 32 20 20 20 20 20 20 4c ┆ 3.2 L┆
0x20e0…2100 6f 67 69 63 20 44 69 61 67 72 61 6d 73 20 61 6e 64 20 53 69 67 6e 61 6c 20 44 65 73 63 72 69 70 ┆ogic Diagrams and Signal Descrip┆
0x2100…2120 74 69 6f 6e 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6c 65 66 74 20 68 61 6e 64 ┆tions The left hand┆
0x2120…2140 20 70 61 67 65 73 20 6f 66 20 74 68 69 73 20 63 68 61 70 74 65 72 20 63 6f 6e 74 61 69 6e 73 20 ┆ pages of this chapter contains ┆
0x2140…2160 61 20 0a 19 89 80 80 64 65 73 63 72 69 70 74 69 6f 6e 20 6f 66 20 74 68 65 20 73 69 67 6e 61 6c ┆a description of the signal┆
0x2160…2180 73 20 67 65 6e 65 72 61 74 65 64 20 6f 6e 20 74 68 65 20 6c 6f 67 69 63 20 0a 19 89 80 80 64 69 ┆s generated on the logic di┆
0x2180…21a0 61 67 72 61 6d 20 6f 6e 20 74 68 65 20 63 6f 72 72 65 73 70 6f 6e 64 69 6e 67 20 72 69 67 68 74 ┆agram on the corresponding right┆
0x21a0…21c0 20 68 61 6e 64 20 73 69 64 65 2e 20 54 68 65 20 63 6f 6c 75 6d 6e 20 0a 19 89 80 80 27 44 65 73 ┆ hand side. The column 'Des┆
0x21c0…21e0 74 69 6e 61 74 69 6f 6e 27 20 72 65 66 65 72 73 20 74 6f 20 74 68 65 20 64 69 61 67 72 61 6d 20 ┆tination' refers to the diagram ┆
0x21e0…2200 6e 75 6d 62 65 72 2c 20 77 68 65 72 65 20 74 68 65 20 0a 19 89 80 80 73 69 67 6e 61 6c 20 69 6e ┆number, where the signal in┆
0x2200…2220 (17,) 20 71 75 65 73 74 69 6f 6e 20 69 73 20 75 73 65 64 2e 20 41 6c 6c 20 72 65 66 65 72 65 6e 63 65 ┆ question is used. All reference┆
0x2220…2240 73 20 62 65 74 77 65 65 6e 20 6c 6f 67 69 63 20 0a 19 89 80 80 64 69 61 67 72 61 6d 73 20 6d 61 ┆s between logic diagrams ma┆
0x2240…2260 6b 65 20 75 73 65 20 6f 66 20 74 68 65 20 64 69 61 67 72 61 6d 20 6e 75 6d 62 65 72 20 69 6e 20 ┆ke use of the diagram number in ┆
0x2260…2280 74 68 65 20 6c 6f 77 65 72 20 0a 19 89 80 80 72 69 67 68 74 20 63 6f 72 6e 65 72 20 6f 66 20 74 ┆the lower right corner of t┆
0x2280…22a0 68 65 20 64 69 61 67 72 61 6d 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 53 69 67 6e 61 6c ┆he diagrams. Signal┆
0x22a0…22c0 20 61 6e 64 20 64 69 61 67 72 61 6d 20 72 65 66 65 72 65 6e 63 65 73 20 61 72 65 20 69 6e 64 69 ┆ and diagram references are indi┆
0x22c0…22e0 63 61 74 65 64 20 6f 6e 20 74 68 65 20 6c 6f 67 69 63 20 0a 19 89 80 80 64 69 61 67 72 61 6d 73 ┆cated on the logic diagrams┆
0x22e0…2300 20 61 73 20 73 68 6f 77 6e 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ as shown below. ┆
0x2300…2320 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 70 72 65 63 65 64 65 ┆ Signals precede┆
0x2320…233d 64 20 77 69 74 68 20 27 2d 2c 27 20 61 72 65 20 61 63 74 69 76 65 20 6c 6f 77 2e 0d 0a ┆d with '-,' are active low. ┆
0x233d…2340 FormFeed {
0x233d…2340 0c 81 c0 ┆ ┆
0x233d…2340 }
0x2340…2360 0a b0 20 20 20 20 20 20 20 20 20 53 49 47 4e 41 4c 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 ┆ SIGNAL DESTINATI┆
0x2360…2380 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆ON DESCRIPTION ┆
0x2380…23a0 20 20 20 20 20 20 20 20 2d 2c 49 4f 57 52 54 09 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,IOWRT 1 ┆
0x23a0…23c0 20 20 84 49 2f 4f 20 57 72 69 74 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 53 42 58 20 0a 19 a5 ┆ I/O Write signal from SBX ┆
0x23c0…23e0 80 80 63 6f 6e 6e 65 63 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 4e 54 52 30 20 ┆ connector. MINTR0 ┆
0x23e0…2400 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 72 ┆ 1 Interrupt r┆
0x2400…2420 (18,) 65 71 75 65 73 74 20 66 72 6f 6d 20 46 44 43 0d 0a 20 0d 0a 20 20 20 20 20 20 20 20 20 4d 44 52 ┆equest from FDC MDR┆
0x2420…2440 51 54 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 4d 41 20 72 65 ┆QT 1 DMA re┆
0x2440…2460 71 75 65 73 74 20 66 72 6f 6d 20 46 44 43 0d 0a 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c ┆quest from FDC -,┆
0x2460…2480 4d 50 53 54 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 50 72 65 73 65 ┆MPST 1 Prese┆
0x2480…24a0 6e 74 20 73 69 67 6e 61 6c 20 74 6f 20 53 42 58 20 0a 19 a5 80 80 63 6f 6e 6e 65 63 74 6f 72 2e ┆nt signal to SBX connector.┆
0x24a0…24c0 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 52 54 47 54 20 20 20 20 20 20 20 32 20 20 20 20 20 20 ┆ WRTGT 2 ┆
0x24c0…24e0 20 20 20 20 20 20 20 20 20 57 72 69 74 65 20 67 61 74 65 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 ┆ Write gate signal. ┆
0x24e0…2500 20 20 20 20 20 20 20 20 46 44 43 57 44 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 ┆ FDCWD 2 ┆
0x2500…2520 20 20 20 20 57 72 69 74 65 20 64 61 74 61 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆ Write data signal. ┆
0x2520…2540 20 20 20 45 41 52 4c 59 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 ┆ EARLY 2 C┆
0x2540…2560 6f 6e 74 72 6f 6c 73 20 74 68 65 20 77 72 69 74 65 20 70 72 65 63 6f 6d 2d 0d 0a 20 20 20 20 20 ┆ontrols the write precom- ┆
0x2560…2580 20 20 20 20 4c 41 54 45 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ LATE 2 ┆
0x2580…25a0 70 65 6e 73 61 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 54 45 50 20 20 20 20 20 ┆pensation. STEP ┆
0x25a0…25c0 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 74 68 65 ┆ 2 Controls the┆
0x25c0…25e0 20 6d 6f 74 69 6f 6e 20 6f 66 20 74 68 65 20 0a 19 a5 80 80 52 2f 57 20 68 65 61 64 73 2e 0d 0a ┆ motion of the R/W heads. ┆
0x25e0…2600 0d 0a 20 20 20 20 20 20 20 20 20 44 49 52 43 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 ┆ DIRC 2 ┆
0x2600…2620 (19,) 20 20 20 20 20 20 20 44 69 72 65 63 74 69 6f 6e 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 0d 0a 20 20 20 ┆ Direction control. ┆
0x2620…2640 20 20 20 20 20 20 53 49 44 45 31 53 45 4c 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SIDE1SEL 2 ┆
0x2640…2660 20 20 53 69 64 65 20 73 65 6c 65 63 74 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ Side select signal. ┆
0x2660…2680 20 20 48 44 4c 44 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 48 65 ┆ HDLD 2 He┆
0x2680…26a0 61 64 20 6c 6f 61 64 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 44 52 56 30 ┆ad load signal. DRV0┆
0x26a0…26c0 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 6e 63 6f 64 65 64 20 ┆ 1 Encoded ┆
0x26c0…26e0 64 72 69 76 65 20 73 65 6c 65 63 74 20 20 0d 0a 20 20 20 20 20 20 20 20 20 44 52 56 31 20 20 20 ┆drive select DRV1 ┆
0x26e0…2700 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 73 69 67 6e 61 6c 73 2e 0d 0a 0d ┆ 1 signals. ┆
0x2700…2720 0a 20 20 20 20 20 20 20 20 20 4d 4f 54 4f 52 4f 4e 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 ┆ MOTORON 2 ┆
0x2720…2740 20 20 20 20 20 20 84 44 72 69 76 65 20 6d 6f 74 6f 72 20 6f 6e 2f 6f 66 66 20 73 69 67 6e 61 6c ┆ Drive motor on/off signal┆
0x2740…2760 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 50 52 43 45 4e 20 20 20 20 20 20 20 32 20 20 20 20 20 ┆. PRCEN 2 ┆
0x2760…2780 20 20 20 20 20 20 20 20 20 20 84 41 31 20 65 6e 61 62 6c 65 73 20 74 68 65 20 70 72 65 63 6f 6d ┆ A1 enables the precom┆
0x2780…27a0 70 65 6e 73 61 2d 0d 0a 09 09 09 09 09 09 20 20 20 20 20 20 20 20 74 69 6f 6e 2e 0d 0a 0d 0a 20 ┆pensa- tion. ┆
0x27a0…27c0 20 20 20 20 20 20 20 20 50 52 43 32 35 30 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 ┆ PRC250 2 ┆
0x27c0…27e0 20 20 20 20 84 50 72 65 63 6f 6d 70 65 6e 73 61 74 69 6f 6e 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 20 ┆ Precompensation control. ┆
0x27e0…2800 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x2800…2820 (20,) 20 20 20 20 30 20 3d 20 31 32 35 6e 73 2c 20 31 20 3d 20 32 35 30 6e 73 2e 0d 0a 0d 0a 20 20 20 ┆ 0 = 125ns, 1 = 250ns. ┆
0x2820…2840 20 20 20 20 20 20 2d 2c 44 44 45 4e 20 20 20 20 20 20 31 2c 32 20 20 20 20 20 20 20 20 20 20 20 ┆ -,DDEN 1,2 ┆
0x2840…2860 20 20 44 75 61 6c 20 64 65 6e 73 69 74 79 20 73 65 6c 65 63 74 20 73 69 67 6e 61 6c 2e 0d 0a 0d ┆ Dual density select signal. ┆
0x2860…2880 0a 20 20 20 20 20 20 20 20 20 43 4c 4b 53 45 4c 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 ┆ CLKSEL 2 ┆
0x2880…28a0 20 20 20 20 20 20 84 53 65 6c 65 63 74 73 20 31 2f 32 20 4d 48 7a 20 63 6c 6f 63 6b 20 66 6f 72 ┆ Selects 1/2 MHz clock for┆
0x28a0…28c0 20 0a 19 a5 80 80 46 44 43 2c 20 61 6e 64 20 63 6f 6e 74 72 6f 6c 73 20 57 44 39 32 31 36 20 0a ┆ FDC, and controls WD9216 ┆
0x28c0…28e0 19 a5 80 80 6f 70 65 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 52 45 53 ┆ operation. -,RES┆
0x28e0…2900 45 54 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 73 65 74 20 73 69 67 ┆ET 1 Reset sig┆
0x2900…2920 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 49 56 45 33 20 20 20 20 32 20 20 ┆nal. -,DRIVE3 2 ┆
0x2920…2940 20 20 20 20 20 20 20 20 20 20 20 20 20 44 65 63 6f 64 65 64 20 64 72 69 76 65 20 73 65 6c 65 63 ┆ Decoded drive selec┆
0x2940…2960 74 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 49 56 45 30 20 20 20 20 32 20 20 20 20 20 20 ┆t -,DRIVE0 2 ┆
0x2960…2980 20 20 20 20 20 20 20 20 20 73 69 67 6e 61 6c 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 ┆ signals. -,DR┆
0x2980…29a0 49 56 45 31 20 20 20 20 32 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 49 56 45 32 20 20 20 20 ┆IVE1 2 -,DRIVE2 ┆
0x29a0…29a5 32 0d 0a 0d 0a ┆2 ┆
0x29a5…29a8 FormFeed {
0x29a5…29a8 0c 83 a0 ┆ ┆
0x29a5…29a8 }
0x29a8…29ab 0a 0d 0a ┆ ┆
0x29ab…29ae FormFeed {
0x29ab…29ae 0c 80 88 ┆ ┆
0x29ab…29ae }
0x29ae…29c0 0a b0 20 20 20 20 20 20 20 20 20 53 49 47 4e 41 4c 20 ┆ SIGNAL ┆
0x29c0…29e0 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e ┆ DESTINATION DESCRIPTION┆
0x29e0…2a00 0d 0a 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 56 53 45 4c 33 20 ┆ -,DRVSEL3 ┆
0x2a00…2a20 (21,) 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 72 69 76 65 20 73 65 6c 65 63 74 20 73 ┆ 2 Drive select s┆
0x2a20…2a40 69 67 6e 61 6c 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 56 53 45 4c 30 20 20 20 32 0d ┆ignals. -,DRVSEL0 2 ┆
0x2a40…2a60 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 52 56 53 45 4c 31 20 20 20 32 0d 0a 20 20 20 20 20 20 20 ┆ -,DRVSEL1 2 ┆
0x2a60…2a80 20 20 2d 2c 44 52 56 53 45 4c 32 20 20 20 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 49 44 ┆ -,DRVSEL2 2 -,ID┆
0x2a80…2aa0 58 50 4c 53 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 64 65 78 20 70 75 ┆XPLS 1 Index pu┆
0x2aa0…2ac0 6c 73 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 54 52 30 30 20 20 20 20 20 20 31 20 20 ┆lse. -,TR00 1 ┆
0x2ac0…2ae0 20 20 20 20 20 20 20 20 20 20 20 20 20 54 72 61 63 6b 20 7a 65 72 6f 20 73 69 67 6e 61 6c 2e 0d ┆ Track zero signal. ┆
0x2ae0…2b00 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 57 50 52 54 20 20 20 20 20 20 31 20 20 20 20 20 20 20 ┆ -,WPRT 1 ┆
0x2b00…2b20 20 20 20 20 20 20 20 20 57 72 69 74 65 20 70 72 6f 74 65 63 74 20 73 69 67 6e 61 6c 2e 0d 0a 0d ┆ Write protect signal. ┆
0x2b20…2b40 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 53 4b 44 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 ┆ -,DSKD 2 ┆
0x2b40…2b60 20 20 20 20 20 20 84 52 65 61 64 20 64 61 74 61 20 28 64 61 74 61 20 61 6e 64 20 63 6c 6f 63 6b ┆ Read data (data and clock┆
0x2b60…2b80 29 20 0a 19 a5 80 80 66 72 6f 6d 20 64 69 73 6b 65 74 74 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆) from diskette. ┆
0x2b80…2ba0 20 20 2d 2c 57 52 54 44 41 54 41 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 57 ┆ -,WRTDATA 2 W┆
0x2ba0…2bc0 72 69 74 65 20 64 61 74 61 20 74 6f 20 62 65 20 77 72 69 74 74 65 6e 20 6f 6e 20 0a 19 a5 80 80 ┆rite data to be written on ┆
0x2bc0…2be0 74 68 65 20 64 69 73 6b 65 74 74 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 57 52 54 47 ┆the diskette. -,WRTG┆
0x2be0…2c00 41 54 45 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 72 69 74 65 20 67 61 74 65 ┆ATE 2 Write gate┆
0x2c00…2c20 (22,) 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 53 49 44 45 31 53 45 4c 20 ┆ signal. -,SIDE1SEL ┆
0x2c20…2c40 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 69 64 65 20 6f 6e 65 20 73 65 6c 65 63 ┆ 2 Side one selec┆
0x2c40…2c60 74 2e 20 41 20 30 20 73 65 6c 65 63 74 73 20 0a 19 a5 80 80 73 69 64 65 20 31 20 6f 66 20 74 68 ┆t. A 0 selects side 1 of th┆
0x2c60…2c80 65 20 64 69 73 6b 65 74 74 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 53 54 45 50 20 20 ┆e diskette. -,STEP ┆
0x2c80…2ca0 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 74 65 70 20 73 69 67 6e 61 6c ┆ 2 Step signal┆
0x2ca0…2cc0 20 66 6f 72 20 68 65 61 64 20 0a 19 a5 80 80 70 6f 73 69 74 69 6f 6e 69 6e 67 2e 0d 0a 0d 0a 20 ┆ for head positioning. ┆
0x2cc0…2ce0 20 20 20 20 20 20 20 20 2d 2c 44 49 52 53 45 4c 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 ┆ -,DIRSEL 2 ┆
0x2ce0…2d00 20 20 20 20 53 74 65 70 20 64 69 72 65 63 74 69 6f 6e 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 0d 0a 20 ┆ Step direction control. ┆
0x2d00…2d20 20 20 20 20 20 20 20 20 2d 2c 4d 4f 54 4f 52 4f 4e 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 ┆ -,MOTORON 2 ┆
0x2d20…2d40 20 20 20 20 44 72 69 76 65 20 6d 6f 74 6f 72 20 6f 6e 2f 6f 66 66 20 73 69 67 6e 61 6c 2e 0d 0a ┆ Drive motor on/off signal. ┆
0x2d40…2d60 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 48 44 4c 4f 41 44 20 20 20 20 32 20 20 20 20 20 20 20 20 ┆ -,HDLOAD 2 ┆
0x2d60…2d80 20 20 20 20 20 20 20 48 65 61 64 20 6c 6f 61 64 20 73 69 67 6e 61 6c 2e 0d 0a 0d 0a 20 20 20 20 ┆ Head load signal. ┆
0x2d80…2da0 20 20 20 20 20 52 45 46 43 4c 4b 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ REFCLK 2 ┆
0x2da0…2dc0 20 84 38 20 4d 48 7a 20 63 6c 6f 63 6b 20 66 6f 72 20 64 61 74 61 20 0a 19 a5 80 80 73 65 70 61 ┆ 8 MHz clock for data sepa┆
0x2dc0…2de0 72 61 74 6f 72 20 61 6e 64 20 77 72 69 74 65 20 0a 19 a5 80 80 70 72 65 63 6f 6d 70 65 6e 73 61 ┆rator and write precompensa┆
0x2de0…2e00 74 69 6f 6e 20 63 69 72 63 75 69 74 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 53 45 50 44 ┆tion circuit. -,SEPD┆
0x2e00…2e20 (23,) 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 53 65 70 61 72 61 74 65 64 20 ┆ 1 Separated ┆
0x2e20…2e40 64 61 74 61 20 61 6e 64 20 63 6c 6f 63 6b 20 0d 0a 20 20 20 20 20 20 20 20 20 53 45 50 43 4c 4b ┆data and clock SEPCLK┆
0x2e40…2e60 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 72 6f 6d 20 64 61 74 61 20 ┆ 1 from data ┆
0x2e60…2e80 73 65 70 61 72 61 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 44 43 4c 4b 20 20 20 20 ┆separator. FDCLK ┆
0x2e80…2ea0 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 2f 32 20 4d 48 7a 20 63 6c 6f 63 6b ┆ 1 1/2 MHz clock┆
0x2ea0…2ec0 20 73 69 67 6e 61 6c 20 74 6f 20 46 44 43 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ signal to FDC. ┆
0x2ec0…2ee0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 4d 48 7a 20 66 6f 72 20 ┆ 1 MHz for ┆
0x2ee0…2f00 35 20 31 2f 34 22 20 64 72 69 76 65 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆5 1/4" drives. ┆
0x2f00…2f20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 20 4d 48 7a 20 66 6f 72 20 38 ┆ 2 MHz for 8┆
0x2f20…2f40 22 20 64 72 69 76 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 57 52 54 44 41 54 41 20 20 20 ┆" drives. WRTDATA ┆
0x2f40…2f60 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 72 65 63 6f 6d 70 65 6e 73 61 74 65 64 ┆ 2 Precompensated┆
0x2f60…2f70 20 77 72 69 74 65 20 64 61 74 61 2e 0d 0a 0d 0a ┆ write data. ┆
0x2f70…2f73 FormFeed {
0x2f70…2f73 0c 82 f0 ┆ ┆
0x2f70…2f73 }
0x2f73…2f76 0a 0d 0a ┆ ┆
0x2f76…2f79 FormFeed {
0x2f76…2f79 0c 80 88 ┆ ┆
0x2f76…2f79 }
0x2f79…2f80 0a b0 a1 33 2e 33 20 ┆ 3.3 ┆
0x2f80…2fa0 20 20 20 20 20 50 41 4c 20 44 65 73 63 72 69 70 74 69 6f 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ PAL Description ┆
0x2fa0…2fc0 20 84 54 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 50 41 4c 27 73 20 61 72 65 20 75 73 65 64 20 6f ┆ The following PAL's are used o┆
0x2fc0…2fe0 6e 20 74 68 65 20 46 44 43 36 30 31 20 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆n the FDC601 board. ┆
0x2fe0…3000 b0 50 41 54 54 45 52 4e 20 4e 6f 2e 20 20 20 50 41 4c 20 54 59 50 45 20 20 20 20 20 50 4f 53 49 ┆ PATTERN No. PAL TYPE POSI┆
0x3000…3020 (24,) 54 49 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 31 36 20 20 20 20 20 20 20 20 50 41 4c ┆TION PAT016 PAL┆
0x3020…3040 31 36 4c 38 20 20 20 20 20 20 55 34 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 31 37 20 20 20 ┆16L8 U4 PAT017 ┆
0x3040…3060 20 20 20 20 20 50 41 4c 31 36 52 36 20 20 20 20 20 20 55 38 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ PAL16R6 U8 ┆
0x3060…3080 20 84 49 6e 20 74 68 69 73 20 73 65 63 74 69 6f 6e 20 74 68 65 20 6c 6f 67 69 63 61 6c 20 65 71 ┆ In this section the logical eq┆
0x3080…30a0 75 61 74 69 6f 6e 73 20 66 6f 72 20 74 68 65 20 50 41 4c 20 0a 19 89 80 80 6f 75 74 70 75 74 73 ┆uations for the PAL outputs┆
0x30a0…30c0 20 61 72 65 20 6c 69 73 74 65 64 2e 20 54 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 74 65 72 6d 69 ┆ are listed. The following termi┆
0x30c0…30e0 6e 6f 6c 6f 67 69 20 69 73 20 75 73 65 64 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 20 ┆nologi is used: -, ┆
0x30e0…3100 63 6f 6d 70 6c 65 6d 65 6e 74 2c 20 70 72 65 66 69 78 20 74 6f 20 73 69 67 6e 61 6c 20 6e 61 6d ┆complement, prefix to signal nam┆
0x3100…3120 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 78 20 20 20 6c 6f 67 69 63 61 6c 20 41 4e 44 0d 0a 20 20 ┆e. x logical AND ┆
0x3120…3140 20 20 20 20 20 20 20 2b 20 20 20 6c 6f 67 69 63 61 6c 20 4f 52 0d 0a 20 20 20 20 20 20 20 20 20 ┆ + logical OR ┆
0x3140…3160 3d 20 20 20 63 6f 6d 62 69 6e 61 74 6f 72 69 61 6c 20 65 71 75 61 6c 69 74 79 0d 0a 20 20 20 20 ┆= combinatorial equality ┆
0x3160…3180 20 20 20 20 20 3a 3d 20 20 84 73 65 71 75 65 6e 74 69 61 6c 20 65 75 61 6c 69 74 79 2c 20 72 65 ┆ := sequential euality, re┆
0x3180…31a0 67 69 73 74 65 72 20 6f 75 74 70 75 74 20 61 66 74 65 72 20 70 6f 73 69 74 69 76 65 20 0a 19 8d ┆gister output after positive ┆
0x31a0…31c0 80 80 74 72 61 6e 73 69 73 74 69 6f 6e 20 6f 66 20 63 6c 6f 63 6b 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ transistion of clock. ┆
0x31c0…31e0 20 20 20 20 84 54 68 65 20 75 73 65 64 20 50 41 4c 20 74 79 70 65 73 20 68 61 76 65 20 69 6e 76 ┆ The used PAL types have inv┆
0x31e0…3200 65 72 74 69 6e 67 20 6f 75 74 70 75 74 73 2e 20 54 68 65 20 65 71 75 61 74 69 6f 6e 73 20 0a 19 ┆erting outputs. The equations ┆
0x3200…3220 (25,) 89 80 80 74 68 65 72 65 66 6f 72 65 20 73 70 65 63 69 66 69 65 73 20 74 68 65 20 63 6f 6d 70 6c ┆ therefore specifies the compl┆
0x3220…3240 65 6d 65 6e 74 65 64 20 6f 75 74 70 75 74 2e 0d 0a 0d 0a 0d 0a b0 a1 33 2e 33 2e 31 20 20 20 20 ┆emented output. 3.3.1 ┆
0x3240…3260 50 41 4c 30 31 36 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 50 41 4c 20 67 65 6e ┆PAL016 This PAL gen┆
0x3260…3280 65 72 61 74 65 73 20 77 72 69 74 65 20 73 74 72 6f 62 65 20 66 6f 72 20 74 68 65 20 63 6f 6e 74 ┆erates write strobe for the cont┆
0x3280…32a0 72 6f 6c 20 72 65 67 69 73 74 65 72 20 0a 19 89 80 80 61 6e 64 20 64 65 63 6f 64 65 73 20 74 68 ┆rol register and decodes th┆
0x32a0…32c0 65 20 64 72 69 76 65 20 73 65 6c 65 63 74 20 66 69 65 6c 64 20 69 6e 20 74 68 65 20 63 6f 6e 74 ┆e drive select field in the cont┆
0x32c0…32e0 72 6f 6c 20 0a 19 89 80 80 72 65 67 69 73 74 65 72 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 52 ┆rol register. R┆
0x32e0…3300 45 53 45 54 20 3d 20 20 20 52 45 53 45 54 0d 0a 20 20 20 20 20 20 20 20 20 43 54 52 57 52 54 20 ┆ESET = RESET CTRWRT ┆
0x3300…3320 3d 20 20 49 30 57 52 54 78 4d 43 53 31 0d 0a 20 20 20 20 20 20 20 20 20 44 52 49 56 45 33 20 3d ┆= I0WRTxMCS1 DRIVE3 =┆
0x3320…3340 20 20 44 52 56 31 78 44 52 56 30 0d 0a 20 20 20 20 20 20 20 20 20 44 52 49 56 45 30 20 3d 20 20 ┆ DRV1xDRV0 DRIVE0 = ┆
0x3340…3360 2d 2c 44 52 56 31 78 2d 2c 44 52 56 30 0d 0a 20 20 20 20 20 20 20 20 20 44 52 49 56 45 31 20 3d ┆-,DRV1x-,DRV0 DRIVE1 =┆
0x3360…3380 20 20 2d 2c 44 52 56 31 78 44 52 56 30 0d 0a 20 20 20 20 20 20 20 20 20 44 52 49 56 45 32 20 3d ┆ -,DRV1xDRV0 DRIVE2 =┆
0x3380…33a0 20 20 44 52 56 31 78 2d 2c 44 52 56 30 0d 0a 0d 0a 0d 0a b0 a1 33 2e 33 2e 32 20 20 20 20 50 41 ┆ DRV1x-,DRV0 3.3.2 PA┆
0x33a0…33c0 4c 30 31 37 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 50 41 4c 20 67 65 6e 65 72 61 ┆L017 The PAL genera┆
0x33c0…33e0 74 65 73 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 43 44 30 20 61 6e 64 20 ┆tes the control signals CD0 and ┆
0x33e0…3400 43 44 31 20 66 6f 72 20 0a 19 89 80 80 74 68 65 20 57 44 39 32 31 36 20 64 61 74 61 20 73 65 70 ┆CD1 for the WD9216 data sep┆
0x3400…3420 (26,) 61 72 61 74 6f 72 2e 20 46 44 43 4c 4b 20 69 73 20 61 20 32 20 4d 48 7a 20 28 43 4c 4b 53 45 4c ┆arator. FDCLK is a 2 MHz (CLKSEL┆
0x3420…3440 20 3d 20 31 29 20 0a 19 89 80 80 6f 72 20 61 20 31 20 4d 48 5a 20 28 43 4c 4b 53 45 4c 20 3d 20 ┆ = 1) or a 1 MHZ (CLKSEL = ┆
0x3440…3460 30 29 20 43 4c 4f 43 4b 20 66 6f 72 20 74 68 65 20 46 44 43 2e 20 57 52 54 44 41 54 41 20 69 73 ┆0) CLOCK for the FDC. WRTDATA is┆
0x3460…3480 20 61 20 0a 19 89 80 80 77 72 69 74 65 20 70 75 6c 73 65 20 77 69 74 68 20 30 2c 20 31 32 35 20 ┆ a write pulse with 0, 125 ┆
0x3480…34a0 6e 73 20 6f 72 20 32 35 30 20 6e 73 20 70 72 65 63 6f 6d 70 65 6e 73 61 74 69 6f 6e 2e 0d 0a 0d ┆ns or 250 ns precompensation. ┆
0x34a0…34c0 0a 20 20 20 20 20 20 20 20 20 2d 2c 43 44 30 20 3d 20 20 44 44 45 4e 78 43 4c 4b 53 45 4c 0d 0a ┆ -,CD0 = DDENxCLKSEL ┆
0x34c0…34e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2d 2c 44 44 45 4e 78 2d 2c 43 4c 4b 53 ┆ +-,DDENx-,CLKS┆
0x34e0…3500 45 4c 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 43 44 31 20 3d 20 20 43 4c 4b 53 45 4c 0d 0a ┆EL -,CD1 = CLKSEL ┆
0x3500…3520 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 44 44 45 4e 0d 0a 0d 0a 20 20 20 20 20 ┆ +DDEN ┆
0x3520…3540 20 20 20 20 51 30 3a 20 3d 20 20 20 20 2d 2c 51 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 51 31 ┆ Q0: = -,Q0 Q1┆
0x3540…3560 3a 20 3d 20 20 20 20 2d 2c 51 31 78 2d 2c 51 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆: = -,Q1x-,Q0 ┆
0x3560…356e 20 20 20 20 2b 51 31 78 51 30 0d 0a 0d 0a ┆ +Q1xQ0 ┆
0x356e…3571 FormFeed {
0x356e…3571 0c 83 b0 ┆ ┆
0x356e…3571 }
0x3571…3580 0a 20 20 20 20 20 20 20 20 20 46 44 43 4c 4b ┆ FDCLK┆
0x3580…35a0 3a 3d 20 20 2d 2c 51 31 78 2d 2c 51 30 78 43 4c 4b 53 45 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆:= -,Q1x-,Q0xCLKSEL ┆
0x35a0…35c0 20 20 20 20 20 20 20 20 2b 51 31 78 51 30 78 43 4c 4b 53 45 4c 0d 0a 20 20 20 20 20 20 20 20 20 ┆ +Q1xQ0xCLKSEL ┆
0x35c0…35e0 20 20 20 20 20 20 20 20 20 2b 2d 2c 46 44 43 4c 4b 78 2d 2c 51 31 78 2d 2c 51 30 78 2d 2c 43 4c ┆ +-,FDCLKx-,Q1x-,Q0x-,CL┆
0x35e0…3600 4b 53 45 4c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 46 44 43 4c 4b 78 51 ┆KSEL +FDCLKxQ┆
0x3600…3620 (27,) 31 78 2d 2c 43 4c 4b 53 45 4c 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆1x-,CLKSEL ┆
0x3620…3638 20 20 2b 46 44 43 4c 4b 78 51 30 78 2d 2c 43 4c 4b 53 45 4c 0d 0a 0d 0a ┆ +FDCLKxQ0x-,CLKSEL ┆
0x3638…3671 Params {
0x3638…3671 04 00 2d 44 0a 00 06 00 00 00 00 02 01 47 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D G1 ┆
0x3638…3671 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x3638…3671 }
0x3671…36aa Params {
0x3671…36aa 04 00 2d 44 0a 00 06 00 00 00 00 02 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D A1@ ┆
0x3671…36aa 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x3671…36aa }
0x36aa…36c0 0a 20 20 20 20 20 20 20 20 20 41 3a 3d 20 2d 2c 57 52 54 44 41 54 ┆ A:= -,WRTDAT┆
0x36c0…36e0 41 78 2d 2c 42 78 2d 2c 41 78 2d 2c 46 44 43 4c 4b 78 2d 2c 51 31 78 2d 2c 51 78 57 44 78 2d 2c ┆Ax-,Bx-,Ax-,FDCLKx-,Q1x-,QxWDx-,┆
0x36e0…3700 50 52 43 45 4e 78 57 52 54 47 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 84 2b 2d 2c 57 52 ┆PRCENxWRTGT +-,WR┆
0x3700…3720 54 44 41 54 41 78 2d 2c 42 78 2d 2c 41 78 2d 2c 46 44 43 4c 4b 78 2d 2c 51 31 78 2d 2c 51 30 78 ┆TDATAx-,Bx-,Ax-,FDCLKx-,Q1x-,Q0x┆
0x3720…3740 57 44 78 50 52 43 45 4e 78 45 41 52 4c 59 78 57 52 54 47 54 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆WDxPRCENxEARLYxWRTGT ┆
0x3740…3760 20 20 20 2b 2d 2c 57 52 54 44 41 54 41 78 2d 2c 42 78 41 78 57 52 54 47 54 0d 0a 20 20 20 20 20 ┆ +-,WRTDATAx-,BxAxWRTGT ┆
0x3760…3780 20 20 20 20 20 20 20 20 2b 2d 2c 57 52 54 44 41 54 41 78 42 78 41 78 50 52 43 45 4e 78 50 52 43 ┆ +-,WRTDATAxBxAxPRCENxPRC┆
0x3780…37a0 32 35 30 78 51 30 78 57 52 54 47 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 57 52 54 44 ┆250xQ0xWRTGT +WRTD┆
0x37a0…37b1 41 54 41 78 2d 2c 41 78 57 52 54 47 54 0d 0a 0d 0a ┆ATAx-,AxWRTGT ┆
0x37b1…37ea Params {
0x37b1…37ea 04 00 2d 44 0a 00 06 00 00 00 00 02 01 4c 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D L1 ┆
0x37b1…37ea 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x37b1…37ea }
0x37ea…3823 Params {
0x37ea…3823 04 00 2d 44 0a 00 06 00 00 00 00 02 01 47 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D G1 ┆
0x37ea…3823 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x37ea…3823 }
0x3823…3840 0a 20 20 20 20 20 20 20 20 20 42 3a 3d 20 2d 2c 57 52 54 44 41 54 41 78 2d 2c 42 78 2d ┆ B:= -,WRTDATAx-,Bx-┆
0x3840…3860 2c 41 78 2d 2c 46 44 43 4c 4b 78 2d 2c 51 31 78 2d 2c 51 30 78 57 44 78 2d 2c 50 52 43 45 4e 78 ┆,Ax-,FDCLKx-,Q1x-,Q0xWDx-,PRCENx┆
0x3860…3880 57 52 54 47 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 84 2b 2d 2c 57 52 54 44 41 54 41 78 ┆WRTGT +-,WRTDATAx┆
0x3880…38a0 2d 2c 42 78 2d 2c 41 78 2d 2c 46 44 43 4c 4b 78 2d 2c 51 31 78 2d 2c 51 30 78 57 44 78 50 52 43 ┆-,Bx-,Ax-,FDCLKx-,Q1x-,Q0xWDxPRC┆
0x38a0…38b1 45 4e 78 2d 2c 4c 41 54 45 78 57 52 54 47 54 0d 0a ┆ENx-,LATExWRTGT ┆
0x38b1…38ea Params {
0x38b1…38ea 04 00 2d 44 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D A1 ┆
0x38b1…38ea 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x38b1…38ea }
0x38ea…3923 Params {
0x38ea…3923 04 00 2d 44 0a 00 06 00 00 00 00 02 01 4c 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D L1 ┆
0x38ea…3923 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x38ea…3923 }
0x3923…3940 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2d 2c 57 52 54 44 41 54 41 78 2d 2c 42 78 ┆ +-,WRTDATAx-,Bx┆
0x3940…3960 41 78 2d 2c 50 52 43 32 35 30 78 57 52 54 47 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆Ax-,PRC250xWRTGT +┆
0x3960…3980 2d 2c 57 52 54 44 41 54 41 78 2d 2c 42 78 41 78 50 52 43 32 35 30 78 2d 2c 51 78 57 52 54 47 54 ┆-,WRTDATAx-,BxAxPRC250x-,QxWRTGT┆
0x3980…39a0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2d 2c 57 52 54 44 41 54 41 78 42 78 41 78 57 52 ┆ +-,WRTDATAxBxAxWR┆
0x39a0…39c0 54 47 54 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 57 52 54 44 41 54 41 3a 3d 20 2d 2c 57 52 ┆TGT -,WRTDATA:= -,WR┆
0x39c0…39e0 54 47 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 2d 2c 57 52 54 ┆TGT +-,WRT┆
0x39e0…3a00 44 41 54 41 78 2d 2c 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆DATAx-,B +┆
0x3a00…3a20 (29,) 2d 2c 57 52 54 44 41 54 41 78 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,WRTDATAxA ┆
0x3a20…3a30 20 20 2b 57 52 54 44 41 54 41 78 41 0d 0a 0d 0a ┆ +WRTDATAxA ┆
0x3a30…3a69 Params {
0x3a30…3a69 04 00 2d 44 0a 00 06 00 00 00 00 02 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D A1@ ┆
0x3a30…3a69 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x3a30…3a69 }
0x3a69…3aa2 Params {
0x3a69…3aa2 04 00 2d 44 0a 00 06 00 00 00 00 02 01 41 31 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -D A1 ┆
0x3a69…3aa2 00 00 00 00 00 00 00 00 05 0a 0f 14 19 1e 23 28 2d 37 41 4b 55 5f 69 ff 04 ┆ #(-7AKU_i ┆
0x3a69…3aa2 }
0x3aa2…3ac0 0a 0d 0a b0 a1 33 2e 34 20 20 20 20 20 20 43 69 72 63 75 69 74 20 42 6f 61 72 64 20 41 73 ┆ 3.4 Circuit Board As┆
0x3ac0…3ad3 73 65 6d 62 6c 79 20 44 72 61 77 69 6e 67 2e 0d 0a 0d 0a ┆sembly Drawing. ┆
0x3ad3…3ad6 FormFeed {
0x3ad3…3ad6 0c 81 d0 ┆ ┆
0x3ad3…3ad6 }
0x3ad6…3ae0 0a 0d 0a 1a 1a 20 20 20 20 20 ┆ ┆
0x3ae0…3b00 52 64 3a 20 44 61 74 61 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆Rd: Data Register ┆