|
DataMuseum.dkPresents historical artifacts from the history of: CP/M |
This is an automatic "excavation" of a thematic subset of
See our Wiki for more about CP/M Excavated with: AutoArchaeologist - Free & Open Source Software. |
top - metrics - download
Length: 83200 (0x14500)
Types: RcTekst
Names: »30-M320.WP«
└─⟦b9fe312e5⟧ Bits:30008868 Diskette med 3 stk RCSL-30-M og 3 stk RCSL-31-D
└─⟦this⟧ »30-M320.WP«
╱04002d4e0a0006000000000201413140000000000000000000000000000000000000000000000000050f19232d37414b555f69737d8791ff04╱
i ↲
┆b0┆┆a1┆TABLE OF CONTENTS ┆05┆PAGE↲
↲
┆b0┆1. INTRODUCTION┆f0┆ ........................................... 1↲
↲
┆b0┆2. BLOCKDIAGRAMS┆f0┆ .......................................... 2↲
↲
┆b0┆3. TIMING DIAGRAMS┆f0┆ ........................................ 6↲
↲
┆b0┆4. FUNCTIONAL DISCRIPTION┆f0┆ ................................. 9↲
4.1 Data Paths ........................................ 9↲
4.1.1 General Registers .......................... 10↲
4.1.2 Q-Register ................................. 10↲
4.1.3 Scratchpad ................................. 10↲
4.1.4 Immediate Operand Register ................. 10↲
4.1.5 Sign Extension Module ...................... 10↲
4.1.6 Half-Word Rotate Module .................... 11↲
4.1.7 Data In Register ........................... 11↲
4.1.8 Interrupt Level Register ................... 11↲
4.1.9 TCP Data Input Register .................... 11↲
4.1.10 CPU Status Register ........................ 12↲
4.1.11 I/O Address Register ....................... 12↲
4.1.12 Data Out Register .......................... 12↲
4.1.13 Control Output Register .................... 12↲
4.1.14 TCP Data Out Register ...................... 13↲
4.1.15 Instruction Register ....................... 13↲
4.1.16 Micro Index Register ....................... 14↲
4.1.17 Interrupt Register ......................... 14↲
4.1.18 CPUBUS Control Register .................... 14↲
4.2 Control Store Addressing .......................... 14↲
4.2.1 Microinstruction Address Register .......... 15↲
4.2.2 Subroutine Return Stack .................... 15↲
4.2.3 Micro Jump Address Register ................ 15↲
4.2.4 Micro Index Register ....................... 15↲
4.2.5 Instruction Decoding Table ................. 15↲
4.3 Microinstructions ................................. 16↲
4.3.1 Microinstruction Fields .................... 16↲
4.3.1.1 P Field = MIR(0) .................. 16↲
4.3.1.2 NEXT Field = MIR(1:3) ............. 17↲
4.3.1.3 FORM Field = MIR(4:6) ............. 18↲
4.3.1.4 ALU DEST Field = MIR(7:9) ......... 18↲
4.3.1.5 ALU OP Field = MIR(10:12) ......... 18↲
4.3.1.6 ALU FUNC Field = MIR(13:15) ....... 18↲
4.3.1.7 C Field = MIR(16:17) .............. 19↲
4.3.1.8 I/O Field = MIR(18, 19) ........... 19↲
4.3.1.9 DEST REG Field = MIR(20:23) ....... 20↲
4.3.1.10 SOURCE REG Field = MIR(24:27) ..... 20↲
4.3.1.11 SPADDR Field = MIR(24:27) ......... 21↲
4.3.1.12 A Field = MIR(28:31) .............. 21↲
4.3.1.13 B Field = MIR(32:35) .............. 21↲
4.3.1.14 T Field = MIR(18) ................. 21↲
4.3.1.15 COND SEL Field = MIR(19:23) ....... 21↲
4.3.1.16 SI Field = MIR(24:25) ............. 22↲
4.3.1.17 TST Field = MIR(26:27) ............ 23↲
════════════════════════════════════════════════════════════════════════
↓
ii↲
┆b0┆┆a1┆TABLE OF CONTENTS (continued)┆05┆PAGE↲
↲
┆b0┆┆f0┆ 4.3.2 Microinstruction Formats ................... 25↲
4.3.2.1 Format 0: Load Immediate .......... 25↲
4.3.2.2 Format 1: Load Scratchpad ......... 25↲
4.3.2.3 Format 2: Read Scratchpad/Load ↲
Register .......................... 25↲
4.3.2.4 Format 3: Read/Load Register ...... 26↲
4.3.2.5 Format 4: Shift ................... 26↲
4.3.2.6 Format 5: Multiply ................ 26↲
4.3.2.7 Format 6: Divide .................. 26↲
4.3.2.8 Format 7: Conditional Jump ........ 27↲
↲
┆b0┆5. LOGIC DIAGRAMS AND SIGNAL DESCRIPTION┆f0┆ .................. 28↲
↲
┆b0┆6. PAL AND PROM DESCRIPTION ┆f0┆............................... 116↲
6.1 PAL Description ................................... 116↲
6.1.1 APT002 ..................................... 116↲
6.1.2 PAT003 ..................................... 117↲
6.1.3 PAT004 ..................................... 118↲
6.1.4 PAT005 ..................................... 119↲
6.2 PROM Descriptions ................................. 120↲
6.2.1 ROB078 ..................................... 121↲
6.2.2 ROA006 ..................................... 122↲
6.2.3 ROA007 ..................................... 123↲
════════════════════════════════════════════════════════════════════════
↓
════════════════════════════════════════════════════════════════════════
↓
┆14┆┆b3┆ ┆0b┆↲
↲
┆b0┆┆a1┆1. INTRODUCTION↲
↲
┆84┆CPU 811 is a central processing unit which is used in a ↓
┆19┆┆89┆┄┄number of RC8000 processing units.↲
↲
┆84┆CPU 811 is a microprogrammed processor with a 36-bit ↓
┆19┆┆89┆┄┄microinstruction format and a 200 ns microinstruction ↓
┆19┆┆89┆┄┄execution time.↲
↲
┆84┆The 24-bit wide arithmetic section is designed around 6 ↓
┆19┆┆89┆┄┄cascaded 2901A 4-bit slice processor elements. The ↓
┆19┆┆89┆┄┄microprogram sequence control uses 3 cascaded 2911 4-↓
┆19┆┆89┆┄┄bit slice microprogram sequencers which provides a 12-↓
┆19┆┆89┆┄┄bit control store address. PROM's are used for the ↓
┆19┆┆89┆┄┄control store which has a capacity of 2048 36-bit words.↲
↲
┆84┆The CPU 811 is connected to memory and device ↓
┆19┆┆89┆┄┄controllers via the RC8000 System Bus. In addition it is ↓
┆19┆┆89┆┄┄provided with a 24-bit bidirectional backplane bus, the ↓
┆19┆┆89┆┄┄CPUBUS, which allows the FPU 801 floating point unit to ↓
┆19┆┆89┆┄┄be attached.↲
↲
┆84┆In addition to the routines for execution of the RC8000 ↓
┆19┆┆89┆┄┄instruction set the microprogram contain diagnostic ↓
┆19┆┆89┆┄┄routines for CPU and main memory, and routines for ↓
┆19┆┆89┆┄┄support of the technicians console.↲
↲
┆84┆It is assumed that the reader of this manual is familiar ↓
┆19┆┆89┆┄┄with RC8000 architecture, instruction format, and data ↓
┆19┆┆89┆┄┄formats. Such information may be found in:↲
↲
┆06┆RC8000 COMPUTER REFERENCE MANUAL↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆2. BLOCKDIAGRAMS↲
↲
┆84┆This section contains block diagrams for the data paths ↓
┆19┆┆89┆┄┄of the CPU 811 and for the control store and ↓
┆19┆┆89┆┄┄microinstruction sequence control.↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
CPU 811 CONTROL STORE AND ↲
MICROINSTRUCTION SEQUENCE CONTROL↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
CPU 811 DATA PATHS↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆3. TIMING DIAGRAMS↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4. FUNCTIONAL DESCRIPTION↲
↲
┆84┆Symbols and abbreviations used in the description are ↓
┆19┆┆89┆┄┄listed below.↲
↲
(A) Contents of A.↲
↲
A(i) Bit i in register A.↲
↲
A(i:j) Bits i to j including i and j in register A.↲
↲
A(i,j) Bits i and j in register A.↲
↲
con Concatenating operator.↲
↲
ext ┆84┆Extension operator. N ext P means P repeated N ↓
┆19┆┆91┆┄┄times.↲
↲
+ Binary arithmetic addition.↲
↲
- Binary arithmetic 2's complement subtraction.↲
↲
-, Logical COMPLEMENT.↲
↲
& Logical AND.↲
↲
! Logical OR.↲
↲
exor Logical EXCLUSIVE OR.↲
↲
┆84┆When the logical operators are used on bit strings, the ↓
┆19┆┆89┆┄┄logical operation is performed on individual bits.↲
↲
↲
┆b0┆┆a1┆4.1 Data Paths↲
↲
┆84┆The principal data paths in the CPU 811 are 24-bit wide ↓
┆19┆┆89┆┄┄and is shown on the block diagram on page 3. An array of ↓
┆19┆┆89┆┄┄6 2901A 4-bit slice processing elements constitutes the ↓
┆19┆┆89┆┄┄kernel of the CPU 810 data path structure. It contains ↓
┆19┆┆89┆┄┄the General Registers (accumulators), the Q-register, ↓
┆19┆┆89┆┄┄and an arithmetic logic unit. The 2901 array receives ↓
┆19┆┆89┆┄┄data from external registers via the Source Bus (SBUS), ↓
┆19┆┆89┆┄┄which is a tri-state bus. Data to external registers is ↓
┆19┆┆89┆┄┄transferred via the Result Bus (RESBUS).↲
↲
┆84┆The following subsections gives a short description of ↓
┆19┆┆89┆┄┄the CPU 811 registers. The registers may be divided into ↓
┆19┆┆89┆┄┄the following groups: Registers located inside the 2901, ↓
┆19┆┆89┆┄┄external source registers connected to the SBUS, and ↓
┆19┆┆89┆┄┄external destination registers connected to the RESBUS.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.1.1 General Registers↲
↲
┆84┆The 16 General Registers in the 2901 are located in a ↓
┆19┆┆89┆┄┄dual-port RAM. The contents of 2 General Registers may ↓
┆19┆┆89┆┄┄simultaneously be accessed via the A-port, GRA, and the ↓
┆19┆┆89┆┄┄B-port, GRB. GRA and GRB may be used as inputs to the ↓
┆19┆┆89┆┄┄ALU and GRA may be transferred directly to the RESBUS. ↓
┆19┆┆89┆┄┄The General Registers may be loaded with the output from ↓
┆19┆┆89┆┄┄the ALU. A shift network at the input to the General ↓
┆19┆┆89┆┄┄Registers may pass or shift the ALU output 1 bit ↓
┆19┆┆89┆┄┄position left or right before it is loaded.↲
↲
↲
┆b0┆┆a1┆4.1.2 Q-Register↲
↲
┆84┆The Q-register which is located in the 2901 may be used ↓
┆19┆┆89┆┄┄as an accumulator and as an extension to the General ↓
┆19┆┆89┆┄┄Registers in shift operations for shifting 48-bit ↓
┆19┆┆89┆┄┄operands. In the latter case Q holds the least ↓
┆19┆┆89┆┄┄significant 24-bit of the 48-bit operand. It is only ↓
┆19┆┆89┆┄┄possible to shift Q in conjunction with a General ↓
┆19┆┆89┆┄┄Register.↲
↲
↲
┆b0┆┆a1┆4.1.3 Scratchpad↲
↲
┆84┆The Scratchpad (SCRATCHP) is an external register file ↓
┆19┆┆89┆┄┄with 16 24-bit words. It may be used as both source and ↓
┆19┆┆89┆┄┄destination, but not in the same microinstruction. When ↓
┆19┆┆89┆┄┄it is used as source the ┆a1┆complement┆e1┆ of the data loaded ↓
┆19┆┆89┆┄┄into the addressed location is transferred to the SBUS. ↓
┆19┆┆89┆┄┄The SBUS cannot be used in microinstructions where the ↓
┆19┆┆89┆┄┄SCRATCHP is used as destination because the SCRATCHP ↓
┆19┆┆89┆┄┄transfers data to it during part of the cycle.↲
↲
↲
┆b0┆┆a1┆4.1.4 Immediate Operand Register↲
↲
┆84┆The Immediate Operand Register is a 24-bit source ↓
┆19┆┆89┆┄┄register. It may be loaded by means of an immediate ↓
┆19┆┆89┆┄┄operand microinstruction.↲
↲
↲
┆b0┆┆a1┆4.1.5 Sign Extension Module↲
↲
┆84┆The Sign Extension Module (SIGNEXT) is a combinatorial ↓
┆19┆┆89┆┄┄array which may be addressed in the same way as a 24-bit ↓
┆19┆┆89┆┄┄source register. When it is addressed the contents of ↓
┆19┆┆89┆┄┄the RESBUS is transferred to the SBUS with sign ↓
┆19┆┆89┆┄┄extension as defined below.↲
↲
SBUS(0:23): = 12 ext RESBUS(12) con RESBUS(12:23)↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.1.6 Half-Word Rotate Module↲
↲
┆84┆The Half-Word Rotate Module (ROTATE) is a combinatorial ↓
┆19┆┆89┆┄┄array which may be addressed as a 24-bit source ↓
┆19┆┆89┆┄┄register. When it is addressed the two half-words on the ↓
┆19┆┆89┆┄┄RESBUS are exchanged and transferred to the SBUS as ↓
┆19┆┆89┆┄┄defined below.↲
↲
┆84┆SBUS(0:23): = RESBUS(12:23) con RESBUS(0:11)↲
↲
↲
┆b0┆┆a1┆4.1.7 Data In Register↲
↲
┆84┆The Data In Register (DATAIN) is a 24-bit source ↓
┆19┆┆89┆┄┄register used as buffer register for data received via ↓
┆19┆┆89┆┄┄the System Bus in input operations initiated by the CPU. ↓
┆19┆┆89┆┄┄The contents of the register is undefined from the start ↓
┆19┆┆89┆┄┄of an input operation until termination of the ↓
┆19┆┆89┆┄┄operation. If an input operation is terminated by a NACK ↓
┆19┆┆89┆┄┄or a TIME OUT DATAIN will be loaded with the current ↓
┆19┆┆89┆┄┄data on the System Bus.↲
↲
↲
┆b0┆┆a1┆4.1.8 Interrupt Level Register↲
↲
┆84┆The Interrupt Level Register (INTRLEV) is an 8-bit ↓
┆19┆┆89┆┄┄source register. When the jump condition INTERRUPT = 1, ↓
┆19┆┆89┆┄┄INTRLEV contains the level of the interrupt with the ↓
┆19┆┆89┆┄┄highest priority. The contents of INTRLEV is transferred ↓
┆19┆┆89┆┄┄to the SBUS as defined below↲
↲
SBUS(0:15) undefined↲
SBUS(16:23): = INTRLEV(0:7)↲
↲
┆84┆The assignment of the interrupt levels is defined in the ↓
┆19┆┆89┆┄┄table below.↲
↲
┆a1┆┆b0┆LEVEL INTERRUPT SOURCE↲
↲
0 Unused↲
1 TCP input ready (TCPINRDY)↲
2 Single instruction (SINGLEINSTR)↲
3 OCP autoload (RESTARTEN)↲
4 Remote autoload (REMAUTOLOAD)↲
5 0.1 ms timer (10 KHZ clock)↲
6 Power low warning (PINT)↲
7 Interval timer↲
8:31 Device controllers↲
↲
↲
┆b0┆┆a1┆4.1.9 TCP Data Input Register↲
↲
┆84┆The TCP Data Input Register (TCPDATAIN) is an 8-bit ↓
┆19┆┆89┆┄┄source register used as buffer register for data ↓
┆19┆┆89┆┄┄received from the Technicians Console.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆The contents of TCPDATAIN is transferred to the SBUS as ↓
┆19┆┆89┆┄┄defined below↲
↲
SBUS(0:15) undefined↲
SBUS(16:23): = TCPDATAIN(0:7)↲
↲
↲
┆b0┆┆a1┆4.1.10 CPU Status Register↲
↲
┆84┆The CPU Status Register (CPUST) is a 6-bit destination ↓
┆19┆┆89┆┄┄register which is used to hold bits (0:5) of the CPU ↓
┆19┆┆89┆┄┄Status Word. The register is loaded from the RESBUS as ↓
┆19┆┆89┆┄┄defined below.↲
↲
MONITOR MODE: = RESBUS(0)↲
ESCAPE MODE: = RESBUS(1)↲
AFTER AM: = RESBUS(2)↲
AFTER ESCAPE: = RESBUS(3)↲
INTEGER MASK: = RESBUS(4)↲
FLOATING POINT MASK: = RESBUS(5)↲
↲
┆84┆The contents of the register is used for instruction ↓
┆19┆┆89┆┄┄decoding and as jump conditions.↲
↲
↲
┆b0┆┆a1┆4.1.11 I/O Address Register↲
↲
┆84┆The I/O Address Register (I/O ADDR) is a 24-bit ↓
┆19┆┆89┆┄┄destination which is used to hold the I/O address during ↓
┆19┆┆89┆┄┄data transfers on the System Bus initiated by the CPU.↲
↲
┆84┆Addressing of I/O ADDR has two purposes. The register is ↓
┆19┆┆89┆┄┄loaded with the contents of the SBUS and a data transfer ↓
┆19┆┆89┆┄┄on the System Bus is initiated. A separate field in the ↓
┆19┆┆89┆┄┄microinstruction controls the direction of the data ↓
┆19┆┆89┆┄┄transfer. The contents of the register must not be ↓
┆19┆┆89┆┄┄altered during an I/O operation in progress.↲
↲
↲
┆b0┆┆a1┆4.1.12 Data Out Register↲
↲
┆84┆The Data Out Register (DATAOUT) is a 24-bit destination ↓
┆19┆┆89┆┄┄register used as output buffer register for data to be ↓
┆19┆┆89┆┄┄transferred via the System Bus from the CPU to the ↓
┆19┆┆89┆┄┄addressed destination. Once an output operation has been ↓
┆19┆┆89┆┄┄started the contents of the register must not be altered ↓
┆19┆┆89┆┄┄before termination of the operation.↲
↲
↲
┆b0┆┆a1┆4.1.13 Control Output Register↲
↲
┆84┆The Control Output Register (CONTROLOUT) is an 8-bit ↓
┆19┆┆89┆┄┄destination register which is used for different control ↓
┆19┆┆89┆┄┄purposes in the CPU. The register is loaded from the ↓
┆19┆┆89┆┄┄RESBUS as defined below.↲
↲
CONTROLOUT(0:7): = RESBUS(16:23)↲
════════════════════════════════════════════════════════════════════════
↓
┆84┆The contents of the register is used in the following ↓
┆19┆┆89┆┄┄way:↲
↲
┆b0┆┆a1┆BIT CONTROL FUNCTION↲
↲
0 ┆84┆CPUSYSRST. Controls the SYSTEM RESET signal on the ↓
┆19┆┆8f┆┄┄System Bus.↲
↲
1 ┆84┆RUN. Controls the RUN lamp on the Operators ↓
┆19┆┆8f┆┄┄Control Panel (OCP).↲
↲
2 ┆84┆AUTOLOADING. Controls the AUTOLOAD lamp on the ↓
┆19┆┆8f┆┄┄OCP.↲
↲
3 ┆84┆SINGLEINSTR. Used for single instruction execution ↓
┆19┆┆8f┆┄┄controlled from the Technicians Console (TCP). The ↓
┆19┆┆8f┆┄┄signal generates a level 2 interrupt.↲
↲
4 ┆84┆SETIVTIMER. The interval timer interrupt is set ↓
┆19┆┆8f┆┄┄when the signal changes from 0 to 1.↲
↲
5 ┆84┆TCPINACK. Acknowledge signal from CPU to TCP. The ↓
┆19┆┆8f┆┄┄TCPDATAIN register is loaded with new data from ↓
┆19┆┆8f┆┄┄the TCP when TCPINACK changes from 0 to 1.↲
↲
6 ┆84┆TCPOUTRDY. Control signal from CPU to TCP. Used to ↓
┆19┆┆8f┆┄┄indicate that data is available in the TCPDATAOUT ↓
┆19┆┆8f┆┄┄register.↲
↲
7 ┆84┆TSTSYNC. Used by the microdiagnostic routines for ↓
┆19┆┆8f┆┄┄oscilloscope triggering in error loops.↲
↲
↲
┆b0┆┆a1┆4.1.14 TCP Data Out Register↲
↲
┆84┆The TCP Data Out Register (TCPDATAOUT) is an 8-bit ↓
┆19┆┆89┆┄┄destination register used as buffer register for data to ↓
┆19┆┆89┆┄┄the TCP. The register is loaded from the RESBUS as ↓
┆19┆┆89┆┄┄defined below.↲
↲
FFIELD(0:5): = RESBUS(0:5)↲
WFIELD(0:1): = RESBUS(6:7)↲
RFIELD: = RESBUS(8)↲
IFIELD: = RESBUS(9)↲
XFIELD: = RESBUS(10:11)↲
↲
↲
┆b0┆┆a1┆┆b0┆┆a1┆4.1.15 Instruction Register↲
↲
┆84┆The instruction Register (INSTRREG) is a 12-bit ↓
┆19┆┆89┆┄┄destination register. It is used to hold bits (0:11) of ↓
┆19┆┆89┆┄┄the RC8000 instruction which is being executed. The ↓
┆19┆┆89┆┄┄register is loaded from the RESBUS as defined below:↲
↲
FFIELD(0:5): = RESBUS(0:5)↲
WFIELD(0:1): = RESBUS(6:7)↲
RFIELD: = RESBUS(8)↲
IFIELD: = RESBUS(9)↲
XFIELD: = RESBUS(10:11)↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.1.16 Micro Index Register↲
↲
┆84┆The Micro Index Register (MIX) is a 12-bit destination ↓
┆19┆┆89┆┄┄register. The contents of MIX may be used as control ↓
┆19┆┆89┆┄┄store address in JUMP microinstructions. The register is ↓
┆19┆┆89┆┄┄loaded from the RESBUS as defined below.↲
↲
MIX(0:11): = RESBUS(12:23)↲
↲
↲
┆b0┆┆a1┆4.1.17 Interrupt Register↲
↲
┆84┆The Interrupt Register (INTR) is a 31-bit register in ↓
┆19┆┆89┆┄┄which interrupt requests are stored. INTR may be ↓
┆19┆┆89┆┄┄addressed as a destination register for clearing of ↓
┆19┆┆89┆┄┄interrupt requests. A microinstruction addressing INTR ↓
┆19┆┆89┆┄┄will clear the request at the level indicated by ↓
┆19┆┆89┆┄┄RESBUS(18:23). Requests at the levels (1:3) cannot be ↓
┆19┆┆89┆┄┄cleared in this way.↲
↲
┆84┆The INTR register may be addressed via the System Bus in ↓
┆19┆┆89┆┄┄order to set an interrupt request. Data bits (18:23) on ↓
┆19┆┆89┆┄┄the System Bus determines at which level the request ↓
┆19┆┆89┆┄┄will be set. Only interrupt requests at the levels 8 to ↓
┆19┆┆89┆┄┄31 may be set from the System Bus.↲
↲
↲
┆b0┆┆a1┆4.1.18 CPUBUS Control Register↲
↲
┆84┆The CPUBUS Control Register (CBCR) is a 12-bit ↓
┆19┆┆89┆┄┄destination register which is used to control the 4 most ↓
┆19┆┆89┆┄┄significant bits of the 3 CPUBUS control fields: Unit ↓
┆19┆┆89┆┄┄Function, Source Address, and Destination Address. The 2 ↓
┆19┆┆89┆┄┄least significant bits of these control fields are ↓
┆19┆┆89┆┄┄controlled directly by microinstruction fields in format ↓
┆19┆┆89┆┄┄2 and 3 microinstructions.↲
↲
┆84┆The register is loaded from the RESBUS as defined below.↲
↲
UNIT FUNCTION(0:3): = RESBUS(6:9)↲
CPUBUS SOURCE(0:3): = RESBUS(12:15)↲
CPUBUS DESTINATION(0:3): = RESBUS(18:21)↲
↲
↲
┆b0┆┆a1┆4.2 Control Store Addressing↲
↲
┆84┆The block diagram on page 5 shows the control store and ↓
┆19┆┆89┆┄┄the associated address paths. The Control Store (CS) is ↓
┆19┆┆89┆┄┄addressed via a 12-bit tri-state bus, the Control Store ↓
┆19┆┆89┆┄┄Address Bus (CSADDR). The contents of the addressed CS ↓
┆19┆┆89┆┄┄location is loaded into the Microinstruction Register ↓
┆19┆┆89┆┄┄(MIR), which holds the microinstruction during its ↓
┆19┆┆89┆┄┄execution. The next microinstruction to be executed is ↓
┆19┆┆89┆┄┄fetched from CS during the execution of the current ↓
┆19┆┆89┆┄┄microinstruction in order to minimize microinstruction ↓
┆19┆┆89┆┄┄cycle time. The CSADDR may be selected from a number of ↓
┆19┆┆89┆┄┄sources which are described in the following ↓
┆19┆┆89┆┄┄subsections.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.2.1 Microinstruction Address Register↲
↲
┆84┆The Microinstruction Address Register (MAR) is used for ↓
┆19┆┆89┆┄┄sequential addressing of control store locations. In ↓
┆19┆┆89┆┄┄each microcycle MAR is loaded with CSADDR + 1.↲
↲
↲
┆b0┆┆a1┆4.2.2 Subroutine Return Stack↲
↲
┆84┆The Subroutine Return Stack (STACK) is a 4-word register ↓
┆19┆┆89┆┄┄file, which operates as a push-pop stack, i.e. a last ↓
┆19┆┆89┆┄┄in/first out (LIFO) structure. The STACK is used for ↓
┆19┆┆89┆┄┄saving of subroutine return addresses and for ↓
┆19┆┆89┆┄┄microprogram loop control. Associated with the STACK is ↓
┆19┆┆89┆┄┄a stack pointer (SP), which points at the word on the ↓
┆19┆┆89┆┄┄top of the STACK. The word on the top of the stack ↓
┆19┆┆89┆┄┄STACK(SP) may be transferred to CSADDR bus.↲
↲
↲
┆b0┆┆a1┆4.2.3 Micro Jump Address Register↲
↲
┆84┆The Micro Jump Address Register (JUMP) may be used as ↓
┆19┆┆89┆┄┄control store address source in jump microinstructions. ↓
┆19┆┆89┆┄┄JUMP is loaded from CS in parallel with MIR and the ↓
┆19┆┆89┆┄┄contents of JUMP is identical to the contents of that ↓
┆19┆┆89┆┄┄part of MIR, which contains the jump address field.↲
↲
↲
┆b0┆┆a1┆4.2.4 Micro Index Register↲
↲
┆84┆The Micro Index Register (MIX) may be used as CS address ↓
┆19┆┆89┆┄┄source in jump microinstructions. MIX is loaded from the ↓
┆19┆┆89┆┄┄RESBUS and may e.g. be used for table look-up in control ↓
┆19┆┆89┆┄┄store.↲
↲
↲
┆b0┆┆a1┆4.2.5 Instruction Decoding Table↲
↲
┆84┆An RC8000 instruction is decoded and executed in two ↓
┆19┆┆89┆┄┄steps: Calculation of the effective address and ↓
┆19┆┆89┆┄┄execution of the function of the instruction. ↓
┆19┆┆89┆┄┄Microprogram start addresses for address calculation and ↓
┆19┆┆89┆┄┄instruction execution subroutines are stored in the ↓
┆19┆┆89┆┄┄Instruction Decoding Table (TABLE), which is a 256 words ↓
┆19┆┆89┆┄┄x 12 bits PROM. TABLE is deivided into 2 blocks, 128 ↓
┆19┆┆89┆┄┄words for address calculation entries and 128 words for ↓
┆19┆┆89┆┄┄instruction execution entries. A 2-input multiplexer ↓
┆19┆┆89┆┄┄controlled from the microinstructions selects address ↓
┆19┆┆89┆┄┄inputs to TABLE as described below.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ADDRESS CALCULATION DECODING↲
↲
┆b0┆┆a1┆ADDRESS BIT ADDRESS SOURCE↲
↲
0 = 0, controlled by MIR(3)↲
1 = 0↲
2 AFTERESC↲
3 AFTERAM↲
4 RFIELD↲
5 IFIELD↲
6 XFIELD(0)↲
7 XFIELD(1)↲
↲
┆b0┆┆a1┆INSTRUCTION EXECUTION DECODING↲
↲
┆b0┆┆a1┆ADDRESS BIT ADDRESS SOURCE↲
↲
0 = 1, controlled by MIR(3)↲
1 ESCMODE↲
2 FFIELD(0)↲
3 (1)↲
4 (2)↲
5 (3)↲
6 (4)↲
7 (5)↲
↲
↲
┆b0┆┆a1┆4.3 Microinstructions↲
↲
┆84┆All microinstructions are 36 bits in length and the ↓
┆19┆┆89┆┄┄microinstruction repertoire comprises 8 different ↓
┆19┆┆89┆┄┄formats as shown in figure 4.1. The Microinstruction ↓
┆19┆┆89┆┄┄Register (MIR) holds the microinstruction during its ↓
┆19┆┆89┆┄┄execution. The execution time is 200 ns for all ↓
┆19┆┆89┆┄┄microinstruction formats.↲
↲
↲
┆b0┆┆a1┆4.3.1 Microinstruction Fields↲
↲
┆84┆A microinstruction consists of a number of fields. This ↓
┆19┆┆89┆┄┄section describes the fields, which are common to ↓
┆19┆┆89┆┄┄several microinstructions. Fields referring to a single ↓
┆19┆┆89┆┄┄format are described in connection with that format.↲
↲
↲
┆b0┆┆a1┆4.3.1.1 P Field = MIR(0)↲
↲
┆84┆The P field contains the parity bit for the micro-↓
┆19┆┆89┆┄┄instruction. Odd parity is used. In case of a parity ↓
┆19┆┆89┆┄┄error the processor stops immediately and the indicator ↓
┆19┆┆89┆┄┄'CONTROL STORE PARITY ERROR' on the PCBA front panel ↓
┆19┆┆89┆┄┄will be lit. MIR contains the faulty microinstruction, ↓
┆19┆┆89┆┄┄which is not executed. The CSADDR depends on the NEXT ↓
┆19┆┆89┆┄┄field of the faulty microinstruction. In order to ↓
┆19┆┆89┆┄┄proceed after control store parity error it is necessary ↓
┆19┆┆89┆┄┄to turn power off and then on again.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.3.1.2 NEXT Field = MIR(1:3)↲
↲
┆84┆The NEXT field defines the control store address for the ↓
┆19┆┆89┆┄┄next microinstruction to be executed as described on the ↓
┆19┆┆89┆┄┄next page.↲
↲
┆b0┆┆a1┆NEXT FUNCTION↲
↲
000 ┆84┆CSADDR: = MAR; MAR: = MAR+1↲
┆84┆The next sequential microinstruction is ↓
┆19┆┆92┆┄┄executed.↲
↲
001 ┆84┆TESTCOND = 0: CSADDR: = MAR; MAR: = MAR+1↲
TESTCOND = 1: CSADDR: = STACK(SP); ↲
MAR: = STACK(SP)+1; SP: = SP-1↲
┆84┆Is used for conditional subroutine return. If ↓
┆19┆┆92┆┄┄the selected condition is false, the next ↓
┆19┆┆92┆┄┄sequential microinstruction is executed. If the ↓
┆19┆┆92┆┄┄condition is true the address on the top of the ↓
┆19┆┆92┆┄┄STACK is selected as next address.↲
↲
010 ┆84┆CSADDR: = MAR; SP: = SP+1; STACK(SP): = MAR; ↓
┆19┆┆92┆┄┄MAR: = MAR+1↲
┆84┆The next sequential microinstruction is ↓
┆19┆┆92┆┄┄executed and its address is pushed on to the ↓
┆19┆┆92┆┄┄STACK. Is used for loop set-up.↲
↲
011 ┆84┆CSADDR: = STACK(SP); MAR: = STACK(SP)+1; ↲
SP: = SP-1 ↲
┆84┆The address on the top of the STACK is selected ↓
┆19┆┆92┆┄┄as next address and is removed from the STACK. ↓
┆19┆┆92┆┄┄Is used for subroutine return.↲
↲
101 TESTCOND=0: CSADDR: = STACK(SP);↲
MAR: = STACK(SP)+1↲
TESTCOND=1: CSADDR: = MAR; SP: = SP-1;↲
MAR: = MAR+1↲
┆84┆Is used for microprogram loop control. If the ↓
┆19┆┆92┆┄┄selected condition (TESTCOND) is false top of ↓
┆19┆┆92┆┄┄STACK is selected as next microinstruction ↓
┆19┆┆92┆┄┄address and the loop is repeated. If TESTCOND ↓
┆19┆┆92┆┄┄is true the next sequential microinstruction is ↓
┆19┆┆92┆┄┄executed and top of STACK is removed (loop ↓
┆19┆┆92┆┄┄exit).↲
↲
110 CSADDR: = TABLE(ADDR); SP: SP+1;↲
STACK(SP): = MAR; MAR: = TABLE(ADDR)+1↲
┆84┆Is used to call subroutines for calculation of ↓
┆19┆┆92┆┄┄the effective address of an RC8000 instruction. ↓
┆19┆┆92┆┄┄See also point 4.2.5.↲
↲
111 CSADDR: = TABLE(EXEC); SP: = SP+1;↲
STACK(SP): = MAR; MAR: = TABLE(EXEC)+1↲
┆84┆Used to call subroutines for execution of an ↓
┆19┆┆92┆┄┄RC8000 instruction. See also point 4.2.5.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.3.1.3 FORM Field = MIR(4:6)↲
↲
┆84┆The FORM field defines the microinstruction format and ↓
┆19┆┆89┆┄┄thereby the usage of bits (10:35) of microinstruction. ↓
┆19┆┆89┆┄┄See figure 4.1.↲
↲
↲
┆b0┆┆a1┆4.3.1.4 ALU DEST Field = MIR(7:9)↲
↲
┆84┆The ALU DEST field selects destination for the ALU ↓
┆19┆┆89┆┄┄output (F) and controls the shift networks for the ↓
┆19┆┆89┆┄┄General Registers and the Q register. In addition it ↓
┆19┆┆89┆┄┄selects data source for the RESBUS.↲
↲
┆b0┆┆a1┆ALU DEST FUNCTION↲
↲
000 Q: = F; RESBUS: = F↲
001 RESBUS: = F↲
010 GRB: = F; RESBUS: = GRA↲
011 GRB: = F; RESBUS: = F ↲
100 GRB con Q: = SHIN con F con Q(0:22);↲
RESBUS: = F↲
101 GRB: = SHIN con F(0:22); RESBUS: = F↲
110 GRB con Q: = F(1:23) con Q con SHIN;↲
RESBUS: = F↲
111 GRB: = F(1:23) con SHIN; RESBUS: = F↲
↲
SHIN is shift input defined by S1 field.↲
↲
↲
┆b0┆┆a1┆4.3.1.5 ALU OP Field = MIR(10:12)↲
↲
┆84┆The ALU OP field selects the two operands, R and S, for ↓
┆19┆┆89┆┄┄the ALU.↲
↲
┆84┆┆b0┆┆a1┆ALU OP OPERAND R OPERAND S↲
↲
000 GRA Q↲
001 GRA GRB ↲
010 ZERO Q↲
011 ZERO GRB↲
100 ZERO GRA↲
101 SBUS GRA↲
110 SBUS Q↲
111 SBUS ZERO↲
↲
↲
┆a1┆┆b0┆4.3.1.6 ALU FUNC Field = MIR(13:15)↲
↲
┆84┆The ALU can perform three arithmetic and five logic ↓
┆19┆┆89┆┄┄functions controlled by the ALU FUNC field. Cin is the ↓
┆19┆┆89┆┄┄carry input to the least significant position of the ↓
┆19┆┆89┆┄┄ALU.↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ALU FUNC ALU FUNCTION↲
↲
000 R + S + Cin↲
001 -R + S -1 + Cin↲
010 R - S - 1 + Cin↲
011 R! S↲
100 R & S↲
101 -, R & S↲
110 R exor S↲
111 -, (R exor S)↲
↲
↲
┆b0┆┆a1┆4.3.1.7 C Field = MIR(16:17)↲
↲
┆84┆The C field controls the carry input to the least ↓
┆19┆┆89┆┄┄significant position, bit (23), of the ALU.↲
↲
┆b0┆┆a1┆C CARRY INPUT, Cin↲
↲
00 0↲
01 1↲
10 CARRY↲
11 ADDCOND↲
↲
↲
┆b0┆┆a1┆4.3.1.8 I/O Field = MIR(18, 19)↲
↲
┆84┆The I/O field has two functions. Data transfer control ↓
┆19┆┆89┆┄┄on the RC8000 System Bus, and Unit Function control on ↓
┆19┆┆89┆┄┄the CPUBUS.↲
↲
┆84┆When the DEST REG field, MIR(120:23), addresses the I/O ↓
┆19┆┆89┆┄┄Address Register, the I/O field is used for System Bus ↓
┆19┆┆89┆┄┄control as specified below.↲
↲
┆b0┆┆a1┆I/O FUNCTION↲
↲
00 READ↲
01 READ if I/O ADDRESS > 8↲
10 WRITE↲
11 WRITE if I/O ADDRESS > 8↲
↲
READ means data transfer to CPU.↲
↲
┆84┆When the DEST REG field contains a CPUBUS destination ↓
┆19┆┆89┆┄┄address, the I/O field is used as the 2 least ↓
┆19┆┆89┆┄┄significant bits in the CPUBUS UNIT FUNCTION↲
↲
UNIT FUNCTION(4,5): = MIR(18,19)↲
↲
┆84┆The 4 most significant bits of the unit function is ↓
┆19┆┆89┆┄┄controlled by the CPUBUS Control Register as described ↓
┆19┆┆89┆┄┄in chapter 4.1.18.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.3.1.9 DEST REG Field = MIR(20:23)↲
↲
┆84┆The register addressed by the DEST REG field is loaded ↓
┆19┆┆89┆┄┄with the contents of the RESBUS.↲
↲
┆b0┆┆a1┆DEST REG REGISTER↲
↲
0000 No load↲
0001 CPU status↲
0010 I/O Address, Start I/O↲
0011 Data Out↲
0100 Control Output↲
0101 TCP Data Out↲
0110 Instruction Register↲
0111 Micro Index Register↲
1000 Interrupt Register↲
1001 CPUBUS Control Register↲
11xx CPUBUS Destination Registers↲
↲
┆84┆The 2 least significant bits of the CPUBUS destination ↓
┆19┆┆89┆┄┄address is controlled directly by MIR(22,23), when ↓
┆19┆┆89┆┄┄MIR(20,21) = 1,1. ↲
↲
CPUBUS DESTINATION(4,5): = MIR(22,23)↲
↲
┆84┆The 4 most significant bits of the CPUBUS destination ↓
┆19┆┆89┆┄┄address is controlled by the CPUBUS Control Register as ↓
┆19┆┆89┆┄┄described in section 4.1.18.↲
↲
↲
┆b0┆┆a1┆4.3.1.10 SOURCE REG Field = MIR(24:27)↲
↲
┆84┆The contents of the register addressed by the SOURCE REG ↓
┆19┆┆89┆┄┄field is transferred to the SBUS.↲
↲
┆b0┆┆a1┆SOURCE REG REGISTER↲
↲
0000 Immediate Operand↲
0001 Sign Extension↲
0010 Half-Word Rotate↲
0011 Data In↲
0100 Interrupt Level↲
0101 TCP Data In↲
11xx CPUBUS Source Registers↲
↲
┆84┆The 2 least significant bits of the CPUBUS source ↓
┆19┆┆89┆┄┄address is controlled directly by MIR(26,27), when ↓
┆19┆┆89┆┄┄MIR(24:25) = 1,1.↲
↲
CPUBUS SOURCE(4,5): = MIR(26,27)↲
↲
┆84┆The 4 most significant bits of the CPUBUS source address ↓
┆19┆┆89┆┄┄is controlled by the CPUBUS Control Register as ↓
┆19┆┆89┆┄┄described in section 4.1.18.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.3.1.11 SPADDR Field = MIR(24:27)↲
↲
┆84┆The SPADDR field addresses 1 of the 16 words in the ↓
┆19┆┆89┆┄┄Scratchpad file. The microinstruction format determines ↓
┆19┆┆89┆┄┄whether the Scratchpad is used as source or ↓
┆19┆┆89┆┄┄destionation.↲
↲
↲
┆b0┆┆a1┆4.3.1.12 A Field = MIR(28:31)↲
↲
┆84┆The A field addresses 1 of the 16 General Registers, ↓
┆19┆┆89┆┄┄GRA. The addressed register may only be used as source ↓
┆19┆┆89┆┄┄and the usage is controlled by the ALU DEST and ALU OP ↓
┆19┆┆89┆┄┄fields.↲
↲
↲
┆b0┆┆a1┆4.3.1.13 B Field = MIR(32:35)↲
↲
┆84┆The B field addresses 1 of the 16 General Registers, ↓
┆19┆┆89┆┄┄GRB. The addressed register may be used as both source ↓
┆19┆┆89┆┄┄and destination. The usage is controlled by the ALU DEST ↓
┆19┆┆89┆┄┄and ALU OP fields.↲
↲
↲
┆b0┆┆a1┆4.3.1.14 T Field = MIR(18)↲
↲
┆84┆The T field is used in connection with the condition ↓
┆19┆┆89┆┄┄select field, COND SEL, to specify whether the true or ↓
┆19┆┆89┆┄┄the complemented value of the selected condition, ↓
┆19┆┆89┆┄┄SELCOND, is used as test condition, TESTCOND.↲
↲
T = 0: TESTCOND = -, SELCOND↲
T = 1: TESTCOND = SELCOND↲
↲
↲
┆b0┆┆a1┆4.3.1.15 COND SEL Field = MIR(19:23)↲
↲
┆84┆The COND SEL field is used to select 1 of 32 condition ↓
┆19┆┆89┆┄┄bits for control of conditional jumps and microprogram ↓
┆19┆┆89┆┄┄loops.↲
↲
┆b0┆┆a1┆COND SEL SELECTED CONDITION, SELCOND↲
↲
00 000 0↲
00 001 NNEG (F> = 0)↲
00 010 NZERO (F<┆1f┆> 0)↲
00 011 OVFL (arithmetic overflow)↲
00 100 CARRY (Carry from ALU bit(0))↲
00 101 NORM (RESBUS(0) <> RESBUS(1))↲
00 110 Unused↲
00 111 -,FPU AVAILABLE↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆COND SEL SELECTED CONDITION, SELCOND↲
↲
01 000 MONITOR MODE↲
01 001 ESCAPE MODE↲
01 010 AFTER AM↲
01 011 AFTER ESCAPE↲
01 100 INTEGER MASK↲
01 101 FLOATING POINT MASK↲
01 110 IFIELD↲
01 111 LINK (WFIELD(0) <> WFIELD(1))↲
↲
10 000 -, MEMADRR (I/O ADDR < 8)↲
10 001 -, WADDR (I/O ADDR < 0 : I/O ADDR > = 8)↲
10 010 ODD (I/O ADDR(23))↲
10 011 -,CPUBUS READY↲
10 100 BUS ERROR↲
10 101 BUS TIMEOUT↲
10 110 BUS NACK↲
10 111 BUS PARITY↲
↲
11 000 INTERRUPT↲
11 001 -,TCP INPUT INTERRUPT↲
11 010 TPACK (TCP OUT ACK)↲
11 011 RESTART ENABLE (-, OCP AUTOLOAD) INTERRUPT↲
11 100 SHORT (TEST MODE switch SHORT)↲
11 101 TSTON (TEST switch ON)↲
11 110 PLOW (Power low warning)↲
11 111 Unused↲
↲
┆84┆It should be noted that the conditions NNEG, NZERO, ↓
┆19┆┆89┆┄┄OVFL, CARRY, and NORM are updated by all ↓
┆19┆┆89┆┄┄microinstruction formats with the exception of formats 0 ↓
┆19┆┆89┆┄┄and 7. The above mentioned conditions are delayed one ↓
┆19┆┆89┆┄┄microcycle due to buffering, they may therefore be ↓
┆19┆┆89┆┄┄tested by the microinstruction following the ↓
┆19┆┆89┆┄┄microinstruction that generates the condition.↲
↲
↲
┆b0┆┆a1┆4.3.1.16 SI Field = MIR(24:25)↲
↲
┆84┆The SI field controls the input (SHIN) to the vacated ↓
┆19┆┆89┆┄┄position in shift microinstructions. SHIN depends on ↓
┆19┆┆89┆┄┄both the SI field and the shift direction.↲
↲
┆b0┆┆a1┆SI SHIFT INPUT, SHIN↲
↲
00 0↲
01 SHLINK (shift link)↲
10 Right shift: SIGN EXTENSION↲
Left shift: ADDCOND↲
11 Unused↲
↲
┆84┆SIGN EXTENSION requires that the ALU OP field specifies ↓
┆19┆┆89┆┄┄an arithmetic operation.↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆4.3.1.17 TST Field = MIR(26:27)↲
↲
┆84┆The TST field controls ADDCOND and DIVSIGN, which are ↓
┆19┆┆89┆┄┄conditions intended to be used in multiply and divide ↓
┆19┆┆89┆┄┄microinstructions. These conditions are only affected by ↓
┆19┆┆89┆┄┄format 4, 5, and 6 microinstructions.↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Figure 4.1: Microinstruction Formats.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆TST FUNCTION↲
↲
00 CONDITIONS UNCHANGED↲
01 ADDCOND: = -, Q(23), ALU DEST = 100↲
10 ADDCOND: = F(0) exor -, DIVSIGN↲
11 DIVSIGN: = F(0)↲
↲
↲
┆b0┆┆a1┆4.3.2 Microinstruction Formats↲
↲
┆84┆The following subsections gives a short description of ↓
┆19┆┆89┆┄┄the characteristics of each of the eight ↓
┆19┆┆89┆┄┄microinstruction formats shown on fig. 4.1. the more ↓
┆19┆┆89┆┄┄detailed function of a microinstruction will normally ↓
┆19┆┆89┆┄┄appear from the description of the fields in subsection ↓
┆19┆┆89┆┄┄4.3.1.↲
↲
↲
┆b0┆┆a1┆4.3.2.1 Format 0: Load Immediate↲
↲
┆84┆The immediate Operand Register (IMOP) is loaded with the ↓
┆19┆┆89┆┄┄contents of the 24-bit IMMEDIATE OPERAND field of the ↓
┆19┆┆89┆┄┄microinstruction.↲
↲
IMOP: = MIR(12:35)↲
↲
┆84┆The execution of this microinstruction does not change ↓
┆19┆┆89┆┄┄conditions.↲
↲
↲
┆b0┆┆a1┆4.3.2.2 Format 1: Load Scratchpad↲
↲
┆84┆This format operates on the General Registers, the Q-↓
┆19┆┆89┆┄┄register, and the Scratchpad. The addressed Scratchpad ↓
┆19┆┆89┆┄┄location is loaded with the contents of the RESBUS.↲
↲
SCRATCHP(SPADDR): = RESBUS↲
↲
Shifts cannot be specified with this format.↲
↲
ALU DEST = 000, 001, 010 or 011.↲
↲
↲
┆b0┆┆a1┆4.3.2.3 Format 2: Read Scratchpad/Load Register↲
↲
┆84┆This microinstruction type operates on the General ↓
┆19┆┆89┆┄┄Registers, the Q-register, the Scratchpad, and the ↓
┆19┆┆89┆┄┄Destination Registers. The complement of the contents of ↓
┆19┆┆89┆┄┄the addressed Scratchpad location is transferred to the ↓
┆19┆┆89┆┄┄SBUS. The addressed Destination Register is loaded with ↓
┆19┆┆89┆┄┄the contents of the RESBUS.↲
↲
SBUS: = -, SCRATCHP(SPADDR)↲
Register(DEST REG): = RESBUS↲
↲
════════════════════════════════════════════════════════════════════════
↓
Shifts cannot be specified with this format.↲
↲
ALU DEST = 000, 001, 010, or 011.↲
↲
↲
┆b0┆┆a1┆4.3.2.4 Format 3: Read/Load Register↲
↲
┆84┆This format operates on: General Registers, Q-register, ↓
┆19┆┆89┆┄┄Source Registers, and Destination Registers. The ↓
┆19┆┆89┆┄┄contents of the addressed Source Register is transferred ↓
┆19┆┆89┆┄┄to the SBUS. The addressed Destination Register is ↓
┆19┆┆89┆┄┄loaded with the contents of the RESBUS.↲
↲
SBUS: = Register(SOURCE REG)↲
Register(DEST REG): = RESBUS↲
↲
Shifts cannot be specified with this format.↲
↲
ALU DEST = 000, 001, 010 or 011.↲
↲
↲
┆b0┆┆a1┆4.3.2.5 Format 4: Shift↲
↲
┆84┆The microinstruction operates on the General Registers ↓
┆19┆┆89┆┄┄and the Q-register, and is primarily intended to be used ↓
┆19┆┆89┆┄┄for shift operations. As the format includes the T and ↓
┆19┆┆89┆┄┄COND SEL fields it may be used with NEXT = 101 (loop ↓
┆19┆┆89┆┄┄return).↲
↲
↲
┆b0┆┆a1┆4.3.2.6 Format 5: Multiply↲
↲
┆84┆This format operatis on the General Registers and the Q-↓
┆19┆┆89┆┄┄register, and is primarily intended to be used for ↓
┆19┆┆89┆┄┄multiplication routines. Selection of the ALU operands ↓
┆19┆┆89┆┄┄are controlled by the ALU OP field and by ADDCOND.↲
↲
┆b0┆┆a1┆ALU OP ADDCOND OPERAND R OPERAND S↲
↲
0X0 0 GRA Q↲
1 ZERO Q↲
0X1 *) 0 GRA GRB↲
1 ZERO GRB↲
1X0 0 ZERO GRA↲
1 SBUS Q↲
1X1 0 SBUS GRA↲
1 SBUS ZERO↲
↲
*) 'Normal' value for multiplication.↲
↲
↲
┆b0┆┆a1┆4.3.2.7 Format 6: Divide↲
↲
┆84┆The microinstruction operates on the General Registers ↓
┆19┆┆89┆┄┄and the Q-register, and is primarily intended to be used ↓
┆19┆┆89┆┄┄for division routines. The ALU function is controlled by ↓
┆19┆┆89┆┄┄the ALU FUNC field and by ADDCOND.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆ALU FUNC ADDCOND ALU FUNCTION↲
↲
00X *) 0 R + S + Cin↲
1 - R + S - 1 + Cin↲
01X 0 R - S - 1 + Cin↲
1 R ! S↲
10X 0 R & S↲
1 -, R & S↲
11X 0 R exor S↲
1 -, (R exor S)↲
↲
*) 'Normal' value for division.↲
↲
↲
┆b0┆┆a1┆4.3.2.8 Format 7: Conditional Jump↲
↲
┆84┆This microinstruction executes conditional jumps and ↓
┆19┆┆89┆┄┄conditional subroutine calls. In addition it may be used ↓
┆19┆┆89┆┄┄for synchronization with I/O operations on the System ↓
┆19┆┆89┆┄┄Bus. The function of the microinstruction is controlled ↓
┆19┆┆89┆┄┄by the W, S, and X fields, MIR (15, 16, 17), which ↓
┆19┆┆89┆┄┄respectively specifies: I/O synchronization, subroutine ↓
┆19┆┆89┆┄┄call, and jump address equal to contents of MIX.↲
↲
W = 0: No synchronization↲
W = 1: ┆84┆The execution of the microinstructions is delayed ↓
┆19┆┆90┆┄┄(clock stopped) until I/O is ready. ↓
┆19┆┆90┆┄┄Synchronization cannot be specified in a ↓
┆19┆┆90┆┄┄microinstruction immediately following the ↓
┆19┆┆90┆┄┄microinstruction starting an I/O operation. I/O ↓
┆19┆┆90┆┄┄Ready is delayed one clock period.↲
↲
┆84┆The condition (TEST COND) determines how the next ↓
┆19┆┆89┆┄┄microinstruction address is derived.↲
↲
TESTCOND = 0: ┆84┆Next address selected by NEXT field as ↓
┆19┆┆97┆┄┄specified in 4.3.1.2.↲
TESTCOND = 1: ┆84┆A jump is executed and next address is ↓
┆19┆┆97┆┄┄controlled by S and X fields as specified ↓
┆19┆┆97┆┄┄below.↲
↲
┆b0┆┆a1┆S, X FUNCTION for TESTCOND = 1↲
↲
00 CSADDR: = JUMP ADDR; MAR: = JUMP ADDR + 1↲
01 CSADDR: = MIX; MAR: = MIX + 1↲
10 CSADDR: = JUMP ADDR; SP: = SP + 1;↲
STACK(SP): = MAR; MAR: = JUMP ADDR + 1↲
11 CSADDR: = MIX; SP: = SP + 1; STACK(SP): = MAR;↲
MAR: = MIX + 1↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆5. LOGIC DIAGRAMS AND SIGNAL DESCRIPTIONS↲
↲
┆84┆The left hand pages of this chapter contains a ↓
┆19┆┆89┆┄┄description of the signals generated on the logic ↓
┆19┆┆89┆┄┄diagram on the corresponding right hand side. The column ↓
┆19┆┆89┆┄┄'Destination' refers to the diagram number, where the ↓
┆19┆┆89┆┄┄signal in question is used. All references between logic ↓
┆19┆┆89┆┄┄diagrams make use of the diagram number in the lower ↓
┆19┆┆89┆┄┄right corner of the diagrams.↲
↲
┆84┆Signal and diagram references are indicated on the logic ↓
┆19┆┆89┆┄┄diagrams as shown below.↲
↲
↲
↲
↲
↲
↲
↲
↲
↲
Signals preceded with '-,' are active low.↲
════════════════════════════════════════════════════════════════════════
↓
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SEQ (0:11) 5 ┆84┆Control Store Address ↓
┆19┆┆a9┆┄┄from Microprogram ↓
┆19┆┆a9┆┄┄Sequencer. Tri-state ↓
┆19┆┆a9┆┄┄outputs.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
S1, S0 1 ┆84┆Control signals for ↓
┆19┆┆a9┆┄┄microprogram sequencer. ↓
┆19┆┆a9┆┄┄Selects address source.↲
↲
-, FE, PUP 1 ┆84┆Control signals for ↓
┆19┆┆a9┆┄┄microprogram sequencer. ↓
┆19┆┆a9┆┄┄Controls the subroutine ↓
┆19┆┆a9┆┄┄return stack.↲
↲
-, ENSEQ 1 Enable signals which ↲
-, ENJUMP 4 controls the address ↲
-, ENMIX 4 sources for the control↲
-, ENTABLE 4 ┆84┆store address bus, ↓
┆19┆┆a9┆┄┄CSADDR (0:11).↲
↲
ONEA 2,3 Logic one generators for↲
ONEB 3 unused inputs.↲
↲
-, ENCONDGR(0) 2 Enable signals for jump↲
-, ENCONDGR(1) 3 condition selectors. ↲
-, ENCONDGR(2) 3 Selects respectively ↲
-, ENCONDGR(3) 3 ┆84┆conditions (0:7), ↓
┆19┆┆a9┆┄┄(8:15),(16:23), and ↓
┆19┆┆a9┆┄┄(24:31).↲
↲
SELCOND 2 ┆84┆The jump condition ↓
┆19┆┆a9┆┄┄selected by microin- ↓
┆19┆┆a9┆┄┄struction bits (18:23). ↓
┆19┆┆a9┆┄┄Tri-state output.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SELCOND(1) 2 Outputs from jump con-↲
SELCOND(2) 2 ditions 8 : 15, 16 : 23,↲
SELCOND(3) 2 ┆84┆and 24 : 31. Tri-state ↓
┆19┆┆a9┆┄┄outputs.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
TABLE (0:11) 5 ┆84┆Control store address ↓
┆19┆┆a9┆┄┄from instruction ↓
┆19┆┆a9┆┄┄decoding table. Tri-↓
┆19┆┆a9┆┄┄state outputs.↲
↲
JUMP (0:11) 5 ┆84┆Control store address ↓
┆19┆┆a9┆┄┄from microprogram jump ↓
┆19┆┆a9┆┄┄address register. Tri-↓
┆19┆┆a9┆┄┄state outputs.↲
↲
MIX (0:11) 5 ┆84┆Control store address ↓
┆19┆┆a9┆┄┄from microprogram index ↓
┆19┆┆a9┆┄┄register. Tri-state ↓
┆19┆┆a9┆┄┄outputs.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CSADDR (0:1) 1,5 ┆84┆Control store address, ↓
┆19┆┆a9┆┄┄bits (0:1)↲
↲
CSADDR (2:11) 1,6,7 Control store address,↲
8,9,10 bits (2:11)↲
↲
-, CSSELECT (0) 6,7,8 Enable signal for con-↲
9,10 ┆84┆trol store addresses ↓
┆19┆┆a9┆┄┄(0:1023).↲
↲
-, CSSELECT (1) 6,7,8 Enable signal for con-↲
9,10 ┆84┆trol store addresses ↓
┆19┆┆a9┆┄┄(1024:2047).↲
↲
-, CSSELECT (2) 6,7,8 Connected to 0V with ↲
9,10 ┆84┆jumper. May be connected ↓
┆19┆┆a9┆┄┄to CSADDR1 for control ↓
┆19┆┆a9┆┄┄store expansion.↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CS (0:7) 11 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(0:7).↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CS (8:15) 11 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(8:15).↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CS (16:17) 11 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(16:17).↲
↲
CS (18) 2,3,11,41 ┆84┆Control store, bit (18).↲
↲
CS (19) 11,41 ┆84┆Control store, bit (19).↲
↲
CS (20) 11 ┆84┆Control store, bit (20).↲
↲
CS (21) 2,3,11 ┆84┆Control store, bit (21).↲
↲
CS (22:23) 2,3,11,41 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(22:23).↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CS (24:25) 4,11 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(24:25).↲
↲
CS (26:27) 4,11,41 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(26:27).↲
↲
CS (28:31) 4,11 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(28:31).↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CS (32:35) 4,11 ┆84┆Control store, bits ↓
┆19┆┆a9┆┄┄(32:35).↲
↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
TPACK 3 ┆84┆Acknowledge signal from ↓
┆19┆┆a9┆┄┄TCA810 synchronized with ↓
┆19┆┆a9┆┄┄CPU clock.↲
↲
TSTON 3 ┆84┆Signals from the ↓
┆19┆┆a9┆┄┄switches 'TEST' and↲
SHORT 3 ┆84┆'TEST MODE' on the PCBA ↓
┆19┆┆a9┆┄┄front panel.↲
↲
MIR (0) 12↲
MIR (1:2) 2,12↲
MIR (3) 2,4,12↲
MIR (4:6) 12,14↲
MIR (7) 12,16,17,18↲
MIR (8:9) 12,16,17,18,20↲
MIR (10) 12,16,17,18↲
MIR (11) 12,19↲
MIR (12:14) 12,16,17,18,25↲
MIR (15) 12,14,19,25 ┆84┆Microinstruction ↓
┆19┆┆a9┆┄┄register, bits (0:35)↲
MIR (16:17) 2,12,19,25↲
MIR (18) 12,15,25↲
MIR (19) 2,12,15,25↲
MIR (20) 2,12,14,25,41↲
MIR (21) 12,14,25,41↲
MIR (22:23) 12,14,25↲
MIR (24:25) 12,14,20,24,↲
25,41↲
MIR (26:27) 12,14,24,25↲
MIR (28:31) 12,16,17,18,25↲
MIR (32:33) 12,16,17,18,↲
19,25↲
MIR (34:35) 12,19,25↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CSPARERROR 41 ┆84┆Control store parity ↓
┆19┆┆a9┆┄┄error. Indicates parity ↓
┆19┆┆a9┆┄┄error in the word ↓
┆19┆┆a9┆┄┄contained in the ↓
┆19┆┆a9┆┄┄microinstruction ↓
┆19┆┆a9┆┄┄register. Odd parity is ↓
┆19┆┆a9┆┄┄used.↲
↲
-, CSPARERROR 12 ┆84┆Same as above. Used to ↓
┆19┆┆a9┆┄┄drive the 'CONTROL STORE ↓
┆19┆┆a9┆┄┄PARITY ERROR' indicator ↓
┆19┆┆a9┆┄┄on the PCBA front panel.↲
↲
TESTON 11 ┆84┆Control signal from the ↓
┆19┆┆a9┆┄┄switch 'TEST' on the ↓
┆19┆┆a9┆┄┄PCBA front panel.↲
↲
TESTM SHORT 11 ┆84┆Control signal from the ↓
┆19┆┆a9┆┄┄switch 'TEST MODE' on ↓
┆19┆┆a9┆┄┄the PCBA front panel.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
10 MHz CLOCK 41 10 and 5 MHz clock ↲
5 MHz CLOCK 41 ┆84┆signals used to ↓
┆19┆┆a9┆┄┄generated the 5 MHz ↓
┆19┆┆a9┆┄┄MASTERCLOCK signal with ↓
┆19┆┆a9┆┄┄25% duty cycle.↲
↲
10 KHZCLOCK 31 ┆84┆10 kHz clock signal used ↓
┆19┆┆a9┆┄┄to control the Real Time ↓
┆19┆┆a9┆┄┄Clock by generating ↓
┆19┆┆a9┆┄┄interrupt every 0.1 ↓
┆19┆┆a9┆┄┄millisecond.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
-,FORMAT (0) Unused Decoding of the format-↲
-,FORMAT (1) 14 field of the microin-↲
-,FORMAT (2) 14,41 struction.↲
-,FORMAT (3) 41↲
-,FORMAT (4) Unused↲
-,FORMAT (5) 19↲
-,FORMAT (6) 19↲
-,FORMAT (7) 2↲
CPUCLOCKB 30,31,32 CP for interrupt system.↲
CPUCLOCKA 16,17,18 CP for the 2901A's.↲
CPMIR 1,2,3,4,11 ┆84┆CP for Microinstruction ↓
┆19┆┆a9┆┄┄Register, microprogram ↓
┆19┆┆a9┆┄┄sequencer, jump ↓
┆19┆┆a9┆┄┄condition selectors, and ↓
┆19┆┆a9┆┄┄Microprogram Jump ↓
┆19┆┆a9┆┄┄Address Register.↲
CPIMOP 25 ┆84┆CP for immediate Operand ↓
┆19┆┆a9┆┄┄Register.↲
CPCOND 15 ┆84┆CP for Condition ↓
┆19┆┆a9┆┄┄Register.↲
CPSCRATCHP 24 ┆84┆CP for Scratchpad ↓
┆19┆┆a9┆┄┄Memory.↲
CONDLD (0,1) 15 ┆84┆Control load of ADDCOND ↓
┆19┆┆a9┆┄┄and -,DIVSIGN.↲
CPCPUSTATUS 27 ┆84┆CP for CPU Status ↓
┆19┆┆a9┆┄┄Register.↲
CPI/OADDR 15,33 ┆84┆CP for I/O Address ↓
┆19┆┆a9┆┄┄Register.↲
CPDATAOUT 34 ┆84┆CP for Data Out Register↲
CPCONTROLOUT 25 ┆84┆CP for Control Output ↓
┆19┆┆a9┆┄┄Register.↲
CPTCPDATAOUT 28 ┆84┆CP for TCP Data Out ↓
┆19┆┆a9┆┄┄Register.↲
CPINSTRREG 27 ┆84┆CP for Instruction ↓
┆19┆┆a9┆┄┄Register.↲
CPMIX 4 ┆84┆CP for Microprogram ↓
┆19┆┆a9┆┄┄Index Register.↲
CPINTR 30 ┆84┆Clears intr. bit ↓
┆19┆┆a9┆┄┄addressed by RESBUS ↓
┆19┆┆a9┆┄┄(18:23).↲
CPCBCONTROL 41 ┆84┆CP for CPUBUS control ↓
┆19┆┆a9┆┄┄register.↲
-,ENSCRATCHP 24↲
-,ENIMOP 25↲
-,ENSIGNEXT 26↲
-,ENROTATE 26╞ Enable signals for ↲
-,ENDATAIN 35 registers connected to ↲
-,ENINTRLEV 32 the source bus.↲
-,ENTCPDATAIN 28↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
┆84┆JUMP CONDITIONS AND ↓
┆19┆┆a9┆┄┄STATUS BITS:↲
NNEG 2 RESULT > = 0↲
NZERO 2 RESULT <> 0↲
OVFL 2 Arithmetic overflow↲
CARRY 2,19 ┆84┆Carry out of bit (0) of ↓
┆19┆┆a9┆┄┄ALU↲
SHLINK 20 ┆84┆Bit shifted out in shift ↓
┆19┆┆a9┆┄┄instruction.↲
NORM 2 RESULT normalized↲
ADDCOND 15,19,20 ┆84┆Controls ALU operands in ↓
┆19┆┆a9┆┄┄mulitply and ALU ↓
┆19┆┆a9┆┄┄function in divide ↓
┆19┆┆a9┆┄┄microinstructions.↲
-,DIVSIGN 15 ┆84┆Used to store divisor ↓
┆19┆┆a9┆┄┄sign in divide ↓
┆19┆┆a9┆┄┄operations.↲
DIVCOND 15 ┆84┆DIVCOND = RESULT (0) ↓
┆19┆┆a9┆┄┄exor -,DIVSIGN ↲
RES(0) =┆a3┆┆e3┆ RES(1) 15 RESULT (0) <> RESULT (1)↲
F < 0 ! F < 8 15 RESULT < 8↲
ENBUSREQ 37 -,MIR (19) or RESULT >=8↲
WRITE 37 ┆84┆Control signal for I/O ↓
┆19┆┆a9┆┄┄operations. Indicates ↓
┆19┆┆a9┆┄┄data transfer from CPU ↓
┆19┆┆a9┆┄┄to slave.↲
-,MEMADDR 3 I/O ADDRESS < 8↲
-,WADDR 3 ┆84┆I/O ADDRESS < 0 or I/O ↓
┆19┆┆a9┆┄┄ADDR >= 8↲
WADDR (0,1) 19 ┆84┆WADDR (0,1) = I/O ADDR ↓
┆19┆┆a9┆┄┄(21,22). Used as ↓
┆19┆┆a9┆┄┄register address.↲
ODD 3 ┆84┆I/O ADDRESS is an odd ↓
┆19┆┆a9┆┄┄number.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SHIFT I/O R (0) 20 RAM-shifter in/out, bit↲
(0), tri-state↲
SHIFT I/O Q (0) 20 ┆84┆Q-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(0), tri state↲
F(0) 15,20 F(0) = RESULT(0)↲
F(0:3) = 0 20 ┆84┆RESULT (0:3) = 0, open ↓
┆19┆┆a9┆┄┄collector output.↲
-,G(0) 19 ┆84┆Carry generate for bits ↓
┆19┆┆a9┆┄┄(0:3)↲
-,P(0) 19 ┆84┆Carry propagate for bits ↓
┆19┆┆a9┆┄┄(0:3)↲
OVR 15,20 Arithmetic overflow.↲
RESBUS (0:1) 15,24,26 RESULT BUS (0:1)↲
27,33,34,42↲
RESBUS (2:3) 24,26,27 RESULT BUS (2:3)↲
33,34,42↲
F(4:7) = 0 20 ┆84┆RESULT (4:7) = 0, open ↓
┆19┆┆a9┆┄┄collector output.↲
-,G(1) 19 ┆84┆Carry generate for bits ↓
┆19┆┆a9┆┄┄(4:7)↲
-,P(1) 19 ┆84┆Carry propagate for bits ↓
┆19┆┆a9┆┄┄(4:7)↲
RESBUS (4:5) 24,26,27 RESULT BUS (4:5)↲
33,34,42↲
RESBUS (6:7) 24,26,27 RESULT BUS (6:7)↲
33,34,41,42↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SHIFT I/O R (8) 16 ┆84┆RAM-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(8), tri-state↲
SHIFT I/O Q (8) 16 ┆84┆Q-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(8), tri-state.↲
F(8:11) = 0 20 ┆84┆RESULT (8:11) = 0, open ↓
┆19┆┆a9┆┄┄collector output.↲
-,G(2) 19 ┆84┆Carry generate for bits ↓
┆19┆┆a9┆┄┄(8:11)↲
-,P(2) 19 ┆84┆Carry propagate for bits ↓
┆19┆┆a9┆┄┄(8:11)↲
RESBUS (8:11) 24,26,27 RESULT BUS (8:11)↲
33,34,42↲
F(12:15) = 0 20 ┆84┆RESULT (12:15) = 0, open ↓
┆19┆┆a9┆┄┄collector output.↲
-,G(3) 19 ┆84┆Carry generate for bits ↓
┆19┆┆a9┆┄┄(12:15)↲
-,P(3) 19 ┆84┆Carry propagate for bits ↓
┆19┆┆a9┆┄┄(12:15).↲
RESBUS (12:15) 4,24,25,26 RESULT BUS (12:15)↲
32,33,41,43↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SHIFT I/O R(16) 17 ┆84┆RAM-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(16), tri-state↲
SHIFT I/O Q(16) 17 ┆84┆Q-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(16), tri-state↲
F(16:19) = 0 20 ┆84┆RESULT (16:17) = 0, open ↓
┆19┆┆a9┆┄┄collector output.↲
-,G(4) 19 ┆84┆Carry generate for bits ↓
┆19┆┆a9┆┄┄(16:19)↲
-,P(4) 19 ┆84┆Carry propagate for bits ↓
┆19┆┆a9┆┄┄(16:19)↲
RESBUS (16:17) 4,24,25 RESULT BUS (16:19)↲
26,28,33↲
34,43↲
RESBUS(18:19) 4,24,25,26 RESULT BUS (18:19)↲
28,30,33↲
34,41,43↲
F(20) 20 ┆84┆F(20) = RESULT (20)↲
F(20:23) = 0 20 ┆84┆RESULT (20:23) = 0, open ↓
┆19┆┆a9┆┄┄collector output↲
-,G(5) 19 ┆84┆Carry generate for bits ↓
┆19┆┆a9┆┄┄(20:23)↲
-,P(5) 19 ┆84┆Carry propagate for bits ↓
┆19┆┆a9┆┄┄(20:23)↲
RESBUS (20) 4,24,25 RESULT BUS (20)↲
26,28,30↲
30,34,41,43↲
RESBUS (21) 4,15,24,25 RESULT BUS (21)↲
26,28,30,33↲
34,41,43↲
RESBUS (22:23) 4,15,24 RESULT BUS (22:23)↲
25,26,28↲
30,33,34,43↲
SHIFT I/O R(23) 20 ┆84┆RAM-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(23), tri-state↲
SHIFT I/O Q(23) 20 ┆84┆Q-shifter in/out, bit ↓
┆19┆┆a9┆┄┄(23), tri-state.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CARRY(0) 15 Carry from ALU bit (0)↲
CARRY(4) 16 ┆84┆Carry to 2901A bit (3)↲
CARRY(8) 16 ┆84┆Carry to 2901A bit (7)↲
CARRY(12) 17 Carry to 2901A bit (11)↲
CARRY(16) 17 Carry to 2901A bit (15)↲
CARRY(20) 18 Carry to 2901A bit (19)↲
CARRY IN 18,19 ┆84┆Output from carry ↓
┆19┆┆a9┆┄┄selector. Carry to 2901A ↓
┆19┆┆a9┆┄┄bit (23)↲
I1 16,17,18 ┆84┆Controls ALU operands in ↓
┆19┆┆a9┆┄┄multiply microinstruc-↓
┆19┆┆a9┆┄┄tions.↲
I3 16,17,18 ┆84┆Controls ALU function in ↓
┆19┆┆a9┆┄┄divide microinstructions↲
BADDR (2:3) 16,17,18 ┆84┆Two least significant ↓
┆19┆┆a9┆┄┄bits of B address to ↓
┆19┆┆a9┆┄┄2901A.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
RIGHT SHIN R(0) 16,20 ┆84┆Shift input to RAM-↓
┆19┆┆a9┆┄┄shifter bit (0) for ↓
┆19┆┆a9┆┄┄right shifts. Tri-state ↓
┆19┆┆a9┆┄┄signal.↲
LEFT SHIN Q(23) 18,20 ┆84┆Shift input to Q-shifter ↓
┆19┆┆a9┆┄┄bit ( 23) for left ↓
┆19┆┆a9┆┄┄shifts. Tri-state ↓
┆19┆┆a9┆┄┄signal.↲
LEFT SHIN R(23) 18,20 ┆84┆Shift input to RAM-↓
┆19┆┆a9┆┄┄shifter bit (23) for ↓
┆19┆┆a9┆┄┄left shifts. Tri-state ↓
┆19┆┆a9┆┄┄signal.↲
SHIFTOUT 15 ┆84┆Bit shiftet out of RAM ↓
┆19┆┆a9┆┄┄or Q-shifter in shift ↓
┆19┆┆a9┆┄┄operation.↲
RIGHT SHIN Q(0) 16,20 ┆84┆Shift input to Q-shifter ↓
┆19┆┆a9┆┄┄bit (0) for right ↓
┆19┆┆a9┆┄┄shifts. Tri-state ↓
┆19┆┆a9┆┄┄signal.↲
-,MIR (8) 20 ┆84┆Control tri-state output ↓
┆19┆┆a9┆┄┄of multiplexers for ↓
┆19┆┆a9┆┄┄shift control.↲
-,F(0) 15 -,F(0) = -,RESULT (0)↲
MULTCOND 15 ┆84┆MULTCOND = -,Q(23) in ↓
┆19┆┆a9┆┄┄right shifts.↲
-,F(20) 20 -,F(20) = -,RESULT (20)↲
RES =┆a3┆┆e3┆ 0 15 RESULT <> 0↲
F(0:20) =┆a3┆┆e3┆ 0 15 RESULT < 0 or RESULT >=8↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SBUS (0:7) 16 ┆84┆SOURCE BUS (0:7). Input ↓
┆19┆┆a9┆┄┄to 2901A from external ↓
┆19┆┆a9┆┄┄source registers. Tri-↓
┆19┆┆a9┆┄┄state bus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SBUS (8:15) 17 ┆84┆SOURCE BUS (8:15). Input ↓
┆19┆┆a9┆┄┄to 2901A from external ↓
┆19┆┆a9┆┄┄source registers. Tri-↓
┆19┆┆a9┆┄┄state bus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SBUS (16:23) 18 ┆84┆SOURCE BUS (16:23). ↓
┆19┆┆a9┆┄┄Input to 2901A from ↓
┆19┆┆a9┆┄┄external source ↓
┆19┆┆a9┆┄┄registers. Tri-state ↓
┆19┆┆a9┆┄┄bus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SCRATCHP (0:7) 21 ┆84┆16 word Scratchpad ↓
┆19┆┆a9┆┄┄Memory.↲
SCRATCHP (8:15) 22 ┆84┆Connected to SOURCE BUS.↲
SCRATCHP (16:23)23 Tri-state outputs.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
IMOP (0:7) 21 ┆84┆Immediate Operand ↓
┆19┆┆a9┆┄┄Register.↲
IMOP (8:15) 22 ┆84┆Connected to SOURCE BUS.↲
IMOP (16:23) 23 Tri-state outputs.↲
CPUSYSRST 40 ┆84┆System Reset signal ↓
┆19┆┆a9┆┄┄generated by CPU 811. ↓
┆19┆┆a9┆┄┄Connected to System Bus.↲
RUN 29 ┆84┆Controls the 'RUN' lamp ↓
┆19┆┆a9┆┄┄on the OCP.↲
AUTOLOADING 29 ┆84┆Controls the 'AUTOLOAD' ↓
┆19┆┆a9┆┄┄lamp on the OCP.↲
SINGLEINSTR 28 ┆84┆Interrupt signal used to ↓
┆19┆┆a9┆┄┄control single ↓
┆19┆┆a9┆┄┄instruction execution.↲
SET IV TIMER 31 ┆84┆Used to set the Interval ↓
┆19┆┆a9┆┄┄Timer interrupt flip-↓
┆19┆┆a9┆┄┄flop.↲
TCPINACK 28 ┆84┆Acknowledge signal from ↓
┆19┆┆a9┆┄┄CPU to TCA.↲
TCPOUTRDY 28 ┆84┆Ready signal from CPU to ↓
┆19┆┆a9┆┄┄TCA.↲
TSTSYNC - ┆84┆Synchronization signal ↓
┆19┆┆a9┆┄┄controlled by micro-↓
┆19┆┆a9┆┄┄diagnostic routines. ↓
┆19┆┆a9┆┄┄Intended as scope ↓
┆19┆┆a9┆┄┄trigger.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
SIGNEXT (0:7) 21 Transfers bits (12:23)↲
SIGNEXT (8:15) 22 from the RESULT BUS to ↲
SIGNEXT (16:23) 23 ┆84┆the SOURCE BUS with bit ↓
┆19┆┆a9┆┄┄(12) extended as sign. ↓
┆19┆┆a9┆┄┄SIGNEXT (0:23) = 12 ext ↓
┆19┆┆a9┆┄┄RESBUS (12) con RESBUS ↓
┆19┆┆a9┆┄┄(12:23).↲
ROTATE (0:7) 21 The contents of the ↲
ROTATE (8:15) 22 RESULT BUS is rotated 12 ↲
ROTATE (16:23) 23 ┆84┆bits and transferred to ↓
┆19┆┆a9┆┄┄the SOURCE BUS. ↓
┆19┆┆a9┆┄┄ROTATE(0:23) = ↓
┆19┆┆a9┆┄┄RESBUS(12:23) con ↓
┆19┆┆a9┆┄┄RESBUS(0:11)↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
FFIELD (0:5) 4 ┆84┆Instruction Register ↓
┆19┆┆a9┆┄┄bits (0:5). Contains the ↓
┆19┆┆a9┆┄┄function code of the ↓
┆19┆┆a9┆┄┄instruction being ↓
┆19┆┆a9┆┄┄executed.↲
RFIELD 4 ┆84┆Instruction Register bit ↓
┆19┆┆a9┆┄┄(8). Relative ↓
┆19┆┆a9┆┄┄addressing.↲
IFIELD 3 ┆84┆Instruction Register bit ↓
┆19┆┆a9┆┄┄(9). Indirect ↓
┆19┆┆a9┆┄┄addressing.↲
LINK 3 W-FIELD <> 0↲
WPRE (0,1) 19 ┆84┆WPRE selects first ↓
┆19┆┆a9┆┄┄register of a double ↓
┆19┆┆a9┆┄┄register.↲
WFIELD(0) 19 Instruction Register ↲
WFIELD(1) 19,27 ┆84┆bits (6,7). Selects ↓
┆19┆┆a9┆┄┄working register.↲
XFIELD(0,1) 4,19 ┆84┆Instruction Register ↓
┆19┆┆a9┆┄┄bits (10,11). Selects ↓
┆19┆┆a9┆┄┄index register.↲
ONE 14,27 ┆84┆Logic one generator for ↓
┆19┆┆a9┆┄┄unused inputs.↲
MONMODE 3↲
ESCMODE 3,4 Copy of bit (0:5) of ↲
AFTERAM 3,4 STATUS word. Used as ↲
AFTERESC 3,4 jump conditions and in ↲
INTMASK 3 instruction decoding.↲
FLOATPMASK 3↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
TCPBUSOUT (0:7) TCA ┆84┆Data bus for data from ↓
┆19┆┆a9┆┄┄CPU to TCA.↲
TCPDATAIN (0:7) 23 ┆84┆Data received from TCA. ↓
┆19┆┆a9┆┄┄Connected to SBUS ↓
┆19┆┆a9┆┄┄(16:23). Tri-state ↓
┆19┆┆a9┆┄┄outputs.↲
-,TCPOUTRDY TCA ┆84┆Data ready signal from ↓
┆19┆┆a9┆┄┄CPU to TCA.↲
-,TCPINACK TCA ┆84┆Acknowledge signal from ↓
┆19┆┆a9┆┄┄CPU to TCA.↲
TCPINRDY 28 ┆84┆Ready signal received ↓
┆19┆┆a9┆┄┄from TCA.↲
TCPOUTACK 3 ┆84┆Acknowledge signal ↓
┆19┆┆a9┆┄┄received from TCA.↲
-,TCPINRDY 31 ┆84┆Ready signal received ↓
┆19┆┆a9┆┄┄from TCA. Generates ↓
┆19┆┆a9┆┄┄interrupt.↲
-,SINGLEINSTR 31 ┆84┆Interrupt signal. ↓
┆19┆┆a9┆┄┄Controls single ↓
┆19┆┆a9┆┄┄instruction execution.↲
1024 A21, B21, 0 volt supply to TCA.↲
A22, B22,↲
A23↲
1024 B23, A24, +5 volts supply to TCA.↲
B24, A25,↲
B25↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
RESTARTEN 31 ┆84┆RESTARTEN = 0 when the ↓
┆19┆┆a9┆┄┄'AUTOLOAD' push-button ↓
┆19┆┆a9┆┄┄on the OCP is activated.↲
REMAUTOLOAD 31 ┆84┆Autoload signal from ↓
┆19┆┆a9┆┄┄external device.↲
POWEROKLAMP + OCP Controls 'POWER OK' lamp ↲
POWEROKLAMP - OCP on OCP.↲
RUNLAMP + OCP Controls 'RUN' lamp on ↲
RUNLAMP - OCP OCP.↲
AUTOLOADLAMP + OCP Controls 'AUTOLOAD LAMP' ↲
AUTOLOADLAMP - OCP on OCP.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
-,INTRREQ 30,36 ┆84┆External interrupt ↓
┆19┆┆a9┆┄┄request.↲
INTRADDR(0:2) 30,31,32 Address a bit in the ↲
INTRADDR(3:5) 32 interrupt register.↲
-,CLEARREQ 30 ┆84┆A 0 indicates that the ↓
┆19┆┆a9┆┄┄intr. bit addressed by ↓
┆19┆┆a9┆┄┄INTRADDR should be ↓
┆19┆┆a9┆┄┄cleared.↲
CLEARINTR(0:7) 31 ┆84┆Reset signal for intr. ↓
┆19┆┆a9┆┄┄bits (0:7).↲
-,INTRREQSYN not used ┆84┆Synchronized ext. intr. ↓
┆19┆┆a9┆┄┄req.↲
-,SETINTR 30,32 ┆84┆Sets intr. bit addressed ↓
┆19┆┆a9┆┄┄by INTRADDR.↲
-,CLEARINTR 30,32 ┆84┆Clears intr. bit ↓
┆19┆┆a9┆┄┄addressed by INTRADDR.↲
CLEARINTR 30 ┆84┆Selects address source ↓
┆19┆┆a9┆┄┄for INTRADDR.↲
I/O END 14 ┆84┆Indicates that an I/O ↓
┆19┆┆a9┆┄┄transfer has been ↓
┆19┆┆a9┆┄┄completed.↲
PLOW 3 ┆84┆Synchronized power low ↓
┆19┆┆a9┆┄┄signal from power ↓
┆19┆┆a9┆┄┄supply.↲
-,POWERUPRST 1,2,14,41 ┆84┆Reset signal used to ↓
┆19┆┆a9┆┄┄initialize logic, when ↓
┆19┆┆a9┆┄┄power is turned on. The ↓
┆19┆┆a9┆┄┄signal is low for min. ↓
┆19┆┆a9┆┄┄one clock period.↲
POWEROK 30 ┆84┆Power ok signal from ↓
┆19┆┆a9┆┄┄power supply↲
BUSERROR 3 ┆84┆Indicates that at least ↓
┆19┆┆a9┆┄┄one of the I/O transfer ↓
┆19┆┆a9┆┄┄error bits is set.↲
BUSTIMEOUT 3 ┆84┆The addressed unit did ↓
┆19┆┆a9┆┄┄not respond within ↓
┆19┆┆a9┆┄┄approximately 4 ↓
┆19┆┆a9┆┄┄microsec.↲
BUSNACK 3 ┆84┆The addressed unit ↓
┆19┆┆a9┆┄┄responded with a NACK.↲
BUSPARITY 3 ┆84┆Parity error in received ↓
┆19┆┆a9┆┄┄data.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
INTERRUPT 3 ┆84┆Indicates that one or ↓
┆19┆┆a9┆┄┄more bits in the ↓
┆19┆┆a9┆┄┄Interrupt Register is ↓
┆19┆┆a9┆┄┄set (=0).↲
-,INTR (1:7) 31 ┆84┆Interrupt Register bits ↓
┆19┆┆a9┆┄┄(1:7). An interrupt is ↓
┆19┆┆a9┆┄┄represented by a 0.↲
-,RSTINTR(4:7) 31 ┆84┆Reset signals for ↓
┆19┆┆a9┆┄┄interrupt bits (4:7).↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
INTR 31 ┆84┆Interrupt output from ↓
┆19┆┆a9┆┄┄interrupt priority ↓
┆19┆┆a9┆┄┄encoder.↲
INTRLEV (0:7) 23 ┆84┆Interrupt level ↓
┆19┆┆a9┆┄┄register, which contains ↓
┆19┆┆a9┆┄┄the current interrupt ↓
┆19┆┆a9┆┄┄level with highest ↓
┆19┆┆a9┆┄┄priority. Tri-state ↓
┆19┆┆a9┆┄┄output connected to ↓
┆19┆┆a9┆┄┄source bus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
I/O ADDR (0:22) 38 ┆84┆I/O Address Register. ↓
┆19┆┆a9┆┄┄Used to hold the I/O ↓
┆19┆┆a9┆┄┄address during ↓
┆19┆┆a9┆┄┄input/output operations.↲
I/O ADDRPAR 38 ┆84┆Parity bit for I/O ↓
┆19┆┆a9┆┄┄address. Odd parity is ↓
┆19┆┆a9┆┄┄used.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
DATAOUT (0:23) 39 ┆84┆Data Out Register. ↓
┆19┆┆a9┆┄┄Contains data to be ↓
┆19┆┆a9┆┄┄transmitted via the ↓
┆19┆┆a9┆┄┄System Bus.↲
DATAOUTPAR (0) 40 ┆84┆Parity bit for DATAOUT ↓
┆19┆┆a9┆┄┄(0:7). Odd parity.↲
DATAOUTPAR (1) 40 ┆84┆Parity bit for DATAOUT ↓
┆19┆┆a9┆┄┄(8:15). Odd parity.↲
DATAOUTPAR (2) 40 ┆84┆Parity bit for DATAOUT ↓
┆19┆┆a9┆┄┄(16:23). Odd parity.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
DATAIN (0:7) 21 Data In Register.↲
DATAIN (8:15) 22 Contains data received ↲
DATAIN (16:23) 23 ┆84┆via the System Bus. ↓
┆19┆┆a9┆┄┄Connected to SOURCE BUS. ↓
┆19┆┆a9┆┄┄Tri-state outputs.↲
-,DATAPAROK 30,36 Parity check of data ↲
DATAPAROK 36 ┆84┆received via the System ↓
┆19┆┆a9┆┄┄Bus.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
ADDRESSED 36 ┆84┆Indicates that the CPU ↓
┆19┆┆a9┆┄┄is addressed via the ↓
┆19┆┆a9┆┄┄System Bus.↲
DATARDYDEL 36 ┆84┆Deskew delayed DATARDY ↓
┆19┆┆a9┆┄┄signal.↲
CPUNACK 39 ┆84┆Negative response to ↓
┆19┆┆a9┆┄┄interrupt addressing due ↓
┆19┆┆a9┆┄┄to parity error in ↓
┆19┆┆a9┆┄┄received data.↲
CPUACK 40 Positive response to ↲
-,CPUACK 30 interrupt addressing.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CPUBUSREQ 37,40 ┆84┆Indicates that the CPU ↓
┆19┆┆a9┆┄┄wants to obtain bus ↓
┆19┆┆a9┆┄┄master status.↲
CPUSELOUT 40 Bus master selection ↲
CPUSELACK 37,40 control signals.↲
I/O READY 30 ┆84┆Indicates that an I/O ↓
┆19┆┆a9┆┄┄transfer has been ↓
┆19┆┆a9┆┄┄completed.↲
MASTER 37 Indicates that the CPU ↲
-,MASTER 37 ┆84┆has obtained master ↓
┆19┆┆a9┆┄┄status on the System Bus↲
CPUDATARDY 37,40 ┆84┆Generates DATARDY and ↓
┆19┆┆a9┆┄┄BUSBUSY on the System ↓
┆19┆┆a9┆┄┄Bus.↲
-,DELACK 37 ┆84┆A 0 indicates that an ↓
┆19┆┆a9┆┄┄ACK or NACK has been ↓
┆19┆┆a9┆┄┄received while the CPU ↓
┆19┆┆a9┆┄┄is bus master. The ↓
┆19┆┆a9┆┄┄signal is delayed to ↓
┆19┆┆a9┆┄┄compensate for skew ↓
┆19┆┆a9┆┄┄between data and ↓
┆19┆┆a9┆┄┄ACK/NACK.↲
-,TIMEOUT 37 ┆84┆A 0 indicates that the ↓
┆19┆┆a9┆┄┄CPU has been bus master ↓
┆19┆┆a9┆┄┄for approx. 4 microsec.↲
CPDATAIN 35 ┆84┆CP for the Data In ↓
┆19┆┆a9┆┄┄Register.↲
-,CPUDATARDY 38 ┆84┆Enable signal for bus ↓
┆19┆┆a9┆┄┄transceivers for ↓
┆19┆┆a9┆┄┄address.↲
-,SENDDATA 39,40 ┆84┆Enable signal for bus ↓
┆19┆┆a9┆┄┄transceivers for data.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
ADDR (0:22) 36 ┆84┆Address received via the ↓
┆19┆┆a9┆┄┄System Bus.↲
ADDRPAR 36 ┆84┆Parity bit for the ↓
┆19┆┆a9┆┄┄received address. Odd ↓
┆19┆┆a9┆┄┄parity is used.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
DATA (0:17) 35 Data received via the ↲
Data (18:23) 30,35 ┆84┆System Bus. Connected to ↓
┆19┆┆a9┆┄┄the Data In Register. ↓
┆19┆┆a9┆┄┄Bits (18:23) selects ↓
┆19┆┆a9┆┄┄interrupt level.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
DATAOUT 36 ┆84┆Indicates data transfer ↓
┆19┆┆a9┆┄┄from MASTER TO SLAVE.↲
DATAPAR (2) 35 ┆84┆Parity bit for received ↓
┆19┆┆a9┆┄┄data bits (16:23).↲
DATAPAR (1) 35 ┆84┆Parity bit for received ↓
┆19┆┆a9┆┄┄data bits (8:15).↲
DATAPAR (0) 35 ┆84┆Parity bit for received ↓
┆19┆┆a9┆┄┄data bits (0:7).↲
COMSEL 37 Bus master selection ↲
SELIN 37 control signals.↲
PINT 30,31 ┆84┆Power low warning signal ↓
┆19┆┆a9┆┄┄from power supply.↲
NACK 30,37,40 ┆84┆Data transfer control ↓
┆19┆┆a9┆┄┄signal.↲
SYSRESET 40 ┆84┆Master reset signal ↓
┆19┆┆a9┆┄┄received via System Bus.↲
-,POK 30,40 ┆84┆Power ok signal from ↓
┆19┆┆a9┆┄┄power supply. A 0 ↓
┆19┆┆a9┆┄┄indicates that the dc ↓
┆19┆┆a9┆┄┄voltages are within ↓
┆19┆┆a9┆┄┄their limits.↲
ACK 37,40 ↲
BUSBUSY 37 ┆84┆Data transfer control ↲
DATARDY 37 signals.↲
-, (ACK ! NACK) 30 ┆84┆Controls the BUSTIMEOUT ↓
┆19┆┆a9┆┄┄status bit.↲
ACK ! NACK 37 ┆84┆ACK or NACK received via ↓
┆19┆┆a9┆┄┄the System Bus.↲
-,RESET 37,40 Reset signals generated ↲
RESET 37 ┆84┆from System Reset and ↓
┆19┆┆a9┆┄┄Power OK signals.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CBUNITF (0:3) backplane ┆84┆CPUBUS unit function, ↓
┆19┆┆a9┆┄┄bits (0:3).↲
CBSOURCE (0:3) backplane ┆84┆CPUBUS source address, ↓
┆19┆┆a9┆┄┄bits (0:3)↲
CBDEST (0:3) backplane ┆84┆CPUBUS destination ↓
┆19┆┆a9┆┄┄address, bits (0:3).↲
-,CPUBUSRDY 3 ┆84┆Synchronized ready ↓
┆19┆┆a9┆┄┄signal from CPUBUS.↲
CBUNITF(4:5) backplane ┆84┆CPUBUS unit function, ↓
┆19┆┆a9┆┄┄bits (4:5)↲
CBSOURCE (4:5) backplane ┆84┆CPUBUS source address, ↓
┆19┆┆a9┆┄┄bits (4:5).↲
CBDEST (4:5) backplane ┆84┆CPUBUS destination ↓
┆19┆┆a9┆┄┄address, bits (4:5).↲
-,LOADDEST 41, backplane ┆84┆Load enable signals for ↓
┆19┆┆a9┆┄┄CPUBUS destination ↓
┆19┆┆a9┆┄┄registers.↲
ENCPUBUSOUT 41,42,43 ┆84┆Enable signal for CPUBUS ↓
┆19┆┆a9┆┄┄drivers on CPU board.↲
-,READ (0:3) backplane ┆84┆Enable signals for ↓
┆19┆┆a9┆┄┄CPUBUS drivers on slave ↓
┆19┆┆a9┆┄┄modules. CPU811 can only ↓
┆19┆┆a9┆┄┄control one slave ↓
┆19┆┆a9┆┄┄module.↲
MASTERCLOCK 14, backplane ┆84┆5 MHz clock signal. All ↓
┆19┆┆a9┆┄┄other clock signals are ↓
┆19┆┆a9┆┄┄derived from this clock ↓
┆19┆┆a9┆┄┄signal.↲
-,CBREADY 41 ┆84┆Ready signal from slave ↓
┆19┆┆a9┆┄┄units on CPUBUS.↲
-,FPUAVAIL 2 ┆84┆A 0 indicates that the ↓
┆19┆┆a9┆┄┄floating point unit is ↓
┆19┆┆a9┆┄┄installed.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CPUBUS (0:11 ) 42 backplane ┆84┆CPUBUS data lines, bits ↓
┆19┆┆a9┆┄┄(0:11). CPUBUS is a ↓
┆19┆┆a9┆┄┄bidirectional, tri-↓
┆19┆┆a9┆┄┄state, backplane bus.↲
CPUBUSIN (0:7) 21 Buffered data input from ↲
CPUBUSIN (8:11) 22 ┆84┆CPUBUS. Connected to ↓
┆19┆┆a9┆┄┄SBUS.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆SIGNAL DESTINATION DESCRIPTION ↲
CPUBUS(12:23) 43 backplane ┆84┆CPUBUS data lines, bits ↓
┆19┆┆a9┆┄┄(12:23). CPUBUS is a ↓
┆19┆┆a9┆┄┄bidirectional, tri-↓
┆19┆┆a9┆┄┄state, backplane bus.↲
CPUBUSIN(12:15) 22 Buffered data input from ↲
CPUBUSIN(16:23) 23 ┆84┆CPUBUS. Connected to ↓
┆19┆┆a9┆┄┄SBUS.↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6. PAL AND PROM DESCRIPTIONS↲
↲
┆b0┆┆a1┆6.1 PAL Descriptions↲
↲
┆84┆The following PAL's are used on the CPU811 board↲
↲
┆b0┆┆a1┆PATTERN No. PAL TYPE IC POSITION↲
PAT002 PAL16R4 138↲
PAT003 PAL16R8 147↲
PAT004 PAL16R8 157↲
PAT005 PAL16R8 167↲
↲
┆84┆In this section the logical equations for the PAL ↓
┆19┆┆89┆┄┄outputs are listed. The following terminology is used:↲
↲
/ complement, prefix to signal name↲
x logical AND↲
+ logical OR↲
= combinatorial equality↲
:= ┆84┆sequential equality, register output after positive ↓
┆19┆┆8d┆┄┄transition of clock.↲
↲
┆84┆All the used PAL types have inverting outputs. The ↓
┆19┆┆89┆┄┄equations therefore specify the complemented output.↲
↲
↲
┆b0┆┆a1┆6.1.1 PAT002↲
↲
Interrupt control logic.↲
↲
INTRQSYN:= /POWUPRSTxINTRREQx/SETINTR↲
↲
SETINTR:= POWUPRST↲
+ INTRQSYNx/CLEARREQx/SETINTR↲
↲
CLEARINTR:= POWUPRST↲
+ CLEARREQx/CLRINTR↲
↲
/CLEARINTR(0:7)= POWUPRST↲
+ /CLRINTR↲
+ IADR0↲
+ IADR1↲
+ IADR2↲
↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.1.2 PAT003↲
↲
Interrupt register bits, 8 to 15.↲
↲
IR8 := /IADR0x/IADR1xIADR2x/IADR3x/IADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR8+IADR0xIR8+IADR1xIR8+/IADR2xIR8↲
+ IADR3xIR8+IADR4xIR8+IADR5xIR8↲
↲
IR9 := /IADR0x/IADR1xIADR2x/IADR3x/IADR4xIADR5xSETINTR↲
+ /CLRINTRxIR9+IADR0xIR9+IADR1xIR9x/IADR2xIR9↲
+ IADR3xIR9+IADR4xIR9+/IADR5xIR9↲
↲
IR10:= /IADR0x/IADR1xIADR2x/IADR3xIADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR10+IADR0xIR10+IADR1xIR10+/IADR2xIR10↲
+ IADR3xIR10+/IADR4xIR10+/IADR5xIR10↲
↲
IR11:= /IADR0x/IADR1xIADR2x/IADR3xIADR4xIADR5xSETINTR↲
+ /CLRINTRxIR11+IADR0xIR11+IADR1xIR11+/IADR2xIR11↲
+ IADR3xIR11+/IADR4xIR11+/IADR5xIR11↲
↲
IR12:= /IADR0x/IADR1xIADR2xIADR3x/IADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR12+IADR0xIR12+IADR1xIR12+/IADR2xIR12↲
+ /IADR3xIR12+IADR4xIR12+/IADR5xIR12↲
↲
IR13:= /IADR0x/IADR1xIADR2xIADR3x/IADR4xIADR5xSETINTR↲
+ /CLRINTRxIR13+IADR0xIR13+IADR1xIR13+/IADR2xIR13↲
+ /IADR3xIR13+IADR4xIR13+/IADR5xIR13↲
↲
IR14:= /IADR0x/IADR1xIADR2xIADR3xIADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR14+IADR0xIR14+IADR1xIR14+/IADR2xIR14↲
+ /IADR3xIR14+/IADR4xIR14+IADR5xIR14↲
↲
IR15:= /IADR0x/IADR1xIADR2xIADR3xIADR4xIADR5xSETINTR↲
+ /CLRINTRxIR15+IADR0xIR15+IADR1xIR15+/IADR2xIR15↲
+ /IADR3xIR15+/IADR4xIR15+/IADR5xIR15↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.1.3 PAT004↲
↲
Interrupt register bits, 16 to 23.↲
↲
IR16:= /IADR0xIADR1x/IADR2x/IADR3x/IADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR16+IADR0xIR16+/IADR1xIR16+IADR2xIR16↲
+ IADR3xIR16+IADR4xIR16+IADR5xIR16↲
↲
IR17:= /IADR0xIADR1x/IADR2x/IADR3x/IADR4xIADR5xSETINTR↲
+ /CLRINTRxIR17+IADR0xIR17+/IADR1xIR17xIADR2xIR17↲
+ IADR3xIR17+IADR4xIR17+/IADR5xIR17↲
↲
IR18:= /IADR0xIADR1x/IADR2x/IADR3xIADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR18+IADR0xIR18+/IADR1xIR18+IADR2xIR18↲
+ IADR3xIR18+/IADR4xIR18+IADR5xIR18↲
↲
IR19:= /IADR0xIADR1x/IADR2x/IADR3xIADR4xIADR5xSETINTR↲
+ /CLRINTRxIR19+IADR0xIR19+/IADR1xIR19+IADR2xIR19↲
+ IADR3xIR19+/IADR4xIR19+/IADR5xIR19↲
↲
IR20:= /IADR0xIADR1x/IADR2xIADR3x/IADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR20+IADR0xIR20+/IADR1xIR20+IADR2xIR20↲
+ /IADR3xIR20+IADR4xIR20+IADR5xIR20↲
↲
IR21:= /IADR0xIADR1x/IADR2xIADR3x/IADR4xIADR5xSETINTR↲
+ /CLRINTRxIR21+IADR0xIR21+/IADR1xIR21+IADR2xIR21↲
+ /IADR3xIR21+IADR4xIR21+/IADR5xIR21↲
↲
IR22:= /IADR0xIADR1x/IADR2xIADR3xIADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR22+IADR0xIR22+/IADR1xIR22+IADR2xIR22↲
+ /IADR3xIR22+/IADR4xIR22+IADR5xIR22↲
↲
IR23:= /IADR0xIADR1x/IADR2xIADR3xIADR4xIADR5xSETINTR↲
+ /CLRINTRxIR23+IADR0xIR32+/IADR1xIR23+IADR2xIR23↲
+ /IADR3xIR23+/IADR4xIR23+/IADR5xIR23↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.1.4 PAT005↲
↲
Interrupt register bits, 24 to 31.↲
↲
IR24:= /IADR0xIADR1xIADR2x/IADR3x/IADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR24+IADR0xIR24+/IADR1xIR24+/IADR2xIR24↲
+ IADR3xIR24+IADR4xIR24+IADR5xIR24↲
↲
IR25:= /IADR0xIADR1xIADR2x/IADR3x/IADR4xIADR5xSETINTR↲
+ /CLRINTRxIR25+IADR0xIR25+/IADR1xIR25x/IADR2xIR25↲
+ IADR3xIR25+IADR4xIR25+/IADR5xIR25↲
↲
IR26:= /IADR0xIADR1xIADR2x/IADR3xIADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR26+IADR0xIR26+/IADR1xIR26+/IADR2xIR26↲
+ IADR3xIR26+/IADR4xIR26+IADR5xIR26↲
↲
IR27:= /IADR0xIADR1xIADR2x/IADR3xIADR4xIADR5xSETINTR↲
+ /CLRINTRxIR27+IADR0xIR27+/IADR1xIR27+/IADR2xIR27↲
+ IADR3xIR27+/IADR4xIR27+/IADR5xIR27↲
↲
IR28:= /IADR0xIADR1xIADR2xIADR3x/IADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR28+IADR0xIR28+/IADR1xIR28+/IADR2xIR28↲
+ /IADR3xIR28+IADR4xIR28+IADR5xIR28↲
↲
IR29:= /IADR0xIADR1xIADR2xIADR3x/IADR4xIADR5xSETINTR↲
+ /CLRINTRxIR29+IADR0xIR29+/IADR1xIR29+/IADR2xIR29↲
+ /IADR3xIR29+IADR4xIR29+/IADR5xIR29↲
↲
IR30:= /IADR0xIADR1xIADR2xIADR3xIADR4x/IADR5xSETINTR↲
+ /CLRINTRxIR30+IADR0xIR30+/IADR1xIR30+/IADR2xIR30↲
+ /IADR3xIR30+/IADR4xIR30+IADR5xIR30↲
↲
IR31:= /IADR0xIADR1xIADR2xIADR3xIADR4xIADR5xSETINTR↲
+ /CLRINTRxIR31+IADR0xIR31+/IADR1xIR31+/IADR2xIR31↲
+ /IADR3xIR31+/IADR4xIR31+/IADR5xIR31↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.2 PROM Descriptions↲
↲
┆84┆The contents of the PROM's used for decoding are listed ↓
┆19┆┆89┆┄┄here. The contents of the microprogram PROM's are shown ↓
┆19┆┆89┆┄┄in the microprogram listing.↲
↲
┆84┆The following decoding PROM's are used on the CPU811 ↓
┆19┆┆89┆┄┄board.↲
↲
┆b0┆┆a1┆PROM No. TYPE IC POSITION↲
↲
ROB078 74S288 99↲
ROA006 74S288 98↲
ROA007 6309-1 97↲
↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.2.1 ROB078↲
↲
┆84┆Decodes microinstruction and generates the control ↓
┆19┆┆89┆┄┄signals S1, S0, -,FE and PUP for the microprogram ↓
┆19┆┆89┆┄┄sequencer.↲
↲
┆b0┆┆a1┆ADDRESS Q0-Q3 Q4-Q7↲
↲
0 0010 1110↲
1 0010 1110↲
2 0001 1110↲
3 0000 1110↲
4 1000 1110↲
5 1010 1110↲
6 1101 1110↲
7 1101 1110↲
↲
10 0010 1101↲
11 0010 1101↲
12 0001 1101↲
13 0000 1101↲
14 1000 1101↲
15 1010 1101↲
16 1101 1101↲
17 1101 1101↲
↲
20 0010 0010↲
21 0010 1000↲
22 0001 0001↲
23 0000 0000↲
24 1000 1000↲
25 1010 0000↲
26 1101 1101↲
27 1101 1101↲
↲
30 0010 0010↲
31 0010 1000↲
32 0001 0001↲
33 0000 0000↲
34 1000 1000↲
35 1010 0000↲
36 1101 1101↲
37 1101 1101↲
↲
Octal addresses.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.2.2 ROA006↲
↲
┆84┆Decodes microinstruction and generates enable signals ↓
┆19┆┆89┆┄┄for the control store address sources.↲
↲
┆b0┆┆a1┆ADDRESS Q0-Q3 Q4-Q7↲
↲
0 0111 0111↲
1 0111 0111↲
2 0111 0111↲
3 0111 0111↲
4 0111 0111↲
5 0111 0111↲
6 0111 0111↲
7 0111 0111↲
↲
10 0111 0111↲
11 0111 0111↲
12 0111 0111↲
13 0111 0111↲
14 0111 0111↲
15 0111 0111↲
16 0111 0111↲
17 0111 0111↲
↲
20 0111 1011↲
21 0111 1011↲
22 0111 1011↲
23 1110 1011↲
24 0111 1101↲
25 0111 1101↲
26 0111 1101↲
27 1110 1101↲
↲
30 0111 0111↲
31 0111 0111↲
32 0111 0111↲
33 1110 1110↲
34 0111 0111↲
35 0111 0111↲
36 0111 0111↲
37 1110 1110↲
↲
Octal addresses.↲
════════════════════════════════════════════════════════════════════════
↓
┆b0┆┆a1┆6.2.3 ROA007↲
↲
┆84┆Decodes microinstruction for clock control.↲
↲
┆b0┆┆a1┆ADDRESS Q0-Q3 Q4-Q7 ADDRESS Q0-Q3 Q4-Q7↲
↲
0 to 177 1000 0001↲
200 to 217 1100 0001↲
220 to 237 1011 0001↲
240 to 277 1010 1001↲
300 1010 0001 340 1010 0001↲
301 1010 0011 341 1010 0011↲
302 1010 0101 342 1010 0101↲
303 1010 0111 343 1010 0111↲
304 1010 0001 344 1010 0001↲
305 1010 0011 345 1010 0011↲
306 1010 0101 346 1010 0101↲
307 1010 0111 347 1010 0111↲
↲
310 1010 0001 350 1010 0001↲
311 1010 0011 351 1010 0011↲
312 1010 0101 352 1010 0101↲
313 1010 0111 353 1010 0111↲
314 1010 0001 354 1010 0001↲
315 1010 0011 355 1010 0011↲
316 1010 0101 356 1010 0101↲
317 1010 0111 357 1010 0111↲
↲
320 1010 0001 360 1000 0001↲
321 1010 0011 361 1000 0001↲
322 1010 0101 362 1000 0001↲
323 1010 0111 363 1000 0001↲
324 1010 0001 364 1000 0001↲
325 1010 0011 365 1000 0001↲
326 1010 0101 366 1000 0001↲
327 1010 0111 367 1000 0001↲
↲
330 1010 0001 370 0000 0001↲
331 1010 0011 371 0000 0001↲
332 1010 0101 372 0000 0001↲
333 1010 0111 373 0000 0001↲
334 1010 0001 374 0000 0001↲
335 1010 0011 375 0000 0001↲
336 1010 0101 376 0000 0001↲
337 1010 0111 377 0000 0001↲
↲
Octal addresses↲
════════════════════════════════════════════════════════════════════════
↓
↲
════════════════════════════════════════════════════════════════════════
↓
┆1a┆┆1a┆ 15 0111 0111↲
16 0111 0111↲
+ IA
0x00000…00020 00 00 00 00 00 00 00 00 42 03 06 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 4e 00 00 00 ┆ B N ┆
0x00020…00040 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ ┆
0x00040…00047 00 00 00 00 00 00 00 ┆ ┆
0x00047…00080 Params {
0x00047…00080 04 00 2d 4e 0a 00 06 00 00 00 00 02 01 41 31 40 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ┆ -N A1@ ┆
0x00047…00080 00 00 00 00 00 00 00 00 05 0f 19 23 2d 37 41 4b 55 5f 69 73 7d 87 91 ff 04 ┆ #-7AKU_iså ┆
0x00047…00080 }
0x00080…000a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x000a0…000c0 69 20 0d 0a b0 a1 54 41 42 4c 45 20 4f 46 20 43 4f 4e 54 45 4e 54 53 20 05 50 41 47 45 0d 0a 0d ┆i TABLE OF CONTENTS PAGE ┆
0x000c0…000e0 0a b0 31 2e 20 20 49 4e 54 52 4f 44 55 43 54 49 4f 4e f0 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 1. INTRODUCTION ............┆
0x000e0…00100 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆............................... ┆
0x00100…00120 20 20 31 0d 0a 0d 0a b0 32 2e 20 20 42 4c 4f 43 4b 44 49 41 47 52 41 4d 53 f0 20 2e 2e 2e 2e 2e ┆ 1 2. BLOCKDIAGRAMS .....┆
0x00120…00140 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x00140…00160 2e 2e 2e 2e 2e 20 20 20 32 0d 0a 0d 0a b0 33 2e 20 20 54 49 4d 49 4e 47 20 44 49 41 47 52 41 4d ┆..... 2 3. TIMING DIAGRAM┆
0x00160…00180 53 f0 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆S .............................┆
0x00180…001a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 36 0d 0a 0d 0a b0 34 2e 20 20 46 55 4e 43 54 49 4f 4e ┆........... 6 4. FUNCTION┆
0x001a0…001c0 41 4c 20 44 49 53 43 52 49 50 54 49 4f 4e f0 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆AL DISCRIPTION ................┆
0x001c0…001e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 39 0d 0a 20 20 20 20 34 2e 31 20 20 ┆................. 9 4.1 ┆
0x001e0…00200 44 61 74 61 20 50 61 74 68 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆Data Paths .....................┆
0x00200…00220 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 20 39 0d 0a 20 20 20 20 20 20 20 ┆................... 9 ┆
0x00220…00240 20 20 34 2e 31 2e 31 20 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 2e 2e 2e 2e 2e ┆ 4.1.1 General Registers .....┆
0x00240…00260 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 30 0d 0a 20 20 20 20 20 ┆..................... 10 ┆
0x00260…00280 20 20 20 20 34 2e 31 2e 32 20 20 51 2d 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.1.2 Q-Register ..........┆
0x00280…002a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 30 0d 0a 20 20 20 ┆....................... 10 ┆
0x002a0…002c0 20 20 20 20 20 20 34 2e 31 2e 33 20 20 53 63 72 61 74 63 68 70 61 64 20 2e 2e 2e 2e 2e 2e 2e 2e ┆ 4.1.3 Scratchpad ........┆
0x002c0…002e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 30 0d 0a 20 ┆......................... 10 ┆
0x002e0…00300 20 20 20 20 20 20 20 20 34 2e 31 2e 34 20 20 49 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 ┆ 4.1.4 Immediate Operand┆
0x00300…00320 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 30 0d ┆ Register ................. 10 ┆
0x00320…00340 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 35 20 20 53 69 67 6e 20 45 78 74 65 6e 73 69 6f 6e 20 ┆ 4.1.5 Sign Extension ┆
0x00340…00360 4d 6f 64 75 6c 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 ┆Module ...................... 1┆
0x00360…00380 30 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 36 20 20 48 61 6c 66 2d 57 6f 72 64 20 52 6f 74 ┆0 4.1.6 Half-Word Rot┆
0x00380…003a0 61 74 65 20 4d 6f 64 75 6c 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆ate Module .................... ┆
0x003a0…003c0 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 37 20 20 44 61 74 61 20 49 6e 20 52 65 67 ┆ 11 4.1.7 Data In Reg┆
0x003c0…003e0 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ister ..........................┆
0x003e0…00400 2e 20 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 38 20 20 49 6e 74 65 72 72 75 70 74 ┆. 11 4.1.8 Interrupt┆
0x00400…00420 20 4c 65 76 65 6c 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Level Register ................┆
0x00420…00440 2e 2e 2e 20 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 39 20 20 54 43 50 20 44 61 74 ┆... 11 4.1.9 TCP Dat┆
0x00440…00460 61 20 49 6e 70 75 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆a Input Register ...............┆
0x00460…00480 2e 2e 2e 2e 2e 20 20 31 31 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 31 30 20 43 50 55 20 53 ┆..... 11 4.1.10 CPU S┆
0x00480…004a0 74 61 74 75 73 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆tatus Register .................┆
0x004a0…004c0 2e 2e 2e 2e 2e 2e 2e 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 31 31 20 49 2f 4f ┆....... 12 4.1.11 I/O┆
0x004c0…004e0 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Address Register ..............┆
0x004e0…00500 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 31 32 20 44 ┆......... 12 4.1.12 D┆
0x00500…00520 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ata Out Register ...............┆
0x00520…00540 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e 31 33 ┆........... 12 4.1.13┆
0x00540…00560 20 43 6f 6e 74 72 6f 6c 20 4f 75 74 70 75 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e ┆ Control Output Register .......┆
0x00560…00580 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 31 2e ┆............. 12 4.1.┆
0x00580…005a0 31 34 20 54 43 50 20 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e ┆14 TCP Data Out Register .......┆
0x005a0…005c0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 34 2e ┆............... 13 4.┆
0x005c0…005e0 31 2e 31 35 20 49 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e ┆1.15 Instruction Register ......┆
0x005e0…00600 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 33 0d 0a 20 20 20 20 20 20 20 20 20 ┆................. 13 ┆
0x00600…00620 34 2e 31 2e 31 36 20 4d 69 63 72 6f 20 49 6e 64 65 78 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e ┆4.1.16 Micro Index Register ....┆
0x00620…00640 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 34 0d 0a 20 20 20 20 20 20 20 ┆................... 14 ┆
0x00640…00660 20 20 34 2e 31 2e 31 37 20 49 6e 74 65 72 72 75 70 74 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e ┆ 4.1.17 Interrupt Register ....┆
0x00660…00680 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 34 0d 0a 20 20 20 20 20 ┆..................... 14 ┆
0x00680…006a0 20 20 20 20 34 2e 31 2e 31 38 20 43 50 55 42 55 53 20 43 6f 6e 74 72 6f 6c 20 52 65 67 69 73 74 ┆ 4.1.18 CPUBUS Control Regist┆
0x006a0…006c0 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 34 0d 0a 20 20 20 ┆er .................... 14 ┆
0x006c0…006e0 20 34 2e 32 20 20 43 6f 6e 74 72 6f 6c 20 53 74 6f 72 65 20 41 64 64 72 65 73 73 69 6e 67 20 2e ┆ 4.2 Control Store Addressing .┆
0x006e0…00700 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 34 0d 0a 20 ┆......................... 14 ┆
0x00700…00720 20 20 20 20 20 20 20 20 34 2e 32 2e 31 20 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 ┆ 4.2.1 Microinstruction ┆
0x00720…00740 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 35 0d ┆Address Register .......... 15 ┆
0x00740…00760 0a 20 20 20 20 20 20 20 20 20 34 2e 32 2e 32 20 20 53 75 62 72 6f 75 74 69 6e 65 20 52 65 74 75 ┆ 4.2.2 Subroutine Retu┆
0x00760…00780 72 6e 20 53 74 61 63 6b 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 ┆rn Stack .................... 1┆
0x00780…007a0 35 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 32 2e 33 20 20 4d 69 63 72 6f 20 4a 75 6d 70 20 41 64 ┆5 4.2.3 Micro Jump Ad┆
0x007a0…007c0 64 72 65 73 73 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆dress Register ................ ┆
0x007c0…007e0 20 31 35 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 32 2e 34 20 20 4d 69 63 72 6f 20 49 6e 64 65 78 ┆ 15 4.2.4 Micro Index┆
0x007e0…00800 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Register ......................┆
0x00800…00820 2e 20 20 31 35 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 32 2e 35 20 20 49 6e 73 74 72 75 63 74 69 ┆. 15 4.2.5 Instructi┆
0x00820…00840 6f 6e 20 44 65 63 6f 64 69 6e 67 20 54 61 62 6c 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆on Decoding Table ..............┆
0x00840…00860 2e 2e 2e 20 20 31 35 0d 0a 20 20 20 20 34 2e 33 20 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 ┆... 15 4.3 Microinstructi┆
0x00860…00880 6f 6e 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ons ............................┆
0x00880…008a0 2e 2e 2e 2e 2e 20 20 31 36 0d 0a 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 20 20 4d 69 63 72 6f ┆..... 16 4.3.1 Micro┆
0x008a0…008c0 69 6e 73 74 72 75 63 74 69 6f 6e 20 46 69 65 6c 64 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆instruction Fields .............┆
0x008c0…008e0 2e 2e 2e 2e 2e 2e 2e 20 20 31 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 ┆....... 16 4.3┆
0x008e0…00900 2e 31 2e 31 20 20 50 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 30 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆.1.1 P Field = MIR(0) .........┆
0x00900…00920 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 ┆......... 16 4┆
0x00920…00940 2e 33 2e 31 2e 32 20 20 4e 45 58 54 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 31 3a 33 29 20 2e 2e ┆.3.1.2 NEXT Field = MIR(1:3) ..┆
0x00940…00960 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆........... 17 ┆
0x00960…00980 20 34 2e 33 2e 31 2e 33 20 20 46 4f 52 4d 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 34 3a 36 29 20 ┆ 4.3.1.3 FORM Field = MIR(4:6) ┆
0x00980…009a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆............. 18 ┆
0x009a0…009c0 20 20 20 34 2e 33 2e 31 2e 34 20 20 41 4c 55 20 44 45 53 54 20 46 69 65 6c 64 20 3d 20 4d 49 52 ┆ 4.3.1.4 ALU DEST Field = MIR┆
0x009c0…009e0 28 37 3a 39 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆(7:9) ......... 18 ┆
0x009e0…00a00 20 20 20 20 20 34 2e 33 2e 31 2e 35 20 20 41 4c 55 20 4f 50 20 46 69 65 6c 64 20 3d 20 4d 49 52 ┆ 4.3.1.5 ALU OP Field = MIR┆
0x00a00…00a20 28 31 30 3a 31 32 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 38 0d 0a 20 20 20 20 20 20 20 20 20 ┆(10:12) ......... 18 ┆
0x00a20…00a40 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 36 20 20 41 4c 55 20 46 55 4e 43 20 46 69 65 6c 64 20 3d ┆ 4.3.1.6 ALU FUNC Field =┆
0x00a40…00a60 20 4d 49 52 28 31 33 3a 31 35 29 20 2e 2e 2e 2e 2e 2e 2e 20 20 31 38 0d 0a 20 20 20 20 20 20 20 ┆ MIR(13:15) ....... 18 ┆
0x00a60…00a80 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 37 20 20 43 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 ┆ 4.3.1.7 C Field = MIR(┆
0x00a80…00aa0 31 36 3a 31 37 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 39 0d 0a 20 20 20 20 20 ┆16:17) .............. 19 ┆
0x00aa0…00ac0 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 38 20 20 49 2f 4f 20 46 69 65 6c 64 20 3d 20 ┆ 4.3.1.8 I/O Field = ┆
0x00ac0…00ae0 4d 49 52 28 31 38 2c 20 31 39 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 31 39 0d 0a 20 20 20 ┆MIR(18, 19) ........... 19 ┆
0x00ae0…00b00 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 39 20 20 44 45 53 54 20 52 45 47 20 46 ┆ 4.3.1.9 DEST REG F┆
0x00b00…00b20 69 65 6c 64 20 3d 20 4d 49 52 28 32 30 3a 32 33 29 20 2e 2e 2e 2e 2e 2e 2e 20 20 32 30 0d 0a 20 ┆ield = MIR(20:23) ....... 20 ┆
0x00b20…00b40 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 31 30 20 53 4f 55 52 43 45 20 52 ┆ 4.3.1.10 SOURCE R┆
0x00b40…00b60 45 47 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 34 3a 32 37 29 20 2e 2e 2e 2e 2e 20 20 32 30 0d ┆EG Field = MIR(24:27) ..... 20 ┆
0x00b60…00b80 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 31 31 20 53 50 41 44 44 52 ┆ 4.3.1.11 SPADDR┆
0x00b80…00ba0 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 34 3a 32 37 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 ┆ Field = MIR(24:27) ......... 2┆
0x00ba0…00bc0 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 31 32 20 41 20 46 69 ┆1 4.3.1.12 A Fi┆
0x00bc0…00be0 65 6c 64 20 3d 20 4d 49 52 28 32 38 3a 33 31 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆eld = MIR(28:31) .............. ┆
0x00be0…00c00 20 32 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 31 33 20 42 20 ┆ 21 4.3.1.13 B ┆
0x00c00…00c20 46 69 65 6c 64 20 3d 20 4d 49 52 28 33 32 3a 33 35 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆Field = MIR(32:35) .............┆
0x00c20…00c40 2e 20 20 32 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 31 34 20 ┆. 21 4.3.1.14 ┆
0x00c40…00c60 54 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 31 38 29 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆T Field = MIR(18) ..............┆
0x00c60…00c80 2e 2e 2e 20 20 32 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 2e 31 ┆... 21 4.3.1.1┆
0x00c80…00ca0 35 20 43 4f 4e 44 20 53 45 4c 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 31 39 3a 32 33 29 20 2e 2e ┆5 COND SEL Field = MIR(19:23) ..┆
0x00ca0…00cc0 2e 2e 2e 2e 2e 20 20 32 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 31 ┆..... 21 4.3.1┆
0x00cc0…00ce0 2e 31 36 20 53 49 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 34 3a 32 35 29 20 2e 2e 2e 2e 2e 2e ┆.16 SI Field = MIR(24:25) ......┆
0x00ce0…00d00 2e 2e 2e 2e 2e 2e 2e 20 20 32 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 ┆....... 22 4.3┆
0x00d00…00d20 2e 31 2e 31 37 20 54 53 54 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 36 3a 32 37 29 20 2e 2e 2e ┆.1.17 TST Field = MIR(26:27) ...┆
0x00d20…00d2f 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 33 0d 0a ┆......... 23 ┆
0x00d2f…00d32 FormFeed {
0x00d2f…00d32 0c 83 b0 ┆ ┆
0x00d2f…00d32 }
0x00d32…00d40 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x00d40…00d60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 69 0d 0a b0 a1 54 41 42 4c 45 20 4f ┆ ii TABLE O┆
0x00d60…00d80 46 20 43 4f 4e 54 45 4e 54 53 20 28 63 6f 6e 74 69 6e 75 65 64 29 05 50 41 47 45 0d 0a 0d 0a b0 ┆F CONTENTS (continued) PAGE ┆
0x00d80…00da0 f0 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 20 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f ┆ 4.3.2 Microinstructio┆
0x00da0…00dc0 6e 20 46 6f 72 6d 61 74 73 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 ┆n Formats ................... 2┆
0x00dc0…00de0 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 31 20 20 46 6f 72 6d ┆5 4.3.2.1 Form┆
0x00de0…00e00 61 74 20 30 3a 20 4c 6f 61 64 20 49 6d 6d 65 64 69 61 74 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆at 0: Load Immediate .......... ┆
0x00e00…00e20 20 32 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 32 20 20 46 6f ┆ 25 4.3.2.2 Fo┆
0x00e20…00e40 72 6d 61 74 20 31 3a 20 4c 6f 61 64 20 53 63 72 61 74 63 68 70 61 64 20 2e 2e 2e 2e 2e 2e 2e 2e ┆rmat 1: Load Scratchpad ........┆
0x00e40…00e60 2e 20 20 32 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 33 20 20 ┆. 25 4.3.2.3 ┆
0x00e60…00e80 46 6f 72 6d 61 74 20 32 3a 20 52 65 61 64 20 53 63 72 61 74 63 68 70 61 64 2f 4c 6f 61 64 20 0d ┆Format 2: Read Scratchpad/Load ┆
0x00e80…00ea0 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 65 67 69 73 74 ┆ Regist┆
0x00ea0…00ec0 65 72 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 ┆er .......................... 2┆
0x00ec0…00ee0 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 34 20 20 46 6f 72 6d ┆5 4.3.2.4 Form┆
0x00ee0…00f00 61 74 20 33 3a 20 52 65 61 64 2f 4c 6f 61 64 20 52 65 67 69 73 74 65 72 20 2e 2e 2e 2e 2e 2e 20 ┆at 3: Read/Load Register ...... ┆
0x00f00…00f20 20 32 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 35 20 20 46 6f ┆ 26 4.3.2.5 Fo┆
0x00f20…00f40 72 6d 61 74 20 34 3a 20 53 68 69 66 74 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆rmat 4: Shift ..................┆
0x00f40…00f60 2e 20 20 32 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 36 20 20 ┆. 26 4.3.2.6 ┆
0x00f60…00f80 46 6f 72 6d 61 74 20 35 3a 20 4d 75 6c 74 69 70 6c 79 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆Format 5: Multiply .............┆
0x00f80…00fa0 2e 2e 2e 20 20 32 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 2e 37 ┆... 26 4.3.2.7┆
0x00fa0…00fc0 20 20 46 6f 72 6d 61 74 20 36 3a 20 44 69 76 69 64 65 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ Format 6: Divide .............┆
0x00fc0…00fe0 2e 2e 2e 2e 2e 20 20 32 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 34 2e 33 2e 32 ┆..... 26 4.3.2┆
0x00fe0…01000 2e 38 20 20 46 6f 72 6d 61 74 20 37 3a 20 43 6f 6e 64 69 74 69 6f 6e 61 6c 20 4a 75 6d 70 20 2e ┆.8 Format 7: Conditional Jump .┆
0x01000…01020 2e 2e 2e 2e 2e 2e 2e 20 20 32 37 0d 0a 0d 0a b0 35 2e 20 20 4c 4f 47 49 43 20 44 49 41 47 52 41 ┆....... 27 5. LOGIC DIAGRA┆
0x01020…01040 4d 53 20 41 4e 44 20 53 49 47 4e 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e f0 20 2e 2e 2e 2e 2e ┆MS AND SIGNAL DESCRIPTION .....┆
0x01040…01060 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 20 32 38 0d 0a 0d 0a b0 36 2e 20 20 50 41 4c 20 41 4e ┆............. 28 6. PAL AN┆
0x01060…01080 44 20 50 52 4f 4d 20 44 45 53 43 52 49 50 54 49 4f 4e 20 f0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆D PROM DESCRIPTION ............┆
0x01080…010a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 36 0d 0a 20 20 20 20 36 2e 31 ┆................... 116 6.1┆
0x010a0…010c0 20 20 50 41 4c 20 44 65 73 63 72 69 70 74 69 6f 6e 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ PAL Description ..............┆
0x010c0…010e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 36 0d 0a 20 20 20 20 20 ┆..................... 116 ┆
0x010e0…01100 20 20 20 20 36 2e 31 2e 31 20 20 41 50 54 30 30 32 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 6.1.1 APT002 ..............┆
0x01100…01120 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 36 0d 0a 20 20 20 ┆....................... 116 ┆
0x01120…01140 20 20 20 20 20 20 36 2e 31 2e 32 20 20 50 41 54 30 30 33 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 6.1.2 PAT003 ............┆
0x01140…01160 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 37 0d 0a 20 ┆......................... 117 ┆
0x01160…01180 20 20 20 20 20 20 20 20 36 2e 31 2e 33 20 20 50 41 54 30 30 34 20 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆ 6.1.3 PAT004 ..........┆
0x01180…011a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 38 0d ┆........................... 118 ┆
0x011a0…011c0 0a 20 20 20 20 20 20 20 20 20 36 2e 31 2e 34 20 20 50 41 54 30 30 35 20 2e 2e 2e 2e 2e 2e 2e 2e ┆ 6.1.4 PAT005 ........┆
0x011c0…011e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 31 31 ┆............................. 11┆
0x011e0…01200 39 0d 0a 20 20 20 20 36 2e 32 20 20 50 52 4f 4d 20 44 65 73 63 72 69 70 74 69 6f 6e 73 20 2e 2e ┆9 6.2 PROM Descriptions ..┆
0x01200…01220 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 20 ┆............................... ┆
0x01220…01240 31 32 30 0d 0a 20 20 20 20 20 20 20 20 20 36 2e 32 2e 31 20 20 52 4f 42 30 37 38 20 2e 2e 2e 2e ┆120 6.2.1 ROB078 ....┆
0x01240…01260 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x01260…01280 2e 20 31 32 31 0d 0a 20 20 20 20 20 20 20 20 20 36 2e 32 2e 32 20 20 52 4f 41 30 30 36 20 2e 2e ┆. 121 6.2.2 ROA006 ..┆
0x01280…012a0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x012a0…012c0 2e 2e 2e 20 31 32 32 0d 0a 20 20 20 20 20 20 20 20 20 36 2e 32 2e 33 20 20 52 4f 41 30 30 37 20 ┆... 122 6.2.3 ROA007 ┆
0x012c0…012e0 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e 2e ┆................................┆
0x012e0…012eb 2e 2e 2e 2e 2e 20 31 32 33 0d 0a ┆..... 123 ┆
0x012eb…012ee FormFeed {
0x012eb…012ee 0c 81 d0 ┆ ┆
0x012eb…012ee }
0x012ee…012ef 0a ┆ ┆
0x012ef…012f2 FormFeed {
0x012ef…012f2 0c 80 80 ┆ ┆
0x012ef…012f2 }
0x012f2…01300 0a 14 b3 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x01300…01320 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 0b 0d 0a 0d 0a b0 a1 31 2e 20 20 ┆ 1. ┆
0x01320…01340 20 20 20 20 20 49 4e 54 52 4f 44 55 43 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 43 ┆ INTRODUCTION C┆
0x01340…01360 50 55 20 38 31 31 20 69 73 20 61 20 63 65 6e 74 72 61 6c 20 70 72 6f 63 65 73 73 69 6e 67 20 75 ┆PU 811 is a central processing u┆
0x01360…01380 6e 69 74 20 77 68 69 63 68 20 69 73 20 75 73 65 64 20 69 6e 20 61 20 0a 19 89 80 80 6e 75 6d 62 ┆nit which is used in a numb┆
0x01380…013a0 65 72 20 6f 66 20 52 43 38 30 30 30 20 70 72 6f 63 65 73 73 69 6e 67 20 75 6e 69 74 73 2e 0d 0a ┆er of RC8000 processing units. ┆
0x013a0…013c0 0d 0a 20 20 20 20 20 20 20 20 20 84 43 50 55 20 38 31 31 20 69 73 20 61 20 6d 69 63 72 6f 70 72 ┆ CPU 811 is a micropr┆
0x013c0…013e0 6f 67 72 61 6d 6d 65 64 20 70 72 6f 63 65 73 73 6f 72 20 77 69 74 68 20 61 20 33 36 2d 62 69 74 ┆ogrammed processor with a 36-bit┆
0x013e0…01400 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 6d 61 74 20 61 6e ┆ microinstruction format an┆
0x01400…01420 64 20 61 20 32 30 30 20 6e 73 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 89 80 ┆d a 200 ns microinstruction ┆
0x01420…01440 80 65 78 65 63 75 74 69 6f 6e 20 74 69 6d 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 ┆ execution time. Th┆
0x01440…01460 65 20 32 34 2d 62 69 74 20 77 69 64 65 20 61 72 69 74 68 6d 65 74 69 63 20 73 65 63 74 69 6f 6e ┆e 24-bit wide arithmetic section┆
0x01460…01480 20 69 73 20 64 65 73 69 67 6e 65 64 20 61 72 6f 75 6e 64 20 36 20 0a 19 89 80 80 63 61 73 63 61 ┆ is designed around 6 casca┆
0x01480…014a0 64 65 64 20 32 39 30 31 41 20 34 2d 62 69 74 20 73 6c 69 63 65 20 70 72 6f 63 65 73 73 6f 72 20 ┆ded 2901A 4-bit slice processor ┆
0x014a0…014c0 65 6c 65 6d 65 6e 74 73 2e 20 54 68 65 20 0a 19 89 80 80 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 ┆elements. The microprogram ┆
0x014c0…014e0 73 65 71 75 65 6e 63 65 20 63 6f 6e 74 72 6f 6c 20 75 73 65 73 20 33 20 63 61 73 63 61 64 65 64 ┆sequence control uses 3 cascaded┆
0x014e0…01500 20 32 39 31 31 20 34 2d 0a 19 89 80 80 62 69 74 20 73 6c 69 63 65 20 6d 69 63 72 6f 70 72 6f 67 ┆ 2911 4- bit slice microprog┆
0x01500…01520 72 61 6d 20 73 65 71 75 65 6e 63 65 72 73 20 77 68 69 63 68 20 70 72 6f 76 69 64 65 73 20 61 20 ┆ram sequencers which provides a ┆
0x01520…01540 31 32 2d 0a 19 89 80 80 62 69 74 20 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 61 64 64 72 65 73 ┆12- bit control store addres┆
0x01540…01560 73 2e 20 50 52 4f 4d 27 73 20 61 72 65 20 75 73 65 64 20 66 6f 72 20 74 68 65 20 0a 19 89 80 80 ┆s. PROM's are used for the ┆
0x01560…01580 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 77 68 69 63 68 20 68 61 73 20 61 20 63 61 70 61 63 69 ┆control store which has a capaci┆
0x01580…015a0 74 79 20 6f 66 20 32 30 34 38 20 33 36 2d 62 69 74 20 77 6f 72 64 73 2e 0d 0a 0d 0a 20 20 20 20 ┆ty of 2048 36-bit words. ┆
0x015a0…015c0 20 20 20 20 20 84 54 68 65 20 43 50 55 20 38 31 31 20 69 73 20 63 6f 6e 6e 65 63 74 65 64 20 74 ┆ The CPU 811 is connected t┆
0x015c0…015e0 6f 20 6d 65 6d 6f 72 79 20 61 6e 64 20 64 65 76 69 63 65 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c ┆o memory and device control┆
0x015e0…01600 6c 65 72 73 20 76 69 61 20 74 68 65 20 52 43 38 30 30 30 20 53 79 73 74 65 6d 20 42 75 73 2e 20 ┆lers via the RC8000 System Bus. ┆
0x01600…01620 49 6e 20 61 64 64 69 74 69 6f 6e 20 69 74 20 69 73 20 0a 19 89 80 80 70 72 6f 76 69 64 65 64 20 ┆In addition it is provided ┆
0x01620…01640 77 69 74 68 20 61 20 32 34 2d 62 69 74 20 62 69 64 69 72 65 63 74 69 6f 6e 61 6c 20 62 61 63 6b ┆with a 24-bit bidirectional back┆
0x01640…01660 70 6c 61 6e 65 20 62 75 73 2c 20 74 68 65 20 0a 19 89 80 80 43 50 55 42 55 53 2c 20 77 68 69 63 ┆plane bus, the CPUBUS, whic┆
0x01660…01680 68 20 61 6c 6c 6f 77 73 20 74 68 65 20 46 50 55 20 38 30 31 20 66 6c 6f 61 74 69 6e 67 20 70 6f ┆h allows the FPU 801 floating po┆
0x01680…016a0 69 6e 74 20 75 6e 69 74 20 74 6f 20 0a 19 89 80 80 62 65 20 61 74 74 61 63 68 65 64 2e 0d 0a 0d ┆int unit to be attached. ┆
0x016a0…016c0 0a 20 20 20 20 20 20 20 20 20 84 49 6e 20 61 64 64 69 74 69 6f 6e 20 74 6f 20 74 68 65 20 72 6f ┆ In addition to the ro┆
0x016c0…016e0 75 74 69 6e 65 73 20 66 6f 72 20 65 78 65 63 75 74 69 6f 6e 20 6f 66 20 74 68 65 20 52 43 38 30 ┆utines for execution of the RC80┆
0x016e0…01700 30 30 20 0a 19 89 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 73 65 74 20 74 68 65 20 6d 69 63 72 ┆00 instruction set the micr┆
0x01700…01720 6f 70 72 6f 67 72 61 6d 20 63 6f 6e 74 61 69 6e 20 64 69 61 67 6e 6f 73 74 69 63 20 0a 19 89 80 ┆oprogram contain diagnostic ┆
0x01720…01740 80 72 6f 75 74 69 6e 65 73 20 66 6f 72 20 43 50 55 20 61 6e 64 20 6d 61 69 6e 20 6d 65 6d 6f 72 ┆ routines for CPU and main memor┆
0x01740…01760 79 2c 20 61 6e 64 20 72 6f 75 74 69 6e 65 73 20 66 6f 72 20 0a 19 89 80 80 73 75 70 70 6f 72 74 ┆y, and routines for support┆
0x01760…01780 20 6f 66 20 74 68 65 20 74 65 63 68 6e 69 63 69 61 6e 73 20 63 6f 6e 73 6f 6c 65 2e 0d 0a 0d 0a ┆ of the technicians console. ┆
0x01780…017a0 20 20 20 20 20 20 20 20 20 84 49 74 20 69 73 20 61 73 73 75 6d 65 64 20 74 68 61 74 20 74 68 65 ┆ It is assumed that the┆
0x017a0…017c0 20 72 65 61 64 65 72 20 6f 66 20 74 68 69 73 20 6d 61 6e 75 61 6c 20 69 73 20 66 61 6d 69 6c 69 ┆ reader of this manual is famili┆
0x017c0…017e0 61 72 20 0a 19 89 80 80 77 69 74 68 20 52 43 38 30 30 30 20 61 72 63 68 69 74 65 63 74 75 72 65 ┆ar with RC8000 architecture┆
0x017e0…01800 2c 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 6d 61 74 2c 20 61 6e 64 20 64 61 74 61 20 0a ┆, instruction format, and data ┆
0x01800…01820 19 89 80 80 66 6f 72 6d 61 74 73 2e 20 53 75 63 68 20 69 6e 66 6f 72 6d 61 74 69 6f 6e 20 6d 61 ┆ formats. Such information ma┆
0x01820…01840 79 20 62 65 20 66 6f 75 6e 64 20 69 6e 3a 0d 0a 0d 0a 06 52 43 38 30 30 30 20 43 4f 4d 50 55 54 ┆y be found in: RC8000 COMPUT┆
0x01840…01857 45 52 20 52 45 46 45 52 45 4e 43 45 20 4d 41 4e 55 41 4c 0d 0a 0d 0a ┆ER REFERENCE MANUAL ┆
0x01857…0185a FormFeed {
0x01857…0185a 0c 82 90 ┆ ┆
0x01857…0185a }
0x0185a…01860 0a b0 a1 32 2e 20 ┆ 2. ┆
0x01860…01880 20 20 20 20 20 20 42 4c 4f 43 4b 44 49 41 47 52 41 4d 53 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ BLOCKDIAGRAMS ┆
0x01880…018a0 84 54 68 69 73 20 73 65 63 74 69 6f 6e 20 63 6f 6e 74 61 69 6e 73 20 62 6c 6f 63 6b 20 64 69 61 ┆ This section contains block dia┆
0x018a0…018c0 67 72 61 6d 73 20 66 6f 72 20 74 68 65 20 64 61 74 61 20 70 61 74 68 73 20 0a 19 89 80 80 6f 66 ┆grams for the data paths of┆
0x018c0…018e0 20 74 68 65 20 43 50 55 20 38 31 31 20 61 6e 64 20 66 6f 72 20 74 68 65 20 63 6f 6e 74 72 6f 6c ┆ the CPU 811 and for the control┆
0x018e0…01900 20 73 74 6f 72 65 20 61 6e 64 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e ┆ store and microinstruction┆
0x01900…01914 20 73 65 71 75 65 6e 63 65 20 63 6f 6e 74 72 6f 6c 2e 0d 0a ┆ sequence control. ┆
0x01914…01917 FormFeed {
0x01914…01917 0c 80 a8 ┆ ┆
0x01914…01917 }
0x01917…01920 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
0x01920…01940 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆ ┆
[…0x2…]
0x01980…019a0 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 20 38 31 31 20 43 4f 4e 54 52 4f 4c 20 53 54 4f 52 45 ┆ CPU 811 CONTROL STORE┆
0x019a0…019c0 20 41 4e 44 20 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 43 52 4f 49 4e 53 54 52 55 43 54 49 4f 4e ┆ AND MICROINSTRUCTION┆
0x019c0…019d5 20 53 45 51 55 45 4e 43 45 20 43 4f 4e 54 52 4f 4c 0d 0a 0d 0a ┆ SEQUENCE CONTROL ┆
0x019d5…019d8 FormFeed {
0x019d5…019d8 0c 83 c0 ┆ ┆
0x019d5…019d8 }
0x019d8…019db 0a 0d 0a ┆ ┆
0x019db…019de FormFeed {
0x019db…019de 0c 80 88 ┆ ┆
0x019db…019de }
0x019de…019e0 0a 0d ┆ ┆
0x019e0…01a00 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
[…0x2…]
0x01a40…01a60 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 20 38 31 31 20 44 41 54 41 20 50 ┆ CPU 811 DATA P┆
0x01a60…01a66 41 54 48 53 0d 0a ┆ATHS ┆
0x01a66…01a69 FormFeed {
0x01a66…01a69 0c 83 b0 ┆ ┆
0x01a66…01a69 }
0x01a69…01a80 0a b0 a1 33 2e 20 20 20 20 20 20 20 54 49 4d 49 4e 47 20 44 49 41 47 ┆ 3. TIMING DIAG┆
0x01a80…01a88 52 41 4d 53 0d 0a 0d 0a ┆RAMS ┆
0x01a88…01a8b FormFeed {
0x01a88…01a8b 0c 80 90 ┆ ┆
0x01a88…01a8b }
0x01a8b…01a8e 0a 0d 0a ┆ ┆
0x01a8e…01a91 FormFeed {
0x01a8e…01a91 0c 80 88 ┆ ┆
0x01a8e…01a91 }
0x01a91…01a94 0a 0d 0a ┆ ┆
0x01a94…01a97 FormFeed {
0x01a94…01a97 0c 80 88 ┆ ┆
0x01a94…01a97 }
0x01a97…01aa0 0a b0 a1 34 2e 20 20 20 20 ┆ 4. ┆
0x01aa0…01ac0 20 20 20 46 55 4e 43 54 49 4f 4e 41 4c 20 44 45 53 43 52 49 50 54 49 4f 4e 0d 0a 0d 0a 20 20 20 ┆ FUNCTIONAL DESCRIPTION ┆
0x01ac0…01ae0 20 20 20 20 20 20 84 53 79 6d 62 6f 6c 73 20 61 6e 64 20 61 62 62 72 65 76 69 61 74 69 6f 6e 73 ┆ Symbols and abbreviations┆
0x01ae0…01b00 20 75 73 65 64 20 69 6e 20 74 68 65 20 64 65 73 63 72 69 70 74 69 6f 6e 20 61 72 65 20 0a 19 89 ┆ used in the description are ┆
0x01b00…01b20 80 80 6c 69 73 74 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 28 41 29 20 ┆ listed below. (A) ┆
0x01b20…01b40 20 20 20 20 43 6f 6e 74 65 6e 74 73 20 6f 66 20 41 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 41 ┆ Contents of A. A┆
0x01b40…01b60 28 69 29 20 20 20 20 42 69 74 20 69 20 69 6e 20 72 65 67 69 73 74 65 72 20 41 2e 0d 0a 0d 0a 20 ┆(i) Bit i in register A. ┆
0x01b60…01b80 20 20 20 20 20 20 20 20 41 28 69 3a 6a 29 20 20 42 69 74 73 20 69 20 74 6f 20 6a 20 69 6e 63 6c ┆ A(i:j) Bits i to j incl┆
0x01b80…01ba0 75 64 69 6e 67 20 69 20 61 6e 64 20 6a 20 69 6e 20 72 65 67 69 73 74 65 72 20 41 2e 0d 0a 0d 0a ┆uding i and j in register A. ┆
0x01ba0…01bc0 20 20 20 20 20 20 20 20 20 41 28 69 2c 6a 29 20 20 42 69 74 73 20 69 20 61 6e 64 20 6a 20 69 6e ┆ A(i,j) Bits i and j in┆
0x01bc0…01be0 20 72 65 67 69 73 74 65 72 20 41 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 63 6f 6e 20 20 20 20 ┆ register A. con ┆
0x01be0…01c00 20 43 6f 6e 63 61 74 65 6e 61 74 69 6e 67 20 6f 70 65 72 61 74 6f 72 2e 0d 0a 0d 0a 20 20 20 20 ┆ Concatenating operator. ┆
0x01c00…01c20 20 20 20 20 20 65 78 74 20 20 20 20 20 84 45 78 74 65 6e 73 69 6f 6e 20 6f 70 65 72 61 74 6f 72 ┆ ext Extension operator┆
0x01c20…01c40 2e 20 4e 20 65 78 74 20 50 20 6d 65 61 6e 73 20 50 20 72 65 70 65 61 74 65 64 20 4e 20 0a 19 91 ┆. N ext P means P repeated N ┆
0x01c40…01c60 80 80 74 69 6d 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2b 20 20 20 20 20 20 20 42 69 6e ┆ times. + Bin┆
0x01c60…01c80 61 72 79 20 61 72 69 74 68 6d 65 74 69 63 20 61 64 64 69 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 ┆ary arithmetic addition. ┆
0x01c80…01ca0 20 20 20 20 20 2d 20 20 20 20 20 20 20 42 69 6e 61 72 79 20 61 72 69 74 68 6d 65 74 69 63 20 32 ┆ - Binary arithmetic 2┆
0x01ca0…01cc0 27 73 20 63 6f 6d 70 6c 65 6d 65 6e 74 20 73 75 62 74 72 61 63 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 ┆'s complement subtraction. ┆
0x01cc0…01ce0 20 20 20 20 20 20 20 2d 2c 20 20 20 20 20 20 4c 6f 67 69 63 61 6c 20 43 4f 4d 50 4c 45 4d 45 4e ┆ -, Logical COMPLEMEN┆
0x01ce0…01d00 54 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 26 20 20 20 20 20 20 20 4c 6f 67 69 63 61 6c 20 41 ┆T. & Logical A┆
0x01d00…01d20 4e 44 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 21 20 20 20 20 20 20 20 4c 6f 67 69 63 61 6c 20 ┆ND. ! Logical ┆
0x01d20…01d40 4f 52 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 65 78 6f 72 20 20 20 20 4c 6f 67 69 63 61 6c 20 ┆OR. exor Logical ┆
0x01d40…01d60 45 58 43 4c 55 53 49 56 45 20 4f 52 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 57 68 65 6e 20 ┆EXCLUSIVE OR. When ┆
0x01d60…01d80 74 68 65 20 6c 6f 67 69 63 61 6c 20 6f 70 65 72 61 74 6f 72 73 20 61 72 65 20 75 73 65 64 20 6f ┆the logical operators are used o┆
0x01d80…01da0 6e 20 62 69 74 20 73 74 72 69 6e 67 73 2c 20 74 68 65 20 0a 19 89 80 80 6c 6f 67 69 63 61 6c 20 ┆n bit strings, the logical ┆
0x01da0…01dc0 6f 70 65 72 61 74 69 6f 6e 20 69 73 20 70 65 72 66 6f 72 6d 65 64 20 6f 6e 20 69 6e 64 69 76 69 ┆operation is performed on indivi┆
0x01dc0…01de0 64 75 61 6c 20 62 69 74 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 20 20 20 20 20 20 44 61 74 61 20 ┆dual bits. 4.1 Data ┆
0x01de0…01e00 50 61 74 68 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 70 72 69 6e 63 69 70 61 6c ┆Paths The principal┆
0x01e00…01e20 20 64 61 74 61 20 70 61 74 68 73 20 69 6e 20 74 68 65 20 43 50 55 20 38 31 31 20 61 72 65 20 32 ┆ data paths in the CPU 811 are 2┆
0x01e20…01e40 34 2d 62 69 74 20 77 69 64 65 20 0a 19 89 80 80 61 6e 64 20 69 73 20 73 68 6f 77 6e 20 6f 6e 20 ┆4-bit wide and is shown on ┆
0x01e40…01e60 74 68 65 20 62 6c 6f 63 6b 20 64 69 61 67 72 61 6d 20 6f 6e 20 70 61 67 65 20 33 2e 20 41 6e 20 ┆the block diagram on page 3. An ┆
0x01e60…01e80 61 72 72 61 79 20 6f 66 20 0a 19 89 80 80 36 20 32 39 30 31 41 20 34 2d 62 69 74 20 73 6c 69 63 ┆array of 6 2901A 4-bit slic┆
0x01e80…01ea0 65 20 70 72 6f 63 65 73 73 69 6e 67 20 65 6c 65 6d 65 6e 74 73 20 63 6f 6e 73 74 69 74 75 74 65 ┆e processing elements constitute┆
0x01ea0…01ec0 73 20 74 68 65 20 0a 19 89 80 80 6b 65 72 6e 65 6c 20 6f 66 20 74 68 65 20 43 50 55 20 38 31 30 ┆s the kernel of the CPU 810┆
0x01ec0…01ee0 20 64 61 74 61 20 70 61 74 68 20 73 74 72 75 63 74 75 72 65 2e 20 49 74 20 63 6f 6e 74 61 69 6e ┆ data path structure. It contain┆
0x01ee0…01f00 73 20 0a 19 89 80 80 74 68 65 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 28 61 63 ┆s the General Registers (ac┆
0x01f00…01f20 63 75 6d 75 6c 61 74 6f 72 73 29 2c 20 74 68 65 20 51 2d 72 65 67 69 73 74 65 72 2c 20 0a 19 89 ┆cumulators), the Q-register, ┆
0x01f20…01f40 80 80 61 6e 64 20 61 6e 20 61 72 69 74 68 6d 65 74 69 63 20 6c 6f 67 69 63 20 75 6e 69 74 2e 20 ┆ and an arithmetic logic unit. ┆
0x01f40…01f60 54 68 65 20 32 39 30 31 20 61 72 72 61 79 20 72 65 63 65 69 76 65 73 20 0a 19 89 80 80 64 61 74 ┆The 2901 array receives dat┆
0x01f60…01f80 61 20 66 72 6f 6d 20 65 78 74 65 72 6e 61 6c 20 72 65 67 69 73 74 65 72 73 20 76 69 61 20 74 68 ┆a from external registers via th┆
0x01f80…01fa0 65 20 53 6f 75 72 63 65 20 42 75 73 20 28 53 42 55 53 29 2c 20 0a 19 89 80 80 77 68 69 63 68 20 ┆e Source Bus (SBUS), which ┆
0x01fa0…01fc0 69 73 20 61 20 74 72 69 2d 73 74 61 74 65 20 62 75 73 2e 20 44 61 74 61 20 74 6f 20 65 78 74 65 ┆is a tri-state bus. Data to exte┆
0x01fc0…01fe0 72 6e 61 6c 20 72 65 67 69 73 74 65 72 73 20 69 73 20 0a 19 89 80 80 74 72 61 6e 73 66 65 72 72 ┆rnal registers is transferr┆
0x01fe0…02000 65 64 20 76 69 61 20 74 68 65 20 52 65 73 75 6c 74 20 42 75 73 20 28 52 45 53 42 55 53 29 2e 0d ┆ed via the Result Bus (RESBUS). ┆
0x02000…02020 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 73 75 62 73 65 ┆ The following subse┆
0x02020…02040 63 74 69 6f 6e 73 20 67 69 76 65 73 20 61 20 73 68 6f 72 74 20 64 65 73 63 72 69 70 74 69 6f 6e ┆ctions gives a short description┆
0x02040…02060 20 6f 66 20 0a 19 89 80 80 74 68 65 20 43 50 55 20 38 31 31 20 72 65 67 69 73 74 65 72 73 2e 20 ┆ of the CPU 811 registers. ┆
0x02060…02080 54 68 65 20 72 65 67 69 73 74 65 72 73 20 6d 61 79 20 62 65 20 64 69 76 69 64 65 64 20 69 6e 74 ┆The registers may be divided int┆
0x02080…020a0 6f 20 0a 19 89 80 80 74 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 67 72 6f 75 70 73 3a 20 52 65 67 ┆o the following groups: Reg┆
0x020a0…020c0 69 73 74 65 72 73 20 6c 6f 63 61 74 65 64 20 69 6e 73 69 64 65 20 74 68 65 20 32 39 30 31 2c 20 ┆isters located inside the 2901, ┆
0x020c0…020e0 0a 19 89 80 80 65 78 74 65 72 6e 61 6c 20 73 6f 75 72 63 65 20 72 65 67 69 73 74 65 72 73 20 63 ┆ external source registers c┆
0x020e0…02100 6f 6e 6e 65 63 74 65 64 20 74 6f 20 74 68 65 20 53 42 55 53 2c 20 61 6e 64 20 0a 19 89 80 80 65 ┆onnected to the SBUS, and e┆
0x02100…02120 78 74 65 72 6e 61 6c 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 72 65 67 69 73 74 65 72 73 20 63 6f ┆xternal destination registers co┆
0x02120…0213a 6e 6e 65 63 74 65 64 20 74 6f 20 74 68 65 20 52 45 53 42 55 53 2e 0d 0a 0d 0a ┆nnected to the RESBUS. ┆
0x0213a…0213d FormFeed {
0x0213a…0213d 0c 83 a0 ┆ ┆
0x0213a…0213d }
0x0213d…02140 0a b0 a1 ┆ ┆
0x02140…02160 34 2e 31 2e 31 20 20 20 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 0d 0a 20 0d 0a 20 ┆4.1.1 General Registers ┆
0x02160…02180 20 20 20 20 20 20 20 20 84 54 68 65 20 31 36 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 ┆ The 16 General Register┆
0x02180…021a0 73 20 69 6e 20 74 68 65 20 32 39 30 31 20 61 72 65 20 6c 6f 63 61 74 65 64 20 69 6e 20 61 20 0a ┆s in the 2901 are located in a ┆
0x021a0…021c0 19 89 80 80 64 75 61 6c 2d 70 6f 72 74 20 52 41 4d 2e 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 ┆ dual-port RAM. The contents ┆
0x021c0…021e0 6f 66 20 32 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 6d 61 79 20 0a 19 89 80 80 ┆of 2 General Registers may ┆
0x021e0…02200 73 69 6d 75 6c 74 61 6e 65 6f 75 73 6c 79 20 62 65 20 61 63 63 65 73 73 65 64 20 76 69 61 20 74 ┆simultaneously be accessed via t┆
0x02200…02220 68 65 20 41 2d 70 6f 72 74 2c 20 47 52 41 2c 20 61 6e 64 20 74 68 65 20 0a 19 89 80 80 42 2d 70 ┆he A-port, GRA, and the B-p┆
0x02220…02240 6f 72 74 2c 20 47 52 42 2e 20 47 52 41 20 61 6e 64 20 47 52 42 20 6d 61 79 20 62 65 20 75 73 65 ┆ort, GRB. GRA and GRB may be use┆
0x02240…02260 64 20 61 73 20 69 6e 70 75 74 73 20 74 6f 20 74 68 65 20 0a 19 89 80 80 41 4c 55 20 61 6e 64 20 ┆d as inputs to the ALU and ┆
0x02260…02280 47 52 41 20 6d 61 79 20 62 65 20 74 72 61 6e 73 66 65 72 72 65 64 20 64 69 72 65 63 74 6c 79 20 ┆GRA may be transferred directly ┆
0x02280…022a0 74 6f 20 74 68 65 20 52 45 53 42 55 53 2e 20 0a 19 89 80 80 54 68 65 20 47 65 6e 65 72 61 6c 20 ┆to the RESBUS. The General ┆
0x022a0…022c0 52 65 67 69 73 74 65 72 73 20 6d 61 79 20 62 65 20 6c 6f 61 64 65 64 20 77 69 74 68 20 74 68 65 ┆Registers may be loaded with the┆
0x022c0…022e0 20 6f 75 74 70 75 74 20 66 72 6f 6d 20 0a 19 89 80 80 74 68 65 20 41 4c 55 2e 20 41 20 73 68 69 ┆ output from the ALU. A shi┆
0x022e0…02300 66 74 20 6e 65 74 77 6f 72 6b 20 61 74 20 74 68 65 20 69 6e 70 75 74 20 74 6f 20 74 68 65 20 47 ┆ft network at the input to the G┆
0x02300…02320 65 6e 65 72 61 6c 20 0a 19 89 80 80 52 65 67 69 73 74 65 72 73 20 6d 61 79 20 70 61 73 73 20 6f ┆eneral Registers may pass o┆
0x02320…02340 72 20 73 68 69 66 74 20 74 68 65 20 41 4c 55 20 6f 75 74 70 75 74 20 31 20 62 69 74 20 0a 19 89 ┆r shift the ALU output 1 bit ┆
0x02340…02360 80 80 70 6f 73 69 74 69 6f 6e 20 6c 65 66 74 20 6f 72 20 72 69 67 68 74 20 62 65 66 6f 72 65 20 ┆ position left or right before ┆
0x02360…02380 69 74 20 69 73 20 6c 6f 61 64 65 64 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 32 20 20 20 20 51 2d ┆it is loaded. 4.1.2 Q-┆
0x02380…023a0 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 51 2d 72 65 67 69 ┆Register The Q-regi┆
0x023a0…023c0 73 74 65 72 20 77 68 69 63 68 20 69 73 20 6c 6f 63 61 74 65 64 20 69 6e 20 74 68 65 20 32 39 30 ┆ster which is located in the 290┆
0x023c0…023e0 31 20 6d 61 79 20 62 65 20 75 73 65 64 20 0a 19 89 80 80 61 73 20 61 6e 20 61 63 63 75 6d 75 6c ┆1 may be used as an accumul┆
0x023e0…02400 61 74 6f 72 20 61 6e 64 20 61 73 20 61 6e 20 65 78 74 65 6e 73 69 6f 6e 20 74 6f 20 74 68 65 20 ┆ator and as an extension to the ┆
0x02400…02420 47 65 6e 65 72 61 6c 20 0a 19 89 80 80 52 65 67 69 73 74 65 72 73 20 69 6e 20 73 68 69 66 74 20 ┆General Registers in shift ┆
0x02420…02440 6f 70 65 72 61 74 69 6f 6e 73 20 66 6f 72 20 73 68 69 66 74 69 6e 67 20 34 38 2d 62 69 74 20 0a ┆operations for shifting 48-bit ┆
0x02440…02460 19 89 80 80 6f 70 65 72 61 6e 64 73 2e 20 49 6e 20 74 68 65 20 6c 61 74 74 65 72 20 63 61 73 65 ┆ operands. In the latter case┆
0x02460…02480 20 51 20 68 6f 6c 64 73 20 74 68 65 20 6c 65 61 73 74 20 0a 19 89 80 80 73 69 67 6e 69 66 69 63 ┆ Q holds the least signific┆
0x02480…024a0 61 6e 74 20 32 34 2d 62 69 74 20 6f 66 20 74 68 65 20 34 38 2d 62 69 74 20 6f 70 65 72 61 6e 64 ┆ant 24-bit of the 48-bit operand┆
0x024a0…024c0 2e 20 49 74 20 69 73 20 6f 6e 6c 79 20 0a 19 89 80 80 70 6f 73 73 69 62 6c 65 20 74 6f 20 73 68 ┆. It is only possible to sh┆
0x024c0…024e0 69 66 74 20 51 20 69 6e 20 63 6f 6e 6a 75 6e 63 74 69 6f 6e 20 77 69 74 68 20 61 20 47 65 6e 65 ┆ift Q in conjunction with a Gene┆
0x024e0…02500 72 61 6c 20 0a 19 89 80 80 52 65 67 69 73 74 65 72 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 33 20 ┆ral Register. 4.1.3 ┆
0x02500…02520 20 20 20 53 63 72 61 74 63 68 70 61 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 53 ┆ Scratchpad The S┆
0x02520…02540 63 72 61 74 63 68 70 61 64 20 28 53 43 52 41 54 43 48 50 29 20 69 73 20 61 6e 20 65 78 74 65 72 ┆cratchpad (SCRATCHP) is an exter┆
0x02540…02560 6e 61 6c 20 72 65 67 69 73 74 65 72 20 66 69 6c 65 20 0a 19 89 80 80 77 69 74 68 20 31 36 20 32 ┆nal register file with 16 2┆
0x02560…02580 34 2d 62 69 74 20 77 6f 72 64 73 2e 20 49 74 20 6d 61 79 20 62 65 20 75 73 65 64 20 61 73 20 62 ┆4-bit words. It may be used as b┆
0x02580…025a0 6f 74 68 20 73 6f 75 72 63 65 20 61 6e 64 20 0a 19 89 80 80 64 65 73 74 69 6e 61 74 69 6f 6e 2c ┆oth source and destination,┆
0x025a0…025c0 20 62 75 74 20 6e 6f 74 20 69 6e 20 74 68 65 20 73 61 6d 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 ┆ but not in the same microinstru┆
0x025c0…025e0 63 74 69 6f 6e 2e 20 57 68 65 6e 20 0a 19 89 80 80 69 74 20 69 73 20 75 73 65 64 20 61 73 20 73 ┆ction. When it is used as s┆
0x025e0…02600 6f 75 72 63 65 20 74 68 65 20 a1 63 6f 6d 70 6c 65 6d 65 6e 74 e1 20 6f 66 20 74 68 65 20 64 61 ┆ource the complement of the da┆
0x02600…02620 74 61 20 6c 6f 61 64 65 64 20 0a 19 89 80 80 69 6e 74 6f 20 74 68 65 20 61 64 64 72 65 73 73 65 ┆ta loaded into the addresse┆
0x02620…02640 64 20 6c 6f 63 61 74 69 6f 6e 20 69 73 20 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 74 68 65 ┆d location is transferred to the┆
0x02640…02660 20 53 42 55 53 2e 20 0a 19 89 80 80 54 68 65 20 53 42 55 53 20 63 61 6e 6e 6f 74 20 62 65 20 75 ┆ SBUS. The SBUS cannot be u┆
0x02660…02680 73 65 64 20 69 6e 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 20 77 68 65 72 65 20 74 ┆sed in microinstructions where t┆
0x02680…026a0 68 65 20 0a 19 89 80 80 53 43 52 41 54 43 48 50 20 69 73 20 75 73 65 64 20 61 73 20 64 65 73 74 ┆he SCRATCHP is used as dest┆
0x026a0…026c0 69 6e 61 74 69 6f 6e 20 62 65 63 61 75 73 65 20 74 68 65 20 53 43 52 41 54 43 48 50 20 0a 19 89 ┆ination because the SCRATCHP ┆
0x026c0…026e0 80 80 74 72 61 6e 73 66 65 72 73 20 64 61 74 61 20 74 6f 20 69 74 20 64 75 72 69 6e 67 20 70 61 ┆ transfers data to it during pa┆
0x026e0…02700 72 74 20 6f 66 20 74 68 65 20 63 79 63 6c 65 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 34 20 20 20 ┆rt of the cycle. 4.1.4 ┆
0x02700…02720 20 49 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 ┆ Immediate Operand Register ┆
0x02720…02740 20 20 20 20 20 20 20 20 84 54 68 65 20 49 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 20 52 ┆ The Immediate Operand R┆
0x02740…02760 65 67 69 73 74 65 72 20 69 73 20 61 20 32 34 2d 62 69 74 20 73 6f 75 72 63 65 20 0a 19 89 80 80 ┆egister is a 24-bit source ┆
0x02760…02780 72 65 67 69 73 74 65 72 2e 20 49 74 20 6d 61 79 20 62 65 20 6c 6f 61 64 65 64 20 62 79 20 6d 65 ┆register. It may be loaded by me┆
0x02780…027a0 61 6e 73 20 6f 66 20 61 6e 20 69 6d 6d 65 64 69 61 74 65 20 0a 19 89 80 80 6f 70 65 72 61 6e 64 ┆ans of an immediate operand┆
0x027a0…027c0 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 35 20 ┆ microinstruction. 4.1.5 ┆
0x027c0…027e0 20 20 20 53 69 67 6e 20 45 78 74 65 6e 73 69 6f 6e 20 4d 6f 64 75 6c 65 0d 0a 0d 0a 20 20 20 20 ┆ Sign Extension Module ┆
0x027e0…02800 20 20 20 20 20 84 54 68 65 20 53 69 67 6e 20 45 78 74 65 6e 73 69 6f 6e 20 4d 6f 64 75 6c 65 20 ┆ The Sign Extension Module ┆
0x02800…02820 28 53 49 47 4e 45 58 54 29 20 69 73 20 61 20 63 6f 6d 62 69 6e 61 74 6f 72 69 61 6c 20 0a 19 89 ┆(SIGNEXT) is a combinatorial ┆
0x02820…02840 80 80 61 72 72 61 79 20 77 68 69 63 68 20 6d 61 79 20 62 65 20 61 64 64 72 65 73 73 65 64 20 69 ┆ array which may be addressed i┆
0x02840…02860 6e 20 74 68 65 20 73 61 6d 65 20 77 61 79 20 61 73 20 61 20 32 34 2d 62 69 74 20 0a 19 89 80 80 ┆n the same way as a 24-bit ┆
0x02860…02880 73 6f 75 72 63 65 20 72 65 67 69 73 74 65 72 2e 20 57 68 65 6e 20 69 74 20 69 73 20 61 64 64 72 ┆source register. When it is addr┆
0x02880…028a0 65 73 73 65 64 20 74 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 0a 19 89 80 80 74 68 65 20 52 ┆essed the contents of the R┆
0x028a0…028c0 45 53 42 55 53 20 69 73 20 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 74 68 65 20 53 42 55 53 ┆ESBUS is transferred to the SBUS┆
0x028c0…028e0 20 77 69 74 68 20 73 69 67 6e 20 0a 19 89 80 80 65 78 74 65 6e 73 69 6f 6e 20 61 73 20 64 65 66 ┆ with sign extension as def┆
0x028e0…02900 69 6e 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 42 55 53 28 30 3a 32 ┆ined below. SBUS(0:2┆
0x02900…02920 33 29 3a 20 3d 20 31 32 20 65 78 74 20 52 45 53 42 55 53 28 31 32 29 20 63 6f 6e 20 52 45 53 42 ┆3): = 12 ext RESBUS(12) con RESB┆
0x02920…0292f 55 53 28 31 32 3a 32 33 29 0d 0a 0d 0a 0d 0a ┆US(12:23) ┆
0x0292f…02932 FormFeed {
0x0292f…02932 0c 83 b0 ┆ ┆
0x0292f…02932 }
0x02932…02940 0a b0 a1 34 2e 31 2e 36 20 20 20 20 48 61 ┆ 4.1.6 Ha┆
0x02940…02960 6c 66 2d 57 6f 72 64 20 52 6f 74 61 74 65 20 4d 6f 64 75 6c 65 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆lf-Word Rotate Module ┆
0x02960…02980 20 20 84 54 68 65 20 48 61 6c 66 2d 57 6f 72 64 20 52 6f 74 61 74 65 20 4d 6f 64 75 6c 65 20 28 ┆ The Half-Word Rotate Module (┆
0x02980…029a0 52 4f 54 41 54 45 29 20 69 73 20 61 20 63 6f 6d 62 69 6e 61 74 6f 72 69 61 6c 20 0a 19 89 80 80 ┆ROTATE) is a combinatorial ┆
0x029a0…029c0 61 72 72 61 79 20 77 68 69 63 68 20 6d 61 79 20 62 65 20 61 64 64 72 65 73 73 65 64 20 61 73 20 ┆array which may be addressed as ┆
0x029c0…029e0 61 20 32 34 2d 62 69 74 20 73 6f 75 72 63 65 20 0a 19 89 80 80 72 65 67 69 73 74 65 72 2e 20 57 ┆a 24-bit source register. W┆
0x029e0…02a00 68 65 6e 20 69 74 20 69 73 20 61 64 64 72 65 73 73 65 64 20 74 68 65 20 74 77 6f 20 68 61 6c 66 ┆hen it is addressed the two half┆
0x02a00…02a20 2d 77 6f 72 64 73 20 6f 6e 20 74 68 65 20 0a 19 89 80 80 52 45 53 42 55 53 20 61 72 65 20 65 78 ┆-words on the RESBUS are ex┆
0x02a20…02a40 63 68 61 6e 67 65 64 20 61 6e 64 20 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 74 68 65 20 53 ┆changed and transferred to the S┆
0x02a40…02a60 42 55 53 20 61 73 20 0a 19 89 80 80 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 ┆BUS as defined below. ┆
0x02a60…02a80 20 20 20 20 20 20 20 84 53 42 55 53 28 30 3a 32 33 29 3a 20 3d 20 52 45 53 42 55 53 28 31 32 3a ┆ SBUS(0:23): = RESBUS(12:┆
0x02a80…02aa0 32 33 29 20 63 6f 6e 20 52 45 53 42 55 53 28 30 3a 31 31 29 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e ┆23) con RESBUS(0:11) 4.1.┆
0x02aa0…02ac0 37 20 20 20 20 44 61 74 61 20 49 6e 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆7 Data In Register ┆
0x02ac0…02ae0 20 20 84 54 68 65 20 44 61 74 61 20 49 6e 20 52 65 67 69 73 74 65 72 20 28 44 41 54 41 49 4e 29 ┆ The Data In Register (DATAIN)┆
0x02ae0…02b00 20 69 73 20 61 20 32 34 2d 62 69 74 20 73 6f 75 72 63 65 20 0a 19 89 80 80 72 65 67 69 73 74 65 ┆ is a 24-bit source registe┆
0x02b00…02b20 72 20 75 73 65 64 20 61 73 20 62 75 66 66 65 72 20 72 65 67 69 73 74 65 72 20 66 6f 72 20 64 61 ┆r used as buffer register for da┆
0x02b20…02b40 74 61 20 72 65 63 65 69 76 65 64 20 76 69 61 20 0a 19 89 80 80 74 68 65 20 53 79 73 74 65 6d 20 ┆ta received via the System ┆
0x02b40…02b60 42 75 73 20 69 6e 20 69 6e 70 75 74 20 6f 70 65 72 61 74 69 6f 6e 73 20 69 6e 69 74 69 61 74 65 ┆Bus in input operations initiate┆
0x02b60…02b80 64 20 62 79 20 74 68 65 20 43 50 55 2e 20 0a 19 89 80 80 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 ┆d by the CPU. The contents ┆
0x02b80…02ba0 6f 66 20 74 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 75 6e 64 65 66 69 6e 65 64 20 66 72 6f ┆of the register is undefined fro┆
0x02ba0…02bc0 6d 20 74 68 65 20 73 74 61 72 74 20 0a 19 89 80 80 6f 66 20 61 6e 20 69 6e 70 75 74 20 6f 70 65 ┆m the start of an input ope┆
0x02bc0…02be0 72 61 74 69 6f 6e 20 75 6e 74 69 6c 20 74 65 72 6d 69 6e 61 74 69 6f 6e 20 6f 66 20 74 68 65 20 ┆ration until termination of the ┆
0x02be0…02c00 0a 19 89 80 80 6f 70 65 72 61 74 69 6f 6e 2e 20 49 66 20 61 6e 20 69 6e 70 75 74 20 6f 70 65 72 ┆ operation. If an input oper┆
0x02c00…02c20 61 74 69 6f 6e 20 69 73 20 74 65 72 6d 69 6e 61 74 65 64 20 62 79 20 61 20 4e 41 43 4b 20 0a 19 ┆ation is terminated by a NACK ┆
0x02c20…02c40 89 80 80 6f 72 20 61 20 54 49 4d 45 20 4f 55 54 20 44 41 54 41 49 4e 20 77 69 6c 6c 20 62 65 20 ┆ or a TIME OUT DATAIN will be ┆
0x02c40…02c60 6c 6f 61 64 65 64 20 77 69 74 68 20 74 68 65 20 63 75 72 72 65 6e 74 20 0a 19 89 80 80 64 61 74 ┆loaded with the current dat┆
0x02c60…02c80 61 20 6f 6e 20 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e ┆a on the System Bus. 4.1.┆
0x02c80…02ca0 38 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 4c 65 76 65 6c 20 52 65 67 69 73 74 65 72 0d 0a 0d ┆8 Interrupt Level Register ┆
0x02ca0…02cc0 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 49 6e 74 65 72 72 75 70 74 20 4c 65 76 65 6c 20 52 ┆ The Interrupt Level R┆
0x02cc0…02ce0 65 67 69 73 74 65 72 20 28 49 4e 54 52 4c 45 56 29 20 69 73 20 61 6e 20 38 2d 62 69 74 20 0a 19 ┆egister (INTRLEV) is an 8-bit ┆
0x02ce0…02d00 89 80 80 73 6f 75 72 63 65 20 72 65 67 69 73 74 65 72 2e 20 57 68 65 6e 20 74 68 65 20 6a 75 6d ┆ source register. When the jum┆
0x02d00…02d20 70 20 63 6f 6e 64 69 74 69 6f 6e 20 49 4e 54 45 52 52 55 50 54 20 3d 20 31 2c 20 0a 19 89 80 80 ┆p condition INTERRUPT = 1, ┆
0x02d20…02d40 49 4e 54 52 4c 45 56 20 63 6f 6e 74 61 69 6e 73 20 74 68 65 20 6c 65 76 65 6c 20 6f 66 20 74 68 ┆INTRLEV contains the level of th┆
0x02d40…02d60 65 20 69 6e 74 65 72 72 75 70 74 20 77 69 74 68 20 74 68 65 20 0a 19 89 80 80 68 69 67 68 65 73 ┆e interrupt with the highes┆
0x02d60…02d80 74 20 70 72 69 6f 72 69 74 79 2e 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 49 4e 54 52 ┆t priority. The contents of INTR┆
0x02d80…02da0 4c 45 56 20 69 73 20 74 72 61 6e 73 66 65 72 72 65 64 20 0a 19 89 80 80 74 6f 20 74 68 65 20 53 ┆LEV is transferred to the S┆
0x02da0…02dc0 42 55 53 20 61 73 20 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆BUS as defined below ┆
0x02dc0…02de0 20 53 42 55 53 28 30 3a 31 35 29 20 75 6e 64 65 66 69 6e 65 64 0d 0a 20 20 20 20 20 20 20 20 20 ┆ SBUS(0:15) undefined ┆
0x02de0…02e00 53 42 55 53 28 31 36 3a 32 33 29 3a 20 3d 20 49 4e 54 52 4c 45 56 28 30 3a 37 29 0d 0a 0d 0a 20 ┆SBUS(16:23): = INTRLEV(0:7) ┆
0x02e00…02e20 20 20 20 20 20 20 20 20 84 54 68 65 20 61 73 73 69 67 6e 6d 65 6e 74 20 6f 66 20 74 68 65 20 69 ┆ The assignment of the i┆
0x02e20…02e40 6e 74 65 72 72 75 70 74 20 6c 65 76 65 6c 73 20 69 73 20 64 65 66 69 6e 65 64 20 69 6e 20 74 68 ┆nterrupt levels is defined in th┆
0x02e40…02e60 65 20 0a 19 89 80 80 74 61 62 6c 65 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆e table below. ┆
0x02e60…02e80 a1 b0 4c 45 56 45 4c 20 20 20 20 20 20 20 49 4e 54 45 52 52 55 50 54 20 53 4f 55 52 43 45 0d 0a ┆ LEVEL INTERRUPT SOURCE ┆
0x02e80…02ea0 0d 0a 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 ┆ 0 Unused ┆
0x02ea0…02ec0 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 54 43 50 20 69 6e 70 75 74 20 72 65 ┆ 1 TCP input re┆
0x02ec0…02ee0 61 64 79 20 28 54 43 50 49 4e 52 44 59 29 0d 0a 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 ┆ady (TCPINRDY) 2 ┆
0x02ee0…02f00 20 20 20 20 20 53 69 6e 67 6c 65 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 28 53 49 4e 47 4c 45 49 ┆ Single instruction (SINGLEI┆
0x02f00…02f20 4e 53 54 52 29 0d 0a 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 4f 43 50 20 ┆NSTR) 3 OCP ┆
0x02f20…02f40 61 75 74 6f 6c 6f 61 64 20 28 52 45 53 54 41 52 54 45 4e 29 0d 0a 20 20 20 20 20 20 20 20 20 34 ┆autoload (RESTARTEN) 4┆
0x02f40…02f60 20 20 20 20 20 20 20 20 20 20 20 52 65 6d 6f 74 65 20 61 75 74 6f 6c 6f 61 64 20 28 52 45 4d 41 ┆ Remote autoload (REMA┆
0x02f60…02f80 55 54 4f 4c 4f 41 44 29 0d 0a 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 30 ┆UTOLOAD) 5 0┆
0x02f80…02fa0 2e 31 20 6d 73 20 74 69 6d 65 72 20 28 31 30 20 4b 48 5a 20 63 6c 6f 63 6b 29 0d 0a 20 20 20 20 ┆.1 ms timer (10 KHZ clock) ┆
0x02fa0…02fc0 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 20 50 6f 77 65 72 20 6c 6f 77 20 77 61 72 6e 69 ┆ 6 Power low warni┆
0x02fc0…02fe0 6e 67 20 28 50 49 4e 54 29 0d 0a 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 ┆ng (PINT) 7 ┆
0x02fe0…03000 49 6e 74 65 72 76 61 6c 20 74 69 6d 65 72 0d 0a 20 20 20 20 20 20 20 20 20 38 3a 33 31 20 20 20 ┆Interval timer 8:31 ┆
0x03000…03020 20 20 20 20 20 44 65 76 69 63 65 20 63 6f 6e 74 72 6f 6c 6c 65 72 73 0d 0a 0d 0a 0d 0a b0 a1 34 ┆ Device controllers 4┆
0x03020…03040 2e 31 2e 39 20 20 20 20 54 43 50 20 44 61 74 61 20 49 6e 70 75 74 20 52 65 67 69 73 74 65 72 0d ┆.1.9 TCP Data Input Register ┆
0x03040…03060 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 54 43 50 20 44 61 74 61 20 49 6e 70 75 74 20 ┆ The TCP Data Input ┆
0x03060…03080 52 65 67 69 73 74 65 72 20 28 54 43 50 44 41 54 41 49 4e 29 20 69 73 20 61 6e 20 38 2d 62 69 74 ┆Register (TCPDATAIN) is an 8-bit┆
0x03080…030a0 20 0a 19 89 80 80 73 6f 75 72 63 65 20 72 65 67 69 73 74 65 72 20 75 73 65 64 20 61 73 20 62 75 ┆ source register used as bu┆
0x030a0…030c0 66 66 65 72 20 72 65 67 69 73 74 65 72 20 66 6f 72 20 64 61 74 61 20 0a 19 89 80 80 72 65 63 65 ┆ffer register for data rece┆
0x030c0…030e0 69 76 65 64 20 66 72 6f 6d 20 74 68 65 20 54 65 63 68 6e 69 63 69 61 6e 73 20 43 6f 6e 73 6f 6c ┆ived from the Technicians Consol┆
0x030e0…030e6 65 2e 0d 0a 0d 0a ┆e. ┆
0x030e6…030e9 FormFeed {
0x030e6…030e9 0c 83 c0 ┆ ┆
0x030e6…030e9 }
0x030e9…03100 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 63 6f 6e 74 65 6e 74 73 ┆ The contents┆
0x03100…03120 20 6f 66 20 54 43 50 44 41 54 41 49 4e 20 69 73 20 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 ┆ of TCPDATAIN is transferred to ┆
0x03120…03140 74 68 65 20 53 42 55 53 20 61 73 20 0a 19 89 80 80 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 0d 0a ┆the SBUS as defined below ┆
0x03140…03160 0d 0a 20 20 20 20 20 20 20 20 20 53 42 55 53 28 30 3a 31 35 29 20 75 6e 64 65 66 69 6e 65 64 0d ┆ SBUS(0:15) undefined ┆
0x03160…03180 0a 20 20 20 20 20 20 20 20 20 53 42 55 53 28 31 36 3a 32 33 29 3a 20 3d 20 54 43 50 44 41 54 41 ┆ SBUS(16:23): = TCPDATA┆
0x03180…031a0 49 4e 28 30 3a 37 29 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 31 30 20 20 20 43 50 55 20 53 74 61 74 ┆IN(0:7) 4.1.10 CPU Stat┆
0x031a0…031c0 75 73 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 ┆us Register The CPU┆
0x031c0…031e0 20 53 74 61 74 75 73 20 52 65 67 69 73 74 65 72 20 28 43 50 55 53 54 29 20 69 73 20 61 20 36 2d ┆ Status Register (CPUST) is a 6-┆
0x031e0…03200 62 69 74 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 0a 19 89 80 80 72 65 67 69 73 74 65 72 20 77 68 ┆bit destination register wh┆
0x03200…03220 69 63 68 20 69 73 20 75 73 65 64 20 74 6f 20 68 6f 6c 64 20 62 69 74 73 20 28 30 3a 35 29 20 6f ┆ich is used to hold bits (0:5) o┆
0x03220…03240 66 20 74 68 65 20 43 50 55 20 0a 19 89 80 80 53 74 61 74 75 73 20 57 6f 72 64 2e 20 54 68 65 20 ┆f the CPU Status Word. The ┆
0x03240…03260 72 65 67 69 73 74 65 72 20 69 73 20 6c 6f 61 64 65 64 20 66 72 6f 6d 20 74 68 65 20 52 45 53 42 ┆register is loaded from the RESB┆
0x03260…03280 55 53 20 61 73 20 0a 19 89 80 80 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 ┆US as defined below. ┆
0x03280…032a0 20 20 20 20 20 20 4d 4f 4e 49 54 4f 52 20 4d 4f 44 45 3a 20 3d 20 20 20 20 20 20 20 20 20 20 20 ┆ MONITOR MODE: = ┆
0x032a0…032c0 20 20 20 20 20 52 45 53 42 55 53 28 30 29 0d 0a 20 20 20 20 20 20 20 20 20 45 53 43 41 50 45 20 ┆ RESBUS(0) ESCAPE ┆
0x032c0…032e0 4d 4f 44 45 3a 20 3d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 28 31 ┆MODE: = RESBUS(1┆
0x032e0…03300 29 0d 0a 20 20 20 20 20 20 20 20 20 41 46 54 45 52 20 41 4d 3a 20 3d 20 20 20 20 20 20 20 20 20 ┆) AFTER AM: = ┆
0x03300…03320 20 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 28 32 29 0d 0a 20 20 20 20 20 20 20 20 20 41 ┆ RESBUS(2) A┆
0x03320…03340 46 54 45 52 20 45 53 43 41 50 45 3a 20 3d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 ┆FTER ESCAPE: = RE┆
0x03340…03360 53 42 55 53 28 33 29 0d 0a 20 20 20 20 20 20 20 20 20 49 4e 54 45 47 45 52 20 4d 41 53 4b 3a 20 ┆SBUS(3) INTEGER MASK: ┆
0x03360…03380 3d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 28 34 29 0d 0a 20 20 20 20 ┆= RESBUS(4) ┆
0x03380…033a0 20 20 20 20 20 46 4c 4f 41 54 49 4e 47 20 50 4f 49 4e 54 20 4d 41 53 4b 3a 20 3d 20 20 20 20 20 ┆ FLOATING POINT MASK: = ┆
0x033a0…033c0 20 20 20 20 52 45 53 42 55 53 28 35 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 63 ┆ RESBUS(5) The c┆
0x033c0…033e0 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 75 73 65 64 20 ┆ontents of the register is used ┆
0x033e0…03400 66 6f 72 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 89 80 80 64 65 63 6f 64 69 6e 67 20 61 6e ┆for instruction decoding an┆
0x03400…03420 64 20 61 73 20 6a 75 6d 70 20 63 6f 6e 64 69 74 69 6f 6e 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 ┆d as jump conditions. 4.1┆
0x03420…03440 2e 31 31 20 20 20 49 2f 4f 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 ┆.11 I/O Address Register ┆
0x03440…03460 20 20 20 20 20 20 20 84 54 68 65 20 49 2f 4f 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 ┆ The I/O Address Register┆
0x03460…03480 20 28 49 2f 4f 20 41 44 44 52 29 20 69 73 20 61 20 32 34 2d 62 69 74 20 0a 19 89 80 80 64 65 73 ┆ (I/O ADDR) is a 24-bit des┆
0x03480…034a0 74 69 6e 61 74 69 6f 6e 20 77 68 69 63 68 20 69 73 20 75 73 65 64 20 74 6f 20 68 6f 6c 64 20 74 ┆tination which is used to hold t┆
0x034a0…034c0 68 65 20 49 2f 4f 20 61 64 64 72 65 73 73 20 64 75 72 69 6e 67 20 0a 19 89 80 80 64 61 74 61 20 ┆he I/O address during data ┆
0x034c0…034e0 74 72 61 6e 73 66 65 72 73 20 6f 6e 20 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 20 69 6e 69 74 ┆transfers on the System Bus init┆
0x034e0…03500 69 61 74 65 64 20 62 79 20 74 68 65 20 43 50 55 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 ┆iated by the CPU. A┆
0x03500…03520 64 64 72 65 73 73 69 6e 67 20 6f 66 20 49 2f 4f 20 41 44 44 52 20 68 61 73 20 74 77 6f 20 70 75 ┆ddressing of I/O ADDR has two pu┆
0x03520…03540 72 70 6f 73 65 73 2e 20 54 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 0a 19 89 80 80 6c 6f 61 ┆rposes. The register is loa┆
0x03540…03560 64 65 64 20 77 69 74 68 20 74 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 53 42 55 ┆ded with the contents of the SBU┆
0x03560…03580 53 20 61 6e 64 20 61 20 64 61 74 61 20 74 72 61 6e 73 66 65 72 20 0a 19 89 80 80 6f 6e 20 74 68 ┆S and a data transfer on th┆
0x03580…035a0 65 20 53 79 73 74 65 6d 20 42 75 73 20 69 73 20 69 6e 69 74 69 61 74 65 64 2e 20 41 20 73 65 70 ┆e System Bus is initiated. A sep┆
0x035a0…035c0 61 72 61 74 65 20 66 69 65 6c 64 20 69 6e 20 74 68 65 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 ┆arate field in the microins┆
0x035c0…035e0 74 72 75 63 74 69 6f 6e 20 63 6f 6e 74 72 6f 6c 73 20 74 68 65 20 64 69 72 65 63 74 69 6f 6e 20 ┆truction controls the direction ┆
0x035e0…03600 6f 66 20 74 68 65 20 64 61 74 61 20 0a 19 89 80 80 74 72 61 6e 73 66 65 72 2e 20 54 68 65 20 63 ┆of the data transfer. The c┆
0x03600…03620 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 72 65 67 69 73 74 65 72 20 6d 75 73 74 20 6e 6f 74 ┆ontents of the register must not┆
0x03620…03640 20 62 65 20 0a 19 89 80 80 61 6c 74 65 72 65 64 20 64 75 72 69 6e 67 20 61 6e 20 49 2f 4f 20 6f ┆ be altered during an I/O o┆
0x03640…03660 70 65 72 61 74 69 6f 6e 20 69 6e 20 70 72 6f 67 72 65 73 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 ┆peration in progress. 4.1┆
0x03660…03680 2e 31 32 20 20 20 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 ┆.12 Data Out Register ┆
0x03680…036a0 20 20 20 20 84 54 68 65 20 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 20 28 44 41 54 41 ┆ The Data Out Register (DATA┆
0x036a0…036c0 4f 55 54 29 20 69 73 20 61 20 32 34 2d 62 69 74 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 0a 19 89 ┆OUT) is a 24-bit destination ┆
0x036c0…036e0 80 80 72 65 67 69 73 74 65 72 20 75 73 65 64 20 61 73 20 6f 75 74 70 75 74 20 62 75 66 66 65 72 ┆ register used as output buffer┆
0x036e0…03700 20 72 65 67 69 73 74 65 72 20 66 6f 72 20 64 61 74 61 20 74 6f 20 62 65 20 0a 19 89 80 80 74 72 ┆ register for data to be tr┆
0x03700…03720 61 6e 73 66 65 72 72 65 64 20 76 69 61 20 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 20 66 72 6f ┆ansferred via the System Bus fro┆
0x03720…03740 6d 20 74 68 65 20 43 50 55 20 74 6f 20 74 68 65 20 0a 19 89 80 80 61 64 64 72 65 73 73 65 64 20 ┆m the CPU to the addressed ┆
0x03740…03760 64 65 73 74 69 6e 61 74 69 6f 6e 2e 20 4f 6e 63 65 20 61 6e 20 6f 75 74 70 75 74 20 6f 70 65 72 ┆destination. Once an output oper┆
0x03760…03780 61 74 69 6f 6e 20 68 61 73 20 62 65 65 6e 20 0a 19 89 80 80 73 74 61 72 74 65 64 20 74 68 65 20 ┆ation has been started the ┆
0x03780…037a0 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 72 65 67 69 73 74 65 72 20 6d 75 73 74 20 6e 6f ┆contents of the register must no┆
0x037a0…037c0 74 20 62 65 20 61 6c 74 65 72 65 64 20 0a 19 89 80 80 62 65 66 6f 72 65 20 74 65 72 6d 69 6e 61 ┆t be altered before termina┆
0x037c0…037e0 74 69 6f 6e 20 6f 66 20 74 68 65 20 6f 70 65 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e ┆tion of the operation. 4.┆
0x037e0…03800 31 2e 31 33 20 20 20 43 6f 6e 74 72 6f 6c 20 4f 75 74 70 75 74 20 52 65 67 69 73 74 65 72 0d 0a ┆1.13 Control Output Register ┆
0x03800…03820 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 6f 6e 74 72 6f 6c 20 4f 75 74 70 75 74 20 52 ┆ The Control Output R┆
0x03820…03840 65 67 69 73 74 65 72 20 28 43 4f 4e 54 52 4f 4c 4f 55 54 29 20 69 73 20 61 6e 20 38 2d 62 69 74 ┆egister (CONTROLOUT) is an 8-bit┆
0x03840…03860 20 0a 19 89 80 80 64 65 73 74 69 6e 61 74 69 6f 6e 20 72 65 67 69 73 74 65 72 20 77 68 69 63 68 ┆ destination register which┆
0x03860…03880 20 69 73 20 75 73 65 64 20 66 6f 72 20 64 69 66 66 65 72 65 6e 74 20 63 6f 6e 74 72 6f 6c 20 0a ┆ is used for different control ┆
0x03880…038a0 19 89 80 80 70 75 72 70 6f 73 65 73 20 69 6e 20 74 68 65 20 43 50 55 2e 20 54 68 65 20 72 65 67 ┆ purposes in the CPU. The reg┆
0x038a0…038c0 69 73 74 65 72 20 69 73 20 6c 6f 61 64 65 64 20 66 72 6f 6d 20 74 68 65 20 0a 19 89 80 80 52 45 ┆ister is loaded from the RE┆
0x038c0…038e0 53 42 55 53 20 61 73 20 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆SBUS as defined below. ┆
0x038e0…03900 20 20 20 43 4f 4e 54 52 4f 4c 4f 55 54 28 30 3a 37 29 3a 20 3d 20 52 45 53 42 55 53 28 31 36 3a ┆ CONTROLOUT(0:7): = RESBUS(16:┆
0x03900…03905 32 33 29 0d 0a ┆23) ┆
0x03905…03908 FormFeed {
0x03905…03908 0c 83 c8 ┆ ┆
0x03905…03908 }
0x03908…03920 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 ┆ The contents ┆
0x03920…03940 6f 66 20 74 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 75 73 65 64 20 69 6e 20 74 68 65 20 66 ┆of the register is used in the f┆
0x03940…03960 6f 6c 6c 6f 77 69 6e 67 20 0a 19 89 80 80 77 61 79 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 ┆ollowing way: ┆
0x03960…03980 a1 42 49 54 20 20 20 43 4f 4e 54 52 4f 4c 20 46 55 4e 43 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 ┆ BIT CONTROL FUNCTION ┆
0x03980…039a0 20 20 20 20 30 20 20 20 20 20 84 43 50 55 53 59 53 52 53 54 2e 20 43 6f 6e 74 72 6f 6c 73 20 74 ┆ 0 CPUSYSRST. Controls t┆
0x039a0…039c0 68 65 20 53 59 53 54 45 4d 20 52 45 53 45 54 20 73 69 67 6e 61 6c 20 6f 6e 20 74 68 65 20 0a 19 ┆he SYSTEM RESET signal on the ┆
0x039c0…039e0 8f 80 80 53 79 73 74 65 6d 20 42 75 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 20 20 20 20 ┆ System Bus. 1 ┆
0x039e0…03a00 20 84 52 55 4e 2e 20 43 6f 6e 74 72 6f 6c 73 20 74 68 65 20 52 55 4e 20 6c 61 6d 70 20 6f 6e 20 ┆ RUN. Controls the RUN lamp on ┆
0x03a00…03a20 74 68 65 20 4f 70 65 72 61 74 6f 72 73 20 0a 19 8f 80 80 43 6f 6e 74 72 6f 6c 20 50 61 6e 65 6c ┆the Operators Control Panel┆
0x03a20…03a40 20 28 4f 43 50 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 84 41 55 54 4f 4c ┆ (OCP). 2 AUTOL┆
0x03a40…03a60 4f 41 44 49 4e 47 2e 20 43 6f 6e 74 72 6f 6c 73 20 74 68 65 20 41 55 54 4f 4c 4f 41 44 20 6c 61 ┆OADING. Controls the AUTOLOAD la┆
0x03a60…03a80 6d 70 20 6f 6e 20 74 68 65 20 0a 19 8f 80 80 4f 43 50 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆mp on the OCP. ┆
0x03a80…03aa0 33 20 20 20 20 20 84 53 49 4e 47 4c 45 49 4e 53 54 52 2e 20 55 73 65 64 20 66 6f 72 20 73 69 6e ┆3 SINGLEINSTR. Used for sin┆
0x03aa0…03ac0 67 6c 65 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 65 78 65 63 75 74 69 6f 6e 20 0a 19 8f 80 80 63 ┆gle instruction execution c┆
0x03ac0…03ae0 6f 6e 74 72 6f 6c 6c 65 64 20 66 72 6f 6d 20 74 68 65 20 54 65 63 68 6e 69 63 69 61 6e 73 20 43 ┆ontrolled from the Technicians C┆
0x03ae0…03b00 6f 6e 73 6f 6c 65 20 28 54 43 50 29 2e 20 54 68 65 20 0a 19 8f 80 80 73 69 67 6e 61 6c 20 67 65 ┆onsole (TCP). The signal ge┆
0x03b00…03b20 6e 65 72 61 74 65 73 20 61 20 6c 65 76 65 6c 20 32 20 69 6e 74 65 72 72 75 70 74 2e 0d 0a 0d 0a ┆nerates a level 2 interrupt. ┆
0x03b20…03b40 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 84 53 45 54 49 56 54 49 4d 45 52 2e 20 54 68 65 20 ┆ 4 SETIVTIMER. The ┆
0x03b40…03b60 69 6e 74 65 72 76 61 6c 20 74 69 6d 65 72 20 69 6e 74 65 72 72 75 70 74 20 69 73 20 73 65 74 20 ┆interval timer interrupt is set ┆
0x03b60…03b80 0a 19 8f 80 80 77 68 65 6e 20 74 68 65 20 73 69 67 6e 61 6c 20 63 68 61 6e 67 65 73 20 66 72 6f ┆ when the signal changes fro┆
0x03b80…03ba0 6d 20 30 20 74 6f 20 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 84 54 43 50 ┆m 0 to 1. 5 TCP┆
0x03ba0…03bc0 49 4e 41 43 4b 2e 20 41 63 6b 6e 6f 77 6c 65 64 67 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 43 ┆INACK. Acknowledge signal from C┆
0x03bc0…03be0 50 55 20 74 6f 20 54 43 50 2e 20 54 68 65 20 0a 19 8f 80 80 54 43 50 44 41 54 41 49 4e 20 72 65 ┆PU to TCP. The TCPDATAIN re┆
0x03be0…03c00 67 69 73 74 65 72 20 69 73 20 6c 6f 61 64 65 64 20 77 69 74 68 20 6e 65 77 20 64 61 74 61 20 66 ┆gister is loaded with new data f┆
0x03c00…03c20 72 6f 6d 20 0a 19 8f 80 80 74 68 65 20 54 43 50 20 77 68 65 6e 20 54 43 50 49 4e 41 43 4b 20 63 ┆rom the TCP when TCPINACK c┆
0x03c20…03c40 68 61 6e 67 65 73 20 66 72 6f 6d 20 30 20 74 6f 20 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆hanges from 0 to 1. ┆
0x03c40…03c60 36 20 20 20 20 20 84 54 43 50 4f 55 54 52 44 59 2e 20 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c ┆6 TCPOUTRDY. Control signal┆
0x03c60…03c80 20 66 72 6f 6d 20 43 50 55 20 74 6f 20 54 43 50 2e 20 55 73 65 64 20 74 6f 20 0a 19 8f 80 80 69 ┆ from CPU to TCP. Used to i┆
0x03c80…03ca0 6e 64 69 63 61 74 65 20 74 68 61 74 20 64 61 74 61 20 69 73 20 61 76 61 69 6c 61 62 6c 65 20 69 ┆ndicate that data is available i┆
0x03ca0…03cc0 6e 20 74 68 65 20 54 43 50 44 41 54 41 4f 55 54 20 0a 19 8f 80 80 72 65 67 69 73 74 65 72 2e 0d ┆n the TCPDATAOUT register. ┆
0x03cc0…03ce0 0a 0d 0a 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 84 54 53 54 53 59 4e 43 2e 20 55 73 65 64 ┆ 7 TSTSYNC. Used┆
0x03ce0…03d00 20 62 79 20 74 68 65 20 6d 69 63 72 6f 64 69 61 67 6e 6f 73 74 69 63 20 72 6f 75 74 69 6e 65 73 ┆ by the microdiagnostic routines┆
0x03d00…03d20 20 66 6f 72 20 0a 19 8f 80 80 6f 73 63 69 6c 6c 6f 73 63 6f 70 65 20 74 72 69 67 67 65 72 69 6e ┆ for oscilloscope triggerin┆
0x03d20…03d40 67 20 69 6e 20 65 72 72 6f 72 20 6c 6f 6f 70 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 31 34 20 ┆g in error loops. 4.1.14 ┆
0x03d40…03d60 20 20 54 43 50 20 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 ┆ TCP Data Out Register ┆
0x03d60…03d80 20 20 20 20 84 54 68 65 20 54 43 50 20 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 20 28 ┆ The TCP Data Out Register (┆
0x03d80…03da0 54 43 50 44 41 54 41 4f 55 54 29 20 69 73 20 61 6e 20 38 2d 62 69 74 20 0a 19 89 80 80 64 65 73 ┆TCPDATAOUT) is an 8-bit des┆
0x03da0…03dc0 74 69 6e 61 74 69 6f 6e 20 72 65 67 69 73 74 65 72 20 75 73 65 64 20 61 73 20 62 75 66 66 65 72 ┆tination register used as buffer┆
0x03dc0…03de0 20 72 65 67 69 73 74 65 72 20 66 6f 72 20 64 61 74 61 20 74 6f 20 0a 19 89 80 80 74 68 65 20 54 ┆ register for data to the T┆
0x03de0…03e00 43 50 2e 20 54 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 6c 6f 61 64 65 64 20 66 72 6f 6d 20 ┆CP. The register is loaded from ┆
0x03e00…03e20 74 68 65 20 52 45 53 42 55 53 20 61 73 20 0a 19 89 80 80 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 ┆the RESBUS as defined below┆
0x03e20…03e40 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 46 49 45 4c 44 28 30 3a 35 29 3a 20 3d 20 20 20 20 ┆. FFIELD(0:5): = ┆
0x03e40…03e60 20 52 45 53 42 55 53 28 30 3a 35 29 0d 0a 20 20 20 20 20 20 20 20 20 57 46 49 45 4c 44 28 30 3a ┆ RESBUS(0:5) WFIELD(0:┆
0x03e60…03e80 31 29 3a 20 3d 20 20 20 20 20 52 45 53 42 55 53 28 36 3a 37 29 0d 0a 20 20 20 20 20 20 20 20 20 ┆1): = RESBUS(6:7) ┆
0x03e80…03ea0 52 46 49 45 4c 44 3a 20 3d 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 28 38 29 0d 0a 20 20 ┆RFIELD: = RESBUS(8) ┆
0x03ea0…03ec0 20 20 20 20 20 20 20 49 46 49 45 4c 44 3a 20 3d 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 ┆ IFIELD: = RESBUS┆
0x03ec0…03ee0 28 39 29 0d 0a 20 20 20 20 20 20 20 20 20 58 46 49 45 4c 44 3a 20 3d 20 20 20 20 20 20 20 20 20 ┆(9) XFIELD: = ┆
0x03ee0…03f00 20 52 45 53 42 55 53 28 31 30 3a 31 31 29 0d 0a 0d 0a 0d 0a b0 a1 b0 a1 34 2e 31 2e 31 35 20 20 ┆ RESBUS(10:11) 4.1.15 ┆
0x03f00…03f20 20 49 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ Instruction Register ┆
0x03f20…03f40 20 20 84 54 68 65 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 67 69 73 74 65 72 20 28 49 4e 53 ┆ The instruction Register (INS┆
0x03f40…03f60 54 52 52 45 47 29 20 69 73 20 61 20 31 32 2d 62 69 74 20 0a 19 89 80 80 64 65 73 74 69 6e 61 74 ┆TRREG) is a 12-bit destinat┆
0x03f60…03f80 69 6f 6e 20 72 65 67 69 73 74 65 72 2e 20 49 74 20 69 73 20 75 73 65 64 20 74 6f 20 68 6f 6c 64 ┆ion register. It is used to hold┆
0x03f80…03fa0 20 62 69 74 73 20 28 30 3a 31 31 29 20 6f 66 20 0a 19 89 80 80 74 68 65 20 52 43 38 30 30 30 20 ┆ bits (0:11) of the RC8000 ┆
0x03fa0…03fc0 69 6e 73 74 72 75 63 74 69 6f 6e 20 77 68 69 63 68 20 69 73 20 62 65 69 6e 67 20 65 78 65 63 75 ┆instruction which is being execu┆
0x03fc0…03fe0 74 65 64 2e 20 54 68 65 20 0a 19 89 80 80 72 65 67 69 73 74 65 72 20 69 73 20 6c 6f 61 64 65 64 ┆ted. The register is loaded┆
0x03fe0…04000 20 66 72 6f 6d 20 74 68 65 20 52 45 53 42 55 53 20 61 73 20 64 65 66 69 6e 65 64 20 62 65 6c 6f ┆ from the RESBUS as defined belo┆
0x04000…04020 77 3a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 46 49 45 4c 44 28 30 3a 35 29 3a 20 3d 20 20 20 ┆w: FFIELD(0:5): = ┆
0x04020…04040 20 20 52 45 53 42 55 53 28 30 3a 35 29 0d 0a 20 20 20 20 20 20 20 20 20 57 46 49 45 4c 44 28 30 ┆ RESBUS(0:5) WFIELD(0┆
0x04040…04060 3a 31 29 3a 20 3d 20 20 20 20 20 52 45 53 42 55 53 28 36 3a 37 29 0d 0a 20 20 20 20 20 20 20 20 ┆:1): = RESBUS(6:7) ┆
0x04060…04080 20 52 46 49 45 4c 44 3a 20 3d 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 28 38 29 0d 0a 20 ┆ RFIELD: = RESBUS(8) ┆
0x04080…040a0 20 20 20 20 20 20 20 20 49 46 49 45 4c 44 3a 20 3d 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 ┆ IFIELD: = RESBU┆
0x040a0…040c0 53 28 39 29 0d 0a 20 20 20 20 20 20 20 20 20 58 46 49 45 4c 44 3a 20 3d 20 20 20 20 20 20 20 20 ┆S(9) XFIELD: = ┆
0x040c0…040d1 20 20 52 45 53 42 55 53 28 31 30 3a 31 31 29 0d 0a ┆ RESBUS(10:11) ┆
0x040d1…040d4 FormFeed {
0x040d1…040d4 0c 83 d8 ┆ ┆
0x040d1…040d4 }
0x040d4…040e0 0a b0 a1 34 2e 31 2e 31 36 20 20 20 ┆ 4.1.16 ┆
0x040e0…04100 4d 69 63 72 6f 20 49 6e 64 65 78 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆Micro Index Register ┆
0x04100…04120 20 84 54 68 65 20 4d 69 63 72 6f 20 49 6e 64 65 78 20 52 65 67 69 73 74 65 72 20 28 4d 49 58 29 ┆ The Micro Index Register (MIX)┆
0x04120…04140 20 69 73 20 61 20 31 32 2d 62 69 74 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 0a 19 89 80 80 72 65 ┆ is a 12-bit destination re┆
0x04140…04160 67 69 73 74 65 72 2e 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 4d 49 58 20 6d 61 79 20 ┆gister. The contents of MIX may ┆
0x04160…04180 62 65 20 75 73 65 64 20 61 73 20 63 6f 6e 74 72 6f 6c 20 0a 19 89 80 80 73 74 6f 72 65 20 61 64 ┆be used as control store ad┆
0x04180…041a0 64 72 65 73 73 20 69 6e 20 4a 55 4d 50 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 2e ┆dress in JUMP microinstructions.┆
0x041a0…041c0 20 54 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 0a 19 89 80 80 6c 6f 61 64 65 64 20 66 72 6f ┆ The register is loaded fro┆
0x041c0…041e0 6d 20 74 68 65 20 52 45 53 42 55 53 20 61 73 20 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 2e 0d 0a ┆m the RESBUS as defined below. ┆
0x041e0…04200 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 58 28 30 3a 31 31 29 3a 20 3d 20 52 45 53 42 55 53 28 31 ┆ MIX(0:11): = RESBUS(1┆
0x04200…04220 32 3a 32 33 29 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 31 37 20 20 20 49 6e 74 65 72 72 75 70 74 20 ┆2:23) 4.1.17 Interrupt ┆
0x04220…04240 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 49 6e 74 65 72 72 ┆Register The Interr┆
0x04240…04260 75 70 74 20 52 65 67 69 73 74 65 72 20 28 49 4e 54 52 29 20 69 73 20 61 20 33 31 2d 62 69 74 20 ┆upt Register (INTR) is a 31-bit ┆
0x04260…04280 72 65 67 69 73 74 65 72 20 69 6e 20 0a 19 89 80 80 77 68 69 63 68 20 69 6e 74 65 72 72 75 70 74 ┆register in which interrupt┆
0x04280…042a0 20 72 65 71 75 65 73 74 73 20 61 72 65 20 73 74 6f 72 65 64 2e 20 49 4e 54 52 20 6d 61 79 20 62 ┆ requests are stored. INTR may b┆
0x042a0…042c0 65 20 0a 19 89 80 80 61 64 64 72 65 73 73 65 64 20 61 73 20 61 20 64 65 73 74 69 6e 61 74 69 6f ┆e addressed as a destinatio┆
0x042c0…042e0 6e 20 72 65 67 69 73 74 65 72 20 66 6f 72 20 63 6c 65 61 72 69 6e 67 20 6f 66 20 0a 19 89 80 80 ┆n register for clearing of ┆
0x042e0…04300 69 6e 74 65 72 72 75 70 74 20 72 65 71 75 65 73 74 73 2e 20 41 20 6d 69 63 72 6f 69 6e 73 74 72 ┆interrupt requests. A microinstr┆
0x04300…04320 75 63 74 69 6f 6e 20 61 64 64 72 65 73 73 69 6e 67 20 49 4e 54 52 20 0a 19 89 80 80 77 69 6c 6c ┆uction addressing INTR will┆
0x04320…04340 20 63 6c 65 61 72 20 74 68 65 20 72 65 71 75 65 73 74 20 61 74 20 74 68 65 20 6c 65 76 65 6c 20 ┆ clear the request at the level ┆
0x04340…04360 69 6e 64 69 63 61 74 65 64 20 62 79 20 0a 19 89 80 80 52 45 53 42 55 53 28 31 38 3a 32 33 29 2e ┆indicated by RESBUS(18:23).┆
0x04360…04380 20 52 65 71 75 65 73 74 73 20 61 74 20 74 68 65 20 6c 65 76 65 6c 73 20 28 31 3a 33 29 20 63 61 ┆ Requests at the levels (1:3) ca┆
0x04380…043a0 6e 6e 6f 74 20 62 65 20 0a 19 89 80 80 63 6c 65 61 72 65 64 20 69 6e 20 74 68 69 73 20 77 61 79 ┆nnot be cleared in this way┆
0x043a0…043c0 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 49 4e 54 52 20 72 65 67 69 73 74 65 72 ┆. The INTR register┆
0x043c0…043e0 20 6d 61 79 20 62 65 20 61 64 64 72 65 73 73 65 64 20 76 69 61 20 74 68 65 20 53 79 73 74 65 6d ┆ may be addressed via the System┆
0x043e0…04400 20 42 75 73 20 69 6e 20 0a 19 89 80 80 6f 72 64 65 72 20 74 6f 20 73 65 74 20 61 6e 20 69 6e 74 ┆ Bus in order to set an int┆
0x04400…04420 65 72 72 75 70 74 20 72 65 71 75 65 73 74 2e 20 44 61 74 61 20 62 69 74 73 20 28 31 38 3a 32 33 ┆errupt request. Data bits (18:23┆
0x04420…04440 29 20 6f 6e 20 0a 19 89 80 80 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 20 64 65 74 65 72 6d 69 ┆) on the System Bus determi┆
0x04440…04460 6e 65 73 20 61 74 20 77 68 69 63 68 20 6c 65 76 65 6c 20 74 68 65 20 72 65 71 75 65 73 74 20 0a ┆nes at which level the request ┆
0x04460…04480 19 89 80 80 77 69 6c 6c 20 62 65 20 73 65 74 2e 20 4f 6e 6c 79 20 69 6e 74 65 72 72 75 70 74 20 ┆ will be set. Only interrupt ┆
0x04480…044a0 72 65 71 75 65 73 74 73 20 61 74 20 74 68 65 20 6c 65 76 65 6c 73 20 38 20 74 6f 20 0a 19 89 80 ┆requests at the levels 8 to ┆
0x044a0…044c0 80 33 31 20 6d 61 79 20 62 65 20 73 65 74 20 66 72 6f 6d 20 74 68 65 20 53 79 73 74 65 6d 20 42 ┆ 31 may be set from the System B┆
0x044c0…044e0 75 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 31 2e 31 38 20 20 20 43 50 55 42 55 53 20 43 6f 6e 74 72 ┆us. 4.1.18 CPUBUS Contr┆
0x044e0…04500 6f 6c 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 50 55 ┆ol Register The CPU┆
0x04500…04520 42 55 53 20 43 6f 6e 74 72 6f 6c 20 52 65 67 69 73 74 65 72 20 28 43 42 43 52 29 20 69 73 20 61 ┆BUS Control Register (CBCR) is a┆
0x04520…04540 20 31 32 2d 62 69 74 20 0a 19 89 80 80 64 65 73 74 69 6e 61 74 69 6f 6e 20 72 65 67 69 73 74 65 ┆ 12-bit destination registe┆
0x04540…04560 72 20 77 68 69 63 68 20 69 73 20 75 73 65 64 20 74 6f 20 63 6f 6e 74 72 6f 6c 20 74 68 65 20 34 ┆r which is used to control the 4┆
0x04560…04580 20 6d 6f 73 74 20 0a 19 89 80 80 73 69 67 6e 69 66 69 63 61 6e 74 20 62 69 74 73 20 6f 66 20 74 ┆ most significant bits of t┆
0x04580…045a0 68 65 20 33 20 43 50 55 42 55 53 20 63 6f 6e 74 72 6f 6c 20 66 69 65 6c 64 73 3a 20 55 6e 69 74 ┆he 3 CPUBUS control fields: Unit┆
0x045a0…045c0 20 0a 19 89 80 80 46 75 6e 63 74 69 6f 6e 2c 20 53 6f 75 72 63 65 20 41 64 64 72 65 73 73 2c 20 ┆ Function, Source Address, ┆
0x045c0…045e0 61 6e 64 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 41 64 64 72 65 73 73 2e 20 54 68 65 20 32 20 0a ┆and Destination Address. The 2 ┆
0x045e0…04600 19 89 80 80 6c 65 61 73 74 20 73 69 67 6e 69 66 69 63 61 6e 74 20 62 69 74 73 20 6f 66 20 74 68 ┆ least significant bits of th┆
0x04600…04620 65 73 65 20 63 6f 6e 74 72 6f 6c 20 66 69 65 6c 64 73 20 61 72 65 20 0a 19 89 80 80 63 6f 6e 74 ┆ese control fields are cont┆
0x04620…04640 72 6f 6c 6c 65 64 20 64 69 72 65 63 74 6c 79 20 62 79 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 ┆rolled directly by microinstruct┆
0x04640…04660 69 6f 6e 20 66 69 65 6c 64 73 20 69 6e 20 66 6f 72 6d 61 74 20 0a 19 89 80 80 32 20 61 6e 64 20 ┆ion fields in format 2 and ┆
0x04660…04680 33 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆3 microinstructions. ┆
0x04680…046a0 20 84 54 68 65 20 72 65 67 69 73 74 65 72 20 69 73 20 6c 6f 61 64 65 64 20 66 72 6f 6d 20 74 68 ┆ The register is loaded from th┆
0x046a0…046c0 65 20 52 45 53 42 55 53 20 61 73 20 64 65 66 69 6e 65 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 ┆e RESBUS as defined below. ┆
0x046c0…046e0 20 20 20 20 20 20 20 55 4e 49 54 20 46 55 4e 43 54 49 4f 4e 28 30 3a 33 29 3a 20 3d 20 20 20 20 ┆ UNIT FUNCTION(0:3): = ┆
0x046e0…04700 20 20 20 20 20 20 20 20 52 45 53 42 55 53 28 36 3a 39 29 0d 0a 20 20 20 20 20 20 20 20 20 43 50 ┆ RESBUS(6:9) CP┆
0x04700…04720 55 42 55 53 20 53 4f 55 52 43 45 28 30 3a 33 29 3a 20 3d 20 20 20 20 20 20 20 20 20 20 20 20 52 ┆UBUS SOURCE(0:3): = R┆
0x04720…04740 45 53 42 55 53 28 31 32 3a 31 35 29 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 53 20 44 45 ┆ESBUS(12:15) CPUBUS DE┆
0x04740…04760 53 54 49 4e 41 54 49 4f 4e 28 30 3a 33 29 3a 20 3d 20 20 20 20 20 20 20 52 45 53 42 55 53 28 31 ┆STINATION(0:3): = RESBUS(1┆
0x04760…04780 38 3a 32 31 29 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 20 53 74 ┆8:21) 4.2 Control St┆
0x04780…047a0 6f 72 65 20 41 64 64 72 65 73 73 69 6e 67 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 ┆ore Addressing The ┆
0x047a0…047c0 62 6c 6f 63 6b 20 64 69 61 67 72 61 6d 20 6f 6e 20 70 61 67 65 20 35 20 73 68 6f 77 73 20 74 68 ┆block diagram on page 5 shows th┆
0x047c0…047e0 65 20 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 61 6e 64 20 0a 19 89 80 80 74 68 65 20 61 73 73 ┆e control store and the ass┆
0x047e0…04800 6f 63 69 61 74 65 64 20 61 64 64 72 65 73 73 20 70 61 74 68 73 2e 20 54 68 65 20 43 6f 6e 74 72 ┆ociated address paths. The Contr┆
0x04800…04820 6f 6c 20 53 74 6f 72 65 20 28 43 53 29 20 69 73 20 0a 19 89 80 80 61 64 64 72 65 73 73 65 64 20 ┆ol Store (CS) is addressed ┆
0x04820…04840 76 69 61 20 61 20 31 32 2d 62 69 74 20 74 72 69 2d 73 74 61 74 65 20 62 75 73 2c 20 74 68 65 20 ┆via a 12-bit tri-state bus, the ┆
0x04840…04860 43 6f 6e 74 72 6f 6c 20 53 74 6f 72 65 20 0a 19 89 80 80 41 64 64 72 65 73 73 20 42 75 73 20 28 ┆Control Store Address Bus (┆
0x04860…04880 43 53 41 44 44 52 29 2e 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 61 64 64 ┆CSADDR). The contents of the add┆
0x04880…048a0 72 65 73 73 65 64 20 43 53 20 0a 19 89 80 80 6c 6f 63 61 74 69 6f 6e 20 69 73 20 6c 6f 61 64 65 ┆ressed CS location is loade┆
0x048a0…048c0 64 20 69 6e 74 6f 20 74 68 65 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 67 69 ┆d into the Microinstruction Regi┆
0x048c0…048e0 73 74 65 72 20 0a 19 89 80 80 28 4d 49 52 29 2c 20 77 68 69 63 68 20 68 6f 6c 64 73 20 74 68 65 ┆ster (MIR), which holds the┆
0x048e0…04900 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 64 75 72 69 6e 67 20 69 74 73 20 0a 19 89 ┆ microinstruction during its ┆
0x04900…04920 80 80 65 78 65 63 75 74 69 6f 6e 2e 20 54 68 65 20 6e 65 78 74 20 6d 69 63 72 6f 69 6e 73 74 72 ┆ execution. The next microinstr┆
0x04920…04940 75 63 74 69 6f 6e 20 74 6f 20 62 65 20 65 78 65 63 75 74 65 64 20 69 73 20 0a 19 89 80 80 66 65 ┆uction to be executed is fe┆
0x04940…04960 74 63 68 65 64 20 66 72 6f 6d 20 43 53 20 64 75 72 69 6e 67 20 74 68 65 20 65 78 65 63 75 74 69 ┆tched from CS during the executi┆
0x04960…04980 6f 6e 20 6f 66 20 74 68 65 20 63 75 72 72 65 6e 74 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 ┆on of the current microinst┆
0x04980…049a0 72 75 63 74 69 6f 6e 20 69 6e 20 6f 72 64 65 72 20 74 6f 20 6d 69 6e 69 6d 69 7a 65 20 6d 69 63 ┆ruction in order to minimize mic┆
0x049a0…049c0 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 89 80 80 63 79 63 6c 65 20 74 69 6d 65 2e 20 54 ┆roinstruction cycle time. T┆
0x049c0…049e0 68 65 20 43 53 41 44 44 52 20 6d 61 79 20 62 65 20 73 65 6c 65 63 74 65 64 20 66 72 6f 6d 20 61 ┆he CSADDR may be selected from a┆
0x049e0…04a00 20 6e 75 6d 62 65 72 20 6f 66 20 0a 19 89 80 80 73 6f 75 72 63 65 73 20 77 68 69 63 68 20 61 72 ┆ number of sources which ar┆
0x04a00…04a20 65 20 64 65 73 63 72 69 62 65 64 20 69 6e 20 74 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 0a 19 89 ┆e described in the following ┆
0x04a20…04a30 80 80 73 75 62 73 65 63 74 69 6f 6e 73 2e 0d 0a ┆ subsections. ┆
0x04a30…04a33 FormFeed {
0x04a30…04a33 0c 83 d0 ┆ ┆
0x04a30…04a33 }
0x04a33…04a40 0a b0 a1 34 2e 32 2e 31 20 20 20 20 4d ┆ 4.2.1 M┆
0x04a40…04a60 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 ┆icroinstruction Address Register┆
0x04a60…04a80 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 ┆ The Microinstructi┆
0x04a80…04aa0 6f 6e 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 20 28 4d 41 52 29 20 69 73 20 75 73 65 ┆on Address Register (MAR) is use┆
0x04aa0…04ac0 64 20 66 6f 72 20 0a 19 89 80 80 73 65 71 75 65 6e 74 69 61 6c 20 61 64 64 72 65 73 73 69 6e 67 ┆d for sequential addressing┆
0x04ac0…04ae0 20 6f 66 20 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 6c 6f 63 61 74 69 6f 6e 73 2e 20 49 6e 20 ┆ of control store locations. In ┆
0x04ae0…04b00 0a 19 89 80 80 65 61 63 68 20 6d 69 63 72 6f 63 79 63 6c 65 20 4d 41 52 20 69 73 20 6c 6f 61 64 ┆ each microcycle MAR is load┆
0x04b00…04b20 65 64 20 77 69 74 68 20 43 53 41 44 44 52 20 2b 20 31 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e 32 ┆ed with CSADDR + 1. 4.2.2┆
0x04b20…04b40 20 20 20 20 53 75 62 72 6f 75 74 69 6e 65 20 52 65 74 75 72 6e 20 53 74 61 63 6b 0d 0a 0d 0a 20 ┆ Subroutine Return Stack ┆
0x04b40…04b60 20 20 20 20 20 20 20 20 84 54 68 65 20 53 75 62 72 6f 75 74 69 6e 65 20 52 65 74 75 72 6e 20 53 ┆ The Subroutine Return S┆
0x04b60…04b80 74 61 63 6b 20 28 53 54 41 43 4b 29 20 69 73 20 61 20 34 2d 77 6f 72 64 20 72 65 67 69 73 74 65 ┆tack (STACK) is a 4-word registe┆
0x04b80…04ba0 72 20 0a 19 89 80 80 66 69 6c 65 2c 20 77 68 69 63 68 20 6f 70 65 72 61 74 65 73 20 61 73 20 61 ┆r file, which operates as a┆
0x04ba0…04bc0 20 70 75 73 68 2d 70 6f 70 20 73 74 61 63 6b 2c 20 69 2e 65 2e 20 61 20 6c 61 73 74 20 0a 19 89 ┆ push-pop stack, i.e. a last ┆
0x04bc0…04be0 80 80 69 6e 2f 66 69 72 73 74 20 6f 75 74 20 28 4c 49 46 4f 29 20 73 74 72 75 63 74 75 72 65 2e ┆ in/first out (LIFO) structure.┆
0x04be0…04c00 20 54 68 65 20 53 54 41 43 4b 20 69 73 20 75 73 65 64 20 66 6f 72 20 0a 19 89 80 80 73 61 76 69 ┆ The STACK is used for savi┆
0x04c00…04c20 6e 67 20 6f 66 20 73 75 62 72 6f 75 74 69 6e 65 20 72 65 74 75 72 6e 20 61 64 64 72 65 73 73 65 ┆ng of subroutine return addresse┆
0x04c20…04c40 73 20 61 6e 64 20 66 6f 72 20 0a 19 89 80 80 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 6c 6f 6f 70 ┆s and for microprogram loop┆
0x04c40…04c60 20 63 6f 6e 74 72 6f 6c 2e 20 41 73 73 6f 63 69 61 74 65 64 20 77 69 74 68 20 74 68 65 20 53 54 ┆ control. Associated with the ST┆
0x04c60…04c80 41 43 4b 20 69 73 20 0a 19 89 80 80 61 20 73 74 61 63 6b 20 70 6f 69 6e 74 65 72 20 28 53 50 29 ┆ACK is a stack pointer (SP)┆
0x04c80…04ca0 2c 20 77 68 69 63 68 20 70 6f 69 6e 74 73 20 61 74 20 74 68 65 20 77 6f 72 64 20 6f 6e 20 74 68 ┆, which points at the word on th┆
0x04ca0…04cc0 65 20 0a 19 89 80 80 74 6f 70 20 6f 66 20 74 68 65 20 53 54 41 43 4b 2e 20 54 68 65 20 77 6f 72 ┆e top of the STACK. The wor┆
0x04cc0…04ce0 64 20 6f 6e 20 74 68 65 20 74 6f 70 20 6f 66 20 74 68 65 20 73 74 61 63 6b 20 0a 19 89 80 80 53 ┆d on the top of the stack S┆
0x04ce0…04d00 54 41 43 4b 28 53 50 29 20 6d 61 79 20 62 65 20 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 43 ┆TACK(SP) may be transferred to C┆
0x04d00…04d20 53 41 44 44 52 20 62 75 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e 33 20 20 20 20 4d 69 63 72 6f ┆SADDR bus. 4.2.3 Micro┆
0x04d20…04d40 20 4a 75 6d 70 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 ┆ Jump Address Register ┆
0x04d40…04d60 20 20 20 84 54 68 65 20 4d 69 63 72 6f 20 4a 75 6d 70 20 41 64 64 72 65 73 73 20 52 65 67 69 73 ┆ The Micro Jump Address Regis┆
0x04d60…04d80 74 65 72 20 28 4a 55 4d 50 29 20 6d 61 79 20 62 65 20 75 73 65 64 20 61 73 20 0a 19 89 80 80 63 ┆ter (JUMP) may be used as c┆
0x04d80…04da0 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 61 64 64 72 65 73 73 20 73 6f 75 72 63 65 20 69 6e 20 6a ┆ontrol store address source in j┆
0x04da0…04dc0 75 6d 70 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 2e 20 0a 19 89 80 80 4a 55 4d 50 ┆ump microinstructions. JUMP┆
0x04dc0…04de0 20 69 73 20 6c 6f 61 64 65 64 20 66 72 6f 6d 20 43 53 20 69 6e 20 70 61 72 61 6c 6c 65 6c 20 77 ┆ is loaded from CS in parallel w┆
0x04de0…04e00 69 74 68 20 4d 49 52 20 61 6e 64 20 74 68 65 20 0a 19 89 80 80 63 6f 6e 74 65 6e 74 73 20 6f 66 ┆ith MIR and the contents of┆
0x04e00…04e20 20 4a 55 4d 50 20 69 73 20 69 64 65 6e 74 69 63 61 6c 20 74 6f 20 74 68 65 20 63 6f 6e 74 65 6e ┆ JUMP is identical to the conten┆
0x04e20…04e40 74 73 20 6f 66 20 74 68 61 74 20 0a 19 89 80 80 70 61 72 74 20 6f 66 20 4d 49 52 2c 20 77 68 69 ┆ts of that part of MIR, whi┆
0x04e40…04e60 63 68 20 63 6f 6e 74 61 69 6e 73 20 74 68 65 20 6a 75 6d 70 20 61 64 64 72 65 73 73 20 66 69 65 ┆ch contains the jump address fie┆
0x04e60…04e80 6c 64 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 32 2e 34 20 20 20 20 4d 69 63 72 6f 20 49 6e 64 65 78 20 ┆ld. 4.2.4 Micro Index ┆
0x04e80…04ea0 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 4d 69 63 72 6f 20 ┆Register The Micro ┆
0x04ea0…04ec0 49 6e 64 65 78 20 52 65 67 69 73 74 65 72 20 28 4d 49 58 29 20 6d 61 79 20 62 65 20 75 73 65 64 ┆Index Register (MIX) may be used┆
0x04ec0…04ee0 20 61 73 20 43 53 20 61 64 64 72 65 73 73 20 0a 19 89 80 80 73 6f 75 72 63 65 20 69 6e 20 6a 75 ┆ as CS address source in ju┆
0x04ee0…04f00 6d 70 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 2e 20 4d 49 58 20 69 73 20 6c 6f 61 ┆mp microinstructions. MIX is loa┆
0x04f00…04f20 64 65 64 20 66 72 6f 6d 20 74 68 65 20 0a 19 89 80 80 52 45 53 42 55 53 20 61 6e 64 20 6d 61 79 ┆ded from the RESBUS and may┆
0x04f20…04f40 20 65 2e 67 2e 20 62 65 20 75 73 65 64 20 66 6f 72 20 74 61 62 6c 65 20 6c 6f 6f 6b 2d 75 70 20 ┆ e.g. be used for table look-up ┆
0x04f40…04f60 69 6e 20 63 6f 6e 74 72 6f 6c 20 0a 19 89 80 80 73 74 6f 72 65 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e ┆in control store. 4.┆
0x04f60…04f80 32 2e 35 20 20 20 20 49 6e 73 74 72 75 63 74 69 6f 6e 20 44 65 63 6f 64 69 6e 67 20 54 61 62 6c ┆2.5 Instruction Decoding Tabl┆
0x04f80…04fa0 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 6e 20 52 43 38 30 30 30 20 69 6e 73 74 72 75 63 ┆e An RC8000 instruc┆
0x04fa0…04fc0 74 69 6f 6e 20 69 73 20 64 65 63 6f 64 65 64 20 61 6e 64 20 65 78 65 63 75 74 65 64 20 69 6e 20 ┆tion is decoded and executed in ┆
0x04fc0…04fe0 74 77 6f 20 0a 19 89 80 80 73 74 65 70 73 3a 20 43 61 6c 63 75 6c 61 74 69 6f 6e 20 6f 66 20 74 ┆two steps: Calculation of t┆
0x04fe0…05000 68 65 20 65 66 66 65 63 74 69 76 65 20 61 64 64 72 65 73 73 20 61 6e 64 20 0a 19 89 80 80 65 78 ┆he effective address and ex┆
0x05000…05020 65 63 75 74 69 6f 6e 20 6f 66 20 74 68 65 20 66 75 6e 63 74 69 6f 6e 20 6f 66 20 74 68 65 20 69 ┆ecution of the function of the i┆
0x05020…05040 6e 73 74 72 75 63 74 69 6f 6e 2e 20 0a 19 89 80 80 4d 69 63 72 6f 70 72 6f 67 72 61 6d 20 73 74 ┆nstruction. Microprogram st┆
0x05040…05060 61 72 74 20 61 64 64 72 65 73 73 65 73 20 66 6f 72 20 61 64 64 72 65 73 73 20 63 61 6c 63 75 6c ┆art addresses for address calcul┆
0x05060…05080 61 74 69 6f 6e 20 61 6e 64 20 0a 19 89 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 65 78 65 63 75 ┆ation and instruction execu┆
0x05080…050a0 74 69 6f 6e 20 73 75 62 72 6f 75 74 69 6e 65 73 20 61 72 65 20 73 74 6f 72 65 64 20 69 6e 20 74 ┆tion subroutines are stored in t┆
0x050a0…050c0 68 65 20 0a 19 89 80 80 49 6e 73 74 72 75 63 74 69 6f 6e 20 44 65 63 6f 64 69 6e 67 20 54 61 62 ┆he Instruction Decoding Tab┆
0x050c0…050e0 6c 65 20 28 54 41 42 4c 45 29 2c 20 77 68 69 63 68 20 69 73 20 61 20 32 35 36 20 77 6f 72 64 73 ┆le (TABLE), which is a 256 words┆
0x050e0…05100 20 0a 19 89 80 80 78 20 31 32 20 62 69 74 73 20 50 52 4f 4d 2e 20 54 41 42 4c 45 20 69 73 20 64 ┆ x 12 bits PROM. TABLE is d┆
0x05100…05120 65 69 76 69 64 65 64 20 69 6e 74 6f 20 32 20 62 6c 6f 63 6b 73 2c 20 31 32 38 20 0a 19 89 80 80 ┆eivided into 2 blocks, 128 ┆
0x05120…05140 77 6f 72 64 73 20 66 6f 72 20 61 64 64 72 65 73 73 20 63 61 6c 63 75 6c 61 74 69 6f 6e 20 65 6e ┆words for address calculation en┆
0x05140…05160 74 72 69 65 73 20 61 6e 64 20 31 32 38 20 77 6f 72 64 73 20 66 6f 72 20 0a 19 89 80 80 69 6e 73 ┆tries and 128 words for ins┆
0x05160…05180 74 72 75 63 74 69 6f 6e 20 65 78 65 63 75 74 69 6f 6e 20 65 6e 74 72 69 65 73 2e 20 41 20 32 2d ┆truction execution entries. A 2-┆
0x05180…051a0 69 6e 70 75 74 20 6d 75 6c 74 69 70 6c 65 78 65 72 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 6c 65 ┆input multiplexer controlle┆
0x051a0…051c0 64 20 66 72 6f 6d 20 74 68 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 20 73 65 6c ┆d from the microinstructions sel┆
0x051c0…051e0 65 63 74 73 20 61 64 64 72 65 73 73 20 0a 19 89 80 80 69 6e 70 75 74 73 20 74 6f 20 54 41 42 4c ┆ects address inputs to TABL┆
0x051e0…051f7 45 20 61 73 20 64 65 73 63 72 69 62 65 64 20 62 65 6c 6f 77 2e 0d 0a ┆E as described below. ┆
0x051f7…051fa FormFeed {
0x051f7…051fa 0c 83 88 ┆ ┆
0x051f7…051fa }
0x051fa…05200 0a 20 20 20 20 20 ┆ ┆
0x05200…05220 20 20 20 20 b0 a1 41 44 44 52 45 53 53 20 43 41 4c 43 55 4c 41 54 49 4f 4e 20 44 45 43 4f 44 49 ┆ ADDRESS CALCULATION DECODI┆
0x05220…05240 4e 47 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 44 44 52 45 53 53 20 42 49 54 20 20 20 20 ┆NG ADDRESS BIT ┆
0x05240…05260 20 41 44 44 52 45 53 53 20 53 4f 55 52 43 45 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 20 20 20 ┆ ADDRESS SOURCE 0 ┆
0x05260…05280 20 20 20 20 20 20 20 20 20 20 20 20 3d 20 30 2c 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 4d ┆ = 0, controlled by M┆
0x05280…052a0 49 52 28 33 29 0d 0a 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆IR(3) 1 ┆
0x052a0…052c0 3d 20 30 0d 0a 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 46 ┆= 0 2 AF┆
0x052c0…052e0 54 45 52 45 53 43 0d 0a 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆TERESC 3 ┆
0x052e0…05300 20 41 46 54 45 52 41 4d 0d 0a 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 20 20 20 20 ┆ AFTERAM 4 ┆
0x05300…05320 20 20 20 52 46 49 45 4c 44 0d 0a 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 ┆ RFIELD 5 ┆
0x05320…05340 20 20 20 20 49 46 49 45 4c 44 0d 0a 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 20 20 ┆ IFIELD 6 ┆
0x05340…05360 20 20 20 20 20 58 46 49 45 4c 44 28 30 29 0d 0a 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 ┆ XFIELD(0) 7 ┆
0x05360…05380 20 20 20 20 20 20 20 20 20 58 46 49 45 4c 44 28 31 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 ┆ XFIELD(1) ┆
0x05380…053a0 a1 49 4e 53 54 52 55 43 54 49 4f 4e 20 45 58 45 43 55 54 49 4f 4e 20 44 45 43 4f 44 49 4e 47 0d ┆ INSTRUCTION EXECUTION DECODING ┆
0x053a0…053c0 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 44 44 52 45 53 53 20 42 49 54 20 20 20 20 20 41 44 ┆ ADDRESS BIT AD┆
0x053c0…053e0 44 52 45 53 53 20 53 4f 55 52 43 45 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 ┆DRESS SOURCE 0 ┆
0x053e0…05400 20 20 20 20 20 20 20 20 20 3d 20 31 2c 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 4d 49 52 28 ┆ = 1, controlled by MIR(┆
0x05400…05420 33 29 0d 0a 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 53 43 ┆3) 1 ESC┆
0x05420…05440 4d 4f 44 45 0d 0a 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 46 ┆MODE 2 F┆
0x05440…05460 46 49 45 4c 44 28 30 29 0d 0a 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 ┆FIELD(0) 3 ┆
0x05460…05480 20 20 20 20 20 20 20 20 20 28 31 29 0d 0a 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 ┆ (1) 4 ┆
0x05480…054a0 20 20 20 20 20 20 20 20 20 20 20 20 20 28 32 29 0d 0a 20 20 20 20 20 20 20 20 20 35 20 20 20 20 ┆ (2) 5 ┆
0x054a0…054c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 28 33 29 0d 0a 20 20 20 20 20 20 20 20 20 36 ┆ (3) 6┆
0x054c0…054e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 28 34 29 0d 0a 20 20 20 20 20 20 ┆ (4) ┆
0x054e0…05500 20 20 20 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 28 35 29 0d 0a 0d 0a ┆ 7 (5) ┆
0x05500…05520 0d 0a b0 a1 34 2e 33 20 20 20 20 20 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 0d 0a ┆ 4.3 Microinstructions ┆
0x05520…05540 0d 0a 20 20 20 20 20 20 20 20 20 84 41 6c 6c 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e ┆ All microinstruction┆
0x05540…05560 73 20 61 72 65 20 33 36 20 62 69 74 73 20 69 6e 20 6c 65 6e 67 74 68 20 61 6e 64 20 74 68 65 20 ┆s are 36 bits in length and the ┆
0x05560…05580 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 72 65 70 65 72 74 6f 69 72 65 ┆ microinstruction repertoire┆
0x05580…055a0 20 63 6f 6d 70 72 69 73 65 73 20 38 20 64 69 66 66 65 72 65 6e 74 20 0a 19 89 80 80 66 6f 72 6d ┆ comprises 8 different form┆
0x055a0…055c0 61 74 73 20 61 73 20 73 68 6f 77 6e 20 69 6e 20 66 69 67 75 72 65 20 34 2e 31 2e 20 54 68 65 20 ┆ats as shown in figure 4.1. The ┆
0x055c0…055e0 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 89 80 80 52 65 67 69 73 74 65 72 20 28 ┆Microinstruction Register (┆
0x055e0…05600 4d 49 52 29 20 68 6f 6c 64 73 20 74 68 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 ┆MIR) holds the microinstruction ┆
0x05600…05620 64 75 72 69 6e 67 20 69 74 73 20 0a 19 89 80 80 65 78 65 63 75 74 69 6f 6e 2e 20 54 68 65 20 65 ┆during its execution. The e┆
0x05620…05640 78 65 63 75 74 69 6f 6e 20 74 69 6d 65 20 69 73 20 32 30 30 20 6e 73 20 66 6f 72 20 61 6c 6c 20 ┆xecution time is 200 ns for all ┆
0x05640…05660 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 6d 61 74 73 2e 0d 0a ┆ microinstruction formats. ┆
0x05660…05680 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 20 20 20 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 ┆ 4.3.1 Microinstruction ┆
0x05680…056a0 46 69 65 6c 64 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 41 20 6d 69 63 72 6f 69 6e 73 74 72 ┆Fields A microinstr┆
0x056a0…056c0 75 63 74 69 6f 6e 20 63 6f 6e 73 69 73 74 73 20 6f 66 20 61 20 6e 75 6d 62 65 72 20 6f 66 20 66 ┆uction consists of a number of f┆
0x056c0…056e0 69 65 6c 64 73 2e 20 54 68 69 73 20 0a 19 89 80 80 73 65 63 74 69 6f 6e 20 64 65 73 63 72 69 62 ┆ields. This section describ┆
0x056e0…05700 65 73 20 74 68 65 20 66 69 65 6c 64 73 2c 20 77 68 69 63 68 20 61 72 65 20 63 6f 6d 6d 6f 6e 20 ┆es the fields, which are common ┆
0x05700…05720 74 6f 20 0a 19 89 80 80 73 65 76 65 72 61 6c 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e ┆to several microinstruction┆
0x05720…05740 73 2e 20 46 69 65 6c 64 73 20 72 65 66 65 72 72 69 6e 67 20 74 6f 20 61 20 73 69 6e 67 6c 65 20 ┆s. Fields referring to a single ┆
0x05740…05760 0a 19 89 80 80 66 6f 72 6d 61 74 20 61 72 65 20 64 65 73 63 72 69 62 65 64 20 69 6e 20 63 6f 6e ┆ format are described in con┆
0x05760…05780 6e 65 63 74 69 6f 6e 20 77 69 74 68 20 74 68 61 74 20 66 6f 72 6d 61 74 2e 0d 0a 0d 0a 0d 0a b0 ┆nection with that format. ┆
0x05780…057a0 a1 34 2e 33 2e 31 2e 31 20 20 50 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 30 29 0d 0a 0d 0a 20 20 ┆ 4.3.1.1 P Field = MIR(0) ┆
0x057a0…057c0 20 20 20 20 20 20 20 84 54 68 65 20 50 20 66 69 65 6c 64 20 63 6f 6e 74 61 69 6e 73 20 74 68 65 ┆ The P field contains the┆
0x057c0…057e0 20 70 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 74 68 65 20 6d 69 63 72 6f 2d 0a 19 89 80 80 69 ┆ parity bit for the micro- i┆
0x057e0…05800 6e 73 74 72 75 63 74 69 6f 6e 2e 20 4f 64 64 20 70 61 72 69 74 79 20 69 73 20 75 73 65 64 2e 20 ┆nstruction. Odd parity is used. ┆
0x05800…05820 49 6e 20 63 61 73 65 20 6f 66 20 61 20 70 61 72 69 74 79 20 0a 19 89 80 80 65 72 72 6f 72 20 74 ┆In case of a parity error t┆
0x05820…05840 68 65 20 70 72 6f 63 65 73 73 6f 72 20 73 74 6f 70 73 20 69 6d 6d 65 64 69 61 74 65 6c 79 20 61 ┆he processor stops immediately a┆
0x05840…05860 6e 64 20 74 68 65 20 69 6e 64 69 63 61 74 6f 72 20 0a 19 89 80 80 27 43 4f 4e 54 52 4f 4c 20 53 ┆nd the indicator 'CONTROL S┆
0x05860…05880 54 4f 52 45 20 50 41 52 49 54 59 20 45 52 52 4f 52 27 20 6f 6e 20 74 68 65 20 50 43 42 41 20 66 ┆TORE PARITY ERROR' on the PCBA f┆
0x05880…058a0 72 6f 6e 74 20 70 61 6e 65 6c 20 0a 19 89 80 80 77 69 6c 6c 20 62 65 20 6c 69 74 2e 20 4d 49 52 ┆ront panel will be lit. MIR┆
0x058a0…058c0 20 63 6f 6e 74 61 69 6e 73 20 74 68 65 20 66 61 75 6c 74 79 20 6d 69 63 72 6f 69 6e 73 74 72 75 ┆ contains the faulty microinstru┆
0x058c0…058e0 63 74 69 6f 6e 2c 20 0a 19 89 80 80 77 68 69 63 68 20 69 73 20 6e 6f 74 20 65 78 65 63 75 74 65 ┆ction, which is not execute┆
0x058e0…05900 64 2e 20 54 68 65 20 43 53 41 44 44 52 20 64 65 70 65 6e 64 73 20 6f 6e 20 74 68 65 20 4e 45 58 ┆d. The CSADDR depends on the NEX┆
0x05900…05920 54 20 0a 19 89 80 80 66 69 65 6c 64 20 6f 66 20 74 68 65 20 66 61 75 6c 74 79 20 6d 69 63 72 6f ┆T field of the faulty micro┆
0x05920…05940 69 6e 73 74 72 75 63 74 69 6f 6e 2e 20 49 6e 20 6f 72 64 65 72 20 74 6f 20 0a 19 89 80 80 70 72 ┆instruction. In order to pr┆
0x05940…05960 6f 63 65 65 64 20 61 66 74 65 72 20 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 70 61 72 69 74 79 ┆oceed after control store parity┆
0x05960…05980 20 65 72 72 6f 72 20 69 74 20 69 73 20 6e 65 63 65 73 73 61 72 79 20 0a 19 89 80 80 74 6f 20 74 ┆ error it is necessary to t┆
0x05980…059a0 75 72 6e 20 70 6f 77 65 72 20 6f 66 66 20 61 6e 64 20 74 68 65 6e 20 6f 6e 20 61 67 61 69 6e 2e ┆urn power off and then on again.┆
0x059a0…059a6 0d 0a 0d 0a 0d 0a ┆ ┆
0x059a6…059a9 FormFeed {
0x059a6…059a9 0c 83 d0 ┆ ┆
0x059a6…059a9 }
0x059a9…059c0 0a b0 a1 34 2e 33 2e 31 2e 32 20 20 4e 45 58 54 20 46 69 65 6c 64 20 ┆ 4.3.1.2 NEXT Field ┆
0x059c0…059e0 3d 20 4d 49 52 28 31 3a 33 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 4e 45 58 54 ┆= MIR(1:3) The NEXT┆
0x059e0…05a00 20 66 69 65 6c 64 20 64 65 66 69 6e 65 73 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 ┆ field defines the control store┆
0x05a00…05a20 20 61 64 64 72 65 73 73 20 66 6f 72 20 74 68 65 20 0a 19 89 80 80 6e 65 78 74 20 6d 69 63 72 6f ┆ address for the next micro┆
0x05a20…05a40 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 6f 20 62 65 20 65 78 65 63 75 74 65 64 20 61 73 20 64 65 ┆instruction to be executed as de┆
0x05a40…05a60 73 63 72 69 62 65 64 20 6f 6e 20 74 68 65 20 0a 19 89 80 80 6e 65 78 74 20 70 61 67 65 2e 0d 0a ┆scribed on the next page. ┆
0x05a60…05a80 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 4e 45 58 54 20 20 20 20 20 46 55 4e 43 54 49 4f 4e 0d 0a ┆ NEXT FUNCTION ┆
0x05a80…05aa0 0d 0a 20 20 20 20 20 20 20 20 20 30 30 30 20 20 20 20 20 20 84 43 53 41 44 44 52 3a 20 3d 20 4d ┆ 000 CSADDR: = M┆
0x05aa0…05ac0 41 52 3b 20 4d 41 52 3a 20 3d 20 4d 41 52 2b 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆AR; MAR: = MAR+1 ┆
0x05ac0…05ae0 20 20 20 20 84 54 68 65 20 6e 65 78 74 20 73 65 71 75 65 6e 74 69 61 6c 20 6d 69 63 72 6f 69 6e ┆ The next sequential microin┆
0x05ae0…05b00 73 74 72 75 63 74 69 6f 6e 20 69 73 20 0a 19 92 80 80 65 78 65 63 75 74 65 64 2e 0d 0a 0d 0a 20 ┆struction is executed. ┆
0x05b00…05b20 20 20 20 20 20 20 20 20 30 30 31 20 20 20 20 20 20 84 54 45 53 54 43 4f 4e 44 20 3d 20 30 3a 20 ┆ 001 TESTCOND = 0: ┆
0x05b20…05b40 43 53 41 44 44 52 3a 20 3d 20 4d 41 52 3b 20 4d 41 52 3a 20 3d 20 4d 41 52 2b 31 0d 0a 20 20 20 ┆CSADDR: = MAR; MAR: = MAR+1 ┆
0x05b40…05b60 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 45 53 54 43 4f 4e 44 20 3d 20 31 3a 20 43 53 41 ┆ TESTCOND = 1: CSA┆
0x05b60…05b80 44 44 52 3a 20 3d 20 53 54 41 43 4b 28 53 50 29 3b 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆DDR: = STACK(SP); ┆
0x05b80…05ba0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 41 52 3a 20 3d 20 53 54 41 43 4b ┆ MAR: = STACK┆
0x05ba0…05bc0 28 53 50 29 2b 31 3b 20 53 50 3a 20 3d 20 53 50 2d 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆(SP)+1; SP: = SP-1 ┆
0x05bc0…05be0 20 20 20 20 20 20 84 49 73 20 75 73 65 64 20 66 6f 72 20 63 6f 6e 64 69 74 69 6f 6e 61 6c 20 73 ┆ Is used for conditional s┆
0x05be0…05c00 75 62 72 6f 75 74 69 6e 65 20 72 65 74 75 72 6e 2e 20 49 66 20 0a 19 92 80 80 74 68 65 20 73 65 ┆ubroutine return. If the se┆
0x05c00…05c20 6c 65 63 74 65 64 20 63 6f 6e 64 69 74 69 6f 6e 20 69 73 20 66 61 6c 73 65 2c 20 74 68 65 20 6e ┆lected condition is false, the n┆
0x05c20…05c40 65 78 74 20 0a 19 92 80 80 73 65 71 75 65 6e 74 69 61 6c 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 ┆ext sequential microinstruc┆
0x05c40…05c60 74 69 6f 6e 20 69 73 20 65 78 65 63 75 74 65 64 2e 20 49 66 20 74 68 65 20 0a 19 92 80 80 63 6f ┆tion is executed. If the co┆
0x05c60…05c80 6e 64 69 74 69 6f 6e 20 69 73 20 74 72 75 65 20 74 68 65 20 61 64 64 72 65 73 73 20 6f 6e 20 74 ┆ndition is true the address on t┆
0x05c80…05ca0 68 65 20 74 6f 70 20 6f 66 20 74 68 65 20 0a 19 92 80 80 53 54 41 43 4b 20 69 73 20 73 65 6c 65 ┆he top of the STACK is sele┆
0x05ca0…05cc0 63 74 65 64 20 61 73 20 6e 65 78 74 20 61 64 64 72 65 73 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆cted as next address. ┆
0x05cc0…05ce0 20 20 30 31 30 20 20 20 20 20 20 84 43 53 41 44 44 52 3a 20 3d 20 4d 41 52 3b 20 53 50 3a 20 3d ┆ 010 CSADDR: = MAR; SP: =┆
0x05ce0…05d00 20 53 50 2b 31 3b 20 53 54 41 43 4b 28 53 50 29 3a 20 3d 20 4d 41 52 3b 20 0a 19 92 80 80 4d 41 ┆ SP+1; STACK(SP): = MAR; MA┆
0x05d00…05d20 52 3a 20 3d 20 4d 41 52 2b 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 ┆R: = MAR+1 T┆
0x05d20…05d40 68 65 20 6e 65 78 74 20 73 65 71 75 65 6e 74 69 61 6c 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 ┆he next sequential microinstruct┆
0x05d40…05d60 69 6f 6e 20 69 73 20 0a 19 92 80 80 65 78 65 63 75 74 65 64 20 61 6e 64 20 69 74 73 20 61 64 64 ┆ion is executed and its add┆
0x05d60…05d80 72 65 73 73 20 69 73 20 70 75 73 68 65 64 20 6f 6e 20 74 6f 20 74 68 65 20 0a 19 92 80 80 53 54 ┆ress is pushed on to the ST┆
0x05d80…05da0 41 43 4b 2e 20 49 73 20 75 73 65 64 20 66 6f 72 20 6c 6f 6f 70 20 73 65 74 2d 75 70 2e 0d 0a 0d ┆ACK. Is used for loop set-up. ┆
0x05da0…05dc0 0a 20 20 20 20 20 20 20 20 20 30 31 31 20 20 20 20 20 20 84 43 53 41 44 44 52 3a 20 3d 20 53 54 ┆ 011 CSADDR: = ST┆
0x05dc0…05de0 41 43 4b 28 53 50 29 3b 20 4d 41 52 3a 20 3d 20 53 54 41 43 4b 28 53 50 29 2b 31 3b 20 0d 0a 20 ┆ACK(SP); MAR: = STACK(SP)+1; ┆
0x05de0…05e00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 53 50 3a 20 3d ┆ SP: =┆
0x05e00…05e20 20 53 50 2d 31 20 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 68 65 20 61 ┆ SP-1 The a┆
0x05e20…05e40 64 64 72 65 73 73 20 6f 6e 20 74 68 65 20 74 6f 70 20 6f 66 20 74 68 65 20 53 54 41 43 4b 20 69 ┆ddress on the top of the STACK i┆
0x05e40…05e60 73 20 73 65 6c 65 63 74 65 64 20 0a 19 92 80 80 61 73 20 6e 65 78 74 20 61 64 64 72 65 73 73 20 ┆s selected as next address ┆
0x05e60…05e80 61 6e 64 20 69 73 20 72 65 6d 6f 76 65 64 20 66 72 6f 6d 20 74 68 65 20 53 54 41 43 4b 2e 20 0a ┆and is removed from the STACK. ┆
0x05e80…05ea0 19 92 80 80 49 73 20 75 73 65 64 20 66 6f 72 20 73 75 62 72 6f 75 74 69 6e 65 20 72 65 74 75 72 ┆ Is used for subroutine retur┆
0x05ea0…05ec0 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 30 31 20 20 20 20 20 20 54 45 53 54 43 4f 4e 44 ┆n. 101 TESTCOND┆
0x05ec0…05ee0 3d 30 3a 20 43 53 41 44 44 52 3a 20 3d 20 53 54 41 43 4b 28 53 50 29 3b 0d 0a 20 20 20 20 20 20 ┆=0: CSADDR: = STACK(SP); ┆
0x05ee0…05f00 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4d 41 52 3a 20 3d 20 53 ┆ MAR: = S┆
0x05f00…05f20 54 41 43 4b 28 53 50 29 2b 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 45 ┆TACK(SP)+1 TE┆
0x05f20…05f40 53 54 43 4f 4e 44 3d 31 3a 20 43 53 41 44 44 52 3a 20 3d 20 4d 41 52 3b 20 53 50 3a 20 3d 20 53 ┆STCOND=1: CSADDR: = MAR; SP: = S┆
0x05f40…05f60 50 2d 31 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆P-1; ┆
0x05f60…05f80 20 20 20 20 4d 41 52 3a 20 3d 20 4d 41 52 2b 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ MAR: = MAR+1 ┆
0x05f80…05fa0 20 20 20 20 84 49 73 20 75 73 65 64 20 66 6f 72 20 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 6c 6f ┆ Is used for microprogram lo┆
0x05fa0…05fc0 6f 70 20 63 6f 6e 74 72 6f 6c 2e 20 49 66 20 74 68 65 20 0a 19 92 80 80 73 65 6c 65 63 74 65 64 ┆op control. If the selected┆
0x05fc0…05fe0 20 63 6f 6e 64 69 74 69 6f 6e 20 28 54 45 53 54 43 4f 4e 44 29 20 69 73 20 66 61 6c 73 65 20 74 ┆ condition (TESTCOND) is false t┆
0x05fe0…06000 6f 70 20 6f 66 20 0a 19 92 80 80 53 54 41 43 4b 20 69 73 20 73 65 6c 65 63 74 65 64 20 61 73 20 ┆op of STACK is selected as ┆
0x06000…06020 6e 65 78 74 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 92 80 80 61 64 64 72 65 ┆next microinstruction addre┆
0x06020…06040 73 73 20 61 6e 64 20 74 68 65 20 6c 6f 6f 70 20 69 73 20 72 65 70 65 61 74 65 64 2e 20 49 66 20 ┆ss and the loop is repeated. If ┆
0x06040…06060 54 45 53 54 43 4f 4e 44 20 0a 19 92 80 80 69 73 20 74 72 75 65 20 74 68 65 20 6e 65 78 74 20 73 ┆TESTCOND is true the next s┆
0x06060…06080 65 71 75 65 6e 74 69 61 6c 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 69 73 20 0a 19 ┆equential microinstruction is ┆
0x06080…060a0 92 80 80 65 78 65 63 75 74 65 64 20 61 6e 64 20 74 6f 70 20 6f 66 20 53 54 41 43 4b 20 69 73 20 ┆ executed and top of STACK is ┆
0x060a0…060c0 72 65 6d 6f 76 65 64 20 28 6c 6f 6f 70 20 0a 19 92 80 80 65 78 69 74 29 2e 0d 0a 0d 0a 20 20 20 ┆removed (loop exit). ┆
0x060c0…060e0 20 20 20 20 20 20 31 31 30 20 20 20 20 20 20 43 53 41 44 44 52 3a 20 3d 20 54 41 42 4c 45 28 41 ┆ 110 CSADDR: = TABLE(A┆
0x060e0…06100 44 44 52 29 3b 20 53 50 3a 20 53 50 2b 31 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆DDR); SP: SP+1; ┆
0x06100…06120 20 20 20 53 54 41 43 4b 28 53 50 29 3a 20 3d 20 4d 41 52 3b 20 4d 41 52 3a 20 3d 20 54 41 42 4c ┆ STACK(SP): = MAR; MAR: = TABL┆
0x06120…06140 45 28 41 44 44 52 29 2b 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 73 ┆E(ADDR)+1 Is┆
0x06140…06160 20 75 73 65 64 20 74 6f 20 63 61 6c 6c 20 73 75 62 72 6f 75 74 69 6e 65 73 20 66 6f 72 20 63 61 ┆ used to call subroutines for ca┆
0x06160…06180 6c 63 75 6c 61 74 69 6f 6e 20 6f 66 20 0a 19 92 80 80 74 68 65 20 65 66 66 65 63 74 69 76 65 20 ┆lculation of the effective ┆
0x06180…061a0 61 64 64 72 65 73 73 20 6f 66 20 61 6e 20 52 43 38 30 30 30 20 69 6e 73 74 72 75 63 74 69 6f 6e ┆address of an RC8000 instruction┆
0x061a0…061c0 2e 20 0a 19 92 80 80 53 65 65 20 61 6c 73 6f 20 70 6f 69 6e 74 20 34 2e 32 2e 35 2e 0d 0a 0d 0a ┆. See also point 4.2.5. ┆
0x061c0…061e0 20 20 20 20 20 20 20 20 20 31 31 31 20 20 20 20 20 20 43 53 41 44 44 52 3a 20 3d 20 54 41 42 4c ┆ 111 CSADDR: = TABL┆
0x061e0…06200 45 28 45 58 45 43 29 3b 20 53 50 3a 20 3d 20 53 50 2b 31 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆E(EXEC); SP: = SP+1; ┆
0x06200…06220 20 20 20 20 20 20 20 20 53 54 41 43 4b 28 53 50 29 3a 20 3d 20 4d 41 52 3b 20 4d 41 52 3a 20 3d ┆ STACK(SP): = MAR; MAR: =┆
0x06220…06240 20 54 41 42 4c 45 28 45 58 45 43 29 2b 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ TABLE(EXEC)+1 ┆
0x06240…06260 20 20 84 55 73 65 64 20 74 6f 20 63 61 6c 6c 20 73 75 62 72 6f 75 74 69 6e 65 73 20 66 6f 72 20 ┆ Used to call subroutines for ┆
0x06260…06280 65 78 65 63 75 74 69 6f 6e 20 6f 66 20 61 6e 20 0a 19 92 80 80 52 43 38 30 30 30 20 69 6e 73 74 ┆execution of an RC8000 inst┆
0x06280…062a0 72 75 63 74 69 6f 6e 2e 20 53 65 65 20 61 6c 73 6f 20 70 6f 69 6e 74 20 34 2e 32 2e 35 2e 0d 0a ┆ruction. See also point 4.2.5. ┆
0x062a0…062a4 0d 0a 0d 0a ┆ ┆
0x062a4…062a7 FormFeed {
0x062a4…062a7 0c 83 c8 ┆ ┆
0x062a4…062a7 }
0x062a7…062c0 0a b0 a1 34 2e 33 2e 31 2e 33 20 20 46 4f 52 4d 20 46 69 65 6c 64 20 3d 20 ┆ 4.3.1.3 FORM Field = ┆
0x062c0…062e0 4d 49 52 28 34 3a 36 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 46 4f 52 4d 20 66 ┆MIR(4:6) The FORM f┆
0x062e0…06300 69 65 6c 64 20 64 65 66 69 6e 65 73 20 74 68 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f ┆ield defines the microinstructio┆
0x06300…06320 6e 20 66 6f 72 6d 61 74 20 61 6e 64 20 0a 19 89 80 80 74 68 65 72 65 62 79 20 74 68 65 20 75 73 ┆n format and thereby the us┆
0x06320…06340 61 67 65 20 6f 66 20 62 69 74 73 20 28 31 30 3a 33 35 29 20 6f 66 20 6d 69 63 72 6f 69 6e 73 74 ┆age of bits (10:35) of microinst┆
0x06340…06360 72 75 63 74 69 6f 6e 2e 20 0a 19 89 80 80 53 65 65 20 66 69 67 75 72 65 20 34 2e 31 2e 0d 0a 0d ┆ruction. See figure 4.1. ┆
0x06360…06380 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 34 20 20 41 4c 55 20 44 45 53 54 20 46 69 65 6c 64 20 3d 20 4d ┆ 4.3.1.4 ALU DEST Field = M┆
0x06380…063a0 49 52 28 37 3a 39 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 41 4c 55 20 44 45 53 ┆IR(7:9) The ALU DES┆
0x063a0…063c0 54 20 66 69 65 6c 64 20 73 65 6c 65 63 74 73 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 66 6f 72 20 ┆T field selects destination for ┆
0x063c0…063e0 74 68 65 20 41 4c 55 20 0a 19 89 80 80 6f 75 74 70 75 74 20 28 46 29 20 61 6e 64 20 63 6f 6e 74 ┆the ALU output (F) and cont┆
0x063e0…06400 72 6f 6c 73 20 74 68 65 20 73 68 69 66 74 20 6e 65 74 77 6f 72 6b 73 20 66 6f 72 20 74 68 65 20 ┆rols the shift networks for the ┆
0x06400…06420 0a 19 89 80 80 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 61 6e 64 20 74 68 65 20 51 ┆ General Registers and the Q┆
0x06420…06440 20 72 65 67 69 73 74 65 72 2e 20 49 6e 20 61 64 64 69 74 69 6f 6e 20 69 74 20 0a 19 89 80 80 73 ┆ register. In addition it s┆
0x06440…06460 65 6c 65 63 74 73 20 64 61 74 61 20 73 6f 75 72 63 65 20 66 6f 72 20 74 68 65 20 52 45 53 42 55 ┆elects data source for the RESBU┆
0x06460…06480 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 4c 55 20 44 45 53 54 20 20 20 46 55 4e 43 ┆S. ALU DEST FUNC┆
0x06480…064a0 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 30 20 20 20 20 20 20 20 20 51 3a 20 3d ┆TION 000 Q: =┆
0x064a0…064c0 20 46 3b 20 52 45 53 42 55 53 3a 20 3d 20 46 0d 0a 20 20 20 20 20 20 20 20 20 30 30 31 20 20 20 ┆ F; RESBUS: = F 001 ┆
0x064c0…064e0 20 20 20 20 20 52 45 53 42 55 53 3a 20 3d 20 46 0d 0a 20 20 20 20 20 20 20 20 20 30 31 30 20 20 ┆ RESBUS: = F 010 ┆
0x064e0…06500 20 20 20 20 20 20 47 52 42 3a 20 3d 20 46 3b 20 52 45 53 42 55 53 3a 20 3d 20 47 52 41 0d 0a 20 ┆ GRB: = F; RESBUS: = GRA ┆
0x06500…06520 20 20 20 20 20 20 20 20 30 31 31 20 20 20 20 20 20 20 20 47 52 42 3a 20 3d 20 46 3b 20 52 45 53 ┆ 011 GRB: = F; RES┆
0x06520…06540 42 55 53 3a 20 3d 20 46 20 0d 0a 20 20 20 20 20 20 20 20 20 31 30 30 20 20 20 20 20 20 20 20 47 ┆BUS: = F 100 G┆
0x06540…06560 52 42 20 63 6f 6e 20 51 3a 20 3d 20 53 48 49 4e 20 63 6f 6e 20 46 20 63 6f 6e 20 51 28 30 3a 32 ┆RB con Q: = SHIN con F con Q(0:2┆
0x06560…06580 32 29 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 3a ┆2); RESBUS:┆
0x06580…065a0 20 3d 20 46 0d 0a 20 20 20 20 20 20 20 20 20 31 30 31 20 20 20 20 20 20 20 20 47 52 42 3a 20 3d ┆ = F 101 GRB: =┆
0x065a0…065c0 20 53 48 49 4e 20 63 6f 6e 20 46 28 30 3a 32 32 29 3b 20 52 45 53 42 55 53 3a 20 3d 20 46 0d 0a ┆ SHIN con F(0:22); RESBUS: = F ┆
0x065c0…065e0 20 20 20 20 20 20 20 20 20 31 31 30 20 20 20 20 20 20 20 20 47 52 42 20 63 6f 6e 20 51 3a 20 3d ┆ 110 GRB con Q: =┆
0x065e0…06600 20 46 28 31 3a 32 33 29 20 63 6f 6e 20 51 20 63 6f 6e 20 53 48 49 4e 3b 0d 0a 20 20 20 20 20 20 ┆ F(1:23) con Q con SHIN; ┆
0x06600…06620 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 3a 20 3d 20 46 0d 0a 20 20 20 20 20 ┆ RESBUS: = F ┆
0x06620…06640 20 20 20 20 31 31 31 20 20 20 20 20 20 20 20 47 52 42 3a 20 3d 20 46 28 31 3a 32 33 29 20 63 6f ┆ 111 GRB: = F(1:23) co┆
0x06640…06660 6e 20 53 48 49 4e 3b 20 52 45 53 42 55 53 3a 20 3d 20 46 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆n SHIN; RESBUS: = F ┆
0x06660…06680 53 48 49 4e 20 69 73 20 73 68 69 66 74 20 69 6e 70 75 74 20 64 65 66 69 6e 65 64 20 62 79 20 53 ┆SHIN is shift input defined by S┆
0x06680…066a0 31 20 66 69 65 6c 64 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 35 20 20 41 4c 55 20 4f 50 20 ┆1 field. 4.3.1.5 ALU OP ┆
0x066a0…066c0 46 69 65 6c 64 20 3d 20 4d 49 52 28 31 30 3a 31 32 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 ┆Field = MIR(10:12) ┆
0x066c0…066e0 54 68 65 20 41 4c 55 20 4f 50 20 66 69 65 6c 64 20 73 65 6c 65 63 74 73 20 74 68 65 20 74 77 6f ┆The ALU OP field selects the two┆
0x066e0…06700 20 6f 70 65 72 61 6e 64 73 2c 20 52 20 61 6e 64 20 53 2c 20 66 6f 72 20 0a 19 89 80 80 74 68 65 ┆ operands, R and S, for the┆
0x06700…06720 20 41 4c 55 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 b0 a1 41 4c 55 20 4f 50 20 20 20 4f 50 ┆ ALU. ALU OP OP┆
0x06720…06740 45 52 41 4e 44 20 52 20 20 20 4f 50 45 52 41 4e 44 20 53 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ERAND R OPERAND S ┆
0x06740…06760 30 30 30 20 20 20 20 20 20 47 52 41 20 20 20 20 20 20 20 20 20 20 51 0d 0a 20 20 20 20 20 20 20 ┆000 GRA Q ┆
0x06760…06780 20 20 30 30 31 20 20 20 20 20 20 47 52 41 20 20 20 20 20 20 20 20 20 20 47 52 42 20 0d 0a 20 20 ┆ 001 GRA GRB ┆
0x06780…067a0 20 20 20 20 20 20 20 30 31 30 20 20 20 20 20 20 5a 45 52 4f 20 20 20 20 20 20 20 20 20 51 0d 0a ┆ 010 ZERO Q ┆
0x067a0…067c0 20 20 20 20 20 20 20 20 20 30 31 31 20 20 20 20 20 20 5a 45 52 4f 20 20 20 20 20 20 20 20 20 47 ┆ 011 ZERO G┆
0x067c0…067e0 52 42 0d 0a 20 20 20 20 20 20 20 20 20 31 30 30 20 20 20 20 20 20 5a 45 52 4f 20 20 20 20 20 20 ┆RB 100 ZERO ┆
0x067e0…06800 20 20 20 47 52 41 0d 0a 20 20 20 20 20 20 20 20 20 31 30 31 20 20 20 20 20 20 53 42 55 53 20 20 ┆ GRA 101 SBUS ┆
0x06800…06820 20 20 20 20 20 20 20 47 52 41 0d 0a 20 20 20 20 20 20 20 20 20 31 31 30 20 20 20 20 20 20 53 42 ┆ GRA 110 SB┆
0x06820…06840 55 53 20 20 20 20 20 20 20 20 20 51 0d 0a 20 20 20 20 20 20 20 20 20 31 31 31 20 20 20 20 20 20 ┆US Q 111 ┆
0x06840…06860 53 42 55 53 20 20 20 20 20 20 20 20 20 5a 45 52 4f 0d 0a 0d 0a 0d 0a a1 b0 34 2e 33 2e 31 2e 36 ┆SBUS ZERO 4.3.1.6┆
0x06860…06880 20 20 41 4c 55 20 46 55 4e 43 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 31 33 3a 31 35 29 0d 0a 0d ┆ ALU FUNC Field = MIR(13:15) ┆
0x06880…068a0 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 41 4c 55 20 63 61 6e 20 70 65 72 66 6f 72 6d 20 74 ┆ The ALU can perform t┆
0x068a0…068c0 68 72 65 65 20 61 72 69 74 68 6d 65 74 69 63 20 61 6e 64 20 66 69 76 65 20 6c 6f 67 69 63 20 0a ┆hree arithmetic and five logic ┆
0x068c0…068e0 19 89 80 80 66 75 6e 63 74 69 6f 6e 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 74 68 65 20 ┆ functions controlled by the ┆
0x068e0…06900 41 4c 55 20 46 55 4e 43 20 66 69 65 6c 64 2e 20 43 69 6e 20 69 73 20 74 68 65 20 0a 19 89 80 80 ┆ALU FUNC field. Cin is the ┆
0x06900…06920 63 61 72 72 79 20 69 6e 70 75 74 20 74 6f 20 74 68 65 20 6c 65 61 73 74 20 73 69 67 6e 69 66 69 ┆carry input to the least signifi┆
0x06920…06940 63 61 6e 74 20 70 6f 73 69 74 69 6f 6e 20 6f 66 20 74 68 65 20 0a 19 89 80 80 41 4c 55 2e 0d 0a ┆cant position of the ALU. ┆
0x06940…06942 0d 0a ┆ ┆
0x06942…06945 FormFeed {
0x06942…06945 0c 83 b0 ┆ ┆
0x06942…06945 }
0x06945…06960 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 4c 55 20 46 55 4e 43 20 20 20 41 4c 55 20 ┆ ALU FUNC ALU ┆
0x06960…06980 46 55 4e 43 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 30 20 20 20 20 20 20 20 20 ┆FUNCTION 000 ┆
0x06980…069a0 52 20 2b 20 53 20 2b 20 43 69 6e 0d 0a 20 20 20 20 20 20 20 20 20 30 30 31 20 20 20 20 20 20 20 ┆R + S + Cin 001 ┆
0x069a0…069c0 20 2d 52 20 2b 20 53 20 2d 31 20 2b 20 43 69 6e 0d 0a 20 20 20 20 20 20 20 20 20 30 31 30 20 20 ┆ -R + S -1 + Cin 010 ┆
0x069c0…069e0 20 20 20 20 20 20 52 20 2d 20 53 20 2d 20 31 20 2b 20 43 69 6e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ R - S - 1 + Cin ┆
0x069e0…06a00 30 31 31 20 20 20 20 20 20 20 20 52 21 20 53 0d 0a 20 20 20 20 20 20 20 20 20 31 30 30 20 20 20 ┆011 R! S 100 ┆
0x06a00…06a20 20 20 20 20 20 52 20 26 20 53 0d 0a 20 20 20 20 20 20 20 20 20 31 30 31 20 20 20 20 20 20 20 20 ┆ R & S 101 ┆
0x06a20…06a40 2d 2c 20 52 20 26 20 53 0d 0a 20 20 20 20 20 20 20 20 20 31 31 30 20 20 20 20 20 20 20 20 52 20 ┆-, R & S 110 R ┆
0x06a40…06a60 65 78 6f 72 20 53 0d 0a 20 20 20 20 20 20 20 20 20 31 31 31 20 20 20 20 20 20 20 20 2d 2c 20 28 ┆exor S 111 -, (┆
0x06a60…06a80 52 20 65 78 6f 72 20 53 29 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 37 20 20 43 20 46 69 65 6c ┆R exor S) 4.3.1.7 C Fiel┆
0x06a80…06aa0 64 20 3d 20 4d 49 52 28 31 36 3a 31 37 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 ┆d = MIR(16:17) The ┆
0x06aa0…06ac0 43 20 66 69 65 6c 64 20 63 6f 6e 74 72 6f 6c 73 20 74 68 65 20 63 61 72 72 79 20 69 6e 70 75 74 ┆C field controls the carry input┆
0x06ac0…06ae0 20 74 6f 20 74 68 65 20 6c 65 61 73 74 20 0a 19 89 80 80 73 69 67 6e 69 66 69 63 61 6e 74 20 70 ┆ to the least significant p┆
0x06ae0…06b00 6f 73 69 74 69 6f 6e 2c 20 62 69 74 20 28 32 33 29 2c 20 6f 66 20 74 68 65 20 41 4c 55 2e 0d 0a ┆osition, bit (23), of the ALU. ┆
0x06b00…06b20 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 43 20 20 20 43 41 52 52 59 20 49 4e 50 55 54 2c 20 43 69 ┆ C CARRY INPUT, Ci┆
0x06b20…06b40 6e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 20 30 0d 0a 20 20 20 20 20 20 20 20 20 30 31 ┆n 00 0 01┆
0x06b40…06b60 20 20 31 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 20 43 41 52 52 59 0d 0a 20 20 20 20 20 20 20 ┆ 1 10 CARRY ┆
0x06b60…06b80 20 20 31 31 20 20 41 44 44 43 4f 4e 44 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 38 20 20 49 2f ┆ 11 ADDCOND 4.3.1.8 I/┆
0x06b80…06ba0 4f 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 31 38 2c 20 31 39 29 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆O Field = MIR(18, 19) ┆
0x06ba0…06bc0 20 20 84 54 68 65 20 49 2f 4f 20 66 69 65 6c 64 20 68 61 73 20 74 77 6f 20 66 75 6e 63 74 69 6f ┆ The I/O field has two functio┆
0x06bc0…06be0 6e 73 2e 20 44 61 74 61 20 74 72 61 6e 73 66 65 72 20 63 6f 6e 74 72 6f 6c 20 0a 19 89 80 80 6f ┆ns. Data transfer control o┆
0x06be0…06c00 6e 20 74 68 65 20 52 43 38 30 30 30 20 53 79 73 74 65 6d 20 42 75 73 2c 20 61 6e 64 20 55 6e 69 ┆n the RC8000 System Bus, and Uni┆
0x06c00…06c20 74 20 46 75 6e 63 74 69 6f 6e 20 63 6f 6e 74 72 6f 6c 20 6f 6e 20 0a 19 89 80 80 74 68 65 20 43 ┆t Function control on the C┆
0x06c20…06c40 50 55 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 57 68 65 6e 20 74 68 65 20 44 45 53 ┆PUBUS. When the DES┆
0x06c40…06c60 54 20 52 45 47 20 66 69 65 6c 64 2c 20 4d 49 52 28 31 32 30 3a 32 33 29 2c 20 61 64 64 72 65 73 ┆T REG field, MIR(120:23), addres┆
0x06c60…06c80 73 65 73 20 74 68 65 20 49 2f 4f 20 0a 19 89 80 80 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 ┆ses the I/O Address Registe┆
0x06c80…06ca0 72 2c 20 74 68 65 20 49 2f 4f 20 66 69 65 6c 64 20 69 73 20 75 73 65 64 20 66 6f 72 20 53 79 73 ┆r, the I/O field is used for Sys┆
0x06ca0…06cc0 74 65 6d 20 42 75 73 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 20 61 73 20 73 70 65 63 69 66 69 65 ┆tem Bus control as specifie┆
0x06cc0…06ce0 64 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 49 2f 4f 20 20 20 46 55 4e ┆d below. I/O FUN┆
0x06ce0…06d00 43 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 20 20 20 52 45 41 44 0d 0a 20 20 ┆CTION 00 READ ┆
0x06d00…06d20 20 20 20 20 20 20 20 30 31 20 20 20 20 52 45 41 44 20 69 66 20 49 2f 4f 20 41 44 44 52 45 53 53 ┆ 01 READ if I/O ADDRESS┆
0x06d20…06d40 20 3e 20 38 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 57 52 49 54 45 0d 0a 20 20 20 20 ┆ > 8 10 WRITE ┆
0x06d40…06d60 20 20 20 20 20 31 31 20 20 20 20 57 52 49 54 45 20 69 66 20 49 2f 4f 20 41 44 44 52 45 53 53 20 ┆ 11 WRITE if I/O ADDRESS ┆
0x06d60…06d80 3e 20 38 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 52 45 41 44 20 6d 65 61 6e 73 20 64 61 74 61 20 ┆> 8 READ means data ┆
0x06d80…06da0 74 72 61 6e 73 66 65 72 20 74 6f 20 43 50 55 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 57 68 ┆transfer to CPU. Wh┆
0x06da0…06dc0 65 6e 20 74 68 65 20 44 45 53 54 20 52 45 47 20 66 69 65 6c 64 20 63 6f 6e 74 61 69 6e 73 20 61 ┆en the DEST REG field contains a┆
0x06dc0…06de0 20 43 50 55 42 55 53 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 0a 19 89 80 80 61 64 64 72 65 73 73 ┆ CPUBUS destination address┆
0x06de0…06e00 2c 20 74 68 65 20 49 2f 4f 20 66 69 65 6c 64 20 69 73 20 75 73 65 64 20 61 73 20 74 68 65 20 32 ┆, the I/O field is used as the 2┆
0x06e00…06e20 20 6c 65 61 73 74 20 0a 19 89 80 80 73 69 67 6e 69 66 69 63 61 6e 74 20 62 69 74 73 20 69 6e 20 ┆ least significant bits in ┆
0x06e20…06e40 74 68 65 20 43 50 55 42 55 53 20 55 4e 49 54 20 46 55 4e 43 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 ┆the CPUBUS UNIT FUNCTION ┆
0x06e40…06e60 20 20 20 20 20 55 4e 49 54 20 46 55 4e 43 54 49 4f 4e 28 34 2c 35 29 3a 20 3d 20 4d 49 52 28 31 ┆ UNIT FUNCTION(4,5): = MIR(1┆
0x06e60…06e80 38 2c 31 39 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 34 20 6d 6f 73 74 20 73 69 ┆8,19) The 4 most si┆
0x06e80…06ea0 67 6e 69 66 69 63 61 6e 74 20 62 69 74 73 20 6f 66 20 74 68 65 20 75 6e 69 74 20 66 75 6e 63 74 ┆gnificant bits of the unit funct┆
0x06ea0…06ec0 69 6f 6e 20 69 73 20 0a 19 89 80 80 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 74 68 65 20 43 50 ┆ion is controlled by the CP┆
0x06ec0…06ee0 55 42 55 53 20 43 6f 6e 74 72 6f 6c 20 52 65 67 69 73 74 65 72 20 61 73 20 64 65 73 63 72 69 62 ┆UBUS Control Register as describ┆
0x06ee0…06f00 65 64 20 0a 19 89 80 80 69 6e 20 63 68 61 70 74 65 72 20 34 2e 31 2e 31 38 2e 0d 0a 0d 0a 0d 0a ┆ed in chapter 4.1.18. ┆
0x06f00…06f03 FormFeed {
0x06f00…06f03 0c 83 b8 ┆ ┆
0x06f00…06f03 }
0x06f03…06f20 0a b0 a1 34 2e 33 2e 31 2e 39 20 20 44 45 53 54 20 52 45 47 20 46 69 65 6c 64 20 3d 20 ┆ 4.3.1.9 DEST REG Field = ┆
0x06f20…06f40 4d 49 52 28 32 30 3a 32 33 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 72 65 67 69 ┆MIR(20:23) The regi┆
0x06f40…06f60 73 74 65 72 20 61 64 64 72 65 73 73 65 64 20 62 79 20 74 68 65 20 44 45 53 54 20 52 45 47 20 66 ┆ster addressed by the DEST REG f┆
0x06f60…06f80 69 65 6c 64 20 69 73 20 6c 6f 61 64 65 64 20 0a 19 89 80 80 77 69 74 68 20 74 68 65 20 63 6f 6e ┆ield is loaded with the con┆
0x06f80…06fa0 74 65 6e 74 73 20 6f 66 20 74 68 65 20 52 45 53 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆tents of the RESBUS. ┆
0x06fa0…06fc0 20 b0 a1 44 45 53 54 20 52 45 47 20 20 20 52 45 47 49 53 54 45 52 0d 0a 0d 0a 20 20 20 20 20 20 ┆ DEST REG REGISTER ┆
0x06fc0…06fe0 20 20 20 30 30 30 30 20 20 20 20 20 20 20 4e 6f 20 6c 6f 61 64 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 0000 No load ┆
0x06fe0…07000 30 30 30 31 20 20 20 20 20 20 20 43 50 55 20 73 74 61 74 75 73 0d 0a 20 20 20 20 20 20 20 20 20 ┆0001 CPU status ┆
0x07000…07020 30 30 31 30 20 20 20 20 20 20 20 49 2f 4f 20 41 64 64 72 65 73 73 2c 20 53 74 61 72 74 20 49 2f ┆0010 I/O Address, Start I/┆
0x07020…07040 4f 0d 0a 20 20 20 20 20 20 20 20 20 30 30 31 31 20 20 20 20 20 20 20 44 61 74 61 20 4f 75 74 0d ┆O 0011 Data Out ┆
0x07040…07060 0a 20 20 20 20 20 20 20 20 20 30 31 30 30 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 20 4f 75 74 ┆ 0100 Control Out┆
0x07060…07080 70 75 74 0d 0a 20 20 20 20 20 20 20 20 20 30 31 30 31 20 20 20 20 20 20 20 54 43 50 20 44 61 74 ┆put 0101 TCP Dat┆
0x07080…070a0 61 20 4f 75 74 0d 0a 20 20 20 20 20 20 20 20 20 30 31 31 30 20 20 20 20 20 20 20 49 6e 73 74 72 ┆a Out 0110 Instr┆
0x070a0…070c0 75 63 74 69 6f 6e 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 30 31 31 31 20 20 ┆uction Register 0111 ┆
0x070c0…070e0 20 20 20 20 20 4d 69 63 72 6f 20 49 6e 64 65 78 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 ┆ Micro Index Register ┆
0x070e0…07100 20 20 20 20 31 30 30 30 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 52 65 67 69 73 74 65 ┆ 1000 Interrupt Registe┆
0x07100…07120 72 0d 0a 20 20 20 20 20 20 20 20 20 31 30 30 31 20 20 20 20 20 20 20 43 50 55 42 55 53 20 43 6f ┆r 1001 CPUBUS Co┆
0x07120…07140 6e 74 72 6f 6c 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 31 31 78 78 20 20 20 ┆ntrol Register 11xx ┆
0x07140…07160 20 20 20 20 43 50 55 42 55 53 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 52 65 67 69 73 74 65 72 73 ┆ CPUBUS Destination Registers┆
0x07160…07180 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 32 20 6c 65 61 73 74 20 73 69 67 6e 69 66 ┆ The 2 least signif┆
0x07180…071a0 69 63 61 6e 74 20 62 69 74 73 20 6f 66 20 74 68 65 20 43 50 55 42 55 53 20 64 65 73 74 69 6e 61 ┆icant bits of the CPUBUS destina┆
0x071a0…071c0 74 69 6f 6e 20 0a 19 89 80 80 61 64 64 72 65 73 73 20 69 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 ┆tion address is controlled ┆
0x071c0…071e0 64 69 72 65 63 74 6c 79 20 62 79 20 4d 49 52 28 32 32 2c 32 33 29 2c 20 77 68 65 6e 20 0a 19 89 ┆directly by MIR(22,23), when ┆
0x071e0…07200 80 80 4d 49 52 28 32 30 2c 32 31 29 20 3d 20 31 2c 31 2e 20 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ MIR(20,21) = 1,1. ┆
0x07200…07220 20 43 50 55 42 55 53 20 44 45 53 54 49 4e 41 54 49 4f 4e 28 34 2c 35 29 3a 20 3d 20 4d 49 52 28 ┆ CPUBUS DESTINATION(4,5): = MIR(┆
0x07220…07240 32 32 2c 32 33 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 34 20 6d 6f 73 74 20 73 ┆22,23) The 4 most s┆
0x07240…07260 69 67 6e 69 66 69 63 61 6e 74 20 62 69 74 73 20 6f 66 20 74 68 65 20 43 50 55 42 55 53 20 64 65 ┆ignificant bits of the CPUBUS de┆
0x07260…07280 73 74 69 6e 61 74 69 6f 6e 20 0a 19 89 80 80 61 64 64 72 65 73 73 20 69 73 20 63 6f 6e 74 72 6f ┆stination address is contro┆
0x07280…072a0 6c 6c 65 64 20 62 79 20 74 68 65 20 43 50 55 42 55 53 20 43 6f 6e 74 72 6f 6c 20 52 65 67 69 73 ┆lled by the CPUBUS Control Regis┆
0x072a0…072c0 74 65 72 20 61 73 20 0a 19 89 80 80 64 65 73 63 72 69 62 65 64 20 69 6e 20 73 65 63 74 69 6f 6e ┆ter as described in section┆
0x072c0…072e0 20 34 2e 31 2e 31 38 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 31 30 20 53 4f 55 52 43 45 20 ┆ 4.1.18. 4.3.1.10 SOURCE ┆
0x072e0…07300 52 45 47 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 34 3a 32 37 29 0d 0a 0d 0a 20 20 20 20 20 20 ┆REG Field = MIR(24:27) ┆
0x07300…07320 20 20 20 84 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 72 65 67 69 73 74 65 72 ┆ The contents of the register┆
0x07320…07340 20 61 64 64 72 65 73 73 65 64 20 62 79 20 74 68 65 20 53 4f 55 52 43 45 20 52 45 47 20 0a 19 89 ┆ addressed by the SOURCE REG ┆
0x07340…07360 80 80 66 69 65 6c 64 20 69 73 20 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 74 68 65 20 53 42 ┆ field is transferred to the SB┆
0x07360…07380 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 4f 55 52 43 45 20 52 45 47 20 20 20 52 ┆US. SOURCE REG R┆
0x07380…073a0 45 47 49 53 54 45 52 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 20 20 20 20 ┆EGISTER 0000 ┆
0x073a0…073c0 20 49 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 0d 0a 20 20 20 20 20 20 20 20 20 30 30 30 ┆ Immediate Operand 000┆
0x073c0…073e0 31 20 20 20 20 20 20 20 20 20 53 69 67 6e 20 45 78 74 65 6e 73 69 6f 6e 0d 0a 20 20 20 20 20 20 ┆1 Sign Extension ┆
0x073e0…07400 20 20 20 30 30 31 30 20 20 20 20 20 20 20 20 20 48 61 6c 66 2d 57 6f 72 64 20 52 6f 74 61 74 65 ┆ 0010 Half-Word Rotate┆
0x07400…07420 0d 0a 20 20 20 20 20 20 20 20 20 30 30 31 31 20 20 20 20 20 20 20 20 20 44 61 74 61 20 49 6e 0d ┆ 0011 Data In ┆
0x07420…07440 0a 20 20 20 20 20 20 20 20 20 30 31 30 30 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 ┆ 0100 Interrupt┆
0x07440…07460 20 4c 65 76 65 6c 0d 0a 20 20 20 20 20 20 20 20 20 30 31 30 31 20 20 20 20 20 20 20 20 20 54 43 ┆ Level 0101 TC┆
0x07460…07480 50 20 44 61 74 61 20 49 6e 0d 0a 20 20 20 20 20 20 20 20 20 31 31 78 78 20 20 20 20 20 20 20 20 ┆P Data In 11xx ┆
0x07480…074a0 20 43 50 55 42 55 53 20 53 6f 75 72 63 65 20 52 65 67 69 73 74 65 72 73 0d 0a 0d 0a 20 20 20 20 ┆ CPUBUS Source Registers ┆
0x074a0…074c0 20 20 20 20 20 84 54 68 65 20 32 20 6c 65 61 73 74 20 73 69 67 6e 69 66 69 63 61 6e 74 20 62 69 ┆ The 2 least significant bi┆
0x074c0…074e0 74 73 20 6f 66 20 74 68 65 20 43 50 55 42 55 53 20 73 6f 75 72 63 65 20 0a 19 89 80 80 61 64 64 ┆ts of the CPUBUS source add┆
0x074e0…07500 72 65 73 73 20 69 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 64 69 72 65 63 74 6c 79 20 62 79 20 4d ┆ress is controlled directly by M┆
0x07500…07520 49 52 28 32 36 2c 32 37 29 2c 20 77 68 65 6e 20 0a 19 89 80 80 4d 49 52 28 32 34 3a 32 35 29 20 ┆IR(26,27), when MIR(24:25) ┆
0x07520…07540 3d 20 31 2c 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 53 20 53 4f 55 52 43 45 ┆= 1,1. CPUBUS SOURCE┆
0x07540…07560 28 34 2c 35 29 3a 20 3d 20 4d 49 52 28 32 36 2c 32 37 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆(4,5): = MIR(26,27) ┆
0x07560…07580 84 54 68 65 20 34 20 6d 6f 73 74 20 73 69 67 6e 69 66 69 63 61 6e 74 20 62 69 74 73 20 6f 66 20 ┆ The 4 most significant bits of ┆
0x07580…075a0 74 68 65 20 43 50 55 42 55 53 20 73 6f 75 72 63 65 20 61 64 64 72 65 73 73 20 0a 19 89 80 80 69 ┆the CPUBUS source address i┆
0x075a0…075c0 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 74 68 65 20 43 50 55 42 55 53 20 43 6f 6e 74 72 ┆s controlled by the CPUBUS Contr┆
0x075c0…075e0 6f 6c 20 52 65 67 69 73 74 65 72 20 61 73 20 0a 19 89 80 80 64 65 73 63 72 69 62 65 64 20 69 6e ┆ol Register as described in┆
0x075e0…075f6 20 73 65 63 74 69 6f 6e 20 34 2e 31 2e 31 38 2e 0d 0a 0d 0a 0d 0a ┆ section 4.1.18. ┆
0x075f6…075f9 FormFeed {
0x075f6…075f9 0c 83 c0 ┆ ┆
0x075f6…075f9 }
0x075f9…07600 0a b0 a1 34 2e 33 2e ┆ 4.3.┆
0x07600…07620 31 2e 31 31 20 53 50 41 44 44 52 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 34 3a 32 37 29 0d 0a ┆1.11 SPADDR Field = MIR(24:27) ┆
0x07620…07640 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 53 50 41 44 44 52 20 66 69 65 6c 64 20 61 64 64 ┆ The SPADDR field add┆
0x07640…07660 72 65 73 73 65 73 20 31 20 6f 66 20 74 68 65 20 31 36 20 77 6f 72 64 73 20 69 6e 20 74 68 65 20 ┆resses 1 of the 16 words in the ┆
0x07660…07680 0a 19 89 80 80 53 63 72 61 74 63 68 70 61 64 20 66 69 6c 65 2e 20 54 68 65 20 6d 69 63 72 6f 69 ┆ Scratchpad file. The microi┆
0x07680…076a0 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 6d 61 74 20 64 65 74 65 72 6d 69 6e 65 73 20 0a 19 89 ┆nstruction format determines ┆
0x076a0…076c0 80 80 77 68 65 74 68 65 72 20 74 68 65 20 53 63 72 61 74 63 68 70 61 64 20 69 73 20 75 73 65 64 ┆ whether the Scratchpad is used┆
0x076c0…076e0 20 61 73 20 73 6f 75 72 63 65 20 6f 72 20 0a 19 89 80 80 64 65 73 74 69 6f 6e 61 74 69 6f 6e 2e ┆ as source or destionation.┆
0x076e0…07700 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 31 32 20 41 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 ┆ 4.3.1.12 A Field = MIR(2┆
0x07700…07720 38 3a 33 31 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 41 20 66 69 65 6c 64 20 61 ┆8:31) The A field a┆
0x07720…07740 64 64 72 65 73 73 65 73 20 31 20 6f 66 20 74 68 65 20 31 36 20 47 65 6e 65 72 61 6c 20 52 65 67 ┆ddresses 1 of the 16 General Reg┆
0x07740…07760 69 73 74 65 72 73 2c 20 0a 19 89 80 80 47 52 41 2e 20 54 68 65 20 61 64 64 72 65 73 73 65 64 20 ┆isters, GRA. The addressed ┆
0x07760…07780 72 65 67 69 73 74 65 72 20 6d 61 79 20 6f 6e 6c 79 20 62 65 20 75 73 65 64 20 61 73 20 73 6f 75 ┆register may only be used as sou┆
0x07780…077a0 72 63 65 20 0a 19 89 80 80 61 6e 64 20 74 68 65 20 75 73 61 67 65 20 69 73 20 63 6f 6e 74 72 6f ┆rce and the usage is contro┆
0x077a0…077c0 6c 6c 65 64 20 62 79 20 74 68 65 20 41 4c 55 20 44 45 53 54 20 61 6e 64 20 41 4c 55 20 4f 50 20 ┆lled by the ALU DEST and ALU OP ┆
0x077c0…077e0 0a 19 89 80 80 66 69 65 6c 64 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 31 33 20 42 20 46 ┆ fields. 4.3.1.13 B F┆
0x077e0…07800 69 65 6c 64 20 3d 20 4d 49 52 28 33 32 3a 33 35 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 ┆ield = MIR(32:35) T┆
0x07800…07820 68 65 20 42 20 66 69 65 6c 64 20 61 64 64 72 65 73 73 65 73 20 31 20 6f 66 20 74 68 65 20 31 36 ┆he B field addresses 1 of the 16┆
0x07820…07840 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 2c 20 0a 19 89 80 80 47 52 42 2e 20 54 68 ┆ General Registers, GRB. Th┆
0x07840…07860 65 20 61 64 64 72 65 73 73 65 64 20 72 65 67 69 73 74 65 72 20 6d 61 79 20 62 65 20 75 73 65 64 ┆e addressed register may be used┆
0x07860…07880 20 61 73 20 62 6f 74 68 20 73 6f 75 72 63 65 20 0a 19 89 80 80 61 6e 64 20 64 65 73 74 69 6e 61 ┆ as both source and destina┆
0x07880…078a0 74 69 6f 6e 2e 20 54 68 65 20 75 73 61 67 65 20 69 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 ┆tion. The usage is controlled by┆
0x078a0…078c0 20 74 68 65 20 41 4c 55 20 44 45 53 54 20 0a 19 89 80 80 61 6e 64 20 41 4c 55 20 4f 50 20 66 69 ┆ the ALU DEST and ALU OP fi┆
0x078c0…078e0 65 6c 64 73 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 31 2e 31 34 20 54 20 46 69 65 6c 64 20 3d 20 ┆elds. 4.3.1.14 T Field = ┆
0x078e0…07900 4d 49 52 28 31 38 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 54 20 66 69 65 6c 64 ┆MIR(18) The T field┆
0x07900…07920 20 69 73 20 75 73 65 64 20 69 6e 20 63 6f 6e 6e 65 63 74 69 6f 6e 20 77 69 74 68 20 74 68 65 20 ┆ is used in connection with the ┆
0x07920…07940 63 6f 6e 64 69 74 69 6f 6e 20 0a 19 89 80 80 73 65 6c 65 63 74 20 66 69 65 6c 64 2c 20 43 4f 4e ┆condition select field, CON┆
0x07940…07960 44 20 53 45 4c 2c 20 74 6f 20 73 70 65 63 69 66 79 20 77 68 65 74 68 65 72 20 74 68 65 20 74 72 ┆D SEL, to specify whether the tr┆
0x07960…07980 75 65 20 6f 72 20 0a 19 89 80 80 74 68 65 20 63 6f 6d 70 6c 65 6d 65 6e 74 65 64 20 76 61 6c 75 ┆ue or the complemented valu┆
0x07980…079a0 65 20 6f 66 20 74 68 65 20 73 65 6c 65 63 74 65 64 20 63 6f 6e 64 69 74 69 6f 6e 2c 20 0a 19 89 ┆e of the selected condition, ┆
0x079a0…079c0 80 80 53 45 4c 43 4f 4e 44 2c 20 69 73 20 75 73 65 64 20 61 73 20 74 65 73 74 20 63 6f 6e 64 69 ┆ SELCOND, is used as test condi┆
0x079c0…079e0 74 69 6f 6e 2c 20 54 45 53 54 43 4f 4e 44 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 20 3d 20 ┆tion, TESTCOND. T = ┆
0x079e0…07a00 30 3a 20 54 45 53 54 43 4f 4e 44 20 3d 20 2d 2c 20 53 45 4c 43 4f 4e 44 0d 0a 20 20 20 20 20 20 ┆0: TESTCOND = -, SELCOND ┆
0x07a00…07a20 20 20 20 54 20 3d 20 31 3a 20 54 45 53 54 43 4f 4e 44 20 3d 20 53 45 4c 43 4f 4e 44 0d 0a 0d 0a ┆ T = 1: TESTCOND = SELCOND ┆
0x07a20…07a40 0d 0a b0 a1 34 2e 33 2e 31 2e 31 35 20 43 4f 4e 44 20 53 45 4c 20 46 69 65 6c 64 20 3d 20 4d 49 ┆ 4.3.1.15 COND SEL Field = MI┆
0x07a40…07a60 52 28 31 39 3a 32 33 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 43 4f 4e 44 20 53 ┆R(19:23) The COND S┆
0x07a60…07a80 45 4c 20 66 69 65 6c 64 20 69 73 20 75 73 65 64 20 74 6f 20 73 65 6c 65 63 74 20 31 20 6f 66 20 ┆EL field is used to select 1 of ┆
0x07a80…07aa0 33 32 20 63 6f 6e 64 69 74 69 6f 6e 20 0a 19 89 80 80 62 69 74 73 20 66 6f 72 20 63 6f 6e 74 72 ┆32 condition bits for contr┆
0x07aa0…07ac0 6f 6c 20 6f 66 20 63 6f 6e 64 69 74 69 6f 6e 61 6c 20 6a 75 6d 70 73 20 61 6e 64 20 6d 69 63 72 ┆ol of conditional jumps and micr┆
0x07ac0…07ae0 6f 70 72 6f 67 72 61 6d 20 0a 19 89 80 80 6c 6f 6f 70 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆oprogram loops. ┆
0x07ae0…07b00 20 b0 a1 43 4f 4e 44 20 53 45 4c 20 20 20 53 45 4c 45 43 54 45 44 20 43 4f 4e 44 49 54 49 4f 4e ┆ COND SEL SELECTED CONDITION┆
0x07b00…07b20 2c 20 53 45 4c 43 4f 4e 44 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 30 30 30 20 20 20 20 ┆, SELCOND 00 000 ┆
0x07b20…07b40 20 30 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 30 30 31 20 20 20 20 20 4e 4e 45 47 20 28 46 3e ┆ 0 00 001 NNEG (F>┆
0x07b40…07b60 20 3d 20 30 29 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 30 31 30 20 20 20 20 20 4e 5a 45 52 4f ┆ = 0) 00 010 NZERO┆
0x07b60…07b80 20 28 46 3c 1f 3e 20 30 29 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 30 31 31 20 20 20 20 20 4f ┆ (F< > 0) 00 011 O┆
0x07b80…07ba0 56 46 4c 20 28 61 72 69 74 68 6d 65 74 69 63 20 6f 76 65 72 66 6c 6f 77 29 0d 0a 20 20 20 20 20 ┆VFL (arithmetic overflow) ┆
0x07ba0…07bc0 20 20 20 20 30 30 20 31 30 30 20 20 20 20 20 43 41 52 52 59 20 28 43 61 72 72 79 20 66 72 6f 6d ┆ 00 100 CARRY (Carry from┆
0x07bc0…07be0 20 41 4c 55 20 62 69 74 28 30 29 29 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 31 30 31 20 20 20 ┆ ALU bit(0)) 00 101 ┆
0x07be0…07c00 20 20 4e 4f 52 4d 20 28 52 45 53 42 55 53 28 30 29 20 3c 3e 20 52 45 53 42 55 53 28 31 29 29 0d ┆ NORM (RESBUS(0) <> RESBUS(1)) ┆
0x07c00…07c20 0a 20 20 20 20 20 20 20 20 20 30 30 20 31 31 30 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 20 20 20 ┆ 00 110 Unused ┆
0x07c20…07c40 20 20 20 20 20 20 30 30 20 31 31 31 20 20 20 20 20 2d 2c 46 50 55 20 41 56 41 49 4c 41 42 4c 45 ┆ 00 111 -,FPU AVAILABLE┆
0x07c40…07c42 0d 0a ┆ ┆
0x07c42…07c45 FormFeed {
0x07c42…07c45 0c 83 98 ┆ ┆
0x07c42…07c45 }
0x07c45…07c60 0a 20 20 20 20 20 20 20 20 20 b0 a1 43 4f 4e 44 20 53 45 4c 20 20 20 53 45 4c 45 ┆ COND SEL SELE┆
0x07c60…07c80 43 54 45 44 20 43 4f 4e 44 49 54 49 4f 4e 2c 20 53 45 4c 43 4f 4e 44 0d 0a 0d 0a 20 20 20 20 20 ┆CTED CONDITION, SELCOND ┆
0x07c80…07ca0 20 20 20 20 30 31 20 30 30 30 20 20 20 20 20 4d 4f 4e 49 54 4f 52 20 4d 4f 44 45 0d 0a 20 20 20 ┆ 01 000 MONITOR MODE ┆
0x07ca0…07cc0 20 20 20 20 20 20 30 31 20 30 30 31 20 20 20 20 20 45 53 43 41 50 45 20 4d 4f 44 45 0d 0a 20 20 ┆ 01 001 ESCAPE MODE ┆
0x07cc0…07ce0 20 20 20 20 20 20 20 30 31 20 30 31 30 20 20 20 20 20 41 46 54 45 52 20 41 4d 0d 0a 20 20 20 20 ┆ 01 010 AFTER AM ┆
0x07ce0…07d00 20 20 20 20 20 30 31 20 30 31 31 20 20 20 20 20 41 46 54 45 52 20 45 53 43 41 50 45 0d 0a 20 20 ┆ 01 011 AFTER ESCAPE ┆
0x07d00…07d20 20 20 20 20 20 20 20 30 31 20 31 30 30 20 20 20 20 20 49 4e 54 45 47 45 52 20 4d 41 53 4b 0d 0a ┆ 01 100 INTEGER MASK ┆
0x07d20…07d40 20 20 20 20 20 20 20 20 20 30 31 20 31 30 31 20 20 20 20 20 46 4c 4f 41 54 49 4e 47 20 50 4f 49 ┆ 01 101 FLOATING POI┆
0x07d40…07d60 4e 54 20 4d 41 53 4b 0d 0a 20 20 20 20 20 20 20 20 20 30 31 20 31 31 30 20 20 20 20 20 49 46 49 ┆NT MASK 01 110 IFI┆
0x07d60…07d80 45 4c 44 0d 0a 20 20 20 20 20 20 20 20 20 30 31 20 31 31 31 20 20 20 20 20 4c 49 4e 4b 20 28 57 ┆ELD 01 111 LINK (W┆
0x07d80…07da0 46 49 45 4c 44 28 30 29 20 3c 3e 20 57 46 49 45 4c 44 28 31 29 29 0d 0a 0d 0a 20 20 20 20 20 20 ┆FIELD(0) <> WFIELD(1)) ┆
0x07da0…07dc0 20 20 20 31 30 20 30 30 30 20 20 20 20 20 2d 2c 20 4d 45 4d 41 44 52 52 20 28 49 2f 4f 20 41 44 ┆ 10 000 -, MEMADRR (I/O AD┆
0x07dc0…07de0 44 52 20 3c 20 38 29 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 30 30 31 20 20 20 20 20 2d 2c 20 ┆DR < 8) 10 001 -, ┆
0x07de0…07e00 57 41 44 44 52 20 28 49 2f 4f 20 41 44 44 52 20 3c 20 30 20 3a 20 49 2f 4f 20 41 44 44 52 20 3e ┆WADDR (I/O ADDR < 0 : I/O ADDR >┆
0x07e00…07e20 20 3d 20 38 29 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 30 31 30 20 20 20 20 20 4f 44 44 20 28 ┆ = 8) 10 010 ODD (┆
0x07e20…07e40 49 2f 4f 20 41 44 44 52 28 32 33 29 29 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 30 31 31 20 20 ┆I/O ADDR(23)) 10 011 ┆
0x07e40…07e60 20 20 20 2d 2c 43 50 55 42 55 53 20 52 45 41 44 59 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 31 ┆ -,CPUBUS READY 10 1┆
0x07e60…07e80 30 30 20 20 20 20 20 42 55 53 20 45 52 52 4f 52 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 31 30 ┆00 BUS ERROR 10 10┆
0x07e80…07ea0 31 20 20 20 20 20 42 55 53 20 54 49 4d 45 4f 55 54 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 31 ┆1 BUS TIMEOUT 10 1┆
0x07ea0…07ec0 31 30 20 20 20 20 20 42 55 53 20 4e 41 43 4b 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 31 31 31 ┆10 BUS NACK 10 111┆
0x07ec0…07ee0 20 20 20 20 20 42 55 53 20 50 41 52 49 54 59 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 30 ┆ BUS PARITY 11 0┆
0x07ee0…07f00 30 30 20 20 20 20 20 49 4e 54 45 52 52 55 50 54 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 30 30 ┆00 INTERRUPT 11 00┆
0x07f00…07f20 31 20 20 20 20 20 2d 2c 54 43 50 20 49 4e 50 55 54 20 49 4e 54 45 52 52 55 50 54 0d 0a 20 20 20 ┆1 -,TCP INPUT INTERRUPT ┆
0x07f20…07f40 20 20 20 20 20 20 31 31 20 30 31 30 20 20 20 20 20 54 50 41 43 4b 20 28 54 43 50 20 4f 55 54 20 ┆ 11 010 TPACK (TCP OUT ┆
0x07f40…07f60 41 43 4b 29 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 30 31 31 20 20 20 20 20 52 45 53 54 41 52 ┆ACK) 11 011 RESTAR┆
0x07f60…07f80 54 20 45 4e 41 42 4c 45 20 28 2d 2c 20 4f 43 50 20 41 55 54 4f 4c 4f 41 44 29 20 49 4e 54 45 52 ┆T ENABLE (-, OCP AUTOLOAD) INTER┆
0x07f80…07fa0 52 55 50 54 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 31 30 30 20 20 20 20 20 53 48 4f 52 54 20 ┆RUPT 11 100 SHORT ┆
0x07fa0…07fc0 28 54 45 53 54 20 4d 4f 44 45 20 73 77 69 74 63 68 20 53 48 4f 52 54 29 0d 0a 20 20 20 20 20 20 ┆(TEST MODE switch SHORT) ┆
0x07fc0…07fe0 20 20 20 31 31 20 31 30 31 20 20 20 20 20 54 53 54 4f 4e 20 28 54 45 53 54 20 73 77 69 74 63 68 ┆ 11 101 TSTON (TEST switch┆
0x07fe0…08000 20 4f 4e 29 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 31 31 30 20 20 20 20 20 50 4c 4f 57 20 28 ┆ ON) 11 110 PLOW (┆
0x08000…08020 50 6f 77 65 72 20 6c 6f 77 20 77 61 72 6e 69 6e 67 29 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 ┆Power low warning) 11 ┆
0x08020…08040 31 31 31 20 20 20 20 20 55 6e 75 73 65 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 49 74 20 73 ┆111 Unused It s┆
0x08040…08060 68 6f 75 6c 64 20 62 65 20 6e 6f 74 65 64 20 74 68 61 74 20 74 68 65 20 63 6f 6e 64 69 74 69 6f ┆hould be noted that the conditio┆
0x08060…08080 6e 73 20 4e 4e 45 47 2c 20 4e 5a 45 52 4f 2c 20 0a 19 89 80 80 4f 56 46 4c 2c 20 43 41 52 52 59 ┆ns NNEG, NZERO, OVFL, CARRY┆
0x08080…080a0 2c 20 61 6e 64 20 4e 4f 52 4d 20 61 72 65 20 75 70 64 61 74 65 64 20 62 79 20 61 6c 6c 20 0a 19 ┆, and NORM are updated by all ┆
0x080a0…080c0 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 6d 61 74 73 20 77 69 74 68 ┆ microinstruction formats with┆
0x080c0…080e0 20 74 68 65 20 65 78 63 65 70 74 69 6f 6e 20 6f 66 20 66 6f 72 6d 61 74 73 20 30 20 0a 19 89 80 ┆ the exception of formats 0 ┆
0x080e0…08100 80 61 6e 64 20 37 2e 20 54 68 65 20 61 62 6f 76 65 20 6d 65 6e 74 69 6f 6e 65 64 20 63 6f 6e 64 ┆ and 7. The above mentioned cond┆
0x08100…08120 69 74 69 6f 6e 73 20 61 72 65 20 64 65 6c 61 79 65 64 20 6f 6e 65 20 0a 19 89 80 80 6d 69 63 72 ┆itions are delayed one micr┆
0x08120…08140 6f 63 79 63 6c 65 20 64 75 65 20 74 6f 20 62 75 66 66 65 72 69 6e 67 2c 20 74 68 65 79 20 6d 61 ┆ocycle due to buffering, they ma┆
0x08140…08160 79 20 74 68 65 72 65 66 6f 72 65 20 62 65 20 0a 19 89 80 80 74 65 73 74 65 64 20 62 79 20 74 68 ┆y therefore be tested by th┆
0x08160…08180 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 6c 6c 6f 77 69 6e 67 20 74 68 65 ┆e microinstruction following the┆
0x08180…081a0 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 74 68 61 74 20 67 65 6e 65 ┆ microinstruction that gene┆
0x081a0…081c0 72 61 74 65 73 20 74 68 65 20 63 6f 6e 64 69 74 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e ┆rates the condition. 4.3.┆
0x081c0…081e0 31 2e 31 36 20 53 49 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 34 3a 32 35 29 0d 0a 0d 0a 20 20 ┆1.16 SI Field = MIR(24:25) ┆
0x081e0…08200 20 20 20 20 20 20 20 84 54 68 65 20 53 49 20 66 69 65 6c 64 20 63 6f 6e 74 72 6f 6c 73 20 74 68 ┆ The SI field controls th┆
0x08200…08220 65 20 69 6e 70 75 74 20 28 53 48 49 4e 29 20 74 6f 20 74 68 65 20 76 61 63 61 74 65 64 20 0a 19 ┆e input (SHIN) to the vacated ┆
0x08220…08240 89 80 80 70 6f 73 69 74 69 6f 6e 20 69 6e 20 73 68 69 66 74 20 6d 69 63 72 6f 69 6e 73 74 72 75 ┆ position in shift microinstru┆
0x08240…08260 63 74 69 6f 6e 73 2e 20 53 48 49 4e 20 64 65 70 65 6e 64 73 20 6f 6e 20 0a 19 89 80 80 62 6f 74 ┆ctions. SHIN depends on bot┆
0x08260…08280 68 20 74 68 65 20 53 49 20 66 69 65 6c 64 20 61 6e 64 20 74 68 65 20 73 68 69 66 74 20 64 69 72 ┆h the SI field and the shift dir┆
0x08280…082a0 65 63 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 20 20 20 53 48 49 46 54 ┆ection. SI SHIFT┆
0x082a0…082c0 20 49 4e 50 55 54 2c 20 53 48 49 4e 0d 0a 20 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 20 20 30 ┆ INPUT, SHIN 00 0┆
0x082c0…082e0 0d 0a 20 20 20 20 20 20 20 20 20 30 31 20 20 20 53 48 4c 49 4e 4b 20 28 73 68 69 66 74 20 6c 69 ┆ 01 SHLINK (shift li┆
0x082e0…08300 6e 6b 29 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 20 20 52 69 67 68 74 20 73 68 69 66 74 3a 20 ┆nk) 10 Right shift: ┆
0x08300…08320 53 49 47 4e 20 45 58 54 45 4e 53 49 4f 4e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 4c 65 ┆SIGN EXTENSION Le┆
0x08320…08340 66 74 20 73 68 69 66 74 3a 20 41 44 44 43 4f 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 20 ┆ft shift: ADDCOND 11 ┆
0x08340…08360 20 55 6e 75 73 65 64 0d 0a 20 0d 0a 20 20 20 20 20 20 20 20 20 84 53 49 47 4e 20 45 58 54 45 4e ┆ Unused SIGN EXTEN┆
0x08360…08380 53 49 4f 4e 20 72 65 71 75 69 72 65 73 20 74 68 61 74 20 74 68 65 20 41 4c 55 20 4f 50 20 66 69 ┆SION requires that the ALU OP fi┆
0x08380…083a0 65 6c 64 20 73 70 65 63 69 66 69 65 73 20 0a 19 89 80 80 61 6e 20 61 72 69 74 68 6d 65 74 69 63 ┆eld specifies an arithmetic┆
0x083a0…083b1 20 6f 70 65 72 61 74 69 6f 6e 2e 0d 0a 0d 0a 0d 0a ┆ operation. ┆
0x083b1…083b4 FormFeed {
0x083b1…083b4 0c 83 c0 ┆ ┆
0x083b1…083b4 }
0x083b4…083c0 0a b0 a1 34 2e 33 2e 31 2e 31 37 20 ┆ 4.3.1.17 ┆
0x083c0…083e0 54 53 54 20 46 69 65 6c 64 20 3d 20 4d 49 52 28 32 36 3a 32 37 29 0d 0a 0d 0a 20 20 20 20 20 20 ┆TST Field = MIR(26:27) ┆
0x083e0…08400 20 20 20 84 54 68 65 20 54 53 54 20 66 69 65 6c 64 20 63 6f 6e 74 72 6f 6c 73 20 41 44 44 43 4f ┆ The TST field controls ADDCO┆
0x08400…08420 4e 44 20 61 6e 64 20 44 49 56 53 49 47 4e 2c 20 77 68 69 63 68 20 61 72 65 20 0a 19 89 80 80 63 ┆ND and DIVSIGN, which are c┆
0x08420…08440 6f 6e 64 69 74 69 6f 6e 73 20 69 6e 74 65 6e 64 65 64 20 74 6f 20 62 65 20 75 73 65 64 20 69 6e ┆onditions intended to be used in┆
0x08440…08460 20 6d 75 6c 74 69 70 6c 79 20 61 6e 64 20 64 69 76 69 64 65 20 0a 19 89 80 80 6d 69 63 72 6f 69 ┆ multiply and divide microi┆
0x08460…08480 6e 73 74 72 75 63 74 69 6f 6e 73 2e 20 54 68 65 73 65 20 63 6f 6e 64 69 74 69 6f 6e 73 20 61 72 ┆nstructions. These conditions ar┆
0x08480…084a0 65 20 6f 6e 6c 79 20 61 66 66 65 63 74 65 64 20 62 79 20 0a 19 89 80 80 66 6f 72 6d 61 74 20 34 ┆e only affected by format 4┆
0x084a0…084bf 2c 20 35 2c 20 61 6e 64 20 36 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 2e 0d 0a ┆, 5, and 6 microinstructions. ┆
0x084bf…084c2 FormFeed {
0x084bf…084c2 0c 80 b0 ┆ ┆
0x084bf…084c2 }
0x084c2…084e0 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
0x084e0…08500 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d ┆ ┆
[…0x1…]
0x08520…08540 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 46 69 67 75 ┆ Figu┆
0x08540…08560 72 65 20 34 2e 31 3a 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 46 6f 72 6d 61 74 73 ┆re 4.1: Microinstruction Formats┆
0x08560…08563 2e 0d 0a ┆. ┆
0x08563…08566 FormFeed {
0x08563…08566 0c 83 c8 ┆ ┆
0x08563…08566 }
0x08566…08580 0a 20 20 20 20 20 20 20 20 20 b0 a1 54 53 54 20 20 20 46 55 4e 43 54 49 4f 4e ┆ TST FUNCTION┆
0x08580…085a0 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 20 20 20 20 43 4f 4e 44 49 54 49 4f 4e 53 20 55 4e ┆ 00 CONDITIONS UN┆
0x085a0…085c0 43 48 41 4e 47 45 44 0d 0a 20 20 20 20 20 20 20 20 20 30 31 20 20 20 20 41 44 44 43 4f 4e 44 3a ┆CHANGED 01 ADDCOND:┆
0x085c0…085e0 20 3d 20 2d 2c 20 51 28 32 33 29 2c 20 41 4c 55 20 44 45 53 54 20 3d 20 31 30 30 0d 0a 20 20 20 ┆ = -, Q(23), ALU DEST = 100 ┆
0x085e0…08600 20 20 20 20 20 20 31 30 20 20 20 20 41 44 44 43 4f 4e 44 3a 20 3d 20 46 28 30 29 20 65 78 6f 72 ┆ 10 ADDCOND: = F(0) exor┆
0x08600…08620 20 2d 2c 20 44 49 56 53 49 47 4e 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 44 49 56 53 ┆ -, DIVSIGN 11 DIVS┆
0x08620…08640 49 47 4e 3a 20 3d 20 46 28 30 29 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 20 20 20 20 4d 69 63 72 ┆IGN: = F(0) 4.3.2 Micr┆
0x08640…08660 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 46 6f 72 6d 61 74 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆oinstruction Formats ┆
0x08660…08680 20 84 54 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 73 75 62 73 65 63 74 69 6f 6e 73 20 67 69 76 65 ┆ The following subsections give┆
0x08680…086a0 73 20 61 20 73 68 6f 72 74 20 64 65 73 63 72 69 70 74 69 6f 6e 20 6f 66 20 0a 19 89 80 80 74 68 ┆s a short description of th┆
0x086a0…086c0 65 20 63 68 61 72 61 63 74 65 72 69 73 74 69 63 73 20 6f 66 20 65 61 63 68 20 6f 66 20 74 68 65 ┆e characteristics of each of the┆
0x086c0…086e0 20 65 69 67 68 74 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 ┆ eight microinstruction for┆
0x086e0…08700 6d 61 74 73 20 73 68 6f 77 6e 20 6f 6e 20 66 69 67 2e 20 34 2e 31 2e 20 74 68 65 20 6d 6f 72 65 ┆mats shown on fig. 4.1. the more┆
0x08700…08720 20 0a 19 89 80 80 64 65 74 61 69 6c 65 64 20 66 75 6e 63 74 69 6f 6e 20 6f 66 20 61 20 6d 69 63 ┆ detailed function of a mic┆
0x08720…08740 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 77 69 6c 6c 20 6e 6f 72 6d 61 6c 6c 79 20 0a 19 89 80 ┆roinstruction will normally ┆
0x08740…08760 80 61 70 70 65 61 72 20 66 72 6f 6d 20 74 68 65 20 64 65 73 63 72 69 70 74 69 6f 6e 20 6f 66 20 ┆ appear from the description of ┆
0x08760…08780 74 68 65 20 66 69 65 6c 64 73 20 69 6e 20 73 75 62 73 65 63 74 69 6f 6e 20 0a 19 89 80 80 34 2e ┆the fields in subsection 4.┆
0x08780…087a0 33 2e 31 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 2e 31 20 20 46 6f 72 6d 61 74 20 30 3a 20 4c ┆3.1. 4.3.2.1 Format 0: L┆
0x087a0…087c0 6f 61 64 20 49 6d 6d 65 64 69 61 74 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 69 ┆oad Immediate The i┆
0x087c0…087e0 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 20 52 65 67 69 73 74 65 72 20 28 49 4d 4f 50 29 ┆mmediate Operand Register (IMOP)┆
0x087e0…08800 20 69 73 20 6c 6f 61 64 65 64 20 77 69 74 68 20 74 68 65 20 0a 19 89 80 80 63 6f 6e 74 65 6e 74 ┆ is loaded with the content┆
0x08800…08820 73 20 6f 66 20 74 68 65 20 32 34 2d 62 69 74 20 49 4d 4d 45 44 49 41 54 45 20 4f 50 45 52 41 4e ┆s of the 24-bit IMMEDIATE OPERAN┆
0x08820…08840 44 20 66 69 65 6c 64 20 6f 66 20 74 68 65 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 ┆D field of the microinstruc┆
0x08840…08860 74 69 6f 6e 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 4d 4f 50 3a 20 3d 20 4d 49 52 28 31 32 ┆tion. IMOP: = MIR(12┆
0x08860…08880 3a 33 35 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 65 78 65 63 75 74 69 6f 6e 20 ┆:35) The execution ┆
0x08880…088a0 6f 66 20 74 68 69 73 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 64 6f 65 73 20 6e 6f ┆of this microinstruction does no┆
0x088a0…088c0 74 20 63 68 61 6e 67 65 20 0a 19 89 80 80 63 6f 6e 64 69 74 69 6f 6e 73 2e 0d 0a 0d 0a 0d 0a b0 ┆t change conditions. ┆
0x088c0…088e0 a1 34 2e 33 2e 32 2e 32 20 20 46 6f 72 6d 61 74 20 31 3a 20 4c 6f 61 64 20 53 63 72 61 74 63 68 ┆ 4.3.2.2 Format 1: Load Scratch┆
0x088e0…08900 70 61 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 66 6f 72 6d 61 74 20 6f 70 65 ┆pad This format ope┆
0x08900…08920 72 61 74 65 73 20 6f 6e 20 74 68 65 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 2c 20 ┆rates on the General Registers, ┆
0x08920…08940 74 68 65 20 51 2d 0a 19 89 80 80 72 65 67 69 73 74 65 72 2c 20 61 6e 64 20 74 68 65 20 53 63 72 ┆the Q- register, and the Scr┆
0x08940…08960 61 74 63 68 70 61 64 2e 20 54 68 65 20 61 64 64 72 65 73 73 65 64 20 53 63 72 61 74 63 68 70 61 ┆atchpad. The addressed Scratchpa┆
0x08960…08980 64 20 0a 19 89 80 80 6c 6f 63 61 74 69 6f 6e 20 69 73 20 6c 6f 61 64 65 64 20 77 69 74 68 20 74 ┆d location is loaded with t┆
0x08980…089a0 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 52 45 53 42 55 53 2e 0d 0a 0d 0a 20 20 ┆he contents of the RESBUS. ┆
0x089a0…089c0 20 20 20 20 20 20 20 53 43 52 41 54 43 48 50 28 53 50 41 44 44 52 29 3a 20 3d 20 52 45 53 42 55 ┆ SCRATCHP(SPADDR): = RESBU┆
0x089c0…089e0 53 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 68 69 66 74 73 20 63 61 6e 6e 6f 74 20 62 65 20 73 ┆S Shifts cannot be s┆
0x089e0…08a00 70 65 63 69 66 69 65 64 20 77 69 74 68 20 74 68 69 73 20 66 6f 72 6d 61 74 2e 0d 0a 0d 0a 20 20 ┆pecified with this format. ┆
0x08a00…08a20 20 20 20 20 20 20 20 41 4c 55 20 44 45 53 54 20 3d 20 30 30 30 2c 20 30 30 31 2c 20 30 31 30 20 ┆ ALU DEST = 000, 001, 010 ┆
0x08a20…08a40 6f 72 20 30 31 31 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 2e 33 20 20 46 6f 72 6d 61 74 20 32 ┆or 011. 4.3.2.3 Format 2┆
0x08a40…08a60 3a 20 52 65 61 64 20 53 63 72 61 74 63 68 70 61 64 2f 4c 6f 61 64 20 52 65 67 69 73 74 65 72 0d ┆: Read Scratchpad/Load Register ┆
0x08a60…08a80 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 69 73 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 ┆ This microinstructi┆
0x08a80…08aa0 6f 6e 20 74 79 70 65 20 6f 70 65 72 61 74 65 73 20 6f 6e 20 74 68 65 20 47 65 6e 65 72 61 6c 20 ┆on type operates on the General ┆
0x08aa0…08ac0 0a 19 89 80 80 52 65 67 69 73 74 65 72 73 2c 20 74 68 65 20 51 2d 72 65 67 69 73 74 65 72 2c 20 ┆ Registers, the Q-register, ┆
0x08ac0…08ae0 74 68 65 20 53 63 72 61 74 63 68 70 61 64 2c 20 61 6e 64 20 74 68 65 20 0a 19 89 80 80 44 65 73 ┆the Scratchpad, and the Des┆
0x08ae0…08b00 74 69 6e 61 74 69 6f 6e 20 52 65 67 69 73 74 65 72 73 2e 20 54 68 65 20 63 6f 6d 70 6c 65 6d 65 ┆tination Registers. The compleme┆
0x08b00…08b20 6e 74 20 6f 66 20 74 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 0a 19 89 80 80 74 68 65 20 61 ┆nt of the contents of the a┆
0x08b20…08b40 64 64 72 65 73 73 65 64 20 53 63 72 61 74 63 68 70 61 64 20 6c 6f 63 61 74 69 6f 6e 20 69 73 20 ┆ddressed Scratchpad location is ┆
0x08b40…08b60 74 72 61 6e 73 66 65 72 72 65 64 20 74 6f 20 74 68 65 20 0a 19 89 80 80 53 42 55 53 2e 20 54 68 ┆transferred to the SBUS. Th┆
0x08b60…08b80 65 20 61 64 64 72 65 73 73 65 64 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 52 65 67 69 73 74 65 72 ┆e addressed Destination Register┆
0x08b80…08ba0 20 69 73 20 6c 6f 61 64 65 64 20 77 69 74 68 20 0a 19 89 80 80 74 68 65 20 63 6f 6e 74 65 6e 74 ┆ is loaded with the content┆
0x08ba0…08bc0 73 20 6f 66 20 74 68 65 20 52 45 53 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 42 55 ┆s of the RESBUS. SBU┆
0x08bc0…08be0 53 3a 20 3d 20 2d 2c 20 53 43 52 41 54 43 48 50 28 53 50 41 44 44 52 29 0d 0a 20 20 20 20 20 20 ┆S: = -, SCRATCHP(SPADDR) ┆
0x08be0…08c00 20 20 20 52 65 67 69 73 74 65 72 28 44 45 53 54 20 52 45 47 29 3a 20 3d 20 52 45 53 42 55 53 0d ┆ Register(DEST REG): = RESBUS ┆
0x08c00…08c03 0a 0d 0a ┆ ┆
0x08c03…08c06 FormFeed {
0x08c03…08c06 0c 83 b8 ┆ ┆
0x08c03…08c06 }
0x08c06…08c20 0a 20 20 20 20 20 20 20 20 20 53 68 69 66 74 73 20 63 61 6e 6e 6f 74 20 62 65 ┆ Shifts cannot be┆
0x08c20…08c40 20 73 70 65 63 69 66 69 65 64 20 77 69 74 68 20 74 68 69 73 20 66 6f 72 6d 61 74 2e 0d 0a 0d 0a ┆ specified with this format. ┆
0x08c40…08c60 20 20 20 20 20 20 20 20 20 41 4c 55 20 44 45 53 54 20 3d 20 30 30 30 2c 20 30 30 31 2c 20 30 31 ┆ ALU DEST = 000, 001, 01┆
0x08c60…08c80 30 2c 20 6f 72 20 30 31 31 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 2e 34 20 20 46 6f 72 6d 61 ┆0, or 011. 4.3.2.4 Forma┆
0x08c80…08ca0 74 20 33 3a 20 52 65 61 64 2f 4c 6f 61 64 20 52 65 67 69 73 74 65 72 0d 0a 0d 0a 20 20 20 20 20 ┆t 3: Read/Load Register ┆
0x08ca0…08cc0 20 20 20 20 84 54 68 69 73 20 66 6f 72 6d 61 74 20 6f 70 65 72 61 74 65 73 20 6f 6e 3a 20 47 65 ┆ This format operates on: Ge┆
0x08cc0…08ce0 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 2c 20 51 2d 72 65 67 69 73 74 65 72 2c 20 0a 19 89 ┆neral Registers, Q-register, ┆
0x08ce0…08d00 80 80 53 6f 75 72 63 65 20 52 65 67 69 73 74 65 72 73 2c 20 61 6e 64 20 44 65 73 74 69 6e 61 74 ┆ Source Registers, and Destinat┆
0x08d00…08d20 69 6f 6e 20 52 65 67 69 73 74 65 72 73 2e 20 54 68 65 20 0a 19 89 80 80 63 6f 6e 74 65 6e 74 73 ┆ion Registers. The contents┆
0x08d20…08d40 20 6f 66 20 74 68 65 20 61 64 64 72 65 73 73 65 64 20 53 6f 75 72 63 65 20 52 65 67 69 73 74 65 ┆ of the addressed Source Registe┆
0x08d40…08d60 72 20 69 73 20 74 72 61 6e 73 66 65 72 72 65 64 20 0a 19 89 80 80 74 6f 20 74 68 65 20 53 42 55 ┆r is transferred to the SBU┆
0x08d60…08d80 53 2e 20 54 68 65 20 61 64 64 72 65 73 73 65 64 20 44 65 73 74 69 6e 61 74 69 6f 6e 20 52 65 67 ┆S. The addressed Destination Reg┆
0x08d80…08da0 69 73 74 65 72 20 69 73 20 0a 19 89 80 80 6c 6f 61 64 65 64 20 77 69 74 68 20 74 68 65 20 63 6f ┆ister is loaded with the co┆
0x08da0…08dc0 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 52 45 53 42 55 53 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ntents of the RESBUS. ┆
0x08dc0…08de0 20 20 53 42 55 53 3a 20 3d 20 52 65 67 69 73 74 65 72 28 53 4f 55 52 43 45 20 52 45 47 29 0d 0a ┆ SBUS: = Register(SOURCE REG) ┆
0x08de0…08e00 20 20 20 20 20 20 20 20 20 52 65 67 69 73 74 65 72 28 44 45 53 54 20 52 45 47 29 3a 20 3d 20 52 ┆ Register(DEST REG): = R┆
0x08e00…08e20 45 53 42 55 53 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 68 69 66 74 73 20 63 61 6e 6e 6f 74 20 ┆ESBUS Shifts cannot ┆
0x08e20…08e40 62 65 20 73 70 65 63 69 66 69 65 64 20 77 69 74 68 20 74 68 69 73 20 66 6f 72 6d 61 74 2e 0d 0a ┆be specified with this format. ┆
0x08e40…08e60 0d 0a 20 20 20 20 20 20 20 20 20 41 4c 55 20 44 45 53 54 20 3d 20 30 30 30 2c 20 30 30 31 2c 20 ┆ ALU DEST = 000, 001, ┆
0x08e60…08e80 30 31 30 20 6f 72 20 30 31 31 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 2e 35 20 20 46 6f 72 6d ┆010 or 011. 4.3.2.5 Form┆
0x08e80…08ea0 61 74 20 34 3a 20 53 68 69 66 74 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6d 69 63 ┆at 4: Shift The mic┆
0x08ea0…08ec0 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 6f 70 65 72 61 74 65 73 20 6f 6e 20 74 68 65 20 47 65 ┆roinstruction operates on the Ge┆
0x08ec0…08ee0 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 0a 19 89 80 80 61 6e 64 20 74 68 65 20 51 2d 72 ┆neral Registers and the Q-r┆
0x08ee0…08f00 65 67 69 73 74 65 72 2c 20 61 6e 64 20 69 73 20 70 72 69 6d 61 72 69 6c 79 20 69 6e 74 65 6e 64 ┆egister, and is primarily intend┆
0x08f00…08f20 65 64 20 74 6f 20 62 65 20 75 73 65 64 20 0a 19 89 80 80 66 6f 72 20 73 68 69 66 74 20 6f 70 65 ┆ed to be used for shift ope┆
0x08f20…08f40 72 61 74 69 6f 6e 73 2e 20 41 73 20 74 68 65 20 66 6f 72 6d 61 74 20 69 6e 63 6c 75 64 65 73 20 ┆rations. As the format includes ┆
0x08f40…08f60 74 68 65 20 54 20 61 6e 64 20 0a 19 89 80 80 43 4f 4e 44 20 53 45 4c 20 66 69 65 6c 64 73 20 69 ┆the T and COND SEL fields i┆
0x08f60…08f80 74 20 6d 61 79 20 62 65 20 75 73 65 64 20 77 69 74 68 20 4e 45 58 54 20 3d 20 31 30 31 20 28 6c ┆t may be used with NEXT = 101 (l┆
0x08f80…08fa0 6f 6f 70 20 0a 19 89 80 80 72 65 74 75 72 6e 29 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 2e 36 ┆oop return). 4.3.2.6┆
0x08fa0…08fc0 20 20 46 6f 72 6d 61 74 20 35 3a 20 4d 75 6c 74 69 70 6c 79 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ Format 5: Multiply ┆
0x08fc0…08fe0 20 84 54 68 69 73 20 66 6f 72 6d 61 74 20 6f 70 65 72 61 74 69 73 20 6f 6e 20 74 68 65 20 47 65 ┆ This format operatis on the Ge┆
0x08fe0…09000 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 61 6e 64 20 74 68 65 20 51 2d 0a 19 89 80 80 72 ┆neral Registers and the Q- r┆
0x09000…09020 65 67 69 73 74 65 72 2c 20 61 6e 64 20 69 73 20 70 72 69 6d 61 72 69 6c 79 20 69 6e 74 65 6e 64 ┆egister, and is primarily intend┆
0x09020…09040 65 64 20 74 6f 20 62 65 20 75 73 65 64 20 66 6f 72 20 0a 19 89 80 80 6d 75 6c 74 69 70 6c 69 63 ┆ed to be used for multiplic┆
0x09040…09060 61 74 69 6f 6e 20 72 6f 75 74 69 6e 65 73 2e 20 53 65 6c 65 63 74 69 6f 6e 20 6f 66 20 74 68 65 ┆ation routines. Selection of the┆
0x09060…09080 20 41 4c 55 20 6f 70 65 72 61 6e 64 73 20 0a 19 89 80 80 61 72 65 20 63 6f 6e 74 72 6f 6c 6c 65 ┆ ALU operands are controlle┆
0x09080…090a0 64 20 62 79 20 74 68 65 20 41 4c 55 20 4f 50 20 66 69 65 6c 64 20 61 6e 64 20 62 79 20 41 44 44 ┆d by the ALU OP field and by ADD┆
0x090a0…090c0 43 4f 4e 44 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 4c 55 20 4f 50 20 20 20 41 44 44 ┆COND. ALU OP ADD┆
0x090c0…090e0 43 4f 4e 44 20 20 20 4f 50 45 52 41 4e 44 20 52 20 20 20 4f 50 45 52 41 4e 44 20 53 0d 0a 0d 0a ┆COND OPERAND R OPERAND S ┆
0x090e0…09100 20 20 20 20 20 20 20 20 20 30 58 30 20 20 20 20 20 20 30 20 20 20 20 20 20 20 20 20 47 52 41 20 ┆ 0X0 0 GRA ┆
0x09100…09120 20 20 20 20 20 20 20 20 51 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 ┆ Q 1 ┆
0x09120…09140 20 20 20 20 20 20 20 5a 45 52 4f 20 20 20 20 20 20 20 20 51 0d 0a 20 20 20 20 20 20 20 20 20 30 ┆ ZERO Q 0┆
0x09140…09160 58 31 20 2a 29 20 20 20 30 20 20 20 20 20 20 20 20 20 47 52 41 20 20 20 20 20 20 20 20 20 47 52 ┆X1 *) 0 GRA GR┆
0x09160…09180 42 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 5a ┆B 1 Z┆
0x09180…091a0 45 52 4f 20 20 20 20 20 20 20 20 47 52 42 0d 0a 20 20 20 20 20 20 20 20 20 31 58 30 20 20 20 20 ┆ERO GRB 1X0 ┆
0x091a0…091c0 20 20 30 20 20 20 20 20 20 20 20 20 5a 45 52 4f 20 20 20 20 20 20 20 20 47 52 41 0d 0a 20 20 20 ┆ 0 ZERO GRA ┆
0x091c0…091e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 53 42 55 53 20 20 20 ┆ 1 SBUS ┆
0x091e0…09200 20 20 20 20 20 51 0d 0a 20 20 20 20 20 20 20 20 20 31 58 31 20 20 20 20 20 20 30 20 20 20 20 20 ┆ Q 1X1 0 ┆
0x09200…09220 20 20 20 20 53 42 55 53 20 20 20 20 20 20 20 20 47 52 41 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ SBUS GRA ┆
0x09220…09240 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 53 42 55 53 20 20 20 20 20 20 20 20 5a 45 52 ┆ 1 SBUS ZER┆
0x09240…09260 4f 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2a 29 20 27 4e 6f 72 6d 61 6c 27 20 76 61 6c 75 65 20 ┆O *) 'Normal' value ┆
0x09260…09280 66 6f 72 20 6d 75 6c 74 69 70 6c 69 63 61 74 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 ┆for multiplication. 4.3.2┆
0x09280…092a0 2e 37 20 20 46 6f 72 6d 61 74 20 36 3a 20 44 69 76 69 64 65 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆.7 Format 6: Divide ┆
0x092a0…092c0 20 84 54 68 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 6f 70 65 72 61 74 65 73 20 ┆ The microinstruction operates ┆
0x092c0…092e0 6f 6e 20 74 68 65 20 47 65 6e 65 72 61 6c 20 52 65 67 69 73 74 65 72 73 20 0a 19 89 80 80 61 6e ┆on the General Registers an┆
0x092e0…09300 64 20 74 68 65 20 51 2d 72 65 67 69 73 74 65 72 2c 20 61 6e 64 20 69 73 20 70 72 69 6d 61 72 69 ┆d the Q-register, and is primari┆
0x09300…09320 6c 79 20 69 6e 74 65 6e 64 65 64 20 74 6f 20 62 65 20 75 73 65 64 20 0a 19 89 80 80 66 6f 72 20 ┆ly intended to be used for ┆
0x09320…09340 64 69 76 69 73 69 6f 6e 20 72 6f 75 74 69 6e 65 73 2e 20 54 68 65 20 41 4c 55 20 66 75 6e 63 74 ┆division routines. The ALU funct┆
0x09340…09360 69 6f 6e 20 69 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 62 79 20 0a 19 89 80 80 74 68 65 20 41 4c ┆ion is controlled by the AL┆
0x09360…0937e 55 20 46 55 4e 43 20 66 69 65 6c 64 20 61 6e 64 20 62 79 20 41 44 44 43 4f 4e 44 2e 0d 0a ┆U FUNC field and by ADDCOND. ┆
0x0937e…09381 FormFeed {
0x0937e…09381 0c 83 c8 ┆ ┆
0x0937e…09381 }
0x09381…093a0 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 4c 55 20 46 55 4e 43 20 20 20 41 44 44 43 4f 4e 44 20 ┆ ALU FUNC ADDCOND ┆
0x093a0…093c0 20 20 41 4c 55 20 46 55 4e 43 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 30 30 58 20 20 ┆ ALU FUNCTION 00X ┆
0x093c0…093e0 2a 29 20 20 20 20 30 20 20 20 20 20 20 20 20 20 52 20 2b 20 53 20 2b 20 43 69 6e 0d 0a 20 20 20 ┆*) 0 R + S + Cin ┆
0x093e0…09400 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 2d 20 52 20 2b ┆ 1 - R +┆
0x09400…09420 20 53 20 2d 20 31 20 2b 20 43 69 6e 0d 0a 20 20 20 20 20 20 20 20 20 30 31 58 20 20 20 20 20 20 ┆ S - 1 + Cin 01X ┆
0x09420…09440 20 20 30 20 20 20 20 20 20 20 20 20 52 20 2d 20 53 20 2d 20 31 20 2b 20 43 69 6e 0d 0a 20 20 20 ┆ 0 R - S - 1 + Cin ┆
0x09440…09460 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 52 20 21 20 53 ┆ 1 R ! S┆
0x09460…09480 0d 0a 20 20 20 20 20 20 20 20 20 31 30 58 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 20 20 ┆ 10X 0 ┆
0x09480…094a0 52 20 26 20 53 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 ┆R & S 1 ┆
0x094a0…094c0 20 20 20 20 20 2d 2c 20 52 20 26 20 53 0d 0a 20 20 20 20 20 20 20 20 20 31 31 58 20 20 20 20 20 ┆ -, R & S 11X ┆
0x094c0…094e0 20 20 20 30 20 20 20 20 20 20 20 20 20 52 20 65 78 6f 72 20 53 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 0 R exor S ┆
0x094e0…09500 20 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 2d 2c 20 28 52 20 65 78 6f 72 20 ┆ 1 -, (R exor ┆
0x09500…09520 53 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2a 29 20 27 4e 6f 72 6d 61 6c 27 20 76 61 6c 75 65 ┆S) *) 'Normal' value┆
0x09520…09540 20 66 6f 72 20 64 69 76 69 73 69 6f 6e 2e 0d 0a 0d 0a 0d 0a b0 a1 34 2e 33 2e 32 2e 38 20 20 46 ┆ for division. 4.3.2.8 F┆
0x09540…09560 6f 72 6d 61 74 20 37 3a 20 43 6f 6e 64 69 74 69 6f 6e 61 6c 20 4a 75 6d 70 0d 0a 0d 0a 20 20 20 ┆ormat 7: Conditional Jump ┆
0x09560…09580 20 20 20 20 20 20 84 54 68 69 73 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 65 78 65 ┆ This microinstruction exe┆
0x09580…095a0 63 75 74 65 73 20 63 6f 6e 64 69 74 69 6f 6e 61 6c 20 6a 75 6d 70 73 20 61 6e 64 20 0a 19 89 80 ┆cutes conditional jumps and ┆
0x095a0…095c0 80 63 6f 6e 64 69 74 69 6f 6e 61 6c 20 73 75 62 72 6f 75 74 69 6e 65 20 63 61 6c 6c 73 2e 20 49 ┆ conditional subroutine calls. I┆
0x095c0…095e0 6e 20 61 64 64 69 74 69 6f 6e 20 69 74 20 6d 61 79 20 62 65 20 75 73 65 64 20 0a 19 89 80 80 66 ┆n addition it may be used f┆
0x095e0…09600 6f 72 20 73 79 6e 63 68 72 6f 6e 69 7a 61 74 69 6f 6e 20 77 69 74 68 20 49 2f 4f 20 6f 70 65 72 ┆or synchronization with I/O oper┆
0x09600…09620 61 74 69 6f 6e 73 20 6f 6e 20 74 68 65 20 53 79 73 74 65 6d 20 0a 19 89 80 80 42 75 73 2e 20 54 ┆ations on the System Bus. T┆
0x09620…09640 68 65 20 66 75 6e 63 74 69 6f 6e 20 6f 66 20 74 68 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 ┆he function of the microinstruct┆
0x09640…09660 69 6f 6e 20 69 73 20 63 6f 6e 74 72 6f 6c 6c 65 64 20 0a 19 89 80 80 62 79 20 74 68 65 20 57 2c ┆ion is controlled by the W,┆
0x09660…09680 20 53 2c 20 61 6e 64 20 58 20 66 69 65 6c 64 73 2c 20 4d 49 52 20 28 31 35 2c 20 31 36 2c 20 31 ┆ S, and X fields, MIR (15, 16, 1┆
0x09680…096a0 37 29 2c 20 77 68 69 63 68 20 0a 19 89 80 80 72 65 73 70 65 63 74 69 76 65 6c 79 20 73 70 65 63 ┆7), which respectively spec┆
0x096a0…096c0 69 66 69 65 73 3a 20 49 2f 4f 20 73 79 6e 63 68 72 6f 6e 69 7a 61 74 69 6f 6e 2c 20 73 75 62 72 ┆ifies: I/O synchronization, subr┆
0x096c0…096e0 6f 75 74 69 6e 65 20 0a 19 89 80 80 63 61 6c 6c 2c 20 61 6e 64 20 6a 75 6d 70 20 61 64 64 72 65 ┆outine call, and jump addre┆
0x096e0…09700 73 73 20 65 71 75 61 6c 20 74 6f 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 4d 49 58 2e 0d 0a 0d 0a ┆ss equal to contents of MIX. ┆
0x09700…09720 20 20 20 20 20 20 20 20 20 57 20 3d 20 30 3a 20 4e 6f 20 73 79 6e 63 68 72 6f 6e 69 7a 61 74 69 ┆ W = 0: No synchronizati┆
0x09720…09740 6f 6e 0d 0a 20 20 20 20 20 20 20 20 20 57 20 3d 20 31 3a 20 84 54 68 65 20 65 78 65 63 75 74 69 ┆on W = 1: The executi┆
0x09740…09760 6f 6e 20 6f 66 20 74 68 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 20 69 73 20 64 ┆on of the microinstructions is d┆
0x09760…09780 65 6c 61 79 65 64 20 0a 19 90 80 80 28 63 6c 6f 63 6b 20 73 74 6f 70 70 65 64 29 20 75 6e 74 69 ┆elayed (clock stopped) unti┆
0x09780…097a0 6c 20 49 2f 4f 20 69 73 20 72 65 61 64 79 2e 20 0a 19 90 80 80 53 79 6e 63 68 72 6f 6e 69 7a 61 ┆l I/O is ready. Synchroniza┆
0x097a0…097c0 74 69 6f 6e 20 63 61 6e 6e 6f 74 20 62 65 20 73 70 65 63 69 66 69 65 64 20 69 6e 20 61 20 0a 19 ┆tion cannot be specified in a ┆
0x097c0…097e0 90 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 69 6d 6d 65 64 69 61 74 65 6c 79 20 ┆ microinstruction immediately ┆
0x097e0…09800 66 6f 6c 6c 6f 77 69 6e 67 20 74 68 65 20 0a 19 90 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 ┆following the microinstruct┆
0x09800…09820 69 6f 6e 20 73 74 61 72 74 69 6e 67 20 61 6e 20 49 2f 4f 20 6f 70 65 72 61 74 69 6f 6e 2e 20 49 ┆ion starting an I/O operation. I┆
0x09820…09840 2f 4f 20 0a 19 90 80 80 52 65 61 64 79 20 69 73 20 64 65 6c 61 79 65 64 20 6f 6e 65 20 63 6c 6f ┆/O Ready is delayed one clo┆
0x09840…09860 63 6b 20 70 65 72 69 6f 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 63 6f 6e 64 ┆ck period. The cond┆
0x09860…09880 69 74 69 6f 6e 20 28 54 45 53 54 20 43 4f 4e 44 29 20 64 65 74 65 72 6d 69 6e 65 73 20 68 6f 77 ┆ition (TEST COND) determines how┆
0x09880…098a0 20 74 68 65 20 6e 65 78 74 20 0a 19 89 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 ┆ the next microinstruction ┆
0x098a0…098c0 61 64 64 72 65 73 73 20 69 73 20 64 65 72 69 76 65 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆address is derived. ┆
0x098c0…098e0 54 45 53 54 43 4f 4e 44 20 3d 20 30 3a 20 84 4e 65 78 74 20 61 64 64 72 65 73 73 20 73 65 6c 65 ┆TESTCOND = 0: Next address sele┆
0x098e0…09900 63 74 65 64 20 62 79 20 4e 45 58 54 20 66 69 65 6c 64 20 61 73 20 0a 19 97 80 80 73 70 65 63 69 ┆cted by NEXT field as speci┆
0x09900…09920 66 69 65 64 20 69 6e 20 34 2e 33 2e 31 2e 32 2e 0d 0a 20 20 20 20 20 20 20 20 20 54 45 53 54 43 ┆fied in 4.3.1.2. TESTC┆
0x09920…09940 4f 4e 44 20 3d 20 31 3a 20 84 41 20 6a 75 6d 70 20 69 73 20 65 78 65 63 75 74 65 64 20 61 6e 64 ┆OND = 1: A jump is executed and┆
0x09940…09960 20 6e 65 78 74 20 61 64 64 72 65 73 73 20 69 73 20 0a 19 97 80 80 63 6f 6e 74 72 6f 6c 6c 65 64 ┆ next address is controlled┆
0x09960…09980 20 62 79 20 53 20 61 6e 64 20 58 20 66 69 65 6c 64 73 20 61 73 20 73 70 65 63 69 66 69 65 64 20 ┆ by S and X fields as specified ┆
0x09980…099a0 0a 19 97 80 80 62 65 6c 6f 77 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 2c 20 58 20 20 ┆ below. S, X ┆
0x099a0…099c0 20 46 55 4e 43 54 49 4f 4e 20 66 6f 72 20 54 45 53 54 43 4f 4e 44 20 3d 20 31 0d 0a 0d 0a 20 20 ┆ FUNCTION for TESTCOND = 1 ┆
0x099c0…099e0 20 20 20 20 20 20 20 30 30 20 20 20 20 20 43 53 41 44 44 52 3a 20 3d 20 4a 55 4d 50 20 41 44 44 ┆ 00 CSADDR: = JUMP ADD┆
0x099e0…09a00 52 3b 20 4d 41 52 3a 20 3d 20 4a 55 4d 50 20 41 44 44 52 20 2b 20 31 0d 0a 20 20 20 20 20 20 20 ┆R; MAR: = JUMP ADDR + 1 ┆
0x09a00…09a20 20 20 30 31 20 20 20 20 20 43 53 41 44 44 52 3a 20 3d 20 4d 49 58 3b 20 4d 41 52 3a 20 3d 20 4d ┆ 01 CSADDR: = MIX; MAR: = M┆
0x09a20…09a40 49 58 20 2b 20 31 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 43 53 41 44 44 52 3a 20 ┆IX + 1 10 CSADDR: ┆
0x09a40…09a60 3d 20 4a 55 4d 50 20 41 44 44 52 3b 20 53 50 3a 20 3d 20 53 50 20 2b 20 31 3b 0d 0a 20 20 20 20 ┆= JUMP ADDR; SP: = SP + 1; ┆
0x09a60…09a80 20 20 20 20 20 20 20 20 20 20 20 20 53 54 41 43 4b 28 53 50 29 3a 20 3d 20 4d 41 52 3b 20 4d 41 ┆ STACK(SP): = MAR; MA┆
0x09a80…09aa0 52 3a 20 3d 20 4a 55 4d 50 20 41 44 44 52 20 2b 20 31 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 ┆R: = JUMP ADDR + 1 11 ┆
0x09aa0…09ac0 20 20 20 20 43 53 41 44 44 52 3a 20 3d 20 4d 49 58 3b 20 53 50 3a 20 3d 20 53 50 20 2b 20 31 3b ┆ CSADDR: = MIX; SP: = SP + 1;┆
0x09ac0…09ae0 20 53 54 41 43 4b 28 53 50 29 3a 20 3d 20 4d 41 52 3b 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ STACK(SP): = MAR; ┆
0x09ae0…09af6 20 20 20 20 4d 41 52 3a 20 3d 20 4d 49 58 20 2b 20 31 0d 0a 0d 0a ┆ MAR: = MIX + 1 ┆
0x09af6…09af9 FormFeed {
0x09af6…09af9 0c 83 90 ┆ ┆
0x09af6…09af9 }
0x09af9…09b00 0a b0 a1 35 2e 20 20 ┆ 5. ┆
0x09b00…09b20 20 20 20 20 20 4c 4f 47 49 43 20 44 49 41 47 52 41 4d 53 20 41 4e 44 20 53 49 47 4e 41 4c 20 44 ┆ LOGIC DIAGRAMS AND SIGNAL D┆
0x09b20…09b40 45 53 43 52 49 50 54 49 4f 4e 53 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6c 65 66 ┆ESCRIPTIONS The lef┆
0x09b40…09b60 74 20 68 61 6e 64 20 70 61 67 65 73 20 6f 66 20 74 68 69 73 20 63 68 61 70 74 65 72 20 63 6f 6e ┆t hand pages of this chapter con┆
0x09b60…09b80 74 61 69 6e 73 20 61 20 0a 19 89 80 80 64 65 73 63 72 69 70 74 69 6f 6e 20 6f 66 20 74 68 65 20 ┆tains a description of the ┆
0x09b80…09ba0 73 69 67 6e 61 6c 73 20 67 65 6e 65 72 61 74 65 64 20 6f 6e 20 74 68 65 20 6c 6f 67 69 63 20 0a ┆signals generated on the logic ┆
0x09ba0…09bc0 19 89 80 80 64 69 61 67 72 61 6d 20 6f 6e 20 74 68 65 20 63 6f 72 72 65 73 70 6f 6e 64 69 6e 67 ┆ diagram on the corresponding┆
0x09bc0…09be0 20 72 69 67 68 74 20 68 61 6e 64 20 73 69 64 65 2e 20 54 68 65 20 63 6f 6c 75 6d 6e 20 0a 19 89 ┆ right hand side. The column ┆
0x09be0…09c00 80 80 27 44 65 73 74 69 6e 61 74 69 6f 6e 27 20 72 65 66 65 72 73 20 74 6f 20 74 68 65 20 64 69 ┆ 'Destination' refers to the di┆
0x09c00…09c20 61 67 72 61 6d 20 6e 75 6d 62 65 72 2c 20 77 68 65 72 65 20 74 68 65 20 0a 19 89 80 80 73 69 67 ┆agram number, where the sig┆
0x09c20…09c40 6e 61 6c 20 69 6e 20 71 75 65 73 74 69 6f 6e 20 69 73 20 75 73 65 64 2e 20 41 6c 6c 20 72 65 66 ┆nal in question is used. All ref┆
0x09c40…09c60 65 72 65 6e 63 65 73 20 62 65 74 77 65 65 6e 20 6c 6f 67 69 63 20 0a 19 89 80 80 64 69 61 67 72 ┆erences between logic diagr┆
0x09c60…09c80 61 6d 73 20 6d 61 6b 65 20 75 73 65 20 6f 66 20 74 68 65 20 64 69 61 67 72 61 6d 20 6e 75 6d 62 ┆ams make use of the diagram numb┆
0x09c80…09ca0 65 72 20 69 6e 20 74 68 65 20 6c 6f 77 65 72 20 0a 19 89 80 80 72 69 67 68 74 20 63 6f 72 6e 65 ┆er in the lower right corne┆
0x09ca0…09cc0 72 20 6f 66 20 74 68 65 20 64 69 61 67 72 61 6d 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 ┆r of the diagrams. ┆
0x09cc0…09ce0 53 69 67 6e 61 6c 20 61 6e 64 20 64 69 61 67 72 61 6d 20 72 65 66 65 72 65 6e 63 65 73 20 61 72 ┆Signal and diagram references ar┆
0x09ce0…09d00 65 20 69 6e 64 69 63 61 74 65 64 20 6f 6e 20 74 68 65 20 6c 6f 67 69 63 20 0a 19 89 80 80 64 69 ┆e indicated on the logic di┆
0x09d00…09d20 61 67 72 61 6d 73 20 61 73 20 73 68 6f 77 6e 20 62 65 6c 6f 77 2e 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a ┆agrams as shown below. ┆
0x09d20…09d40 0d 0a 0d 0a 0d 0a 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 69 67 6e 61 6c 73 20 70 72 65 63 65 ┆ Signals prece┆
0x09d40…09d5f 64 65 64 20 77 69 74 68 20 27 2d 2c 27 20 61 72 65 20 61 63 74 69 76 65 20 6c 6f 77 2e 0d 0a ┆ded with '-,' are active low. ┆
0x09d5f…09d62 FormFeed {
0x09d5f…09d62 0c 81 b0 ┆ ┆
0x09d5f…09d62 }
0x09d62…09d67 0a 0d 0a 0d 0a ┆ ┆
0x09d67…09d6a FormFeed {
0x09d67…09d6a 0c 80 90 ┆ ┆
0x09d67…09d6a }
0x09d6a…09d80 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 ┆ SIGNAL ┆
0x09d80…09da0 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f ┆ DESTINATION DESCRIPTIO┆
0x09da0…09dc0 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 53 45 51 20 28 30 3a 31 ┆N SEQ (0:1┆
0x09dc0…09de0 31 29 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c ┆1) 5 Control┆
0x09de0…09e00 20 53 74 6f 72 65 20 41 64 64 72 65 73 73 20 0a 19 a9 80 80 66 72 6f 6d 20 4d 69 63 72 6f 70 72 ┆ Store Address from Micropr┆
0x09e00…09e20 6f 67 72 61 6d 20 0a 19 a9 80 80 53 65 71 75 65 6e 63 65 72 2e 20 54 72 69 2d 73 74 61 74 65 20 ┆ogram Sequencer. Tri-state ┆
0x09e20…09e2f 0a 19 a9 80 80 6f 75 74 70 75 74 73 2e 0d 0a ┆ outputs. ┆
0x09e2f…09e32 FormFeed {
0x09e2f…09e32 0c 80 a8 ┆ ┆
0x09e2f…09e32 }
0x09e32…09e35 0a 0d 0a ┆ ┆
0x09e35…09e38 FormFeed {
0x09e35…09e38 0c 80 88 ┆ ┆
0x09e35…09e38 }
0x09e38…09e40 0a 20 20 20 20 20 20 20 ┆ ┆
0x09e40…09e60 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 ┆ SIGNAL DESTINATION ┆
0x09e60…09e80 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆ DESCRIPTION ┆
0x09e80…09ea0 20 20 20 20 20 20 53 31 2c 20 53 30 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 ┆ S1, S0 1 ┆
0x09ea0…09ec0 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0a 19 a9 80 80 ┆ Control signals for ┆
0x09ec0…09ee0 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 73 65 71 75 65 6e 63 65 72 2e 20 0a 19 a9 80 80 53 65 6c ┆microprogram sequencer. Sel┆
0x09ee0…09f00 65 63 74 73 20 61 64 64 72 65 73 73 20 73 6f 75 72 63 65 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ects address source. ┆
0x09f00…09f20 20 2d 2c 20 46 45 2c 20 50 55 50 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -, FE, PUP 1 ┆
0x09f20…09f40 20 84 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0a 19 a9 80 80 6d 69 63 72 6f ┆ Control signals for micro┆
0x09f40…09f60 70 72 6f 67 72 61 6d 20 73 65 71 75 65 6e 63 65 72 2e 20 0a 19 a9 80 80 43 6f 6e 74 72 6f 6c 73 ┆program sequencer. Controls┆
0x09f60…09f80 20 74 68 65 20 73 75 62 72 6f 75 74 69 6e 65 20 0a 19 a9 80 80 72 65 74 75 72 6e 20 73 74 61 63 ┆ the subroutine return stac┆
0x09f80…09fa0 6b 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 45 4e 53 45 51 20 20 20 20 20 20 20 20 31 ┆k. -, ENSEQ 1┆
0x09fa0…09fc0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 77 68 ┆ Enable signals wh┆
0x09fc0…09fe0 69 63 68 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 45 4e 4a 55 4d 50 20 20 20 20 20 20 20 34 ┆ich -, ENJUMP 4┆
0x09fe0…0a000 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f 6e 74 72 6f 6c 73 20 74 68 65 20 61 64 64 72 ┆ controls the addr┆
0x0a000…0a020 65 73 73 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 45 4e 4d 49 58 20 20 20 20 20 20 20 20 34 ┆ess -, ENMIX 4┆
0x0a020…0a040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 73 6f 75 72 63 65 73 20 66 6f 72 20 74 68 65 20 63 ┆ sources for the c┆
0x0a040…0a060 6f 6e 74 72 6f 6c 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 45 4e 54 41 42 4c 45 20 20 20 20 20 ┆ontrol -, ENTABLE ┆
0x0a060…0a080 20 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 73 74 6f 72 65 20 61 64 64 72 65 73 73 20 ┆ 4 store address ┆
0x0a080…0a0a0 62 75 73 2c 20 0a 19 a9 80 80 43 53 41 44 44 52 20 28 30 3a 31 31 29 2e 0d 0a 0d 0a 20 20 20 20 ┆bus, CSADDR (0:11). ┆
0x0a0a0…0a0c0 20 20 20 20 20 4f 4e 45 41 20 20 20 20 20 20 20 20 20 20 20 20 32 2c 33 20 20 20 20 20 20 20 20 ┆ ONEA 2,3 ┆
0x0a0c0…0a0e0 20 20 20 20 20 4c 6f 67 69 63 20 6f 6e 65 20 67 65 6e 65 72 61 74 6f 72 73 20 66 6f 72 0d 0a 20 ┆ Logic one generators for ┆
0x0a0e0…0a100 20 20 20 20 20 20 20 20 4f 4e 45 42 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 ┆ ONEB 3 ┆
0x0a100…0a120 20 20 20 20 20 20 20 20 75 6e 75 73 65 64 20 69 6e 70 75 74 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆ unused inputs. ┆
0x0a120…0a140 20 20 20 2d 2c 20 45 4e 43 4f 4e 44 47 52 28 30 29 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -, ENCONDGR(0) 2 ┆
0x0a140…0a160 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 6a 75 6d 70 0d 0a 20 20 20 20 ┆ Enable signals for jump ┆
0x0a160…0a180 20 20 20 20 20 2d 2c 20 45 4e 43 4f 4e 44 47 52 28 31 29 20 20 33 20 20 20 20 20 20 20 20 20 20 ┆ -, ENCONDGR(1) 3 ┆
0x0a180…0a1a0 20 20 20 20 20 63 6f 6e 64 69 74 69 6f 6e 20 73 65 6c 65 63 74 6f 72 73 2e 20 0d 0a 20 20 20 20 ┆ condition selectors. ┆
0x0a1a0…0a1c0 20 20 20 20 20 2d 2c 20 45 4e 43 4f 4e 44 47 52 28 32 29 20 20 33 20 20 20 20 20 20 20 20 20 20 ┆ -, ENCONDGR(2) 3 ┆
0x0a1c0…0a1e0 20 20 20 20 20 53 65 6c 65 63 74 73 20 72 65 73 70 65 63 74 69 76 65 6c 79 20 0d 0a 20 20 20 20 ┆ Selects respectively ┆
0x0a1e0…0a200 20 20 20 20 20 2d 2c 20 45 4e 43 4f 4e 44 47 52 28 33 29 20 20 33 20 20 20 20 20 20 20 20 20 20 ┆ -, ENCONDGR(3) 3 ┆
0x0a200…0a220 20 20 20 20 20 84 63 6f 6e 64 69 74 69 6f 6e 73 20 28 30 3a 37 29 2c 20 0a 19 a9 80 80 28 38 3a ┆ conditions (0:7), (8:┆
0x0a220…0a240 31 35 29 2c 28 31 36 3a 32 33 29 2c 20 61 6e 64 20 0a 19 a9 80 80 28 32 34 3a 33 31 29 2e 0d 0a ┆15),(16:23), and (24:31). ┆
0x0a240…0a260 0d 0a 20 20 20 20 20 20 20 20 20 53 45 4c 43 4f 4e 44 20 20 20 20 20 20 20 20 20 32 20 20 20 20 ┆ SELCOND 2 ┆
0x0a260…0a280 20 20 20 20 20 20 20 20 20 20 20 84 54 68 65 20 6a 75 6d 70 20 63 6f 6e 64 69 74 69 6f 6e 20 0a ┆ The jump condition ┆
0x0a280…0a2a0 19 a9 80 80 73 65 6c 65 63 74 65 64 20 62 79 20 6d 69 63 72 6f 69 6e 2d 20 0a 19 a9 80 80 73 74 ┆ selected by microin- st┆
0x0a2a0…0a2c0 72 75 63 74 69 6f 6e 20 62 69 74 73 20 28 31 38 3a 32 33 29 2e 20 0a 19 a9 80 80 54 72 69 2d 73 ┆ruction bits (18:23). Tri-s┆
0x0a2c0…0a2d0 74 61 74 65 20 6f 75 74 70 75 74 2e 0d 0a 0d 0a ┆tate output. ┆
0x0a2d0…0a2d3 FormFeed {
0x0a2d0…0a2d3 0c 81 f8 ┆ ┆
0x0a2d0…0a2d3 }
0x0a2d3…0a2d6 0a 0d 0a ┆ ┆
0x0a2d6…0a2d9 FormFeed {
0x0a2d6…0a2d9 0c 80 88 ┆ ┆
0x0a2d6…0a2d9 }
0x0a2d9…0a2e0 0a 20 20 20 20 20 20 ┆ ┆
0x0a2e0…0a300 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e ┆ SIGNAL DESTINATION┆
0x0a300…0a320 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ DESCRIPTION ┆
0x0a320…0a340 20 20 20 20 20 20 20 53 45 4c 43 4f 4e 44 28 31 29 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 ┆ SELCOND(1) 2 ┆
0x0a340…0a360 20 20 20 20 20 20 20 4f 75 74 70 75 74 73 20 66 72 6f 6d 20 6a 75 6d 70 20 63 6f 6e 2d 0d 0a 20 ┆ Outputs from jump con- ┆
0x0a360…0a380 20 20 20 20 20 20 20 20 53 45 4c 43 4f 4e 44 28 32 29 20 20 20 20 20 20 32 20 20 20 20 20 20 20 ┆ SELCOND(2) 2 ┆
0x0a380…0a3a0 20 20 20 20 20 20 20 20 64 69 74 69 6f 6e 73 20 38 20 3a 20 31 35 2c 20 31 36 20 3a 20 32 33 2c ┆ ditions 8 : 15, 16 : 23,┆
0x0a3a0…0a3c0 0d 0a 20 20 20 20 20 20 20 20 20 53 45 4c 43 4f 4e 44 28 33 29 20 20 20 20 20 20 32 20 20 20 20 ┆ SELCOND(3) 2 ┆
0x0a3c0…0a3e0 20 20 20 20 20 20 20 20 20 20 20 84 61 6e 64 20 32 34 20 3a 20 33 31 2e 20 54 72 69 2d 73 74 61 ┆ and 24 : 31. Tri-sta┆
0x0a3e0…0a3f4 74 65 20 0a 19 a9 80 80 6f 75 74 70 75 74 73 2e 0d 0a 0d 0a ┆te outputs. ┆
0x0a3f4…0a3f7 FormFeed {
0x0a3f4…0a3f7 0c 80 b0 ┆ ┆
0x0a3f4…0a3f7 }
0x0a3f7…0a3fa 0a 0d 0a ┆ ┆
0x0a3fa…0a3fd FormFeed {
0x0a3fa…0a3fd 0c 80 88 ┆ ┆
0x0a3fa…0a3fd }
0x0a3fd…0a400 0a 20 20 ┆ ┆
0x0a400…0a420 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 ┆ SIGNAL DESTINA┆
0x0a420…0a440 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 ┆TION DESCRIPTION ┆
0x0a440…0a460 0d 0a 20 20 20 20 20 20 20 20 20 54 41 42 4c 45 20 28 30 3a 31 31 29 20 20 20 20 35 20 20 20 20 ┆ TABLE (0:11) 5 ┆
0x0a460…0a480 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 61 64 64 72 65 73 ┆ Control store addres┆
0x0a480…0a4a0 73 20 0a 19 a9 80 80 66 72 6f 6d 20 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 a9 80 80 64 65 63 ┆s from instruction dec┆
0x0a4a0…0a4c0 6f 64 69 6e 67 20 74 61 62 6c 65 2e 20 54 72 69 2d 0a 19 a9 80 80 73 74 61 74 65 20 6f 75 74 70 ┆oding table. Tri- state outp┆
0x0a4c0…0a4e0 75 74 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4a 55 4d 50 20 28 30 3a 31 31 29 20 20 20 20 ┆uts. JUMP (0:11) ┆
0x0a4e0…0a500 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 ┆ 5 Control store ┆
0x0a500…0a520 61 64 64 72 65 73 73 20 0a 19 a9 80 80 66 72 6f 6d 20 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 6a ┆address from microprogram j┆
0x0a520…0a540 75 6d 70 20 0a 19 a9 80 80 61 64 64 72 65 73 73 20 72 65 67 69 73 74 65 72 2e 20 54 72 69 2d 0a ┆ump address register. Tri- ┆
0x0a540…0a560 19 a9 80 80 73 74 61 74 65 20 6f 75 74 70 75 74 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d ┆ state outputs. M┆
0x0a560…0a580 49 58 20 28 30 3a 31 31 29 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆IX (0:11) 5 ┆
0x0a580…0a5a0 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 61 64 64 72 65 73 73 20 0a 19 a9 80 80 66 72 6f 6d 20 ┆Control store address from ┆
0x0a5a0…0a5c0 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 69 6e 64 65 78 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 ┆microprogram index register┆
0x0a5c0…0a5dd 2e 20 54 72 69 2d 73 74 61 74 65 20 0a 19 a9 80 80 6f 75 74 70 75 74 73 2e 0d 0a 0d 0a ┆. Tri-state outputs. ┆
0x0a5dd…0a5e0 FormFeed {
0x0a5dd…0a5e0 0c 81 80 ┆ ┆
0x0a5dd…0a5e0 }
0x0a5e0…0a5e3 0a 0d 0a ┆ ┆
0x0a5e3…0a5e6 FormFeed {
0x0a5e3…0a5e6 0c 80 88 ┆ ┆
0x0a5e3…0a5e6 }
0x0a5e6…0a600 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 ┆ SIGNAL ┆
0x0a600…0a620 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 ┆ DESTINATION DESCRIPTION ┆
0x0a620…0a640 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 43 53 41 44 44 52 20 28 30 3a 31 29 ┆ CSADDR (0:1)┆
0x0a640…0a660 20 20 20 20 31 2c 35 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f ┆ 1,5 Control sto┆
0x0a660…0a680 72 65 20 61 64 64 72 65 73 73 2c 20 0a 19 a9 80 80 62 69 74 73 20 28 30 3a 31 29 0d 0a 0d 0a 20 ┆re address, bits (0:1) ┆
0x0a680…0a6a0 20 20 20 20 20 20 20 20 43 53 41 44 44 52 20 28 32 3a 31 31 29 20 20 20 31 2c 36 2c 37 20 20 20 ┆ CSADDR (2:11) 1,6,7 ┆
0x0a6a0…0a6c0 20 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 20 61 64 64 72 65 73 73 2c 0d 0a ┆ Control store address, ┆
0x0a6c0…0a6e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 38 2c 39 2c 31 30 20 ┆ 8,9,10 ┆
0x0a6e0…0a700 20 20 20 20 20 20 20 20 20 62 69 74 73 20 28 32 3a 31 31 29 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ bits (2:11) ┆
0x0a700…0a720 20 2d 2c 20 43 53 53 45 4c 45 43 54 20 28 30 29 20 36 2c 37 2c 38 20 20 20 20 20 20 20 20 20 20 ┆ -, CSSELECT (0) 6,7,8 ┆
0x0a720…0a740 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 20 66 6f 72 20 63 6f 6e 2d 0d 0a 20 20 20 20 20 20 20 ┆ Enable signal for con- ┆
0x0a740…0a760 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 2c 31 30 20 20 20 20 20 20 20 20 20 20 ┆ 9,10 ┆
0x0a760…0a780 20 20 84 74 72 6f 6c 20 73 74 6f 72 65 20 61 64 64 72 65 73 73 65 73 20 0a 19 a9 80 80 28 30 3a ┆ trol store addresses (0:┆
0x0a780…0a7a0 31 30 32 33 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 43 53 53 45 4c 45 43 54 20 28 ┆1023). -, CSSELECT (┆
0x0a7a0…0a7c0 31 29 20 36 2c 37 2c 38 20 20 20 20 20 20 20 20 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c ┆1) 6,7,8 Enable signal┆
0x0a7c0…0a7e0 20 66 6f 72 20 63 6f 6e 2d 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ for con- ┆
0x0a7e0…0a800 20 20 20 20 39 2c 31 30 20 20 20 20 20 20 20 20 20 20 20 20 84 74 72 6f 6c 20 73 74 6f 72 65 20 ┆ 9,10 trol store ┆
0x0a800…0a820 61 64 64 72 65 73 73 65 73 20 0a 19 a9 80 80 28 31 30 32 34 3a 32 30 34 37 29 2e 0d 0a 0d 0a 20 ┆addresses (1024:2047). ┆
0x0a820…0a840 20 20 20 20 20 20 20 20 2d 2c 20 43 53 53 45 4c 45 43 54 20 28 32 29 20 36 2c 37 2c 38 20 20 20 ┆ -, CSSELECT (2) 6,7,8 ┆
0x0a840…0a860 20 20 20 20 20 20 20 20 43 6f 6e 6e 65 63 74 65 64 20 74 6f 20 30 56 20 77 69 74 68 20 0d 0a 20 ┆ Connected to 0V with ┆
0x0a860…0a880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 39 2c 31 30 20 20 20 20 ┆ 9,10 ┆
0x0a880…0a8a0 20 20 20 20 20 20 20 20 84 6a 75 6d 70 65 72 2e 20 4d 61 79 20 62 65 20 63 6f 6e 6e 65 63 74 65 ┆ jumper. May be connecte┆
0x0a8a0…0a8c0 64 20 0a 19 a9 80 80 74 6f 20 43 53 41 44 44 52 31 20 66 6f 72 20 63 6f 6e 74 72 6f 6c 20 0a 19 ┆d to CSADDR1 for control ┆
0x0a8c0…0a8d7 a9 80 80 73 74 6f 72 65 20 65 78 70 61 6e 73 69 6f 6e 2e 0d 0a 0d 0a ┆ store expansion. ┆
0x0a8d7…0a8da FormFeed {
0x0a8d7…0a8da 0c 81 a0 ┆ ┆
0x0a8d7…0a8da }
0x0a8da…0a8dd 0a 0d 0a ┆ ┆
0x0a8dd…0a8e0 FormFeed {
0x0a8dd…0a8e0 0c 80 88 ┆ ┆
0x0a8dd…0a8e0 }
0x0a8e0…0a900 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 ┆ SIGNAL DEST┆
0x0a900…0a920 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 ┆INATION DESCRIPTION ┆
0x0a920…0a940 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 43 53 20 28 30 3a 37 29 20 20 20 20 20 20 20 20 31 31 ┆ CS (0:7) 11┆
0x0a940…0a960 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 ┆ Control store, bi┆
0x0a960…0a970 74 73 20 0a 19 a9 80 80 28 30 3a 37 29 2e 0d 0a ┆ts (0:7). ┆
0x0a970…0a973 FormFeed {
0x0a970…0a973 0c 80 98 ┆ ┆
0x0a970…0a973 }
0x0a973…0a976 0a 0d 0a ┆ ┆
0x0a976…0a979 FormFeed {
0x0a976…0a979 0c 80 88 ┆ ┆
0x0a976…0a979 }
0x0a979…0a980 0a 20 20 20 20 20 20 ┆ ┆
0x0a980…0a9a0 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e ┆ SIGNAL DESTINATION┆
0x0a9a0…0a9c0 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ DESCRIPTION ┆
0x0a9c0…0a9e0 20 20 20 20 20 20 20 43 53 20 28 38 3a 31 35 29 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 ┆ CS (8:15) 11 ┆
0x0a9e0…0aa00 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 73 20 0a 19 a9 80 ┆ Control store, bits ┆
0x0aa00…0aa0c 80 28 38 3a 31 35 29 2e 0d 0a 0d 0a ┆ (8:15). ┆
0x0aa0c…0aa0f FormFeed {
0x0aa0c…0aa0f 0c 80 a0 ┆ ┆
0x0aa0c…0aa0f }
0x0aa0f…0aa12 0a 0d 0a ┆ ┆
0x0aa12…0aa15 FormFeed {
0x0aa12…0aa15 0c 80 88 ┆ ┆
0x0aa12…0aa15 }
0x0aa15…0aa20 0a 20 20 20 20 20 20 20 20 20 b0 ┆ ┆
0x0aa20…0aa40 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 ┆ SIGNAL DESTINATION ┆
0x0aa40…0aa60 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ DESCRIPTION ┆
0x0aa60…0aa80 20 20 20 43 53 20 28 31 36 3a 31 37 29 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 ┆ CS (16:17) 11 ┆
0x0aa80…0aaa0 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 73 20 0a 19 a9 80 80 28 31 36 ┆ Control store, bits (16┆
0x0aaa0…0aac0 3a 31 37 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 53 20 28 31 38 29 20 20 20 20 20 20 20 ┆:17). CS (18) ┆
0x0aac0…0aae0 20 20 32 2c 33 2c 31 31 2c 34 31 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 ┆ 2,3,11,41 Control store┆
0x0aae0…0ab00 2c 20 62 69 74 20 28 31 38 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 53 20 28 31 39 29 20 ┆, bit (18). CS (19) ┆
0x0ab00…0ab20 20 20 20 20 20 20 20 20 31 31 2c 34 31 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c ┆ 11,41 Control┆
0x0ab20…0ab40 20 73 74 6f 72 65 2c 20 62 69 74 20 28 31 39 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 53 ┆ store, bit (19). CS┆
0x0ab40…0ab60 20 28 32 30 29 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 ┆ (20) 11 C┆
0x0ab60…0ab80 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 20 28 32 30 29 2e 0d 0a 0d 0a 20 20 20 20 20 ┆ontrol store, bit (20). ┆
0x0ab80…0aba0 20 20 20 20 43 53 20 28 32 31 29 20 20 20 20 20 20 20 20 20 32 2c 33 2c 31 31 20 20 20 20 20 20 ┆ CS (21) 2,3,11 ┆
0x0aba0…0abc0 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 20 28 32 31 29 2e 0d 0a 0d ┆ Control store, bit (21). ┆
0x0abc0…0abe0 0a 20 20 20 20 20 20 20 20 20 43 53 20 28 32 32 3a 32 33 29 20 20 20 20 20 20 32 2c 33 2c 31 31 ┆ CS (22:23) 2,3,11┆
0x0abe0…0ac00 2c 34 31 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 73 20 0a ┆,41 Control store, bits ┆
0x0ac00…0ac0e 19 a9 80 80 28 32 32 3a 32 33 29 2e 0d 0a ┆ (22:23). ┆
0x0ac0e…0ac11 FormFeed {
0x0ac0e…0ac11 0c 80 f0 ┆ ┆
0x0ac0e…0ac11 }
0x0ac11…0ac14 0a 0d 0a ┆ ┆
0x0ac14…0ac17 FormFeed {
0x0ac14…0ac17 0c 80 88 ┆ ┆
0x0ac14…0ac17 }
0x0ac17…0ac20 0a 20 20 20 20 20 20 20 20 ┆ ┆
0x0ac20…0ac40 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 ┆ SIGNAL DESTINATION ┆
0x0ac40…0ac60 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 ┆ DESCRIPTION ┆
0x0ac60…0ac80 20 20 20 20 20 43 53 20 28 32 34 3a 32 35 29 20 20 20 20 20 20 34 2c 31 31 20 20 20 20 20 20 20 ┆ CS (24:25) 4,11 ┆
0x0ac80…0aca0 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 73 20 0a 19 a9 80 80 28 ┆ Control store, bits (┆
0x0aca0…0acc0 32 34 3a 32 35 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 43 53 20 28 32 36 3a 32 37 29 20 20 ┆24:25). CS (26:27) ┆
0x0acc0…0ace0 20 20 20 20 34 2c 31 31 2c 34 31 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f ┆ 4,11,41 Control sto┆
0x0ace0…0ad00 72 65 2c 20 62 69 74 73 20 0a 19 a9 80 80 28 32 36 3a 32 37 29 2e 0d 0a 0d 0a 20 20 20 20 20 20 ┆re, bits (26:27). ┆
0x0ad00…0ad20 20 20 20 43 53 20 28 32 38 3a 33 31 29 20 20 20 20 20 20 34 2c 31 31 20 20 20 20 20 20 20 20 20 ┆ CS (28:31) 4,11 ┆
0x0ad20…0ad40 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 73 20 0a 19 a9 80 80 28 32 38 ┆ Control store, bits (28┆
0x0ad40…0ad49 3a 33 31 29 2e 0d 0a 0d 0a ┆:31). ┆
0x0ad49…0ad4c FormFeed {
0x0ad49…0ad4c 0c 80 d0 ┆ ┆
0x0ad49…0ad4c }
0x0ad4c…0ad4f 0a 0d 0a ┆ ┆
0x0ad4f…0ad52 FormFeed {
0x0ad4f…0ad52 0c 80 88 ┆ ┆
0x0ad4f…0ad52 }
0x0ad52…0ad60 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 ┆ SI┆
0x0ad60…0ad80 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 ┆GNAL DESTINATION DE┆
0x0ad80…0ada0 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆SCRIPTION ┆
0x0ada0…0adc0 43 53 20 28 33 32 3a 33 35 29 20 20 20 20 20 20 34 2c 31 31 20 20 20 20 20 20 20 20 20 20 20 20 ┆CS (32:35) 4,11 ┆
0x0adc0…0ade0 84 43 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 2c 20 62 69 74 73 20 0a 19 a9 80 80 28 33 32 3a 33 35 ┆ Control store, bits (32:35┆
0x0ade0…0ade6 29 2e 0d 0a 0d 0a ┆). ┆
0x0ade6…0ade9 FormFeed {
0x0ade6…0ade9 0c 80 a0 ┆ ┆
0x0ade6…0ade9 }
0x0ade9…0adec 0a 0d 0a ┆ ┆
0x0adec…0adef FormFeed {
0x0adec…0adef 0c 80 88 ┆ ┆
0x0adec…0adef }
0x0adef…0ae00 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 ┆ SIGNA┆
0x0ae00…0ae20 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 ┆L DESTINATION DESCR┆
0x0ae20…0ae40 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 54 50 41 ┆IPTION TPA┆
0x0ae40…0ae60 43 4b 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 63 ┆CK 3 Ac┆
0x0ae60…0ae80 6b 6e 6f 77 6c 65 64 67 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 a9 80 80 54 43 41 38 31 ┆knowledge signal from TCA81┆
0x0ae80…0aea0 30 20 73 79 6e 63 68 72 6f 6e 69 7a 65 64 20 77 69 74 68 20 0a 19 a9 80 80 43 50 55 20 63 6c 6f ┆0 synchronized with CPU clo┆
0x0aea0…0aec0 63 6b 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 53 54 4f 4e 20 20 20 20 20 20 20 20 20 20 20 ┆ck. TSTON ┆
0x0aec0…0aee0 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 69 67 6e 61 6c 73 20 66 72 6f 6d 20 74 68 ┆3 Signals from th┆
0x0aee0…0af00 65 20 0a 19 a9 80 80 73 77 69 74 63 68 65 73 20 27 54 45 53 54 27 20 61 6e 64 0d 0a 20 20 20 20 ┆e switches 'TEST' and ┆
0x0af00…0af20 20 20 20 20 20 53 48 4f 52 54 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 ┆ SHORT 3 ┆
0x0af20…0af40 20 20 20 20 20 84 27 54 45 53 54 20 4d 4f 44 45 27 20 6f 6e 20 74 68 65 20 50 43 42 41 20 0a 19 ┆ 'TEST MODE' on the PCBA ┆
0x0af40…0af60 a9 80 80 66 72 6f 6e 74 20 70 61 6e 65 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 ┆ front panel. MIR ┆
0x0af60…0af80 28 30 29 20 20 20 20 20 20 20 20 20 31 32 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 3a ┆(0) 12 MIR (1:┆
0x0af80…0afa0 32 29 20 20 20 20 20 20 20 32 2c 31 32 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 33 29 20 ┆2) 2,12 MIR (3) ┆
0x0afa0…0afc0 20 20 20 20 20 20 20 20 32 2c 34 2c 31 32 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 34 3a ┆ 2,4,12 MIR (4:┆
0x0afc0…0afe0 36 29 20 20 20 20 20 20 20 31 32 2c 31 34 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 37 29 ┆6) 12,14 MIR (7)┆
0x0afe0…0b000 20 20 20 20 20 20 20 20 20 31 32 2c 31 36 2c 31 37 2c 31 38 0d 0a 20 20 20 20 20 20 20 20 20 4d ┆ 12,16,17,18 M┆
0x0b000…0b020 49 52 20 28 38 3a 39 29 20 20 20 20 20 20 20 31 32 2c 31 36 2c 31 37 2c 31 38 2c 32 30 0d 0a 20 ┆IR (8:9) 12,16,17,18,20 ┆
0x0b020…0b040 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 30 29 20 20 20 20 20 20 20 20 31 32 2c 31 36 2c 31 37 ┆ MIR (10) 12,16,17┆
0x0b040…0b060 2c 31 38 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 31 29 20 20 20 20 20 20 20 20 31 32 ┆,18 MIR (11) 12┆
0x0b060…0b080 2c 31 39 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 32 3a 31 34 29 20 20 20 20 20 31 32 ┆,19 MIR (12:14) 12┆
0x0b080…0b0a0 2c 31 36 2c 31 37 2c 31 38 2c 32 35 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 35 29 20 ┆,16,17,18,25 MIR (15) ┆
0x0b0a0…0b0c0 20 20 20 20 20 20 20 31 32 2c 31 34 2c 31 39 2c 32 35 20 20 20 20 20 84 4d 69 63 72 6f 69 6e 73 ┆ 12,14,19,25 Microins┆
0x0b0c0…0b0e0 74 72 75 63 74 69 6f 6e 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 2c 20 62 69 74 73 20 28 30 3a ┆truction register, bits (0:┆
0x0b0e0…0b100 33 35 29 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 36 3a 31 37 29 20 20 20 20 20 32 2c ┆35) MIR (16:17) 2,┆
0x0b100…0b120 31 32 2c 31 39 2c 32 35 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 38 29 20 20 20 20 20 ┆12,19,25 MIR (18) ┆
0x0b120…0b140 20 20 20 31 32 2c 31 35 2c 32 35 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 31 39 29 20 20 ┆ 12,15,25 MIR (19) ┆
0x0b140…0b160 20 20 20 20 20 20 32 2c 31 32 2c 31 35 2c 32 35 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 ┆ 2,12,15,25 MIR (┆
0x0b160…0b180 32 30 29 20 20 20 20 20 20 20 20 32 2c 31 32 2c 31 34 2c 32 35 2c 34 31 0d 0a 20 20 20 20 20 20 ┆20) 2,12,14,25,41 ┆
0x0b180…0b1a0 20 20 20 4d 49 52 20 28 32 31 29 20 20 20 20 20 20 20 20 31 32 2c 31 34 2c 32 35 2c 34 31 0d 0a ┆ MIR (21) 12,14,25,41 ┆
0x0b1a0…0b1c0 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 32 32 3a 32 33 29 20 20 20 20 20 31 32 2c 31 34 2c 32 ┆ MIR (22:23) 12,14,2┆
0x0b1c0…0b1e0 35 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 32 34 3a 32 35 29 20 20 20 20 20 31 32 2c 31 ┆5 MIR (24:25) 12,1┆
0x0b1e0…0b200 34 2c 32 30 2c 32 34 2c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆4,20,24, ┆
0x0b200…0b220 20 20 20 32 35 2c 34 31 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 32 36 3a 32 37 29 20 20 ┆ 25,41 MIR (26:27) ┆
0x0b220…0b240 20 20 20 31 32 2c 31 34 2c 32 34 2c 32 35 0d 0a 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 32 38 ┆ 12,14,24,25 MIR (28┆
0x0b240…0b260 3a 33 31 29 20 20 20 20 20 31 32 2c 31 36 2c 31 37 2c 31 38 2c 32 35 0d 0a 20 20 20 20 20 20 20 ┆:31) 12,16,17,18,25 ┆
0x0b260…0b280 20 20 4d 49 52 20 28 33 32 3a 33 33 29 20 20 20 20 20 31 32 2c 31 36 2c 31 37 2c 31 38 2c 0d 0a ┆ MIR (32:33) 12,16,17,18, ┆
0x0b280…0b2a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 39 2c 32 35 0d 0a ┆ 19,25 ┆
0x0b2a0…0b2c0 20 20 20 20 20 20 20 20 20 4d 49 52 20 28 33 34 3a 33 35 29 20 20 20 20 20 31 32 2c 31 39 2c 32 ┆ MIR (34:35) 12,19,2┆
0x0b2c0…0b2c3 35 0d 0a ┆5 ┆
0x0b2c3…0b2c6 FormFeed {
0x0b2c3…0b2c6 0c 82 90 ┆ ┆
0x0b2c3…0b2c6 }
0x0b2c6…0b2c9 0a 0d 0a ┆ ┆
0x0b2c9…0b2cc FormFeed {
0x0b2c9…0b2cc 0c 80 88 ┆ ┆
0x0b2c9…0b2cc }
0x0b2cc…0b2e0 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 ┆ SIGNAL ┆
0x0b2e0…0b300 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 ┆ DESTINATION DESCRIPT┆
0x0b300…0b320 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 43 53 50 41 52 45 ┆ION CSPARE┆
0x0b320…0b340 52 52 4f 52 20 20 20 20 20 20 34 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 ┆RROR 41 Contr┆
0x0b340…0b360 6f 6c 20 73 74 6f 72 65 20 70 61 72 69 74 79 20 0a 19 a9 80 80 65 72 72 6f 72 2e 20 49 6e 64 69 ┆ol store parity error. Indi┆
0x0b360…0b380 63 61 74 65 73 20 70 61 72 69 74 79 20 0a 19 a9 80 80 65 72 72 6f 72 20 69 6e 20 74 68 65 20 77 ┆cates parity error in the w┆
0x0b380…0b3a0 6f 72 64 20 0a 19 a9 80 80 63 6f 6e 74 61 69 6e 65 64 20 69 6e 20 74 68 65 20 0a 19 a9 80 80 6d ┆ord contained in the m┆
0x0b3a0…0b3c0 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 2e 20 4f ┆icroinstruction register. O┆
0x0b3c0…0b3e0 64 64 20 70 61 72 69 74 79 20 69 73 20 0a 19 a9 80 80 75 73 65 64 2e 0d 0a 0d 0a 20 20 20 20 20 ┆dd parity is used. ┆
0x0b3e0…0b400 20 20 20 20 2d 2c 20 43 53 50 41 52 45 52 52 4f 52 20 20 20 31 32 20 20 20 20 20 20 20 20 20 20 ┆ -, CSPARERROR 12 ┆
0x0b400…0b420 20 20 20 20 84 53 61 6d 65 20 61 73 20 61 62 6f 76 65 2e 20 55 73 65 64 20 74 6f 20 0a 19 a9 80 ┆ Same as above. Used to ┆
0x0b420…0b440 80 64 72 69 76 65 20 74 68 65 20 27 43 4f 4e 54 52 4f 4c 20 53 54 4f 52 45 20 0a 19 a9 80 80 50 ┆ drive the 'CONTROL STORE P┆
0x0b440…0b460 41 52 49 54 59 20 45 52 52 4f 52 27 20 69 6e 64 69 63 61 74 6f 72 20 0a 19 a9 80 80 6f 6e 20 74 ┆ARITY ERROR' indicator on t┆
0x0b460…0b480 68 65 20 50 43 42 41 20 66 72 6f 6e 74 20 70 61 6e 65 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆he PCBA front panel. ┆
0x0b480…0b4a0 20 54 45 53 54 4f 4e 20 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ TESTON 11 ┆
0x0b4a0…0b4c0 20 84 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 0a 19 a9 80 80 73 ┆ Control signal from the s┆
0x0b4c0…0b4e0 77 69 74 63 68 20 27 54 45 53 54 27 20 6f 6e 20 74 68 65 20 0a 19 a9 80 80 50 43 42 41 20 66 72 ┆witch 'TEST' on the PCBA fr┆
0x0b4e0…0b500 6f 6e 74 20 70 61 6e 65 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 54 45 53 54 4d 20 53 48 4f ┆ont panel. TESTM SHO┆
0x0b500…0b520 52 54 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 ┆RT 11 Control ┆
0x0b520…0b540 73 69 67 6e 61 6c 20 66 72 6f 6d 20 74 68 65 20 0a 19 a9 80 80 73 77 69 74 63 68 20 27 54 45 53 ┆signal from the switch 'TES┆
0x0b540…0b560 54 20 4d 4f 44 45 27 20 6f 6e 20 0a 19 a9 80 80 74 68 65 20 50 43 42 41 20 66 72 6f 6e 74 20 70 ┆T MODE' on the PCBA front p┆
0x0b560…0b567 61 6e 65 6c 2e 0d 0a ┆anel. ┆
0x0b567…0b56a FormFeed {
0x0b567…0b56a 0c 81 a8 ┆ ┆
0x0b567…0b56a }
0x0b56a…0b56d 0a 0d 0a ┆ ┆
0x0b56d…0b570 FormFeed {
0x0b56d…0b570 0c 80 88 ┆ ┆
0x0b56d…0b570 }
0x0b570…0b580 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e ┆ SIGN┆
0x0b580…0b5a0 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 ┆AL DESTINATION DESC┆
0x0b5a0…0b5c0 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 31 30 ┆RIPTION 10┆
0x0b5c0…0b5e0 20 4d 48 7a 20 43 4c 4f 43 4b 20 20 20 20 34 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 30 ┆ MHz CLOCK 41 10┆
0x0b5e0…0b600 20 61 6e 64 20 35 20 4d 48 7a 20 63 6c 6f 63 6b 20 0d 0a 20 20 20 20 20 20 20 20 20 20 35 20 4d ┆ and 5 MHz clock 5 M┆
0x0b600…0b620 48 7a 20 43 4c 4f 43 4b 20 20 20 20 34 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 73 69 67 ┆Hz CLOCK 41 sig┆
0x0b620…0b640 6e 61 6c 73 20 75 73 65 64 20 74 6f 20 0a 19 a9 80 80 67 65 6e 65 72 61 74 65 64 20 74 68 65 20 ┆nals used to generated the ┆
0x0b640…0b660 35 20 4d 48 7a 20 0a 19 a9 80 80 4d 41 53 54 45 52 43 4c 4f 43 4b 20 73 69 67 6e 61 6c 20 77 69 ┆5 MHz MASTERCLOCK signal wi┆
0x0b660…0b680 74 68 20 0a 19 a9 80 80 32 35 25 20 64 75 74 79 20 63 79 63 6c 65 2e 0d 0a 0d 0a 20 20 20 20 20 ┆th 25% duty cycle. ┆
0x0b680…0b6a0 20 20 20 20 31 30 20 4b 48 5a 43 4c 4f 43 4b 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 20 20 ┆ 10 KHZCLOCK 31 ┆
0x0b6a0…0b6c0 20 20 20 20 84 31 30 20 6b 48 7a 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 20 75 73 65 64 20 0a 19 ┆ 10 kHz clock signal used ┆
0x0b6c0…0b6e0 a9 80 80 74 6f 20 63 6f 6e 74 72 6f 6c 20 74 68 65 20 52 65 61 6c 20 54 69 6d 65 20 0a 19 a9 80 ┆ to control the Real Time ┆
0x0b6e0…0b700 80 43 6c 6f 63 6b 20 62 79 20 67 65 6e 65 72 61 74 69 6e 67 20 0a 19 a9 80 80 69 6e 74 65 72 72 ┆ Clock by generating interr┆
0x0b700…0b720 75 70 74 20 65 76 65 72 79 20 30 2e 31 20 0a 19 a9 80 80 6d 69 6c 6c 69 73 65 63 6f 6e 64 2e 0d ┆upt every 0.1 millisecond. ┆
0x0b720…0b721 0a ┆ ┆
0x0b721…0b724 FormFeed {
0x0b721…0b724 0c 80 e0 ┆ ┆
0x0b721…0b724 }
0x0b724…0b727 0a 0d 0a ┆ ┆
0x0b727…0b72a FormFeed {
0x0b727…0b72a 0c 80 88 ┆ ┆
0x0b727…0b72a }
0x0b72a…0b740 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 ┆ SIGNAL ┆
0x0b740…0b760 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f ┆ DESTINATION DESCRIPTIO┆
0x0b760…0b780 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d 41 54 ┆N -,FORMAT┆
0x0b780…0b7a0 20 28 30 29 20 20 20 20 55 6e 75 73 65 64 20 20 20 20 20 20 20 20 20 20 44 65 63 6f 64 69 6e 67 ┆ (0) Unused Decoding┆
0x0b7a0…0b7c0 20 6f 66 20 74 68 65 20 66 6f 72 6d 61 74 2d 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d ┆ of the format- -,FORM┆
0x0b7c0…0b7e0 41 54 20 28 31 29 20 20 20 20 31 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 66 69 65 6c 64 20 ┆AT (1) 14 field ┆
0x0b7e0…0b800 6f 66 20 74 68 65 20 6d 69 63 72 6f 69 6e 2d 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d ┆of the microin- -,FORM┆
0x0b800…0b820 41 54 20 28 32 29 20 20 20 20 31 34 2c 34 31 20 20 20 20 20 20 20 20 20 20 20 73 74 72 75 63 74 ┆AT (2) 14,41 struct┆
0x0b820…0b840 69 6f 6e 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d 41 54 20 28 33 29 20 20 20 20 34 ┆ion. -,FORMAT (3) 4┆
0x0b840…0b860 31 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d 41 54 20 28 34 29 20 20 20 20 55 6e 75 73 ┆1 -,FORMAT (4) Unus┆
0x0b860…0b880 65 64 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d 41 54 20 28 35 29 20 20 20 20 31 39 0d ┆ed -,FORMAT (5) 19 ┆
0x0b880…0b8a0 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d 41 54 20 28 36 29 20 20 20 20 31 39 0d 0a 20 20 ┆ -,FORMAT (6) 19 ┆
0x0b8a0…0b8c0 20 20 20 20 20 20 20 2d 2c 46 4f 52 4d 41 54 20 28 37 29 20 20 20 20 32 0d 0a 20 20 20 20 20 20 ┆ -,FORMAT (7) 2 ┆
0x0b8c0…0b8e0 20 20 20 43 50 55 43 4c 4f 43 4b 42 20 20 20 20 20 20 20 33 30 2c 33 31 2c 33 32 20 20 20 20 20 ┆ CPUCLOCKB 30,31,32 ┆
0x0b8e0…0b900 20 20 20 43 50 20 66 6f 72 20 69 6e 74 65 72 72 75 70 74 20 73 79 73 74 65 6d 2e 0d 0a 20 20 20 ┆ CP for interrupt system. ┆
0x0b900…0b920 20 20 20 20 20 20 43 50 55 43 4c 4f 43 4b 41 20 20 20 20 20 20 20 31 36 2c 31 37 2c 31 38 20 20 ┆ CPUCLOCKA 16,17,18 ┆
0x0b920…0b940 20 20 20 20 20 20 43 50 20 66 6f 72 20 74 68 65 20 32 39 30 31 41 27 73 2e 0d 0a 20 20 20 20 20 ┆ CP for the 2901A's. ┆
0x0b940…0b960 20 20 20 20 43 50 4d 49 52 20 20 20 20 20 20 20 20 20 20 20 31 2c 32 2c 33 2c 34 2c 31 31 20 20 ┆ CPMIR 1,2,3,4,11 ┆
0x0b960…0b980 20 20 20 20 84 43 50 20 66 6f 72 20 4d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 a9 ┆ CP for Microinstruction ┆
0x0b980…0b9a0 80 80 52 65 67 69 73 74 65 72 2c 20 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 0a 19 a9 80 80 73 65 ┆ Register, microprogram se┆
0x0b9a0…0b9c0 71 75 65 6e 63 65 72 2c 20 6a 75 6d 70 20 0a 19 a9 80 80 63 6f 6e 64 69 74 69 6f 6e 20 73 65 6c ┆quencer, jump condition sel┆
0x0b9c0…0b9e0 65 63 74 6f 72 73 2c 20 61 6e 64 20 0a 19 a9 80 80 4d 69 63 72 6f 70 72 6f 67 72 61 6d 20 4a 75 ┆ectors, and Microprogram Ju┆
0x0b9e0…0ba00 6d 70 20 0a 19 a9 80 80 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 ┆mp Address Register. ┆
0x0ba00…0ba20 20 20 20 20 43 50 49 4d 4f 50 20 20 20 20 20 20 20 20 20 20 32 35 20 20 20 20 20 20 20 20 20 20 ┆ CPIMOP 25 ┆
0x0ba20…0ba40 20 20 20 20 84 43 50 20 66 6f 72 20 69 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 20 0a 19 ┆ CP for immediate Operand ┆
0x0ba40…0ba60 a9 80 80 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 43 4f 4e 44 20 20 20 ┆ Register. CPCOND ┆
0x0ba60…0ba80 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 50 20 66 6f 72 20 43 ┆ 15 CP for C┆
0x0ba80…0baa0 6f 6e 64 69 74 69 6f 6e 20 0a 19 a9 80 80 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 ┆ondition Register. ┆
0x0baa0…0bac0 20 20 43 50 53 43 52 41 54 43 48 50 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 20 20 20 20 20 ┆ CPSCRATCHP 24 ┆
0x0bac0…0bae0 20 20 84 43 50 20 66 6f 72 20 53 63 72 61 74 63 68 70 61 64 20 0a 19 a9 80 80 4d 65 6d 6f 72 79 ┆ CP for Scratchpad Memory┆
0x0bae0…0bb00 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 4f 4e 44 4c 44 20 28 30 2c 31 29 20 20 20 20 31 35 20 20 ┆. CONDLD (0,1) 15 ┆
0x0bb00…0bb20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 6c 6f 61 64 20 6f 66 20 41 44 44 ┆ Control load of ADD┆
0x0bb20…0bb40 43 4f 4e 44 20 0a 19 a9 80 80 61 6e 64 20 2d 2c 44 49 56 53 49 47 4e 2e 0d 0a 20 20 20 20 20 20 ┆COND and -,DIVSIGN. ┆
0x0bb40…0bb60 20 20 20 43 50 43 50 55 53 54 41 54 55 53 20 20 20 20 20 32 37 20 20 20 20 20 20 20 20 20 20 20 ┆ CPCPUSTATUS 27 ┆
0x0bb60…0bb80 20 20 20 84 43 50 20 66 6f 72 20 43 50 55 20 53 74 61 74 75 73 20 0a 19 a9 80 80 52 65 67 69 73 ┆ CP for CPU Status Regis┆
0x0bb80…0bba0 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 49 2f 4f 41 44 44 52 20 20 20 20 20 20 20 31 ┆ter. CPI/OADDR 1┆
0x0bba0…0bbc0 35 2c 33 33 20 20 20 20 20 20 20 20 20 20 20 84 43 50 20 66 6f 72 20 49 2f 4f 20 41 64 64 72 65 ┆5,33 CP for I/O Addre┆
0x0bbc0…0bbe0 73 73 20 0a 19 a9 80 80 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 44 41 ┆ss Register. CPDA┆
0x0bbe0…0bc00 54 41 4f 55 54 20 20 20 20 20 20 20 33 34 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 50 20 ┆TAOUT 34 CP ┆
0x0bc00…0bc20 66 6f 72 20 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 0d 0a 20 20 20 20 20 20 20 20 20 ┆for Data Out Register ┆
0x0bc20…0bc40 43 50 43 4f 4e 54 52 4f 4c 4f 55 54 20 20 20 20 32 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆CPCONTROLOUT 25 ┆
0x0bc40…0bc60 84 43 50 20 66 6f 72 20 43 6f 6e 74 72 6f 6c 20 4f 75 74 70 75 74 20 0a 19 a9 80 80 52 65 67 69 ┆ CP for Control Output Regi┆
0x0bc60…0bc80 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 54 43 50 44 41 54 41 4f 55 54 20 20 20 20 ┆ster. CPTCPDATAOUT ┆
0x0bc80…0bca0 32 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 50 20 66 6f 72 20 54 43 50 20 44 61 74 61 ┆28 CP for TCP Data┆
0x0bca0…0bcc0 20 4f 75 74 20 0a 19 a9 80 80 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 ┆ Out Register. CP┆
0x0bcc0…0bce0 49 4e 53 54 52 52 45 47 20 20 20 20 20 20 32 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 ┆INSTRREG 27 C┆
0x0bce0…0bd00 50 20 66 6f 72 20 49 6e 73 74 72 75 63 74 69 6f 6e 20 0a 19 a9 80 80 52 65 67 69 73 74 65 72 2e ┆P for Instruction Register.┆
0x0bd00…0bd20 0d 0a 20 20 20 20 20 20 20 20 20 43 50 4d 49 58 20 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 ┆ CPMIX 4 ┆
0x0bd20…0bd40 20 20 20 20 20 20 20 20 20 20 20 84 43 50 20 66 6f 72 20 4d 69 63 72 6f 70 72 6f 67 72 61 6d 20 ┆ CP for Microprogram ┆
0x0bd40…0bd60 0a 19 a9 80 80 49 6e 64 65 78 20 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 ┆ Index Register. C┆
0x0bd60…0bd80 50 49 4e 54 52 20 20 20 20 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆PINTR 30 ┆
0x0bd80…0bda0 43 6c 65 61 72 73 20 69 6e 74 72 2e 20 62 69 74 20 0a 19 a9 80 80 61 64 64 72 65 73 73 65 64 20 ┆Clears intr. bit addressed ┆
0x0bda0…0bdc0 62 79 20 52 45 53 42 55 53 20 0a 19 a9 80 80 28 31 38 3a 32 33 29 2e 0d 0a 20 20 20 20 20 20 20 ┆by RESBUS (18:23). ┆
0x0bdc0…0bde0 20 20 43 50 43 42 43 4f 4e 54 52 4f 4c 20 20 20 20 20 34 31 20 20 20 20 20 20 20 20 20 20 20 20 ┆ CPCBCONTROL 41 ┆
0x0bde0…0be00 20 20 84 43 50 20 66 6f 72 20 43 50 55 42 55 53 20 63 6f 6e 74 72 6f 6c 20 0a 19 a9 80 80 72 65 ┆ CP for CPUBUS control re┆
0x0be00…0be20 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 45 4e 53 43 52 41 54 43 48 50 20 20 ┆gister. -,ENSCRATCHP ┆
0x0be20…0be40 20 20 32 34 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 45 4e 49 4d 4f 50 20 20 20 20 20 20 20 20 32 ┆ 24 -,ENIMOP 2┆
0x0be40…0be60 35 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 45 4e 53 49 47 4e 45 58 54 20 20 20 20 20 32 36 0d 0a ┆5 -,ENSIGNEXT 26 ┆
0x0be60…0be80 20 20 20 20 20 20 20 20 20 2d 2c 45 4e 52 4f 54 41 54 45 20 20 20 20 20 20 32 36 09 20 20 20 20 ┆ -,ENROTATE 26 ┆
0x0be80…0bea0 20 20 20 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0d 0a 20 20 20 20 20 20 20 20 ┆ Enable signals for ┆
0x0bea0…0bec0 20 2d 2c 45 4e 44 41 54 41 49 4e 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,ENDATAIN 35 ┆
0x0bec0…0bee0 20 72 65 67 69 73 74 65 72 73 20 63 6f 6e 6e 65 63 74 65 64 20 74 6f 20 0d 0a 20 20 20 20 20 20 ┆ registers connected to ┆
0x0bee0…0bf00 20 20 20 2d 2c 45 4e 49 4e 54 52 4c 45 56 20 20 20 20 20 33 32 20 20 20 20 20 20 20 20 20 20 20 ┆ -,ENINTRLEV 32 ┆
0x0bf00…0bf20 20 20 20 74 68 65 20 73 6f 75 72 63 65 20 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 45 ┆ the source bus. -,E┆
0x0bf20…0bf31 4e 54 43 50 44 41 54 41 49 4e 20 20 20 32 38 0d 0a ┆NTCPDATAIN 28 ┆
0x0bf31…0bf34 FormFeed {
0x0bf31…0bf34 0c 83 90 ┆ ┆
0x0bf31…0bf34 }
0x0bf34…0bf37 0a 0d 0a ┆ ┆
0x0bf37…0bf3a FormFeed {
0x0bf37…0bf3a 0c 80 88 ┆ ┆
0x0bf37…0bf3a }
0x0bf3a…0bf40 0a 20 20 20 20 20 ┆ ┆
0x0bf40…0bf60 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f ┆ SIGNAL DESTINATIO┆
0x0bf60…0bf80 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 ┆N DESCRIPTION ┆
0x0bf80…0bfa0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0bfa0…0bfc0 20 20 20 20 20 20 20 20 84 4a 55 4d 50 20 43 4f 4e 44 49 54 49 4f 4e 53 20 41 4e 44 20 0a 19 a9 ┆ JUMP CONDITIONS AND ┆
0x0bfc0…0bfe0 80 80 53 54 41 54 55 53 20 42 49 54 53 3a 0d 0a 20 20 20 20 20 20 20 20 20 4e 4e 45 47 20 20 20 ┆ STATUS BITS: NNEG ┆
0x0bfe0…0c000 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 ┆ 2 RESULT ┆
0x0c000…0c020 3e 20 3d 20 30 0d 0a 20 20 20 20 20 20 20 20 20 4e 5a 45 52 4f 20 20 20 20 20 20 20 20 20 20 20 ┆> = 0 NZERO ┆
0x0c020…0c040 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 3c 3e 20 30 0d 0a 20 20 20 ┆2 RESULT <> 0 ┆
0x0c040…0c060 20 20 20 20 20 20 4f 56 46 4c 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 ┆ OVFL 2 ┆
0x0c060…0c080 20 20 20 20 20 20 41 72 69 74 68 6d 65 74 69 63 20 6f 76 65 72 66 6c 6f 77 0d 0a 20 20 20 20 20 ┆ Arithmetic overflow ┆
0x0c080…0c0a0 20 20 20 20 43 41 52 52 59 20 20 20 20 20 20 20 20 20 20 20 32 2c 31 39 20 20 20 20 20 20 20 20 ┆ CARRY 2,19 ┆
0x0c0a0…0c0c0 20 20 20 20 84 43 61 72 72 79 20 6f 75 74 20 6f 66 20 62 69 74 20 28 30 29 20 6f 66 20 0a 19 a9 ┆ Carry out of bit (0) of ┆
0x0c0c0…0c0e0 80 80 41 4c 55 0d 0a 20 20 20 20 20 20 20 20 20 53 48 4c 49 4e 4b 20 20 20 20 20 20 20 20 20 20 ┆ ALU SHLINK ┆
0x0c0e0…0c100 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 42 69 74 20 73 68 69 66 74 65 64 20 6f 75 74 ┆20 Bit shifted out┆
0x0c100…0c120 20 69 6e 20 73 68 69 66 74 20 0a 19 a9 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 2e 0d 0a 20 20 20 ┆ in shift instruction. ┆
0x0c120…0c140 20 20 20 20 20 20 4e 4f 52 4d 20 20 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 ┆ NORM 2 ┆
0x0c140…0c160 20 20 20 20 20 20 52 45 53 55 4c 54 20 6e 6f 72 6d 61 6c 69 7a 65 64 0d 0a 20 20 20 20 20 20 20 ┆ RESULT normalized ┆
0x0c160…0c180 20 20 41 44 44 43 4f 4e 44 20 20 20 20 20 20 20 20 20 31 35 2c 31 39 2c 32 30 20 20 20 20 20 20 ┆ ADDCOND 15,19,20 ┆
0x0c180…0c1a0 20 20 84 43 6f 6e 74 72 6f 6c 73 20 41 4c 55 20 6f 70 65 72 61 6e 64 73 20 69 6e 20 0a 19 a9 80 ┆ Controls ALU operands in ┆
0x0c1a0…0c1c0 80 6d 75 6c 69 74 70 6c 79 20 61 6e 64 20 41 4c 55 20 0a 19 a9 80 80 66 75 6e 63 74 69 6f 6e 20 ┆ mulitply and ALU function ┆
0x0c1c0…0c1e0 69 6e 20 64 69 76 69 64 65 20 0a 19 a9 80 80 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 ┆in divide microinstructions┆
0x0c1e0…0c200 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 49 56 53 49 47 4e 20 20 20 20 20 20 20 31 35 20 20 ┆. -,DIVSIGN 15 ┆
0x0c200…0c220 20 20 20 20 20 20 20 20 20 20 20 20 84 55 73 65 64 20 74 6f 20 73 74 6f 72 65 20 64 69 76 69 73 ┆ Used to store divis┆
0x0c220…0c240 6f 72 20 0a 19 a9 80 80 73 69 67 6e 20 69 6e 20 64 69 76 69 64 65 20 0a 19 a9 80 80 6f 70 65 72 ┆or sign in divide oper┆
0x0c240…0c260 61 74 69 6f 6e 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 44 49 56 43 4f 4e 44 20 20 20 20 20 20 20 ┆ations. DIVCOND ┆
0x0c260…0c280 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 49 56 43 4f 4e 44 20 3d 20 52 45 53 ┆ 15 DIVCOND = RES┆
0x0c280…0c2a0 55 4c 54 20 28 30 29 20 0a 19 a9 80 80 65 78 6f 72 20 2d 2c 44 49 56 53 49 47 4e 20 0d 0a 20 20 ┆ULT (0) exor -,DIVSIGN ┆
0x0c2a0…0c2c0 20 20 20 20 20 20 20 52 45 53 28 30 29 20 3d a3 e3 20 52 45 53 28 31 29 20 31 35 20 20 20 20 20 ┆ RES(0) = RES(1) 15 ┆
0x0c2c0…0c2e0 20 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 28 30 29 20 3c 3e 20 52 45 53 55 4c 54 20 28 31 ┆ RESULT (0) <> RESULT (1┆
0x0c2e0…0c300 29 0d 0a 20 20 20 20 20 20 20 20 20 46 20 3c 20 30 20 21 20 46 20 3c 20 38 20 20 20 31 35 20 20 ┆) F < 0 ! F < 8 15 ┆
0x0c300…0c320 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 3c 20 38 0d 0a 20 20 20 20 20 20 20 20 ┆ RESULT < 8 ┆
0x0c320…0c340 20 45 4e 42 55 53 52 45 51 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ENBUSREQ 37 ┆
0x0c340…0c360 20 2d 2c 4d 49 52 20 28 31 39 29 20 6f 72 20 52 45 53 55 4c 54 20 3e 3d 38 0d 0a 20 20 20 20 20 ┆ -,MIR (19) or RESULT >=8 ┆
0x0c360…0c380 20 20 20 20 57 52 49 54 45 20 20 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 ┆ WRITE 37 ┆
0x0c380…0c3a0 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 20 66 6f 72 20 49 2f 4f 20 0a 19 a9 80 ┆ Control signal for I/O ┆
0x0c3a0…0c3c0 80 6f 70 65 72 61 74 69 6f 6e 73 2e 20 49 6e 64 69 63 61 74 65 73 20 0a 19 a9 80 80 64 61 74 61 ┆ operations. Indicates data┆
0x0c3c0…0c3e0 20 74 72 61 6e 73 66 65 72 20 66 72 6f 6d 20 43 50 55 20 0a 19 a9 80 80 74 6f 20 73 6c 61 76 65 ┆ transfer from CPU to slave┆
0x0c3e0…0c400 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 4d 45 4d 41 44 44 52 20 20 20 20 20 20 20 33 20 20 20 ┆. -,MEMADDR 3 ┆
0x0c400…0c420 20 20 20 20 20 20 20 20 20 20 20 20 49 2f 4f 20 41 44 44 52 45 53 53 20 3c 20 38 0d 0a 20 20 20 ┆ I/O ADDRESS < 8 ┆
0x0c420…0c440 20 20 20 20 20 20 2d 2c 57 41 44 44 52 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 ┆ -,WADDR 3 ┆
0x0c440…0c460 20 20 20 20 20 20 84 49 2f 4f 20 41 44 44 52 45 53 53 20 3c 20 30 20 6f 72 20 49 2f 4f 20 0a 19 ┆ I/O ADDRESS < 0 or I/O ┆
0x0c460…0c480 a9 80 80 41 44 44 52 20 3e 3d 20 38 0d 0a 20 20 20 20 20 20 20 20 20 57 41 44 44 52 20 28 30 2c ┆ ADDR >= 8 WADDR (0,┆
0x0c480…0c4a0 31 29 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 57 41 44 44 52 20 28 30 ┆1) 19 WADDR (0┆
0x0c4a0…0c4c0 2c 31 29 20 3d 20 49 2f 4f 20 41 44 44 52 20 0a 19 a9 80 80 28 32 31 2c 32 32 29 2e 20 55 73 65 ┆,1) = I/O ADDR (21,22). Use┆
0x0c4c0…0c4e0 64 20 61 73 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 20 61 64 64 72 65 73 73 2e 0d 0a 20 20 20 ┆d as register address. ┆
0x0c4e0…0c500 20 20 20 20 20 20 4f 44 44 20 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 ┆ ODD 3 ┆
0x0c500…0c520 20 20 20 20 20 20 84 49 2f 4f 20 41 44 44 52 45 53 53 20 69 73 20 61 6e 20 6f 64 64 20 0a 19 a9 ┆ I/O ADDRESS is an odd ┆
0x0c520…0c52b 80 80 6e 75 6d 62 65 72 2e 0d 0a ┆ number. ┆
0x0c52b…0c52e FormFeed {
0x0c52b…0c52e 0c 82 98 ┆ ┆
0x0c52b…0c52e }
0x0c52e…0c531 0a 0d 0a ┆ ┆
0x0c531…0c534 FormFeed {
0x0c531…0c534 0c 80 88 ┆ ┆
0x0c531…0c534 }
0x0c534…0c540 0a 20 20 20 20 20 20 20 20 20 b0 a1 ┆ ┆
0x0c540…0c560 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 ┆SIGNAL DESTINATION ┆
0x0c560…0c580 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 ┆DESCRIPTION ┆
0x0c580…0c5a0 20 20 53 48 49 46 54 20 49 2f 4f 20 52 20 28 30 29 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SHIFT I/O R (0) 20 ┆
0x0c5a0…0c5c0 20 20 52 41 4d 2d 73 68 69 66 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 69 74 0d 0a 20 20 20 20 20 ┆ RAM-shifter in/out, bit ┆
0x0c5c0…0c5e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0c5e0…0c600 20 20 20 20 28 30 29 2c 20 74 72 69 2d 73 74 61 74 65 0d 0a 20 20 20 20 20 20 20 20 20 53 48 49 ┆ (0), tri-state SHI┆
0x0c600…0c620 46 54 20 49 2f 4f 20 51 20 28 30 29 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 51 2d ┆FT I/O Q (0) 20 Q-┆
0x0c620…0c640 73 68 69 66 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 69 74 20 0a 19 a9 80 80 28 30 29 2c 20 74 72 ┆shifter in/out, bit (0), tr┆
0x0c640…0c660 69 20 73 74 61 74 65 0d 0a 20 20 20 20 20 20 20 20 20 46 28 30 29 20 20 20 20 20 20 20 20 20 20 ┆i state F(0) ┆
0x0c660…0c680 20 20 31 35 2c 32 30 20 20 20 20 20 20 20 20 20 20 20 46 28 30 29 20 3d 20 52 45 53 55 4c 54 28 ┆ 15,20 F(0) = RESULT(┆
0x0c680…0c6a0 30 29 0d 0a 20 20 20 20 20 20 20 20 20 46 28 30 3a 33 29 20 3d 20 30 20 20 20 20 20 20 32 30 20 ┆0) F(0:3) = 0 20 ┆
0x0c6a0…0c6c0 20 20 20 20 20 20 20 20 20 20 20 20 20 84 52 45 53 55 4c 54 20 28 30 3a 33 29 20 3d 20 30 2c 20 ┆ RESULT (0:3) = 0, ┆
0x0c6c0…0c6e0 6f 70 65 6e 20 0a 19 a9 80 80 63 6f 6c 6c 65 63 74 6f 72 20 6f 75 74 70 75 74 2e 0d 0a 20 20 20 ┆open collector output. ┆
0x0c6e0…0c700 20 20 20 20 20 20 2d 2c 47 28 30 29 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 ┆ -,G(0) 19 ┆
0x0c700…0c720 20 20 20 20 20 20 84 43 61 72 72 79 20 67 65 6e 65 72 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a ┆ Carry generate for bits ┆
0x0c720…0c740 19 a9 80 80 28 30 3a 33 29 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 50 28 30 29 20 20 20 20 20 20 ┆ (0:3) -,P(0) ┆
0x0c740…0c760 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 70 72 6f 70 61 ┆ 19 Carry propa┆
0x0c760…0c780 67 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 30 3a 33 29 0d 0a 20 20 20 20 20 20 ┆gate for bits (0:3) ┆
0x0c780…0c7a0 20 20 20 4f 56 52 20 20 20 20 20 20 20 20 20 20 20 20 20 31 35 2c 32 30 20 20 20 20 20 20 20 20 ┆ OVR 15,20 ┆
0x0c7a0…0c7c0 20 20 20 41 72 69 74 68 6d 65 74 69 63 20 6f 76 65 72 66 6c 6f 77 2e 0d 0a 20 20 20 20 20 20 20 ┆ Arithmetic overflow. ┆
0x0c7c0…0c7e0 20 20 52 45 53 42 55 53 20 28 30 3a 31 29 20 20 20 20 31 35 2c 32 34 2c 32 36 20 20 20 20 20 20 ┆ RESBUS (0:1) 15,24,26 ┆
0x0c7e0…0c800 20 20 52 45 53 55 4c 54 20 42 55 53 20 28 30 3a 31 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆ RESULT BUS (0:1) ┆
0x0c800…0c820 20 20 20 20 20 20 20 20 20 20 20 20 20 32 37 2c 33 33 2c 33 34 2c 34 32 0d 0a 20 20 20 20 20 20 ┆ 27,33,34,42 ┆
0x0c820…0c840 20 20 20 52 45 53 42 55 53 20 28 32 3a 33 29 20 20 20 20 32 34 2c 32 36 2c 32 37 20 20 20 20 20 ┆ RESBUS (2:3) 24,26,27 ┆
0x0c840…0c860 20 20 20 52 45 53 55 4c 54 20 42 55 53 20 28 32 3a 33 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ RESULT BUS (2:3) ┆
0x0c860…0c880 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 33 2c 33 34 2c 34 32 0d 0a 20 20 20 20 20 20 20 20 ┆ 33,34,42 ┆
0x0c880…0c8a0 20 46 28 34 3a 37 29 20 3d 20 30 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ F(4:7) = 0 20 ┆
0x0c8a0…0c8c0 20 84 52 45 53 55 4c 54 20 28 34 3a 37 29 20 3d 20 30 2c 20 6f 70 65 6e 20 0a 19 a9 80 80 63 6f ┆ RESULT (4:7) = 0, open co┆
0x0c8c0…0c8e0 6c 6c 65 63 74 6f 72 20 6f 75 74 70 75 74 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 47 28 31 29 ┆llector output. -,G(1)┆
0x0c8e0…0c900 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 ┆ 19 Carry┆
0x0c900…0c920 20 67 65 6e 65 72 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 34 3a 37 29 0d 0a 20 ┆ generate for bits (4:7) ┆
0x0c920…0c940 20 20 20 20 20 20 20 20 2d 2c 50 28 31 29 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 ┆ -,P(1) 19 ┆
0x0c940…0c960 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 70 72 6f 70 61 67 61 74 65 20 66 6f 72 20 62 69 74 ┆ Carry propagate for bit┆
0x0c960…0c980 73 20 0a 19 a9 80 80 28 34 3a 37 29 0d 0a 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 20 28 34 ┆s (4:7) RESBUS (4┆
0x0c980…0c9a0 3a 35 29 20 20 20 20 32 34 2c 32 36 2c 32 37 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 42 55 ┆:5) 24,26,27 RESULT BU┆
0x0c9a0…0c9c0 53 20 28 34 3a 35 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆S (4:5) ┆
0x0c9c0…0c9e0 20 20 33 33 2c 33 34 2c 34 32 0d 0a 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 20 28 36 3a 37 ┆ 33,34,42 RESBUS (6:7┆
0x0c9e0…0ca00 29 20 20 20 20 32 34 2c 32 36 2c 32 37 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 42 55 53 20 ┆) 24,26,27 RESULT BUS ┆
0x0ca00…0ca20 28 36 3a 37 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆(6:7) ┆
0x0ca20…0ca2d 33 33 2c 33 34 2c 34 31 2c 34 32 0d 0a ┆33,34,41,42 ┆
0x0ca2d…0ca30 FormFeed {
0x0ca2d…0ca30 0c 81 d8 ┆ ┆
0x0ca2d…0ca30 }
0x0ca30…0ca33 0a 0d 0a ┆ ┆
0x0ca33…0ca36 FormFeed {
0x0ca33…0ca36 0c 80 88 ┆ ┆
0x0ca33…0ca36 }
0x0ca36…0ca40 0a 20 20 20 20 20 20 20 20 20 ┆ ┆
0x0ca40…0ca60 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 ┆ SIGNAL DESTINATION ┆
0x0ca60…0ca80 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 ┆ DESCRIPTION ┆
0x0ca80…0caa0 20 20 20 20 53 48 49 46 54 20 49 2f 4f 20 52 20 28 38 29 20 31 36 20 20 20 20 20 20 20 20 20 20 ┆ SHIFT I/O R (8) 16 ┆
0x0caa0…0cac0 20 20 20 20 84 52 41 4d 2d 73 68 69 66 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 69 74 20 0a 19 a9 ┆ RAM-shifter in/out, bit ┆
0x0cac0…0cae0 80 80 28 38 29 2c 20 74 72 69 2d 73 74 61 74 65 0d 0a 20 20 20 20 20 20 20 20 20 53 48 49 46 54 ┆ (8), tri-state SHIFT┆
0x0cae0…0cb00 20 49 2f 4f 20 51 20 28 38 29 20 31 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 51 2d 73 68 ┆ I/O Q (8) 16 Q-sh┆
0x0cb00…0cb20 69 66 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 69 74 20 0a 19 a9 80 80 28 38 29 2c 20 74 72 69 2d ┆ifter in/out, bit (8), tri-┆
0x0cb20…0cb40 73 74 61 74 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 46 28 38 3a 31 31 29 20 3d 20 30 20 20 20 20 ┆state. F(8:11) = 0 ┆
0x0cb40…0cb60 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 52 45 53 55 4c 54 20 28 38 3a 31 31 29 20 ┆ 20 RESULT (8:11) ┆
0x0cb60…0cb80 3d 20 30 2c 20 6f 70 65 6e 20 0a 19 a9 80 80 63 6f 6c 6c 65 63 74 6f 72 20 6f 75 74 70 75 74 2e ┆= 0, open collector output.┆
0x0cb80…0cba0 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 47 28 32 29 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 ┆ -,G(2) 19 ┆
0x0cba0…0cbc0 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 67 65 6e 65 72 61 74 65 20 66 6f 72 20 62 ┆ Carry generate for b┆
0x0cbc0…0cbe0 69 74 73 20 0a 19 a9 80 80 28 38 3a 31 31 29 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 50 28 32 29 ┆its (8:11) -,P(2)┆
0x0cbe0…0cc00 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 ┆ 19 Carry┆
0x0cc00…0cc20 20 70 72 6f 70 61 67 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 38 3a 31 31 29 0d ┆ propagate for bits (8:11) ┆
0x0cc20…0cc40 0a 20 20 20 20 20 20 20 20 20 52 45 53 42 55 53 20 28 38 3a 31 31 29 20 20 20 32 34 2c 32 36 2c ┆ RESBUS (8:11) 24,26,┆
0x0cc40…0cc60 32 37 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 42 55 53 20 28 38 3a 31 31 29 0d 0a 20 20 20 ┆27 RESULT BUS (8:11) ┆
0x0cc60…0cc80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 33 2c 33 34 2c 34 32 0d 0a ┆ 33,34,42 ┆
0x0cc80…0cca0 20 20 20 20 20 20 20 20 20 46 28 31 32 3a 31 35 29 20 3d 20 30 20 20 20 20 32 30 20 20 20 20 20 ┆ F(12:15) = 0 20 ┆
0x0cca0…0ccc0 20 20 20 20 20 20 20 20 20 84 52 45 53 55 4c 54 20 28 31 32 3a 31 35 29 20 3d 20 30 2c 20 6f 70 ┆ RESULT (12:15) = 0, op┆
0x0ccc0…0cce0 65 6e 20 0a 19 a9 80 80 63 6f 6c 6c 65 63 74 6f 72 20 6f 75 74 70 75 74 2e 0d 0a 20 20 20 20 20 ┆en collector output. ┆
0x0cce0…0cd00 20 20 20 20 2d 2c 47 28 33 29 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 ┆ -,G(3) 19 ┆
0x0cd00…0cd20 20 20 20 20 84 43 61 72 72 79 20 67 65 6e 65 72 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 ┆ Carry generate for bits ┆
0x0cd20…0cd40 80 80 28 31 32 3a 31 35 29 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 50 28 33 29 20 20 20 20 20 20 ┆ (12:15) -,P(3) ┆
0x0cd40…0cd60 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 70 72 6f 70 61 ┆ 19 Carry propa┆
0x0cd60…0cd80 67 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 31 32 3a 31 35 29 2e 0d 0a 20 20 20 ┆gate for bits (12:15). ┆
0x0cd80…0cda0 20 20 20 20 20 20 52 45 53 42 55 53 20 28 31 32 3a 31 35 29 20 20 34 2c 32 34 2c 32 35 2c 32 36 ┆ RESBUS (12:15) 4,24,25,26┆
0x0cda0…0cdc0 20 20 20 20 20 20 52 45 53 55 4c 54 20 42 55 53 20 28 31 32 3a 31 35 29 0d 0a 20 20 20 20 20 20 ┆ RESULT BUS (12:15) ┆
0x0cdc0…0cde0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 32 2c 33 33 2c 34 31 2c 34 33 0d 0a ┆ 32,33,41,43 ┆
0x0cde0…0cde3 FormFeed {
0x0cde0…0cde3 0c 81 a8 ┆ ┆
0x0cde0…0cde3 }
0x0cde3…0cde6 0a 0d 0a ┆ ┆
0x0cde6…0cde9 FormFeed {
0x0cde6…0cde9 0c 80 88 ┆ ┆
0x0cde6…0cde9 }
0x0cde9…0ce00 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 ┆ SIGNAL ┆
0x0ce00…0ce20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e ┆ DESTINATION DESCRIPTION┆
0x0ce20…0ce40 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 53 48 49 46 54 20 49 2f 4f ┆ SHIFT I/O┆
0x0ce40…0ce60 20 52 28 31 36 29 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 52 41 4d 2d 73 68 69 66 ┆ R(16) 17 RAM-shif┆
0x0ce60…0ce80 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 69 74 20 0a 19 a9 80 80 28 31 36 29 2c 20 74 72 69 2d 73 ┆ter in/out, bit (16), tri-s┆
0x0ce80…0cea0 74 61 74 65 0d 0a 20 20 20 20 20 20 20 20 20 53 48 49 46 54 20 49 2f 4f 20 51 28 31 36 29 20 31 ┆tate SHIFT I/O Q(16) 1┆
0x0cea0…0cec0 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 51 2d 73 68 69 66 74 65 72 20 69 6e 2f 6f 75 74 ┆7 Q-shifter in/out┆
0x0cec0…0cee0 2c 20 62 69 74 20 0a 19 a9 80 80 28 31 36 29 2c 20 74 72 69 2d 73 74 61 74 65 0d 0a 20 20 20 20 ┆, bit (16), tri-state ┆
0x0cee0…0cf00 20 20 20 20 20 46 28 31 36 3a 31 39 29 20 3d 20 30 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 ┆ F(16:19) = 0 20 ┆
0x0cf00…0cf20 20 20 20 20 20 84 52 45 53 55 4c 54 20 28 31 36 3a 31 37 29 20 3d 20 30 2c 20 6f 70 65 6e 20 0a ┆ RESULT (16:17) = 0, open ┆
0x0cf20…0cf40 19 a9 80 80 63 6f 6c 6c 65 63 74 6f 72 20 6f 75 74 70 75 74 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ collector output. ┆
0x0cf40…0cf60 2d 2c 47 28 34 29 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,G(4) 19 ┆
0x0cf60…0cf80 84 43 61 72 72 79 20 67 65 6e 65 72 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 31 ┆ Carry generate for bits (1┆
0x0cf80…0cfa0 36 3a 31 39 29 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 50 28 34 29 20 20 20 20 20 20 20 20 20 20 ┆6:19) -,P(4) ┆
0x0cfa0…0cfc0 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 70 72 6f 70 61 67 61 74 65 ┆19 Carry propagate┆
0x0cfc0…0cfe0 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 31 36 3a 31 39 29 0d 0a 20 20 20 20 20 20 20 20 ┆ for bits (16:19) ┆
0x0cfe0…0d000 20 52 45 53 42 55 53 20 28 31 36 3a 31 37 29 20 20 34 2c 32 34 2c 32 35 20 20 20 20 20 20 20 20 ┆ RESBUS (16:17) 4,24,25 ┆
0x0d000…0d020 20 52 45 53 55 4c 54 20 42 55 53 20 28 31 36 3a 31 39 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ RESULT BUS (16:19) ┆
0x0d020…0d040 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 36 2c 32 38 2c 33 33 0d 0a 20 20 20 20 20 20 20 20 ┆ 26,28,33 ┆
0x0d040…0d060 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 34 2c 34 33 0d 0a 20 20 20 20 20 20 20 20 ┆ 34,43 ┆
0x0d060…0d080 20 52 45 53 42 55 53 28 31 38 3a 31 39 29 20 20 20 34 2c 32 34 2c 32 35 2c 32 36 20 20 20 20 20 ┆ RESBUS(18:19) 4,24,25,26 ┆
0x0d080…0d0a0 20 52 45 53 55 4c 54 20 42 55 53 20 28 31 38 3a 31 39 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ RESULT BUS (18:19) ┆
0x0d0a0…0d0c0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 38 2c 33 30 2c 33 33 0d 0a 20 20 20 20 20 20 20 20 ┆ 28,30,33 ┆
0x0d0c0…0d0e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 34 2c 34 31 2c 34 33 0d 0a 20 20 20 20 20 ┆ 34,41,43 ┆
0x0d0e0…0d100 20 20 20 20 46 28 32 30 29 20 20 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 ┆ F(20) 20 ┆
0x0d100…0d120 20 20 20 20 84 46 28 32 30 29 20 3d 20 52 45 53 55 4c 54 20 28 32 30 29 0d 0a 20 20 20 20 20 20 ┆ F(20) = RESULT (20) ┆
0x0d120…0d140 20 20 20 46 28 32 30 3a 32 33 29 20 3d 20 30 20 20 20 20 32 30 20 20 20 20 20 20 20 20 20 20 20 ┆ F(20:23) = 0 20 ┆
0x0d140…0d160 20 20 20 84 52 45 53 55 4c 54 20 28 32 30 3a 32 33 29 20 3d 20 30 2c 20 6f 70 65 6e 20 0a 19 a9 ┆ RESULT (20:23) = 0, open ┆
0x0d160…0d180 80 80 63 6f 6c 6c 65 63 74 6f 72 20 6f 75 74 70 75 74 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 47 ┆ collector output -,G┆
0x0d180…0d1a0 28 35 29 20 20 20 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 ┆(5) 19 Ca┆
0x0d1a0…0d1c0 72 72 79 20 67 65 6e 65 72 61 74 65 20 66 6f 72 20 62 69 74 73 20 0a 19 a9 80 80 28 32 30 3a 32 ┆rry generate for bits (20:2┆
0x0d1c0…0d1e0 33 29 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 50 28 35 29 20 20 20 20 20 20 20 20 20 20 31 39 20 ┆3) -,P(5) 19 ┆
0x0d1e0…0d200 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 70 72 6f 70 61 67 61 74 65 20 66 6f ┆ Carry propagate fo┆
0x0d200…0d220 72 20 62 69 74 73 20 0a 19 a9 80 80 28 32 30 3a 32 33 29 0d 0a 20 20 20 20 20 20 20 20 20 52 45 ┆r bits (20:23) RE┆
0x0d220…0d240 53 42 55 53 20 28 32 30 29 20 20 20 20 20 34 2c 32 34 2c 32 35 20 20 20 20 20 20 20 20 20 52 45 ┆SBUS (20) 4,24,25 RE┆
0x0d240…0d260 53 55 4c 54 20 42 55 53 20 28 32 30 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆SULT BUS (20) ┆
0x0d260…0d280 20 20 20 20 20 20 20 20 32 36 2c 32 38 2c 33 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 26,28,30 ┆
0x0d280…0d2a0 20 20 20 20 20 20 20 20 20 20 20 33 30 2c 33 34 2c 34 31 2c 34 33 0d 0a 20 20 20 20 20 20 20 20 ┆ 30,34,41,43 ┆
0x0d2a0…0d2c0 20 52 45 53 42 55 53 20 28 32 31 29 20 20 20 20 20 34 2c 31 35 2c 32 34 2c 32 35 20 20 20 20 20 ┆ RESBUS (21) 4,15,24,25 ┆
0x0d2c0…0d2e0 20 52 45 53 55 4c 54 20 42 55 53 20 28 32 31 29 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ RESULT BUS (21) ┆
0x0d2e0…0d300 20 20 20 20 20 20 20 20 20 20 20 32 36 2c 32 38 2c 33 30 2c 33 33 0d 0a 20 20 20 20 20 20 20 20 ┆ 26,28,30,33 ┆
0x0d300…0d320 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 34 2c 34 31 2c 34 33 0d 0a 20 20 20 20 20 ┆ 34,41,43 ┆
0x0d320…0d340 20 20 20 20 52 45 53 42 55 53 20 28 32 32 3a 32 33 29 20 20 34 2c 31 35 2c 32 34 20 20 20 20 20 ┆ RESBUS (22:23) 4,15,24 ┆
0x0d340…0d360 20 20 20 20 52 45 53 55 4c 54 20 42 55 53 20 28 32 32 3a 32 33 29 0d 0a 20 20 20 20 20 20 20 20 ┆ RESULT BUS (22:23) ┆
0x0d360…0d380 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 32 35 2c 32 36 2c 32 38 0d 0a 20 20 20 20 20 ┆ 25,26,28 ┆
0x0d380…0d3a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 33 30 2c 33 33 2c 33 34 2c 34 33 0d ┆ 30,33,34,43 ┆
0x0d3a0…0d3c0 0a 20 20 20 20 20 20 20 20 20 53 48 49 46 54 20 49 2f 4f 20 52 28 32 33 29 20 32 30 20 20 20 20 ┆ SHIFT I/O R(23) 20 ┆
0x0d3c0…0d3e0 20 20 20 20 20 20 20 20 20 20 84 52 41 4d 2d 73 68 69 66 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 ┆ RAM-shifter in/out, b┆
0x0d3e0…0d400 69 74 20 0a 19 a9 80 80 28 32 33 29 2c 20 74 72 69 2d 73 74 61 74 65 0d 0a 20 20 20 20 20 20 20 ┆it (23), tri-state ┆
0x0d400…0d420 20 20 53 48 49 46 54 20 49 2f 4f 20 51 28 32 33 29 20 32 30 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SHIFT I/O Q(23) 20 ┆
0x0d420…0d440 20 20 84 51 2d 73 68 69 66 74 65 72 20 69 6e 2f 6f 75 74 2c 20 62 69 74 20 0a 19 a9 80 80 28 32 ┆ Q-shifter in/out, bit (2┆
0x0d440…0d450 33 29 2c 20 74 72 69 2d 73 74 61 74 65 2e 0d 0a ┆3), tri-state. ┆
0x0d450…0d453 FormFeed {
0x0d450…0d453 0c 82 a8 ┆ ┆
0x0d450…0d453 }
0x0d453…0d456 0a 0d 0a ┆ ┆
0x0d456…0d459 FormFeed {
0x0d456…0d459 0c 80 88 ┆ ┆
0x0d456…0d459 }
0x0d459…0d460 0a 20 20 20 20 20 20 ┆ ┆
0x0d460…0d480 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e ┆ SIGNAL DESTINATION┆
0x0d480…0d4a0 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ DESCRIPTION ┆
0x0d4a0…0d4c0 20 20 20 20 20 20 20 43 41 52 52 59 28 30 29 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 ┆ CARRY(0) 15 ┆
0x0d4c0…0d4e0 20 20 20 20 20 20 20 43 61 72 72 79 20 66 72 6f 6d 20 41 4c 55 20 62 69 74 20 28 30 29 0d 0a 20 ┆ Carry from ALU bit (0) ┆
0x0d4e0…0d500 20 20 20 20 20 20 20 20 43 41 52 52 59 28 34 29 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 ┆ CARRY(4) 16 ┆
0x0d500…0d520 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 74 6f 20 32 39 30 31 41 20 62 69 74 20 28 33 29 0d ┆ Carry to 2901A bit (3) ┆
0x0d520…0d540 0a 20 20 20 20 20 20 20 20 20 43 41 52 52 59 28 38 29 20 20 20 20 20 20 20 20 31 36 20 20 20 20 ┆ CARRY(8) 16 ┆
0x0d540…0d560 20 20 20 20 20 20 20 20 20 20 84 43 61 72 72 79 20 74 6f 20 32 39 30 31 41 20 62 69 74 20 28 37 ┆ Carry to 2901A bit (7┆
0x0d560…0d580 29 0d 0a 20 20 20 20 20 20 20 20 20 43 41 52 52 59 28 31 32 29 20 20 20 20 20 20 20 31 37 20 20 ┆) CARRY(12) 17 ┆
0x0d580…0d5a0 20 20 20 20 20 20 20 20 20 20 20 20 43 61 72 72 79 20 74 6f 20 32 39 30 31 41 20 62 69 74 20 28 ┆ Carry to 2901A bit (┆
0x0d5a0…0d5c0 31 31 29 0d 0a 20 20 20 20 20 20 20 20 20 43 41 52 52 59 28 31 36 29 20 20 20 20 20 20 20 31 37 ┆11) CARRY(16) 17┆
0x0d5c0…0d5e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 61 72 72 79 20 74 6f 20 32 39 30 31 41 20 62 69 74 ┆ Carry to 2901A bit┆
0x0d5e0…0d600 20 28 31 35 29 0d 0a 20 20 20 20 20 20 20 20 20 43 41 52 52 59 28 32 30 29 20 20 20 20 20 20 20 ┆ (15) CARRY(20) ┆
0x0d600…0d620 31 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 43 61 72 72 79 20 74 6f 20 32 39 30 31 41 20 62 ┆18 Carry to 2901A b┆
0x0d620…0d640 69 74 20 28 31 39 29 0d 0a 20 20 20 20 20 20 20 20 20 43 41 52 52 59 20 49 4e 20 20 20 20 20 20 ┆it (19) CARRY IN ┆
0x0d640…0d660 20 20 31 38 2c 31 39 20 20 20 20 20 20 20 20 20 20 20 84 4f 75 74 70 75 74 20 66 72 6f 6d 20 63 ┆ 18,19 Output from c┆
0x0d660…0d680 61 72 72 79 20 0a 19 a9 80 80 73 65 6c 65 63 74 6f 72 2e 20 43 61 72 72 79 20 74 6f 20 32 39 30 ┆arry selector. Carry to 290┆
0x0d680…0d6a0 31 41 20 0a 19 a9 80 80 62 69 74 20 28 32 33 29 0d 0a 20 20 20 20 20 20 20 20 20 49 31 20 20 20 ┆1A bit (23) I1 ┆
0x0d6a0…0d6c0 20 20 20 20 20 20 20 20 20 20 20 31 36 2c 31 37 2c 31 38 20 20 20 20 20 20 20 20 84 43 6f 6e 74 ┆ 16,17,18 Cont┆
0x0d6c0…0d6e0 72 6f 6c 73 20 41 4c 55 20 6f 70 65 72 61 6e 64 73 20 69 6e 20 0a 19 a9 80 80 6d 75 6c 74 69 70 ┆rols ALU operands in multip┆
0x0d6e0…0d700 6c 79 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 2d 0a 19 a9 80 80 74 69 6f 6e 73 2e 0d 0a 20 20 20 ┆ly microinstruc- tions. ┆
0x0d700…0d720 20 20 20 20 20 20 49 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 31 36 2c 31 37 2c 31 38 20 20 ┆ I3 16,17,18 ┆
0x0d720…0d740 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 41 4c 55 20 66 75 6e 63 74 69 6f 6e 20 69 6e 20 ┆ Controls ALU function in ┆
0x0d740…0d760 0a 19 a9 80 80 64 69 76 69 64 65 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 73 0d 0a 20 ┆ divide microinstructions ┆
0x0d760…0d780 20 20 20 20 20 20 20 20 42 41 44 44 52 20 28 32 3a 33 29 20 20 20 20 20 31 36 2c 31 37 2c 31 38 ┆ BADDR (2:3) 16,17,18┆
0x0d780…0d7a0 20 20 20 20 20 20 20 20 84 54 77 6f 20 6c 65 61 73 74 20 73 69 67 6e 69 66 69 63 61 6e 74 20 0a ┆ Two least significant ┆
0x0d7a0…0d7c0 19 a9 80 80 62 69 74 73 20 6f 66 20 42 20 61 64 64 72 65 73 73 20 74 6f 20 0a 19 a9 80 80 32 39 ┆ bits of B address to 29┆
0x0d7c0…0d7c6 30 31 41 2e 0d 0a ┆01A. ┆
0x0d7c6…0d7c9 FormFeed {
0x0d7c6…0d7c9 0c 81 90 ┆ ┆
0x0d7c6…0d7c9 }
0x0d7c9…0d7cc 0a 0d 0a ┆ ┆
0x0d7cc…0d7cf FormFeed {
0x0d7cc…0d7cf 0c 80 88 ┆ ┆
0x0d7cc…0d7cf }
0x0d7cf…0d7e0 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 ┆ SIGNA┆
0x0d7e0…0d800 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 ┆L DESTINATION DESCR┆
0x0d800…0d820 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 52 49 47 ┆IPTION RIG┆
0x0d820…0d840 48 54 20 53 48 49 4e 20 52 28 30 29 20 31 36 2c 32 30 20 20 20 20 20 20 20 20 20 20 20 84 53 68 ┆HT SHIN R(0) 16,20 Sh┆
0x0d840…0d860 69 66 74 20 69 6e 70 75 74 20 74 6f 20 52 41 4d 2d 0a 19 a9 80 80 73 68 69 66 74 65 72 20 62 69 ┆ift input to RAM- shifter bi┆
0x0d860…0d880 74 20 28 30 29 20 66 6f 72 20 0a 19 a9 80 80 72 69 67 68 74 20 73 68 69 66 74 73 2e 20 54 72 69 ┆t (0) for right shifts. Tri┆
0x0d880…0d8a0 2d 73 74 61 74 65 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a 20 20 20 20 20 20 20 20 20 4c 45 ┆-state signal. LE┆
0x0d8a0…0d8c0 46 54 20 53 48 49 4e 20 51 28 32 33 29 20 31 38 2c 32 30 20 20 20 20 20 20 20 20 20 20 20 84 53 ┆FT SHIN Q(23) 18,20 S┆
0x0d8c0…0d8e0 68 69 66 74 20 69 6e 70 75 74 20 74 6f 20 51 2d 73 68 69 66 74 65 72 20 0a 19 a9 80 80 62 69 74 ┆hift input to Q-shifter bit┆
0x0d8e0…0d900 20 28 20 32 33 29 20 66 6f 72 20 6c 65 66 74 20 0a 19 a9 80 80 73 68 69 66 74 73 2e 20 54 72 69 ┆ ( 23) for left shifts. Tri┆
0x0d900…0d920 2d 73 74 61 74 65 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a 20 20 20 20 20 20 20 20 20 4c 45 ┆-state signal. LE┆
0x0d920…0d940 46 54 20 53 48 49 4e 20 52 28 32 33 29 20 31 38 2c 32 30 20 20 20 20 20 20 20 20 20 20 20 84 53 ┆FT SHIN R(23) 18,20 S┆
0x0d940…0d960 68 69 66 74 20 69 6e 70 75 74 20 74 6f 20 52 41 4d 2d 0a 19 a9 80 80 73 68 69 66 74 65 72 20 62 ┆hift input to RAM- shifter b┆
0x0d960…0d980 69 74 20 28 32 33 29 20 66 6f 72 20 0a 19 a9 80 80 6c 65 66 74 20 73 68 69 66 74 73 2e 20 54 72 ┆it (23) for left shifts. Tr┆
0x0d980…0d9a0 69 2d 73 74 61 74 65 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a 20 20 20 20 20 20 20 20 20 53 ┆i-state signal. S┆
0x0d9a0…0d9c0 48 49 46 54 4f 55 54 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆HIFTOUT 15 ┆
0x0d9c0…0d9e0 42 69 74 20 73 68 69 66 74 65 74 20 6f 75 74 20 6f 66 20 52 41 4d 20 0a 19 a9 80 80 6f 72 20 51 ┆Bit shiftet out of RAM or Q┆
0x0d9e0…0da00 2d 73 68 69 66 74 65 72 20 69 6e 20 73 68 69 66 74 20 0a 19 a9 80 80 6f 70 65 72 61 74 69 6f 6e ┆-shifter in shift operation┆
0x0da00…0da20 2e 0d 0a 20 20 20 20 20 20 20 20 20 52 49 47 48 54 20 53 48 49 4e 20 51 28 30 29 20 31 36 2c 32 ┆. RIGHT SHIN Q(0) 16,2┆
0x0da20…0da40 30 20 20 20 20 20 20 20 20 20 20 20 84 53 68 69 66 74 20 69 6e 70 75 74 20 74 6f 20 51 2d 73 68 ┆0 Shift input to Q-sh┆
0x0da40…0da60 69 66 74 65 72 20 0a 19 a9 80 80 62 69 74 20 28 30 29 20 66 6f 72 20 72 69 67 68 74 20 0a 19 a9 ┆ifter bit (0) for right ┆
0x0da60…0da80 80 80 73 68 69 66 74 73 2e 20 54 72 69 2d 73 74 61 74 65 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e ┆ shifts. Tri-state signal.┆
0x0da80…0daa0 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 4d 49 52 20 28 38 29 20 20 20 20 20 20 20 32 30 20 20 20 ┆ -,MIR (8) 20 ┆
0x0daa0…0dac0 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 20 74 72 69 2d 73 74 61 74 65 20 6f 75 ┆ Control tri-state ou┆
0x0dac0…0dae0 74 70 75 74 20 0a 19 a9 80 80 6f 66 20 6d 75 6c 74 69 70 6c 65 78 65 72 73 20 66 6f 72 20 0a 19 ┆tput of multiplexers for ┆
0x0dae0…0db00 a9 80 80 73 68 69 66 74 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 28 ┆ shift control. -,F(┆
0x0db00…0db20 30 29 20 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 2c 46 28 ┆0) 15 -,F(┆
0x0db20…0db40 30 29 20 3d 20 2d 2c 52 45 53 55 4c 54 20 28 30 29 0d 0a 20 20 20 20 20 20 20 20 20 4d 55 4c 54 ┆0) = -,RESULT (0) MULT┆
0x0db40…0db60 43 4f 4e 44 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4d 55 4c ┆COND 15 MUL┆
0x0db60…0db80 54 43 4f 4e 44 20 3d 20 2d 2c 51 28 32 33 29 20 69 6e 20 0a 19 a9 80 80 72 69 67 68 74 20 73 68 ┆TCOND = -,Q(23) in right sh┆
0x0db80…0dba0 69 66 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 46 28 32 30 29 20 20 20 20 20 20 20 20 20 ┆ifts. -,F(20) ┆
0x0dba0…0dbc0 32 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2d 2c 46 28 32 30 29 20 3d 20 2d 2c 52 45 53 55 ┆20 -,F(20) = -,RESU┆
0x0dbc0…0dbe0 4c 54 20 28 32 30 29 0d 0a 20 20 20 20 20 20 20 20 20 52 45 53 20 3d a3 e3 20 30 20 20 20 20 20 ┆LT (20) RES = 0 ┆
0x0dbe0…0dc00 20 20 20 20 31 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 3c 3e 20 30 0d ┆ 15 RESULT <> 0 ┆
0x0dc00…0dc20 0a 20 20 20 20 20 20 20 20 20 46 28 30 3a 32 30 29 20 3d a3 e3 20 30 20 20 20 20 20 31 35 20 20 ┆ F(0:20) = 0 15 ┆
0x0dc20…0dc40 20 20 20 20 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 3c 20 30 20 6f 72 20 52 45 53 55 4c 54 ┆ RESULT < 0 or RESULT┆
0x0dc40…0dc46 20 3e 3d 38 0d 0a ┆ >=8 ┆
0x0dc46…0dc49 FormFeed {
0x0dc46…0dc49 0c 81 e8 ┆ ┆
0x0dc46…0dc49 }
0x0dc49…0dc4c 0a 0d 0a ┆ ┆
0x0dc4c…0dc4f FormFeed {
0x0dc4c…0dc4f 0c 80 88 ┆ ┆
0x0dc4c…0dc4f }
0x0dc4f…0dc60 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 ┆ SIGNA┆
0x0dc60…0dc80 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 ┆L DESTINATION DESCR┆
0x0dc80…0dca0 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 53 42 55 ┆IPTION SBU┆
0x0dca0…0dcc0 53 20 28 30 3a 37 29 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 4f ┆S (0:7) 16 SO┆
0x0dcc0…0dce0 55 52 43 45 20 42 55 53 20 28 30 3a 37 29 2e 20 49 6e 70 75 74 20 0a 19 a9 80 80 74 6f 20 32 39 ┆URCE BUS (0:7). Input to 29┆
0x0dce0…0dd00 30 31 41 20 66 72 6f 6d 20 65 78 74 65 72 6e 61 6c 20 0a 19 a9 80 80 73 6f 75 72 63 65 20 72 65 ┆01A from external source re┆
0x0dd00…0dd1e 67 69 73 74 65 72 73 2e 20 54 72 69 2d 0a 19 a9 80 80 73 74 61 74 65 20 62 75 73 2e 0d 0a ┆gisters. Tri- state bus. ┆
0x0dd1e…0dd21 FormFeed {
0x0dd1e…0dd21 0c 80 a8 ┆ ┆
0x0dd1e…0dd21 }
0x0dd21…0dd24 0a 0d 0a ┆ ┆
0x0dd24…0dd27 FormFeed {
0x0dd24…0dd27 0c 80 88 ┆ ┆
0x0dd24…0dd27 }
0x0dd27…0dd40 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 ┆ SIGNAL ┆
0x0dd40…0dd60 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 ┆ DESTINATION DESCRIPTION ┆
0x0dd60…0dd80 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 53 42 55 53 20 28 38 3a 31 35 29 ┆ SBUS (8:15)┆
0x0dd80…0dda0 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 4f 55 52 43 45 20 42 55 53 ┆ 17 SOURCE BUS┆
0x0dda0…0ddc0 20 28 38 3a 31 35 29 2e 20 49 6e 70 75 74 20 0a 19 a9 80 80 74 6f 20 32 39 30 31 41 20 66 72 6f ┆ (8:15). Input to 2901A fro┆
0x0ddc0…0dde0 6d 20 65 78 74 65 72 6e 61 6c 20 0a 19 a9 80 80 73 6f 75 72 63 65 20 72 65 67 69 73 74 65 72 73 ┆m external source registers┆
0x0dde0…0ddf7 2e 20 54 72 69 2d 0a 19 a9 80 80 73 74 61 74 65 20 62 75 73 2e 0d 0a ┆. Tri- state bus. ┆
0x0ddf7…0ddfa FormFeed {
0x0ddf7…0ddfa 0c 80 a8 ┆ ┆
0x0ddf7…0ddfa }
0x0ddfa…0ddfd 0a 0d 0a ┆ ┆
0x0ddfd…0de00 FormFeed {
0x0ddfd…0de00 0c 80 88 ┆ ┆
0x0ddfd…0de00 }
0x0de00…0de20 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 ┆ SIGNAL DEST┆
0x0de20…0de40 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 ┆INATION DESCRIPTION ┆
0x0de40…0de60 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 53 42 55 53 20 28 31 36 3a 32 33 29 20 20 20 20 31 38 ┆ SBUS (16:23) 18┆
0x0de60…0de80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 4f 55 52 43 45 20 42 55 53 20 28 31 36 3a 32 33 ┆ SOURCE BUS (16:23┆
0x0de80…0dea0 29 2e 20 0a 19 a9 80 80 49 6e 70 75 74 20 74 6f 20 32 39 30 31 41 20 66 72 6f 6d 20 0a 19 a9 80 ┆). Input to 2901A from ┆
0x0dea0…0dec0 80 65 78 74 65 72 6e 61 6c 20 73 6f 75 72 63 65 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 73 2e ┆ external source registers.┆
0x0dec0…0ded6 20 54 72 69 2d 73 74 61 74 65 20 0a 19 a9 80 80 62 75 73 2e 0d 0a ┆ Tri-state bus. ┆
0x0ded6…0ded9 FormFeed {
0x0ded6…0ded9 0c 80 b0 ┆ ┆
0x0ded6…0ded9 }
0x0ded9…0dedc 0a 0d 0a ┆ ┆
0x0dedc…0dedf FormFeed {
0x0dedc…0dedf 0c 80 88 ┆ ┆
0x0dedc…0dedf }
0x0dedf…0dee0 0a ┆ ┆
0x0dee0…0df00 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 ┆ SIGNAL DESTI┆
0x0df00…0df20 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 ┆NATION DESCRIPTION ┆
0x0df20…0df40 20 20 0d 0a 20 20 20 20 20 20 20 20 20 53 43 52 41 54 43 48 50 20 28 30 3a 37 29 20 20 32 31 20 ┆ SCRATCHP (0:7) 21 ┆
0x0df40…0df60 20 20 20 20 20 20 20 20 20 20 20 20 20 84 31 36 20 77 6f 72 64 20 53 63 72 61 74 63 68 70 61 64 ┆ 16 word Scratchpad┆
0x0df60…0df80 20 0a 19 a9 80 80 4d 65 6d 6f 72 79 2e 0d 0a 20 20 20 20 20 20 20 20 20 53 43 52 41 54 43 48 50 ┆ Memory. SCRATCHP┆
0x0df80…0dfa0 20 28 38 3a 31 35 29 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 6e 65 63 74 ┆ (8:15) 22 Connect┆
0x0dfa0…0dfc0 65 64 20 74 6f 20 53 4f 55 52 43 45 20 42 55 53 2e 0d 0a 20 20 20 20 20 20 20 20 20 53 43 52 41 ┆ed to SOURCE BUS. SCRA┆
0x0dfc0…0dfe0 54 43 48 50 20 28 31 36 3a 32 33 29 32 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 72 69 2d ┆TCHP (16:23)23 Tri-┆
0x0dfe0…0dff0 73 74 61 74 65 20 6f 75 74 70 75 74 73 2e 0d 0a ┆state outputs. ┆
0x0dff0…0dff3 FormFeed {
0x0dff0…0dff3 0c 80 a8 ┆ ┆
0x0dff0…0dff3 }
0x0dff3…0dff6 0a 0d 0a ┆ ┆
0x0dff6…0dff9 FormFeed {
0x0dff6…0dff9 0c 80 88 ┆ ┆
0x0dff6…0dff9 }
0x0dff9…0e000 0a 20 20 20 20 20 20 ┆ ┆
0x0e000…0e020 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e ┆ SIGNAL DESTINATION┆
0x0e020…0e040 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ DESCRIPTION ┆
0x0e040…0e060 20 20 20 20 20 20 20 49 4d 4f 50 20 28 30 3a 37 29 20 20 20 20 20 20 32 31 20 20 20 20 20 20 20 ┆ IMOP (0:7) 21 ┆
0x0e060…0e080 20 20 20 20 20 20 20 84 49 6d 6d 65 64 69 61 74 65 20 4f 70 65 72 61 6e 64 20 0a 19 a9 80 80 52 ┆ Immediate Operand R┆
0x0e080…0e0a0 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 4d 4f 50 20 28 38 3a 31 35 29 20 20 ┆egister. IMOP (8:15) ┆
0x0e0a0…0e0c0 20 20 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 6e 65 63 74 65 64 20 74 6f ┆ 22 Connected to┆
0x0e0c0…0e0e0 20 53 4f 55 52 43 45 20 42 55 53 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 4d 4f 50 20 28 31 36 3a ┆ SOURCE BUS. IMOP (16:┆
0x0e0e0…0e100 32 33 29 20 20 20 20 32 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 54 72 69 2d 73 74 61 74 65 ┆23) 23 Tri-state┆
0x0e100…0e120 20 6f 75 74 70 75 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 53 59 53 52 53 54 20 20 20 ┆ outputs. CPUSYSRST ┆
0x0e120…0e140 20 20 20 20 34 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 79 73 74 65 6d 20 52 65 73 65 ┆ 40 System Rese┆
0x0e140…0e160 74 20 73 69 67 6e 61 6c 20 0a 19 a9 80 80 67 65 6e 65 72 61 74 65 64 20 62 79 20 43 50 55 20 38 ┆t signal generated by CPU 8┆
0x0e160…0e180 31 31 2e 20 0a 19 a9 80 80 43 6f 6e 6e 65 63 74 65 64 20 74 6f 20 53 79 73 74 65 6d 20 42 75 73 ┆11. Connected to System Bus┆
0x0e180…0e1a0 2e 0d 0a 20 20 20 20 20 20 20 20 20 52 55 4e 20 20 20 20 20 20 20 20 20 20 20 20 20 32 39 20 20 ┆. RUN 29 ┆
0x0e1a0…0e1c0 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 74 68 65 20 27 52 55 4e 27 20 ┆ Controls the 'RUN' ┆
0x0e1c0…0e1e0 6c 61 6d 70 20 0a 19 a9 80 80 6f 6e 20 74 68 65 20 4f 43 50 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆lamp on the OCP. ┆
0x0e1e0…0e200 41 55 54 4f 4c 4f 41 44 49 4e 47 20 20 20 20 20 32 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆AUTOLOADING 29 ┆
0x0e200…0e220 84 43 6f 6e 74 72 6f 6c 73 20 74 68 65 20 27 41 55 54 4f 4c 4f 41 44 27 20 0a 19 a9 80 80 6c 61 ┆ Controls the 'AUTOLOAD' la┆
0x0e220…0e240 6d 70 20 6f 6e 20 74 68 65 20 4f 43 50 2e 0d 0a 20 20 20 20 20 20 20 20 20 53 49 4e 47 4c 45 49 ┆mp on the OCP. SINGLEI┆
0x0e240…0e260 4e 53 54 52 20 20 20 20 20 32 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 74 65 72 72 ┆NSTR 28 Interr┆
0x0e260…0e280 75 70 74 20 73 69 67 6e 61 6c 20 75 73 65 64 20 74 6f 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 20 ┆upt signal used to control ┆
0x0e280…0e2a0 73 69 6e 67 6c 65 20 0a 19 a9 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 65 78 65 63 75 74 69 6f ┆single instruction executio┆
0x0e2a0…0e2c0 6e 2e 0d 0a 20 20 20 20 20 20 20 20 20 53 45 54 20 49 56 20 54 49 4d 45 52 20 20 20 20 33 31 20 ┆n. SET IV TIMER 31 ┆
0x0e2c0…0e2e0 20 20 20 20 20 20 20 20 20 20 20 20 20 84 55 73 65 64 20 74 6f 20 73 65 74 20 74 68 65 20 49 6e ┆ Used to set the In┆
0x0e2e0…0e300 74 65 72 76 61 6c 20 0a 19 a9 80 80 54 69 6d 65 72 20 69 6e 74 65 72 72 75 70 74 20 66 6c 69 70 ┆terval Timer interrupt flip┆
0x0e300…0e320 2d 0a 19 a9 80 80 66 6c 6f 70 2e 0d 0a 20 20 20 20 20 20 20 20 20 54 43 50 49 4e 41 43 4b 20 20 ┆- flop. TCPINACK ┆
0x0e320…0e340 20 20 20 20 20 20 32 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 63 6b 6e 6f 77 6c 65 64 ┆ 28 Acknowled┆
0x0e340…0e360 67 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 a9 80 80 43 50 55 20 74 6f 20 54 43 41 2e 0d ┆ge signal from CPU to TCA. ┆
0x0e360…0e380 0a 20 20 20 20 20 20 20 20 20 54 43 50 4f 55 54 52 44 59 20 20 20 20 20 20 20 32 38 20 20 20 20 ┆ TCPOUTRDY 28 ┆
0x0e380…0e3a0 20 20 20 20 20 20 20 20 20 20 84 52 65 61 64 79 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 43 50 55 ┆ Ready signal from CPU┆
0x0e3a0…0e3c0 20 74 6f 20 0a 19 a9 80 80 54 43 41 2e 0d 0a 20 20 20 20 20 20 20 20 20 54 53 54 53 59 4e 43 20 ┆ to TCA. TSTSYNC ┆
0x0e3c0…0e3e0 20 20 20 20 20 20 20 20 2d 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 79 6e 63 68 72 6f ┆ - Synchro┆
0x0e3e0…0e400 6e 69 7a 61 74 69 6f 6e 20 73 69 67 6e 61 6c 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 6c 65 64 20 ┆nization signal controlled ┆
0x0e400…0e420 62 79 20 6d 69 63 72 6f 2d 0a 19 a9 80 80 64 69 61 67 6e 6f 73 74 69 63 20 72 6f 75 74 69 6e 65 ┆by micro- diagnostic routine┆
0x0e420…0e440 73 2e 20 0a 19 a9 80 80 49 6e 74 65 6e 64 65 64 20 61 73 20 73 63 6f 70 65 20 0a 19 a9 80 80 74 ┆s. Intended as scope t┆
0x0e440…0e449 72 69 67 67 65 72 2e 0d 0a ┆rigger. ┆
0x0e449…0e44c FormFeed {
0x0e449…0e44c 0c 81 d8 ┆ ┆
0x0e449…0e44c }
0x0e44c…0e44f 0a 0d 0a ┆ ┆
0x0e44f…0e452 FormFeed {
0x0e44f…0e452 0c 80 88 ┆ ┆
0x0e44f…0e452 }
0x0e452…0e460 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 ┆ SI┆
0x0e460…0e480 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 ┆GNAL DESTINATION DE┆
0x0e480…0e4a0 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆SCRIPTION ┆
0x0e4a0…0e4c0 53 49 47 4e 45 58 54 20 28 30 3a 37 29 20 20 20 32 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆SIGNEXT (0:7) 21 ┆
0x0e4c0…0e4e0 54 72 61 6e 73 66 65 72 73 20 62 69 74 73 20 28 31 32 3a 32 33 29 0d 0a 20 20 20 20 20 20 20 20 ┆Transfers bits (12:23) ┆
0x0e4e0…0e500 20 53 49 47 4e 45 58 54 20 28 38 3a 31 35 29 20 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ SIGNEXT (8:15) 22 ┆
0x0e500…0e520 20 66 72 6f 6d 20 74 68 65 20 52 45 53 55 4c 54 20 42 55 53 20 74 6f 20 0d 0a 20 20 20 20 20 20 ┆ from the RESULT BUS to ┆
0x0e520…0e540 20 20 20 53 49 47 4e 45 58 54 20 28 31 36 3a 32 33 29 20 32 33 20 20 20 20 20 20 20 20 20 20 20 ┆ SIGNEXT (16:23) 23 ┆
0x0e540…0e560 20 20 20 84 74 68 65 20 53 4f 55 52 43 45 20 42 55 53 20 77 69 74 68 20 62 69 74 20 0a 19 a9 80 ┆ the SOURCE BUS with bit ┆
0x0e560…0e580 80 28 31 32 29 20 65 78 74 65 6e 64 65 64 20 61 73 20 73 69 67 6e 2e 20 0a 19 a9 80 80 53 49 47 ┆ (12) extended as sign. SIG┆
0x0e580…0e5a0 4e 45 58 54 20 28 30 3a 32 33 29 20 3d 20 31 32 20 65 78 74 20 0a 19 a9 80 80 52 45 53 42 55 53 ┆NEXT (0:23) = 12 ext RESBUS┆
0x0e5a0…0e5c0 20 28 31 32 29 20 63 6f 6e 20 52 45 53 42 55 53 20 0a 19 a9 80 80 28 31 32 3a 32 33 29 2e 0d 0a ┆ (12) con RESBUS (12:23). ┆
0x0e5c0…0e5e0 20 20 20 20 20 20 20 20 20 52 4f 54 41 54 45 20 28 30 3a 37 29 20 20 20 20 32 31 20 20 20 20 20 ┆ ROTATE (0:7) 21 ┆
0x0e5e0…0e600 20 20 20 20 20 20 20 20 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 0d 0a 20 ┆ The contents of the ┆
0x0e600…0e620 20 20 20 20 20 20 20 20 52 4f 54 41 54 45 20 28 38 3a 31 35 29 20 20 20 32 32 20 20 20 20 20 20 ┆ ROTATE (8:15) 22 ┆
0x0e620…0e640 20 20 20 20 20 20 20 20 52 45 53 55 4c 54 20 42 55 53 20 69 73 20 72 6f 74 61 74 65 64 20 31 32 ┆ RESULT BUS is rotated 12┆
0x0e640…0e660 20 0d 0a 20 20 20 20 20 20 20 20 20 52 4f 54 41 54 45 20 28 31 36 3a 32 33 29 20 20 32 33 20 20 ┆ ROTATE (16:23) 23 ┆
0x0e660…0e680 20 20 20 20 20 20 20 20 20 20 20 20 84 62 69 74 73 20 61 6e 64 20 74 72 61 6e 73 66 65 72 72 65 ┆ bits and transferre┆
0x0e680…0e6a0 64 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 53 4f 55 52 43 45 20 42 55 53 2e 20 0a 19 a9 80 80 52 ┆d to the SOURCE BUS. R┆
0x0e6a0…0e6c0 4f 54 41 54 45 28 30 3a 32 33 29 20 3d 20 0a 19 a9 80 80 52 45 53 42 55 53 28 31 32 3a 32 33 29 ┆OTATE(0:23) = RESBUS(12:23)┆
0x0e6c0…0e6d8 20 63 6f 6e 20 0a 19 a9 80 80 52 45 53 42 55 53 28 30 3a 31 31 29 0d 0a ┆ con RESBUS(0:11) ┆
0x0e6d8…0e6db FormFeed {
0x0e6d8…0e6db 0c 80 f8 ┆ ┆
0x0e6d8…0e6db }
0x0e6db…0e6de 0a 0d 0a ┆ ┆
0x0e6de…0e6e1 FormFeed {
0x0e6de…0e6e1 0c 80 88 ┆ ┆
0x0e6de…0e6e1 }
0x0e6e1…0e700 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 ┆ SIGNAL DES┆
0x0e700…0e720 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 ┆TINATION DESCRIPTION ┆
0x0e720…0e740 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 46 46 49 45 4c 44 20 28 30 3a 35 29 20 20 20 20 34 ┆ FFIELD (0:5) 4┆
0x0e740…0e760 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 67 69 ┆ Instruction Regi┆
0x0e760…0e780 73 74 65 72 20 0a 19 a9 80 80 62 69 74 73 20 28 30 3a 35 29 2e 20 43 6f 6e 74 61 69 6e 73 20 74 ┆ster bits (0:5). Contains t┆
0x0e780…0e7a0 68 65 20 0a 19 a9 80 80 66 75 6e 63 74 69 6f 6e 20 63 6f 64 65 20 6f 66 20 74 68 65 20 0a 19 a9 ┆he function code of the ┆
0x0e7a0…0e7c0 80 80 69 6e 73 74 72 75 63 74 69 6f 6e 20 62 65 69 6e 67 20 0a 19 a9 80 80 65 78 65 63 75 74 65 ┆ instruction being execute┆
0x0e7c0…0e7e0 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 52 46 49 45 4c 44 20 20 20 20 20 20 20 20 20 20 34 20 20 ┆d. RFIELD 4 ┆
0x0e7e0…0e800 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 67 69 73 74 ┆ Instruction Regist┆
0x0e800…0e820 65 72 20 62 69 74 20 0a 19 a9 80 80 28 38 29 2e 20 52 65 6c 61 74 69 76 65 20 0a 19 a9 80 80 61 ┆er bit (8). Relative a┆
0x0e820…0e840 64 64 72 65 73 73 69 6e 67 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 46 49 45 4c 44 20 20 20 20 20 ┆ddressing. IFIELD ┆
0x0e840…0e860 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 73 74 72 75 63 74 69 6f ┆ 3 Instructio┆
0x0e860…0e880 6e 20 52 65 67 69 73 74 65 72 20 62 69 74 20 0a 19 a9 80 80 28 39 29 2e 20 49 6e 64 69 72 65 63 ┆n Register bit (9). Indirec┆
0x0e880…0e8a0 74 20 0a 19 a9 80 80 61 64 64 72 65 73 73 69 6e 67 2e 0d 0a 20 20 20 20 20 20 20 20 20 4c 49 4e ┆t addressing. LIN┆
0x0e8a0…0e8c0 4b 20 20 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 57 2d 46 ┆K 3 W-F┆
0x0e8c0…0e8e0 49 45 4c 44 20 3c 3e 20 30 0d 0a 20 20 20 20 20 20 20 20 20 57 50 52 45 20 28 30 2c 31 29 20 20 ┆IELD <> 0 WPRE (0,1) ┆
0x0e8e0…0e900 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 57 50 52 45 20 73 65 6c 65 63 74 ┆ 19 WPRE select┆
0x0e900…0e920 73 20 66 69 72 73 74 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 20 6f 66 20 61 20 64 6f 75 62 6c ┆s first register of a doubl┆
0x0e920…0e940 65 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 57 46 49 45 4c ┆e register. WFIEL┆
0x0e940…0e960 44 28 30 29 20 20 20 20 20 20 20 31 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e 73 74 72 ┆D(0) 19 Instr┆
0x0e960…0e980 75 63 74 69 6f 6e 20 52 65 67 69 73 74 65 72 20 0d 0a 20 20 20 20 20 20 20 20 20 57 46 49 45 4c ┆uction Register WFIEL┆
0x0e980…0e9a0 44 28 31 29 20 20 20 20 20 20 20 31 39 2c 32 37 20 20 20 20 20 20 20 20 20 20 20 84 62 69 74 73 ┆D(1) 19,27 bits┆
0x0e9a0…0e9c0 20 28 36 2c 37 29 2e 20 53 65 6c 65 63 74 73 20 0a 19 a9 80 80 77 6f 72 6b 69 6e 67 20 72 65 67 ┆ (6,7). Selects working reg┆
0x0e9c0…0e9e0 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 58 46 49 45 4c 44 28 30 2c 31 29 20 20 20 20 ┆ister. XFIELD(0,1) ┆
0x0e9e0…0ea00 20 34 2c 31 39 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 73 74 72 75 63 74 69 6f 6e 20 52 65 ┆ 4,19 Instruction Re┆
0x0ea00…0ea20 67 69 73 74 65 72 20 0a 19 a9 80 80 62 69 74 73 20 28 31 30 2c 31 31 29 2e 20 53 65 6c 65 63 74 ┆gister bits (10,11). Select┆
0x0ea20…0ea40 73 20 0a 19 a9 80 80 69 6e 64 65 78 20 72 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 ┆s index register. ┆
0x0ea40…0ea60 20 4f 4e 45 20 20 20 20 20 20 20 20 20 20 20 20 20 31 34 2c 32 37 20 20 20 20 20 20 20 20 20 20 ┆ ONE 14,27 ┆
0x0ea60…0ea80 20 84 4c 6f 67 69 63 20 6f 6e 65 20 67 65 6e 65 72 61 74 6f 72 20 66 6f 72 20 0a 19 a9 80 80 75 ┆ Logic one generator for u┆
0x0ea80…0eaa0 6e 75 73 65 64 20 69 6e 70 75 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 4d 4f 4e 4d 4f 44 45 20 ┆nused inputs. MONMODE ┆
0x0eaa0…0eac0 20 20 20 20 20 20 20 20 33 0d 0a 20 20 20 20 20 20 20 20 20 45 53 43 4d 4f 44 45 20 20 20 20 20 ┆ 3 ESCMODE ┆
0x0eac0…0eae0 20 20 20 20 33 2c 34 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 70 79 20 6f 66 20 62 69 74 20 ┆ 3,4 Copy of bit ┆
0x0eae0…0eb00 28 30 3a 35 29 20 6f 66 20 0d 0a 20 20 20 20 20 20 20 20 20 41 46 54 45 52 41 4d 20 20 20 20 20 ┆(0:5) of AFTERAM ┆
0x0eb00…0eb20 20 20 20 20 33 2c 34 20 20 20 20 20 20 20 20 20 20 20 20 20 53 54 41 54 55 53 20 77 6f 72 64 2e ┆ 3,4 STATUS word.┆
0x0eb20…0eb40 20 55 73 65 64 20 61 73 20 0d 0a 20 20 20 20 20 20 20 20 20 41 46 54 45 52 45 53 43 20 20 20 20 ┆ Used as AFTERESC ┆
0x0eb40…0eb60 20 20 20 20 33 2c 34 20 20 20 20 20 20 20 20 20 20 20 20 20 6a 75 6d 70 20 63 6f 6e 64 69 74 69 ┆ 3,4 jump conditi┆
0x0eb60…0eb80 6f 6e 73 20 61 6e 64 20 69 6e 20 0d 0a 20 20 20 20 20 20 20 20 20 49 4e 54 4d 41 53 4b 20 20 20 ┆ons and in INTMASK ┆
0x0eb80…0eba0 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e 73 74 72 75 63 74 69 6f ┆ 3 instructio┆
0x0eba0…0ebc0 6e 20 64 65 63 6f 64 69 6e 67 2e 0d 0a 20 20 20 20 20 20 20 20 20 46 4c 4f 41 54 50 4d 41 53 4b ┆n decoding. FLOATPMASK┆
0x0ebc0…0ebc9 20 20 20 20 20 20 33 0d 0a ┆ 3 ┆
0x0ebc9…0ebcc FormFeed {
0x0ebc9…0ebcc 0c 81 f0 ┆ ┆
0x0ebc9…0ebcc }
0x0ebcc…0ebcf 0a 0d 0a ┆ ┆
0x0ebcf…0ebd2 FormFeed {
0x0ebcf…0ebd2 0c 80 88 ┆ ┆
0x0ebcf…0ebd2 }
0x0ebd2…0ebe0 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 ┆ SI┆
0x0ebe0…0ec00 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 ┆GNAL DESTINATION DE┆
0x0ec00…0ec20 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆SCRIPTION ┆
0x0ec20…0ec40 54 43 50 42 55 53 4f 55 54 20 28 30 3a 37 29 20 54 43 41 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆TCPBUSOUT (0:7) TCA ┆
0x0ec40…0ec60 84 44 61 74 61 20 62 75 73 20 66 6f 72 20 64 61 74 61 20 66 72 6f 6d 20 0a 19 a9 80 80 43 50 55 ┆ Data bus for data from CPU┆
0x0ec60…0ec80 20 74 6f 20 54 43 41 2e 0d 0a 20 20 20 20 20 20 20 20 20 54 43 50 44 41 54 41 49 4e 20 28 30 3a ┆ to TCA. TCPDATAIN (0:┆
0x0ec80…0eca0 37 29 20 32 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 61 74 61 20 72 65 63 65 69 76 65 ┆7) 23 Data receive┆
0x0eca0…0ecc0 64 20 66 72 6f 6d 20 54 43 41 2e 20 0a 19 a9 80 80 43 6f 6e 6e 65 63 74 65 64 20 74 6f 20 53 42 ┆d from TCA. Connected to SB┆
0x0ecc0…0ece0 55 53 20 0a 19 a9 80 80 28 31 36 3a 32 33 29 2e 20 54 72 69 2d 73 74 61 74 65 20 0a 19 a9 80 80 ┆US (16:23). Tri-state ┆
0x0ece0…0ed00 6f 75 74 70 75 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 54 43 50 4f 55 54 52 44 59 20 20 ┆outputs. -,TCPOUTRDY ┆
0x0ed00…0ed20 20 20 20 54 43 41 20 20 20 20 20 20 20 20 20 20 20 20 20 84 44 61 74 61 20 72 65 61 64 79 20 73 ┆ TCA Data ready s┆
0x0ed20…0ed40 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 a9 80 80 43 50 55 20 74 6f 20 54 43 41 2e 0d 0a 20 20 20 ┆ignal from CPU to TCA. ┆
0x0ed40…0ed60 20 20 20 20 20 20 2d 2c 54 43 50 49 4e 41 43 4b 20 20 20 20 20 20 54 43 41 20 20 20 20 20 20 20 ┆ -,TCPINACK TCA ┆
0x0ed60…0ed80 20 20 20 20 20 20 84 41 63 6b 6e 6f 77 6c 65 64 67 65 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a ┆ Acknowledge signal from ┆
0x0ed80…0eda0 19 a9 80 80 43 50 55 20 74 6f 20 54 43 41 2e 0d 0a 20 20 20 20 20 20 20 20 20 54 43 50 49 4e 52 ┆ CPU to TCA. TCPINR┆
0x0eda0…0edc0 44 59 20 20 20 20 20 20 20 20 32 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 52 65 61 64 79 ┆DY 28 Ready┆
0x0edc0…0ede0 20 73 69 67 6e 61 6c 20 72 65 63 65 69 76 65 64 20 0a 19 a9 80 80 66 72 6f 6d 20 54 43 41 2e 0d ┆ signal received from TCA. ┆
0x0ede0…0ee00 0a 20 20 20 20 20 20 20 20 20 54 43 50 4f 55 54 41 43 4b 20 20 20 20 20 20 20 33 20 20 20 20 20 ┆ TCPOUTACK 3 ┆
0x0ee00…0ee20 20 20 20 20 20 20 20 20 20 20 84 41 63 6b 6e 6f 77 6c 65 64 67 65 20 73 69 67 6e 61 6c 20 0a 19 ┆ Acknowledge signal ┆
0x0ee20…0ee40 a9 80 80 72 65 63 65 69 76 65 64 20 66 72 6f 6d 20 54 43 41 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ received from TCA. ┆
0x0ee40…0ee60 2d 2c 54 43 50 49 4e 52 44 59 20 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,TCPINRDY 31 ┆
0x0ee60…0ee80 84 52 65 61 64 79 20 73 69 67 6e 61 6c 20 72 65 63 65 69 76 65 64 20 0a 19 a9 80 80 66 72 6f 6d ┆ Ready signal received from┆
0x0ee80…0eea0 20 54 43 41 2e 20 47 65 6e 65 72 61 74 65 73 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 2e 0d ┆ TCA. Generates interrupt. ┆
0x0eea0…0eec0 0a 20 20 20 20 20 20 20 20 20 2d 2c 53 49 4e 47 4c 45 49 4e 53 54 52 20 20 20 33 31 20 20 20 20 ┆ -,SINGLEINSTR 31 ┆
0x0eec0…0eee0 20 20 20 20 20 20 20 20 20 20 84 49 6e 74 65 72 72 75 70 74 20 73 69 67 6e 61 6c 2e 20 0a 19 a9 ┆ Interrupt signal. ┆
0x0eee0…0ef00 80 80 43 6f 6e 74 72 6f 6c 73 20 73 69 6e 67 6c 65 20 0a 19 a9 80 80 69 6e 73 74 72 75 63 74 69 ┆ Controls single instructi┆
0x0ef00…0ef20 6f 6e 20 65 78 65 63 75 74 69 6f 6e 2e 0d 0a 20 20 20 20 20 20 20 20 20 31 30 32 34 20 41 32 31 ┆on execution. 1024 A21┆
0x0ef20…0ef40 2c 20 42 32 31 2c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 30 20 76 6f 6c 74 20 73 ┆, B21, 0 volt s┆
0x0ef40…0ef60 75 70 70 6c 79 20 74 6f 20 54 43 41 2e 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 32 32 ┆upply to TCA. A22┆
0x0ef60…0ef80 2c 20 42 32 32 2c 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 41 32 33 0d 0a 20 20 20 20 20 ┆, B22, A23 ┆
0x0ef80…0efa0 20 20 20 20 31 30 32 34 20 42 32 33 2c 20 41 32 34 2c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ 1024 B23, A24, ┆
0x0efa0…0efc0 20 20 20 20 2b 35 20 76 6f 6c 74 73 20 73 75 70 70 6c 79 20 74 6f 20 54 43 41 2e 0d 0a 20 20 20 ┆ +5 volts supply to TCA. ┆
0x0efc0…0efe0 20 20 20 20 20 20 20 20 20 20 20 42 32 34 2c 20 41 32 35 2c 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆ B24, A25, ┆
0x0efe0…0efe9 20 20 20 20 42 32 35 0d 0a ┆ B25 ┆
0x0efe9…0efec FormFeed {
0x0efe9…0efec 0c 81 d8 ┆ ┆
0x0efe9…0efec }
0x0efec…0efef 0a 0d 0a ┆ ┆
0x0efef…0eff2 FormFeed {
0x0efef…0eff2 0c 80 88 ┆ ┆
0x0efef…0eff2 }
0x0eff2…0f000 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 ┆ SI┆
0x0f000…0f020 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 ┆GNAL DESTINATION DE┆
0x0f020…0f040 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆SCRIPTION ┆
0x0f040…0f060 52 45 53 54 41 52 54 45 4e 20 20 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆RESTARTEN 31 ┆
0x0f060…0f080 84 52 45 53 54 41 52 54 45 4e 20 3d 20 30 20 77 68 65 6e 20 74 68 65 20 0a 19 a9 80 80 27 41 55 ┆ RESTARTEN = 0 when the 'AU┆
0x0f080…0f0a0 54 4f 4c 4f 41 44 27 20 70 75 73 68 2d 62 75 74 74 6f 6e 20 0a 19 a9 80 80 6f 6e 20 74 68 65 20 ┆TOLOAD' push-button on the ┆
0x0f0a0…0f0c0 4f 43 50 20 69 73 20 61 63 74 69 76 61 74 65 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 52 45 4d 41 ┆OCP is activated. REMA┆
0x0f0c0…0f0e0 55 54 4f 4c 4f 41 44 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 41 75 74 ┆UTOLOAD 31 Aut┆
0x0f0e0…0f100 6f 6c 6f 61 64 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 a9 80 80 65 78 74 65 72 6e 61 6c 20 ┆oload signal from external ┆
0x0f100…0f120 64 65 76 69 63 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 4f 57 45 52 4f 4b 4c 41 4d 50 20 2b 20 ┆device. POWEROKLAMP + ┆
0x0f120…0f140 20 20 4f 43 50 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 73 20 27 50 4f 57 45 ┆ OCP Controls 'POWE┆
0x0f140…0f160 52 20 4f 4b 27 20 6c 61 6d 70 20 0d 0a 20 20 20 20 20 20 20 20 20 50 4f 57 45 52 4f 4b 4c 41 4d ┆R OK' lamp POWEROKLAM┆
0x0f160…0f180 50 20 2d 20 20 20 4f 43 50 20 20 20 20 20 20 20 20 20 20 20 20 20 6f 6e 20 4f 43 50 2e 0d 0a 20 ┆P - OCP on OCP. ┆
0x0f180…0f1a0 20 20 20 20 20 20 20 20 52 55 4e 4c 41 4d 50 20 2b 20 20 20 20 20 20 20 4f 43 50 20 20 20 20 20 ┆ RUNLAMP + OCP ┆
0x0f1a0…0f1c0 20 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c 73 20 27 52 55 4e 27 20 6c 61 6d 70 20 6f 6e 20 0d ┆ Controls 'RUN' lamp on ┆
0x0f1c0…0f1e0 0a 20 20 20 20 20 20 20 20 20 52 55 4e 4c 41 4d 50 20 2d 20 20 20 20 20 20 20 4f 43 50 20 20 20 ┆ RUNLAMP - OCP ┆
0x0f1e0…0f200 20 20 20 20 20 20 20 20 20 20 4f 43 50 2e 0d 0a 20 20 20 20 20 20 20 20 20 41 55 54 4f 4c 4f 41 ┆ OCP. AUTOLOA┆
0x0f200…0f220 44 4c 41 4d 50 20 2b 20 20 4f 43 50 20 20 20 20 20 20 20 20 20 20 20 20 20 43 6f 6e 74 72 6f 6c ┆DLAMP + OCP Control┆
0x0f220…0f240 73 20 27 41 55 54 4f 4c 4f 41 44 20 4c 41 4d 50 27 20 0d 0a 20 20 20 20 20 20 20 20 20 41 55 54 ┆s 'AUTOLOAD LAMP' AUT┆
0x0f240…0f260 4f 4c 4f 41 44 4c 41 4d 50 20 2d 20 20 4f 43 50 20 20 20 20 20 20 20 20 20 20 20 20 20 6f 6e 20 ┆OLOADLAMP - OCP on ┆
0x0f260…0f266 4f 43 50 2e 0d 0a ┆OCP. ┆
0x0f266…0f269 FormFeed {
0x0f266…0f269 0c 80 e0 ┆ ┆
0x0f266…0f269 }
0x0f269…0f26c 0a 0d 0a ┆ ┆
0x0f26c…0f26f FormFeed {
0x0f26c…0f26f 0c 80 88 ┆ ┆
0x0f26c…0f26f }
0x0f26f…0f280 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 ┆ SIGNA┆
0x0f280…0f2a0 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 ┆L DESTINATION DESCR┆
0x0f2a0…0f2c0 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 49 ┆IPTION -,I┆
0x0f2c0…0f2e0 4e 54 52 52 45 51 20 20 20 20 20 20 20 33 30 2c 33 36 20 20 20 20 20 20 20 20 20 20 20 84 45 78 ┆NTRREQ 30,36 Ex┆
0x0f2e0…0f300 74 65 72 6e 61 6c 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 72 65 71 75 65 73 74 2e 0d 0a ┆ternal interrupt request. ┆
0x0f300…0f320 20 20 20 20 20 20 20 20 20 49 4e 54 52 41 44 44 52 28 30 3a 32 29 20 20 20 33 30 2c 33 31 2c 33 ┆ INTRADDR(0:2) 30,31,3┆
0x0f320…0f340 32 20 20 20 20 20 20 20 20 41 64 64 72 65 73 73 20 61 20 62 69 74 20 69 6e 20 74 68 65 20 0d 0a ┆2 Address a bit in the ┆
0x0f340…0f360 20 20 20 20 20 20 20 20 20 49 4e 54 52 41 44 44 52 28 33 3a 35 29 20 20 20 33 32 20 20 20 20 20 ┆ INTRADDR(3:5) 32 ┆
0x0f360…0f380 20 20 20 20 20 20 20 20 20 69 6e 74 65 72 72 75 70 74 20 72 65 67 69 73 74 65 72 2e 0d 0a 20 20 ┆ interrupt register. ┆
0x0f380…0f3a0 20 20 20 20 20 20 20 2d 2c 43 4c 45 41 52 52 45 51 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 ┆ -,CLEARREQ 30 ┆
0x0f3a0…0f3c0 20 20 20 20 20 20 20 84 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 65 20 0a ┆ A 0 indicates that the ┆
0x0f3c0…0f3e0 19 a9 80 80 69 6e 74 72 2e 20 62 69 74 20 61 64 64 72 65 73 73 65 64 20 62 79 20 0a 19 a9 80 80 ┆ intr. bit addressed by ┆
0x0f3e0…0f400 49 4e 54 52 41 44 44 52 20 73 68 6f 75 6c 64 20 62 65 20 0a 19 a9 80 80 63 6c 65 61 72 65 64 2e ┆INTRADDR should be cleared.┆
0x0f400…0f420 0d 0a 20 20 20 20 20 20 20 20 20 43 4c 45 41 52 49 4e 54 52 28 30 3a 37 29 20 20 33 31 20 20 20 ┆ CLEARINTR(0:7) 31 ┆
0x0f420…0f440 20 20 20 20 20 20 20 20 20 20 20 84 52 65 73 65 74 20 73 69 67 6e 61 6c 20 66 6f 72 20 69 6e 74 ┆ Reset signal for int┆
0x0f440…0f460 72 2e 20 0a 19 a9 80 80 62 69 74 73 20 28 30 3a 37 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c ┆r. bits (0:7). -,┆
0x0f460…0f480 49 4e 54 52 52 45 51 53 59 4e 20 20 20 20 6e 6f 74 20 75 73 65 64 20 20 20 20 20 20 20 20 84 53 ┆INTRREQSYN not used S┆
0x0f480…0f4a0 79 6e 63 68 72 6f 6e 69 7a 65 64 20 65 78 74 2e 20 69 6e 74 72 2e 20 0a 19 a9 80 80 72 65 71 2e ┆ynchronized ext. intr. req.┆
0x0f4a0…0f4c0 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 53 45 54 49 4e 54 52 20 20 20 20 20 20 20 33 30 2c 33 32 ┆ -,SETINTR 30,32┆
0x0f4c0…0f4e0 20 20 20 20 20 20 20 20 20 20 20 84 53 65 74 73 20 69 6e 74 72 2e 20 62 69 74 20 61 64 64 72 65 ┆ Sets intr. bit addre┆
0x0f4e0…0f500 73 73 65 64 20 0a 19 a9 80 80 62 79 20 49 4e 54 52 41 44 44 52 2e 0d 0a 20 20 20 20 20 20 20 20 ┆ssed by INTRADDR. ┆
0x0f500…0f520 20 2d 2c 43 4c 45 41 52 49 4e 54 52 20 20 20 20 20 33 30 2c 33 32 20 20 20 20 20 20 20 20 20 20 ┆ -,CLEARINTR 30,32 ┆
0x0f520…0f540 20 84 43 6c 65 61 72 73 20 69 6e 74 72 2e 20 62 69 74 20 0a 19 a9 80 80 61 64 64 72 65 73 73 65 ┆ Clears intr. bit addresse┆
0x0f540…0f560 64 20 62 79 20 49 4e 54 52 41 44 44 52 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 4c 45 41 52 49 4e ┆d by INTRADDR. CLEARIN┆
0x0f560…0f580 54 52 20 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 65 6c 65 63 74 ┆TR 30 Select┆
0x0f580…0f5a0 73 20 61 64 64 72 65 73 73 20 73 6f 75 72 63 65 20 0a 19 a9 80 80 66 6f 72 20 49 4e 54 52 41 44 ┆s address source for INTRAD┆
0x0f5a0…0f5c0 44 52 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 2f 4f 20 45 4e 44 20 20 20 20 20 20 20 20 20 31 34 ┆DR. I/O END 14┆
0x0f5c0…0f5e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 61 6e ┆ Indicates that an┆
0x0f5e0…0f600 20 49 2f 4f 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 20 68 61 73 20 62 65 65 6e 20 0a 19 a9 80 ┆ I/O transfer has been ┆
0x0f600…0f620 80 63 6f 6d 70 6c 65 74 65 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 4c 4f 57 20 20 20 20 20 20 ┆ completed. PLOW ┆
0x0f620…0f640 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 53 79 6e 63 68 72 6f 6e 69 ┆ 3 Synchroni┆
0x0f640…0f660 7a 65 64 20 70 6f 77 65 72 20 6c 6f 77 20 0a 19 a9 80 80 73 69 67 6e 61 6c 20 66 72 6f 6d 20 70 ┆zed power low signal from p┆
0x0f660…0f680 6f 77 65 72 20 0a 19 a9 80 80 73 75 70 70 6c 79 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 50 4f ┆ower supply. -,PO┆
0x0f680…0f6a0 57 45 52 55 50 52 53 54 20 20 20 20 31 2c 32 2c 31 34 2c 34 31 20 20 20 20 20 20 20 84 52 65 73 ┆WERUPRST 1,2,14,41 Res┆
0x0f6a0…0f6c0 65 74 20 73 69 67 6e 61 6c 20 75 73 65 64 20 74 6f 20 0a 19 a9 80 80 69 6e 69 74 69 61 6c 69 7a ┆et signal used to initializ┆
0x0f6c0…0f6e0 65 20 6c 6f 67 69 63 2c 20 77 68 65 6e 20 0a 19 a9 80 80 70 6f 77 65 72 20 69 73 20 74 75 72 6e ┆e logic, when power is turn┆
0x0f6e0…0f700 65 64 20 6f 6e 2e 20 54 68 65 20 0a 19 a9 80 80 73 69 67 6e 61 6c 20 69 73 20 6c 6f 77 20 66 6f ┆ed on. The signal is low fo┆
0x0f700…0f720 72 20 6d 69 6e 2e 20 0a 19 a9 80 80 6f 6e 65 20 63 6c 6f 63 6b 20 70 65 72 69 6f 64 2e 0d 0a 20 ┆r min. one clock period. ┆
0x0f720…0f740 20 20 20 20 20 20 20 20 50 4f 57 45 52 4f 4b 20 20 20 20 20 20 20 20 20 33 30 20 20 20 20 20 20 ┆ POWEROK 30 ┆
0x0f740…0f760 20 20 20 20 20 20 20 20 84 50 6f 77 65 72 20 6f 6b 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 ┆ Power ok signal from ┆
0x0f760…0f780 a9 80 80 70 6f 77 65 72 20 73 75 70 70 6c 79 0d 0a 20 20 20 20 20 20 20 20 20 42 55 53 45 52 52 ┆ power supply BUSERR┆
0x0f780…0f7a0 4f 52 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 64 69 63 ┆OR 3 Indic┆
0x0f7a0…0f7c0 61 74 65 73 20 74 68 61 74 20 61 74 20 6c 65 61 73 74 20 0a 19 a9 80 80 6f 6e 65 20 6f 66 20 74 ┆ates that at least one of t┆
0x0f7c0…0f7e0 68 65 20 49 2f 4f 20 74 72 61 6e 73 66 65 72 20 0a 19 a9 80 80 65 72 72 6f 72 20 62 69 74 73 20 ┆he I/O transfer error bits ┆
0x0f7e0…0f800 69 73 20 73 65 74 2e 0d 0a 20 20 20 20 20 20 20 20 20 42 55 53 54 49 4d 45 4f 55 54 20 20 20 20 ┆is set. BUSTIMEOUT ┆
0x0f800…0f820 20 20 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 68 65 20 61 64 64 72 65 73 73 65 64 ┆ 3 The addressed┆
0x0f820…0f840 20 75 6e 69 74 20 64 69 64 20 0a 19 a9 80 80 6e 6f 74 20 72 65 73 70 6f 6e 64 20 77 69 74 68 69 ┆ unit did not respond withi┆
0x0f840…0f860 6e 20 0a 19 a9 80 80 61 70 70 72 6f 78 69 6d 61 74 65 6c 79 20 34 20 0a 19 a9 80 80 6d 69 63 72 ┆n approximately 4 micr┆
0x0f860…0f880 6f 73 65 63 2e 0d 0a 20 20 20 20 20 20 20 20 20 42 55 53 4e 41 43 4b 20 20 20 20 20 20 20 20 20 ┆osec. BUSNACK ┆
0x0f880…0f8a0 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 54 68 65 20 61 64 64 72 65 73 73 65 64 20 75 ┆3 The addressed u┆
0x0f8a0…0f8c0 6e 69 74 20 0a 19 a9 80 80 72 65 73 70 6f 6e 64 65 64 20 77 69 74 68 20 61 20 4e 41 43 4b 2e 0d ┆nit responded with a NACK. ┆
0x0f8c0…0f8e0 0a 20 20 20 20 20 20 20 20 20 42 55 53 50 41 52 49 54 59 20 20 20 20 20 20 20 33 20 20 20 20 20 ┆ BUSPARITY 3 ┆
0x0f8e0…0f900 20 20 20 20 20 20 20 20 20 20 84 50 61 72 69 74 79 20 65 72 72 6f 72 20 69 6e 20 72 65 63 65 69 ┆ Parity error in recei┆
0x0f900…0f910 76 65 64 20 0a 19 a9 80 80 64 61 74 61 2e 0d 0a ┆ved data. ┆
0x0f910…0f913 FormFeed {
0x0f910…0f913 0c 82 d8 ┆ ┆
0x0f910…0f913 }
0x0f913…0f916 0a 0d 0a ┆ ┆
0x0f916…0f919 FormFeed {
0x0f916…0f919 0c 80 88 ┆ ┆
0x0f916…0f919 }
0x0f919…0f920 0a 20 20 20 20 20 20 ┆ ┆
0x0f920…0f940 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e ┆ SIGNAL DESTINATION┆
0x0f940…0f960 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 ┆ DESCRIPTION ┆
0x0f960…0f980 20 20 20 20 20 20 20 49 4e 54 45 52 52 55 50 54 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 ┆ INTERRUPT 3 ┆
0x0f980…0f9a0 20 20 20 20 20 20 20 84 49 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 6f 6e 65 20 6f 72 20 0a 19 ┆ Indicates that one or ┆
0x0f9a0…0f9c0 a9 80 80 6d 6f 72 65 20 62 69 74 73 20 69 6e 20 74 68 65 20 0a 19 a9 80 80 49 6e 74 65 72 72 75 ┆ more bits in the Interru┆
0x0f9c0…0f9e0 70 74 20 52 65 67 69 73 74 65 72 20 69 73 20 0a 19 a9 80 80 73 65 74 20 28 3d 30 29 2e 0d 0a 20 ┆pt Register is set (=0). ┆
0x0f9e0…0fa00 20 20 20 20 20 20 20 20 2d 2c 49 4e 54 52 20 28 31 3a 37 29 20 20 20 20 33 31 20 20 20 20 20 20 ┆ -,INTR (1:7) 31 ┆
0x0fa00…0fa20 20 20 20 20 20 20 20 20 84 49 6e 74 65 72 72 75 70 74 20 52 65 67 69 73 74 65 72 20 62 69 74 73 ┆ Interrupt Register bits┆
0x0fa20…0fa40 20 0a 19 a9 80 80 28 31 3a 37 29 2e 20 41 6e 20 69 6e 74 65 72 72 75 70 74 20 69 73 20 0a 19 a9 ┆ (1:7). An interrupt is ┆
0x0fa40…0fa60 80 80 72 65 70 72 65 73 65 6e 74 65 64 20 62 79 20 61 20 30 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ represented by a 0. ┆
0x0fa60…0fa80 2d 2c 52 53 54 49 4e 54 52 28 34 3a 37 29 20 20 33 31 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,RSTINTR(4:7) 31 ┆
0x0fa80…0faa0 84 52 65 73 65 74 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 ┆ Reset signals for interrup┆
0x0faa0…0faaf 74 20 62 69 74 73 20 28 34 3a 37 29 2e 0d 0a ┆t bits (4:7). ┆
0x0faaf…0fab2 FormFeed {
0x0faaf…0fab2 0c 80 d0 ┆ ┆
0x0faaf…0fab2 }
0x0fab2…0fab5 0a 0d 0a ┆ ┆
0x0fab5…0fab8 FormFeed {
0x0fab5…0fab8 0c 80 88 ┆ ┆
0x0fab5…0fab8 }
0x0fab8…0fac0 0a 20 20 20 20 20 20 20 ┆ ┆
0x0fac0…0fae0 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 ┆ SIGNAL DESTINATION ┆
0x0fae0…0fb00 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 ┆ DESCRIPTION ┆
0x0fb00…0fb20 20 20 20 20 20 20 49 4e 54 52 20 20 20 20 20 20 20 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 ┆ INTR 31 ┆
0x0fb20…0fb40 20 20 20 20 20 20 84 49 6e 74 65 72 72 75 70 74 20 6f 75 74 70 75 74 20 66 72 6f 6d 20 0a 19 a9 ┆ Interrupt output from ┆
0x0fb40…0fb60 80 80 69 6e 74 65 72 72 75 70 74 20 70 72 69 6f 72 69 74 79 20 0a 19 a9 80 80 65 6e 63 6f 64 65 ┆ interrupt priority encode┆
0x0fb60…0fb80 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 4e 54 52 4c 45 56 20 28 30 3a 37 29 20 20 20 32 33 20 ┆r. INTRLEV (0:7) 23 ┆
0x0fb80…0fba0 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 74 65 72 72 75 70 74 20 6c 65 76 65 6c 20 0a 19 ┆ Interrupt level ┆
0x0fba0…0fbc0 a9 80 80 72 65 67 69 73 74 65 72 2c 20 77 68 69 63 68 20 63 6f 6e 74 61 69 6e 73 20 0a 19 a9 80 ┆ register, which contains ┆
0x0fbc0…0fbe0 80 74 68 65 20 63 75 72 72 65 6e 74 20 69 6e 74 65 72 72 75 70 74 20 0a 19 a9 80 80 6c 65 76 65 ┆ the current interrupt leve┆
0x0fbe0…0fc00 6c 20 77 69 74 68 20 68 69 67 68 65 73 74 20 0a 19 a9 80 80 70 72 69 6f 72 69 74 79 2e 20 54 72 ┆l with highest priority. Tr┆
0x0fc00…0fc20 69 2d 73 74 61 74 65 20 0a 19 a9 80 80 6f 75 74 70 75 74 20 63 6f 6e 6e 65 63 74 65 64 20 74 6f ┆i-state output connected to┆
0x0fc20…0fc33 20 0a 19 a9 80 80 73 6f 75 72 63 65 20 62 75 73 2e 0d 0a ┆ source bus. ┆
0x0fc33…0fc36 FormFeed {
0x0fc33…0fc36 0c 80 d8 ┆ ┆
0x0fc33…0fc36 }
0x0fc36…0fc39 0a 0d 0a ┆ ┆
0x0fc39…0fc3c FormFeed {
0x0fc39…0fc3c 0c 80 88 ┆ ┆
0x0fc39…0fc3c }
0x0fc3c…0fc40 0a 20 20 20 ┆ ┆
0x0fc40…0fc60 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 ┆ SIGNAL DESTINAT┆
0x0fc60…0fc80 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ION DESCRIPTION ┆
0x0fc80…0fca0 0a 20 20 20 20 20 20 20 20 20 49 2f 4f 20 41 44 44 52 20 28 30 3a 32 32 29 20 33 38 20 20 20 20 ┆ I/O ADDR (0:22) 38 ┆
0x0fca0…0fcc0 20 20 20 20 20 20 20 20 20 20 84 49 2f 4f 20 41 64 64 72 65 73 73 20 52 65 67 69 73 74 65 72 2e ┆ I/O Address Register.┆
0x0fcc0…0fce0 20 0a 19 a9 80 80 55 73 65 64 20 74 6f 20 68 6f 6c 64 20 74 68 65 20 49 2f 4f 20 0a 19 a9 80 80 ┆ Used to hold the I/O ┆
0x0fce0…0fd00 61 64 64 72 65 73 73 20 64 75 72 69 6e 67 20 0a 19 a9 80 80 69 6e 70 75 74 2f 6f 75 74 70 75 74 ┆address during input/output┆
0x0fd00…0fd20 20 6f 70 65 72 61 74 69 6f 6e 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 2f 4f 20 41 44 44 52 50 ┆ operations. I/O ADDRP┆
0x0fd20…0fd40 41 52 20 20 20 20 20 33 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 50 61 72 69 74 79 20 62 ┆AR 38 Parity b┆
0x0fd40…0fd60 69 74 20 66 6f 72 20 49 2f 4f 20 0a 19 a9 80 80 61 64 64 72 65 73 73 2e 20 4f 64 64 20 70 61 72 ┆it for I/O address. Odd par┆
0x0fd60…0fd73 69 74 79 20 69 73 20 0a 19 a9 80 80 75 73 65 64 2e 0d 0a ┆ity is used. ┆
0x0fd73…0fd76 FormFeed {
0x0fd73…0fd76 0c 80 c0 ┆ ┆
0x0fd73…0fd76 }
0x0fd76…0fd79 0a 0d 0a ┆ ┆
0x0fd79…0fd7c FormFeed {
0x0fd79…0fd7c 0c 80 88 ┆ ┆
0x0fd79…0fd7c }
0x0fd7c…0fd80 0a 20 20 20 ┆ ┆
0x0fd80…0fda0 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 ┆ SIGNAL DESTINAT┆
0x0fda0…0fdc0 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ION DESCRIPTION ┆
0x0fdc0…0fde0 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 4f 55 54 20 28 30 3a 32 33 29 20 20 33 39 20 20 20 20 ┆ DATAOUT (0:23) 39 ┆
0x0fde0…0fe00 20 20 20 20 20 20 20 20 20 20 84 44 61 74 61 20 4f 75 74 20 52 65 67 69 73 74 65 72 2e 20 0a 19 ┆ Data Out Register. ┆
0x0fe00…0fe20 a9 80 80 43 6f 6e 74 61 69 6e 73 20 64 61 74 61 20 74 6f 20 62 65 20 0a 19 a9 80 80 74 72 61 6e ┆ Contains data to be tran┆
0x0fe20…0fe40 73 6d 69 74 74 65 64 20 76 69 61 20 74 68 65 20 0a 19 a9 80 80 53 79 73 74 65 6d 20 42 75 73 2e ┆smitted via the System Bus.┆
0x0fe40…0fe60 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 4f 55 54 50 41 52 20 28 30 29 20 20 34 30 20 20 20 ┆ DATAOUTPAR (0) 40 ┆
0x0fe60…0fe80 20 20 20 20 20 20 20 20 20 20 20 84 50 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 44 41 54 41 4f ┆ Parity bit for DATAO┆
0x0fe80…0fea0 55 54 20 0a 19 a9 80 80 28 30 3a 37 29 2e 20 4f 64 64 20 70 61 72 69 74 79 2e 0d 0a 20 20 20 20 ┆UT (0:7). Odd parity. ┆
0x0fea0…0fec0 20 20 20 20 20 44 41 54 41 4f 55 54 50 41 52 20 28 31 29 20 20 34 30 20 20 20 20 20 20 20 20 20 ┆ DATAOUTPAR (1) 40 ┆
0x0fec0…0fee0 20 20 20 20 20 84 50 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 44 41 54 41 4f 55 54 20 0a 19 a9 ┆ Parity bit for DATAOUT ┆
0x0fee0…0ff00 80 80 28 38 3a 31 35 29 2e 20 4f 64 64 20 70 61 72 69 74 79 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ (8:15). Odd parity. ┆
0x0ff00…0ff20 44 41 54 41 4f 55 54 50 41 52 20 28 32 29 20 20 34 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆DATAOUTPAR (2) 40 ┆
0x0ff20…0ff40 84 50 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 44 41 54 41 4f 55 54 20 0a 19 a9 80 80 28 31 36 ┆ Parity bit for DATAOUT (16┆
0x0ff40…0ff53 3a 32 33 29 2e 20 4f 64 64 20 70 61 72 69 74 79 2e 0d 0a ┆:23). Odd parity. ┆
0x0ff53…0ff56 FormFeed {
0x0ff53…0ff56 0c 80 d8 ┆ ┆
0x0ff53…0ff56 }
0x0ff56…0ff59 0a 0d 0a ┆ ┆
0x0ff59…0ff5c FormFeed {
0x0ff59…0ff5c 0c 80 88 ┆ ┆
0x0ff59…0ff5c }
0x0ff5c…0ff60 0a 20 20 20 ┆ ┆
0x0ff60…0ff80 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 ┆ SIGNAL DESTINAT┆
0x0ff80…0ffa0 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ION DESCRIPTION ┆
0x0ffa0…0ffc0 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 49 4e 20 28 30 3a 37 29 20 20 20 20 32 31 20 20 20 20 ┆ DATAIN (0:7) 21 ┆
0x0ffc0…0ffe0 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 49 6e 20 52 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 ┆ Data In Register. ┆
0x0ffe0…10000 20 20 20 20 20 20 44 41 54 41 49 4e 20 28 38 3a 31 35 29 20 20 20 32 32 20 20 20 20 20 20 20 20 ┆ DATAIN (8:15) 22 ┆
0x10000…10020 20 20 20 20 20 20 43 6f 6e 74 61 69 6e 73 20 64 61 74 61 20 72 65 63 65 69 76 65 64 20 0d 0a 20 ┆ Contains data received ┆
0x10020…10040 20 20 20 20 20 20 20 20 44 41 54 41 49 4e 20 28 31 36 3a 32 33 29 20 20 32 33 20 20 20 20 20 20 ┆ DATAIN (16:23) 23 ┆
0x10040…10060 20 20 20 20 20 20 20 20 84 76 69 61 20 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 2e 20 0a 19 a9 ┆ via the System Bus. ┆
0x10060…10080 80 80 43 6f 6e 6e 65 63 74 65 64 20 74 6f 20 53 4f 55 52 43 45 20 42 55 53 2e 20 0a 19 a9 80 80 ┆ Connected to SOURCE BUS. ┆
0x10080…100a0 54 72 69 2d 73 74 61 74 65 20 6f 75 74 70 75 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 44 ┆Tri-state outputs. -,D┆
0x100a0…100c0 41 54 41 50 41 52 4f 4b 20 20 20 20 20 33 30 2c 33 36 20 20 20 20 20 20 20 20 20 20 20 50 61 72 ┆ATAPAROK 30,36 Par┆
0x100c0…100e0 69 74 79 20 63 68 65 63 6b 20 6f 66 20 64 61 74 61 20 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 ┆ity check of data DAT┆
0x100e0…10100 41 50 41 52 4f 4b 20 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 72 65 ┆APAROK 36 re┆
0x10100…10120 63 65 69 76 65 64 20 76 69 61 20 74 68 65 20 53 79 73 74 65 6d 20 0a 19 a9 80 80 42 75 73 2e 0d ┆ceived via the System Bus. ┆
0x10120…10121 0a ┆ ┆
0x10121…10124 FormFeed {
0x10121…10124 0c 80 c8 ┆ ┆
0x10121…10124 }
0x10124…10127 0a 0d 0a ┆ ┆
0x10127…1012a FormFeed {
0x10127…1012a 0c 80 88 ┆ ┆
0x10127…1012a }
0x1012a…10140 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 ┆ SIGNAL ┆
0x10140…10160 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f ┆ DESTINATION DESCRIPTIO┆
0x10160…10180 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 41 44 44 52 45 53 53 45 ┆N ADDRESSE┆
0x10180…101a0 44 20 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 64 69 63 61 74 ┆D 36 Indicat┆
0x101a0…101c0 65 73 20 74 68 61 74 20 74 68 65 20 43 50 55 20 0a 19 a9 80 80 69 73 20 61 64 64 72 65 73 73 65 ┆es that the CPU is addresse┆
0x101c0…101e0 64 20 76 69 61 20 74 68 65 20 0a 19 a9 80 80 53 79 73 74 65 6d 20 42 75 73 2e 0d 0a 20 20 20 20 ┆d via the System Bus. ┆
0x101e0…10200 20 20 20 20 20 44 41 54 41 52 44 59 44 45 4c 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 20 ┆ DATARDYDEL 36 ┆
0x10200…10220 20 20 20 20 20 84 44 65 73 6b 65 77 20 64 65 6c 61 79 65 64 20 44 41 54 41 52 44 59 20 0a 19 a9 ┆ Deskew delayed DATARDY ┆
0x10220…10240 80 80 73 69 67 6e 61 6c 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 4e 41 43 4b 20 20 20 20 20 ┆ signal. CPUNACK ┆
0x10240…10260 20 20 20 20 33 39 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 4e 65 67 61 74 69 76 65 20 72 65 ┆ 39 Negative re┆
0x10260…10280 73 70 6f 6e 73 65 20 74 6f 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 61 64 64 72 65 73 73 ┆sponse to interrupt address┆
0x10280…102a0 69 6e 67 20 64 75 65 20 0a 19 a9 80 80 74 6f 20 70 61 72 69 74 79 20 65 72 72 6f 72 20 69 6e 20 ┆ing due to parity error in ┆
0x102a0…102c0 0a 19 a9 80 80 72 65 63 65 69 76 65 64 20 64 61 74 61 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 ┆ received data. CP┆
0x102c0…102e0 55 41 43 4b 20 20 20 20 20 20 20 20 20 20 34 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 50 6f ┆UACK 40 Po┆
0x102e0…10300 73 69 74 69 76 65 20 72 65 73 70 6f 6e 73 65 20 74 6f 20 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c ┆sitive response to -,┆
0x10300…10320 43 50 55 41 43 4b 20 20 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 69 6e ┆CPUACK 30 in┆
0x10320…10335 74 65 72 72 75 70 74 20 61 64 64 72 65 73 73 69 6e 67 2e 0d 0a ┆terrupt addressing. ┆
0x10335…10338 FormFeed {
0x10335…10338 0c 80 e0 ┆ ┆
0x10335…10338 }
0x10338…1033b 0a 0d 0a ┆ ┆
0x1033b…1033e FormFeed {
0x1033b…1033e 0c 80 88 ┆ ┆
0x1033b…1033e }
0x1033e…10340 0a 20 ┆ ┆
0x10340…10360 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e ┆ SIGNAL DESTIN┆
0x10360…10380 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 ┆ATION DESCRIPTION ┆
0x10380…103a0 20 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 53 52 45 51 20 20 20 20 20 20 20 33 37 2c 34 ┆ CPUBUSREQ 37,4┆
0x103a0…103c0 30 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 65 20 ┆0 Indicates that the ┆
0x103c0…103e0 43 50 55 20 0a 19 a9 80 80 77 61 6e 74 73 20 74 6f 20 6f 62 74 61 69 6e 20 62 75 73 20 0a 19 a9 ┆CPU wants to obtain bus ┆
0x103e0…10400 80 80 6d 61 73 74 65 72 20 73 74 61 74 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 53 45 ┆ master status. CPUSE┆
0x10400…10420 4c 4f 55 54 20 20 20 20 20 20 20 34 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 42 75 73 20 6d ┆LOUT 40 Bus m┆
0x10420…10440 61 73 74 65 72 20 73 65 6c 65 63 74 69 6f 6e 20 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 53 45 ┆aster selection CPUSE┆
0x10440…10460 4c 41 43 4b 20 20 20 20 20 20 20 33 37 2c 34 30 20 20 20 20 20 20 20 20 20 20 20 63 6f 6e 74 72 ┆LACK 37,40 contr┆
0x10460…10480 6f 6c 20 73 69 67 6e 61 6c 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 49 2f 4f 20 52 45 41 44 59 20 ┆ol signals. I/O READY ┆
0x10480…104a0 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 64 69 63 61 74 65 73 ┆ 30 Indicates┆
0x104a0…104c0 20 74 68 61 74 20 61 6e 20 49 2f 4f 20 0a 19 a9 80 80 74 72 61 6e 73 66 65 72 20 68 61 73 20 62 ┆ that an I/O transfer has b┆
0x104c0…104e0 65 65 6e 20 0a 19 a9 80 80 63 6f 6d 70 6c 65 74 65 64 2e 0d 0a 20 20 20 20 20 20 20 20 20 4d 41 ┆een completed. MA┆
0x104e0…10500 53 54 45 52 20 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 49 6e ┆STER 37 In┆
0x10500…10520 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 65 20 43 50 55 20 0d 0a 20 20 20 20 20 20 20 20 20 ┆dicates that the CPU ┆
0x10520…10540 2d 2c 4d 41 53 54 45 52 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆-,MASTER 37 ┆
0x10540…10560 84 68 61 73 20 6f 62 74 61 69 6e 65 64 20 6d 61 73 74 65 72 20 0a 19 a9 80 80 73 74 61 74 75 73 ┆ has obtained master status┆
0x10560…10580 20 6f 6e 20 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 ┆ on the System Bus CPU┆
0x10580…105a0 44 41 54 41 52 44 59 20 20 20 20 20 20 33 37 2c 34 30 20 20 20 20 20 20 20 20 20 20 20 84 47 65 ┆DATARDY 37,40 Ge┆
0x105a0…105c0 6e 65 72 61 74 65 73 20 44 41 54 41 52 44 59 20 61 6e 64 20 0a 19 a9 80 80 42 55 53 42 55 53 59 ┆nerates DATARDY and BUSBUSY┆
0x105c0…105e0 20 6f 6e 20 74 68 65 20 53 79 73 74 65 6d 20 0a 19 a9 80 80 42 75 73 2e 0d 0a 20 20 20 20 20 20 ┆ on the System Bus. ┆
0x105e0…10600 20 20 20 2d 2c 44 45 4c 41 43 4b 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 ┆ -,DELACK 37 ┆
0x10600…10620 20 20 20 84 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 61 6e 20 0a 19 a9 80 80 41 ┆ A 0 indicates that an A┆
0x10620…10640 43 4b 20 6f 72 20 4e 41 43 4b 20 68 61 73 20 62 65 65 6e 20 0a 19 a9 80 80 72 65 63 65 69 76 65 ┆CK or NACK has been receive┆
0x10640…10660 64 20 77 68 69 6c 65 20 74 68 65 20 43 50 55 20 0a 19 a9 80 80 69 73 20 62 75 73 20 6d 61 73 74 ┆d while the CPU is bus mast┆
0x10660…10680 65 72 2e 20 54 68 65 20 0a 19 a9 80 80 73 69 67 6e 61 6c 20 69 73 20 64 65 6c 61 79 65 64 20 74 ┆er. The signal is delayed t┆
0x10680…106a0 6f 20 0a 19 a9 80 80 63 6f 6d 70 65 6e 73 61 74 65 20 66 6f 72 20 73 6b 65 77 20 0a 19 a9 80 80 ┆o compensate for skew ┆
0x106a0…106c0 62 65 74 77 65 65 6e 20 64 61 74 61 20 61 6e 64 20 0a 19 a9 80 80 41 43 4b 2f 4e 41 43 4b 2e 0d ┆between data and ACK/NACK. ┆
0x106c0…106e0 0a 20 20 20 20 20 20 20 20 20 2d 2c 54 49 4d 45 4f 55 54 20 20 20 20 20 20 20 33 37 20 20 20 20 ┆ -,TIMEOUT 37 ┆
0x106e0…10700 20 20 20 20 20 20 20 20 20 20 84 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 ┆ A 0 indicates that th┆
0x10700…10720 65 20 0a 19 a9 80 80 43 50 55 20 68 61 73 20 62 65 65 6e 20 62 75 73 20 6d 61 73 74 65 72 20 0a ┆e CPU has been bus master ┆
0x10720…10740 19 a9 80 80 66 6f 72 20 61 70 70 72 6f 78 2e 20 34 20 6d 69 63 72 6f 73 65 63 2e 0d 0a 20 20 20 ┆ for approx. 4 microsec. ┆
0x10740…10760 20 20 20 20 20 20 43 50 44 41 54 41 49 4e 20 20 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 ┆ CPDATAIN 35 ┆
0x10760…10780 20 20 20 20 20 20 84 43 50 20 66 6f 72 20 74 68 65 20 44 61 74 61 20 49 6e 20 0a 19 a9 80 80 52 ┆ CP for the Data In R┆
0x10780…107a0 65 67 69 73 74 65 72 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 43 50 55 44 41 54 41 52 44 59 20 ┆egister. -,CPUDATARDY ┆
0x107a0…107c0 20 20 20 33 38 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 45 6e 61 62 6c 65 20 73 69 67 6e 61 ┆ 38 Enable signa┆
0x107c0…107e0 6c 20 66 6f 72 20 62 75 73 20 0a 19 a9 80 80 74 72 61 6e 73 63 65 69 76 65 72 73 20 66 6f 72 20 ┆l for bus transceivers for ┆
0x107e0…10800 0a 19 a9 80 80 61 64 64 72 65 73 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 53 45 4e 44 44 41 ┆ address. -,SENDDA┆
0x10800…10820 54 41 20 20 20 20 20 20 33 39 2c 34 30 20 20 20 20 20 20 20 20 20 20 20 84 45 6e 61 62 6c 65 20 ┆TA 39,40 Enable ┆
0x10820…10840 73 69 67 6e 61 6c 20 66 6f 72 20 62 75 73 20 0a 19 a9 80 80 74 72 61 6e 73 63 65 69 76 65 72 73 ┆signal for bus transceivers┆
0x10840…1084c 20 66 6f 72 20 64 61 74 61 2e 0d 0a ┆ for data. ┆
0x1084c…1084f FormFeed {
0x1084c…1084f 0c 82 88 ┆ ┆
0x1084c…1084f }
0x1084f…10852 0a 0d 0a ┆ ┆
0x10852…10855 FormFeed {
0x10852…10855 0c 80 88 ┆ ┆
0x10852…10855 }
0x10855…10860 0a 20 20 20 20 20 20 20 20 20 b0 ┆ ┆
0x10860…10880 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 ┆ SIGNAL DESTINATION ┆
0x10880…108a0 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 ┆ DESCRIPTION ┆
0x108a0…108c0 20 20 20 41 44 44 52 20 28 30 3a 32 32 29 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 20 20 20 ┆ ADDR (0:22) 36 ┆
0x108c0…108e0 20 20 20 84 41 64 64 72 65 73 73 20 72 65 63 65 69 76 65 64 20 76 69 61 20 74 68 65 20 0a 19 a9 ┆ Address received via the ┆
0x108e0…10900 80 80 53 79 73 74 65 6d 20 42 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 41 44 44 52 50 41 52 20 ┆ System Bus. ADDRPAR ┆
0x10900…10920 20 20 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 50 61 72 69 74 79 20 ┆ 36 Parity ┆
0x10920…10940 62 69 74 20 66 6f 72 20 74 68 65 20 0a 19 a9 80 80 72 65 63 65 69 76 65 64 20 61 64 64 72 65 73 ┆bit for the received addres┆
0x10940…1095d 73 2e 20 4f 64 64 20 0a 19 a9 80 80 70 61 72 69 74 79 20 69 73 20 75 73 65 64 2e 0d 0a ┆s. Odd parity is used. ┆
0x1095d…10960 FormFeed {
0x1095d…10960 0c 80 b0 ┆ ┆
0x1095d…10960 }
0x10960…10963 0a 0d 0a ┆ ┆
0x10963…10966 FormFeed {
0x10963…10966 0c 80 88 ┆ ┆
0x10963…10966 }
0x10966…10980 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 ┆ SIGNAL ┆
0x10980…109a0 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 ┆ DESTINATION DESCRIPTION ┆
0x109a0…109c0 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 20 28 30 3a 31 37 29 20 ┆ DATA (0:17) ┆
0x109c0…109e0 20 20 20 20 33 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 44 61 74 61 20 72 65 63 65 69 76 65 ┆ 35 Data receive┆
0x109e0…10a00 64 20 76 69 61 20 74 68 65 20 0d 0a 20 20 20 20 20 20 20 20 20 44 61 74 61 20 28 31 38 3a 32 33 ┆d via the Data (18:23┆
0x10a00…10a20 29 20 20 20 20 33 30 2c 33 35 20 20 20 20 20 20 20 20 20 20 20 84 53 79 73 74 65 6d 20 42 75 73 ┆) 30,35 System Bus┆
0x10a20…10a40 2e 20 43 6f 6e 6e 65 63 74 65 64 20 74 6f 20 0a 19 a9 80 80 74 68 65 20 44 61 74 61 20 49 6e 20 ┆. Connected to the Data In ┆
0x10a40…10a60 52 65 67 69 73 74 65 72 2e 20 0a 19 a9 80 80 42 69 74 73 20 28 31 38 3a 32 33 29 20 73 65 6c 65 ┆Register. Bits (18:23) sele┆
0x10a60…10a7b 63 74 73 20 0a 19 a9 80 80 69 6e 74 65 72 72 75 70 74 20 6c 65 76 65 6c 2e 0d 0a ┆cts interrupt level. ┆
0x10a7b…10a7e FormFeed {
0x10a7b…10a7e 0c 80 b0 ┆ ┆
0x10a7b…10a7e }
0x10a7e…10a80 0a 0d ┆ ┆
0x10a80…10a81 0a ┆ ┆
0x10a81…10a84 FormFeed {
0x10a81…10a84 0c 80 88 ┆ ┆
0x10a81…10a84 }
0x10a84…10aa0 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 ┆ SIGNAL ┆
0x10aa0…10ac0 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 ┆DESTINATION DESCRIPTION ┆
0x10ac0…10ae0 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 4f 55 54 20 20 20 20 20 20 20 ┆ DATAOUT ┆
0x10ae0…10b00 20 20 33 36 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 49 6e 64 69 63 61 74 65 73 20 64 61 74 ┆ 36 Indicates dat┆
0x10b00…10b20 61 20 74 72 61 6e 73 66 65 72 20 0a 19 a9 80 80 66 72 6f 6d 20 4d 41 53 54 45 52 20 54 4f 20 53 ┆a transfer from MASTER TO S┆
0x10b20…10b40 4c 41 56 45 2e 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 50 41 52 20 28 32 29 20 20 20 20 20 ┆LAVE. DATAPAR (2) ┆
0x10b40…10b60 33 35 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 50 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 ┆35 Parity bit for ┆
0x10b60…10b80 72 65 63 65 69 76 65 64 20 0a 19 a9 80 80 64 61 74 61 20 62 69 74 73 20 28 31 36 3a 32 33 29 2e ┆received data bits (16:23).┆
0x10b80…10ba0 0d 0a 20 20 20 20 20 20 20 20 20 44 41 54 41 50 41 52 20 28 31 29 20 20 20 20 20 33 35 20 20 20 ┆ DATAPAR (1) 35 ┆
0x10ba0…10bc0 20 20 20 20 20 20 20 20 20 20 20 84 50 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 72 65 63 65 69 ┆ Parity bit for recei┆
0x10bc0…10be0 76 65 64 20 0a 19 a9 80 80 64 61 74 61 20 62 69 74 73 20 28 38 3a 31 35 29 2e 0d 0a 20 20 20 20 ┆ved data bits (8:15). ┆
0x10be0…10c00 20 20 20 20 20 44 41 54 41 50 41 52 20 28 30 29 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 20 ┆ DATAPAR (0) 35 ┆
0x10c00…10c20 20 20 20 20 20 84 50 61 72 69 74 79 20 62 69 74 20 66 6f 72 20 72 65 63 65 69 76 65 64 20 0a 19 ┆ Parity bit for received ┆
0x10c20…10c40 a9 80 80 64 61 74 61 20 62 69 74 73 20 28 30 3a 37 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 4f ┆ data bits (0:7). CO┆
0x10c40…10c60 4d 53 45 4c 20 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 42 75 ┆MSEL 37 Bu┆
0x10c60…10c80 73 20 6d 61 73 74 65 72 20 73 65 6c 65 63 74 69 6f 6e 20 0d 0a 20 20 20 20 20 20 20 20 20 53 45 ┆s master selection SE┆
0x10c80…10ca0 4c 49 4e 20 20 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 63 6f ┆LIN 37 co┆
0x10ca0…10cc0 6e 74 72 6f 6c 20 73 69 67 6e 61 6c 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 50 49 4e 54 20 20 20 ┆ntrol signals. PINT ┆
0x10cc0…10ce0 20 20 20 20 20 20 20 20 20 33 30 2c 33 31 20 20 20 20 20 20 20 20 20 20 20 84 50 6f 77 65 72 20 ┆ 30,31 Power ┆
0x10ce0…10d00 6c 6f 77 20 77 61 72 6e 69 6e 67 20 73 69 67 6e 61 6c 20 0a 19 a9 80 80 66 72 6f 6d 20 70 6f 77 ┆low warning signal from pow┆
0x10d00…10d20 65 72 20 73 75 70 70 6c 79 2e 0d 0a 20 20 20 20 20 20 20 20 20 4e 41 43 4b 20 20 20 20 20 20 20 ┆er supply. NACK ┆
0x10d20…10d40 20 20 20 20 20 33 30 2c 33 37 2c 34 30 20 20 20 20 20 20 20 20 84 44 61 74 61 20 74 72 61 6e 73 ┆ 30,37,40 Data trans┆
0x10d40…10d60 66 65 72 20 63 6f 6e 74 72 6f 6c 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d 0a 20 20 20 20 20 20 ┆fer control signal. ┆
0x10d60…10d80 20 20 20 53 59 53 52 45 53 45 54 20 20 20 20 20 20 20 20 34 30 20 20 20 20 20 20 20 20 20 20 20 ┆ SYSRESET 40 ┆
0x10d80…10da0 20 20 20 84 4d 61 73 74 65 72 20 72 65 73 65 74 20 73 69 67 6e 61 6c 20 0a 19 a9 80 80 72 65 63 ┆ Master reset signal rec┆
0x10da0…10dc0 65 69 76 65 64 20 76 69 61 20 53 79 73 74 65 6d 20 42 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆eived via System Bus. ┆
0x10dc0…10de0 2d 2c 50 4f 4b 20 20 20 20 20 20 20 20 20 20 20 33 30 2c 34 30 20 20 20 20 20 20 20 20 20 20 20 ┆-,POK 30,40 ┆
0x10de0…10e00 84 50 6f 77 65 72 20 6f 6b 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 0a 19 a9 80 80 70 6f 77 65 72 ┆ Power ok signal from power┆
0x10e00…10e20 20 73 75 70 70 6c 79 2e 20 41 20 30 20 0a 19 a9 80 80 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 ┆ supply. A 0 indicates that┆
0x10e20…10e40 20 74 68 65 20 64 63 20 0a 19 a9 80 80 76 6f 6c 74 61 67 65 73 20 61 72 65 20 77 69 74 68 69 6e ┆ the dc voltages are within┆
0x10e40…10e60 20 0a 19 a9 80 80 74 68 65 69 72 20 6c 69 6d 69 74 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 41 43 ┆ their limits. AC┆
0x10e60…10e80 4b 20 20 20 20 20 20 20 20 20 20 20 20 20 33 37 2c 34 30 20 0d 0a 20 20 20 20 20 20 20 20 20 42 ┆K 37,40 B┆
0x10e80…10ea0 55 53 42 55 53 59 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆USBUSY 37 ┆
0x10ea0…10ec0 44 61 74 61 20 74 72 61 6e 73 66 65 72 20 63 6f 6e 74 72 6f 6c 20 0d 0a 20 20 20 20 20 20 20 20 ┆Data transfer control ┆
0x10ec0…10ee0 20 44 41 54 41 52 44 59 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ DATARDY 37 ┆
0x10ee0…10f00 20 73 69 67 6e 61 6c 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 20 28 41 43 4b 20 21 20 4e 41 ┆ signals. -, (ACK ! NA┆
0x10f00…10f20 43 4b 29 20 33 30 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 6f 6e 74 72 6f 6c 73 20 74 68 ┆CK) 30 Controls th┆
0x10f20…10f40 65 20 42 55 53 54 49 4d 45 4f 55 54 20 0a 19 a9 80 80 73 74 61 74 75 73 20 62 69 74 2e 0d 0a 20 ┆e BUSTIMEOUT status bit. ┆
0x10f40…10f60 20 20 20 20 20 20 20 20 41 43 4b 20 21 20 4e 41 43 4b 20 20 20 20 20 20 33 37 20 20 20 20 20 20 ┆ ACK ! NACK 37 ┆
0x10f60…10f80 20 20 20 20 20 20 20 20 84 41 43 4b 20 6f 72 20 4e 41 43 4b 20 72 65 63 65 69 76 65 64 20 76 69 ┆ ACK or NACK received vi┆
0x10f80…10fa0 61 20 0a 19 a9 80 80 74 68 65 20 53 79 73 74 65 6d 20 42 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 ┆a the System Bus. ┆
0x10fa0…10fc0 20 2d 2c 52 45 53 45 54 20 20 20 20 20 20 20 20 20 33 37 2c 34 30 20 20 20 20 20 20 20 20 20 20 ┆ -,RESET 37,40 ┆
0x10fc0…10fe0 20 52 65 73 65 74 20 73 69 67 6e 61 6c 73 20 67 65 6e 65 72 61 74 65 64 20 0d 0a 20 20 20 20 20 ┆ Reset signals generated ┆
0x10fe0…11000 20 20 20 20 52 45 53 45 54 20 20 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 20 20 ┆ RESET 37 ┆
0x11000…11020 20 20 20 20 84 66 72 6f 6d 20 53 79 73 74 65 6d 20 52 65 73 65 74 20 61 6e 64 20 0a 19 a9 80 80 ┆ from System Reset and ┆
0x11020…11033 50 6f 77 65 72 20 4f 4b 20 73 69 67 6e 61 6c 73 2e 0d 0a ┆Power OK signals. ┆
0x11033…11036 FormFeed {
0x11033…11036 0c 82 80 ┆ ┆
0x11033…11036 }
0x11036…11039 0a 0d 0a ┆ ┆
0x11039…1103c FormFeed {
0x11039…1103c 0c 80 88 ┆ ┆
0x11039…1103c }
0x1103c…11040 0a 20 20 20 ┆ ┆
0x11040…11060 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 ┆ SIGNAL DESTINAT┆
0x11060…11080 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d ┆ION DESCRIPTION ┆
0x11080…110a0 0a 20 20 20 20 20 20 20 20 20 43 42 55 4e 49 54 46 20 28 30 3a 33 29 20 20 20 62 61 63 6b 70 6c ┆ CBUNITF (0:3) backpl┆
0x110a0…110c0 61 6e 65 20 20 20 20 20 20 20 84 43 50 55 42 55 53 20 75 6e 69 74 20 66 75 6e 63 74 69 6f 6e 2c ┆ane CPUBUS unit function,┆
0x110c0…110e0 20 0a 19 a9 80 80 62 69 74 73 20 28 30 3a 33 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 42 53 4f ┆ bits (0:3). CBSO┆
0x110e0…11100 55 52 43 45 20 28 30 3a 33 29 20 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 20 20 20 20 84 43 50 55 ┆URCE (0:3) backplane CPU┆
0x11100…11120 42 55 53 20 73 6f 75 72 63 65 20 61 64 64 72 65 73 73 2c 20 0a 19 a9 80 80 62 69 74 73 20 28 30 ┆BUS source address, bits (0┆
0x11120…11140 3a 33 29 0d 0a 20 20 20 20 20 20 20 20 20 43 42 44 45 53 54 20 28 30 3a 33 29 20 20 20 20 62 61 ┆:3) CBDEST (0:3) ba┆
0x11140…11160 63 6b 70 6c 61 6e 65 20 20 20 20 20 20 20 84 43 50 55 42 55 53 20 64 65 73 74 69 6e 61 74 69 6f ┆ckplane CPUBUS destinatio┆
0x11160…11180 6e 20 0a 19 a9 80 80 61 64 64 72 65 73 73 2c 20 62 69 74 73 20 28 30 3a 33 29 2e 0d 0a 20 20 20 ┆n address, bits (0:3). ┆
0x11180…111a0 20 20 20 20 20 20 2d 2c 43 50 55 42 55 53 52 44 59 20 20 20 20 20 33 20 20 20 20 20 20 20 20 20 ┆ -,CPUBUSRDY 3 ┆
0x111a0…111c0 20 20 20 20 20 20 84 53 79 6e 63 68 72 6f 6e 69 7a 65 64 20 72 65 61 64 79 20 0a 19 a9 80 80 73 ┆ Synchronized ready s┆
0x111c0…111e0 69 67 6e 61 6c 20 66 72 6f 6d 20 43 50 55 42 55 53 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 42 55 ┆ignal from CPUBUS. CBU┆
0x111e0…11200 4e 49 54 46 28 34 3a 35 29 20 20 20 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 20 20 20 20 84 43 50 ┆NITF(4:5) backplane CP┆
0x11200…11220 55 42 55 53 20 75 6e 69 74 20 66 75 6e 63 74 69 6f 6e 2c 20 0a 19 a9 80 80 62 69 74 73 20 28 34 ┆UBUS unit function, bits (4┆
0x11220…11240 3a 35 29 0d 0a 20 20 20 20 20 20 20 20 20 43 42 53 4f 55 52 43 45 20 28 34 3a 35 29 20 20 62 61 ┆:5) CBSOURCE (4:5) ba┆
0x11240…11260 63 6b 70 6c 61 6e 65 20 20 20 20 20 20 20 84 43 50 55 42 55 53 20 73 6f 75 72 63 65 20 61 64 64 ┆ckplane CPUBUS source add┆
0x11260…11280 72 65 73 73 2c 20 0a 19 a9 80 80 62 69 74 73 20 28 34 3a 35 29 2e 0d 0a 20 20 20 20 20 20 20 20 ┆ress, bits (4:5). ┆
0x11280…112a0 20 43 42 44 45 53 54 20 28 34 3a 35 29 20 20 20 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 20 20 20 ┆ CBDEST (4:5) backplane ┆
0x112a0…112c0 20 84 43 50 55 42 55 53 20 64 65 73 74 69 6e 61 74 69 6f 6e 20 0a 19 a9 80 80 61 64 64 72 65 73 ┆ CPUBUS destination addres┆
0x112c0…112e0 73 2c 20 62 69 74 73 20 28 34 3a 35 29 2e 0d 0a 20 20 20 20 20 20 20 20 20 2d 2c 4c 4f 41 44 44 ┆s, bits (4:5). -,LOADD┆
0x112e0…11300 45 53 54 20 20 20 20 20 20 34 31 2c 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 84 4c 6f 61 64 20 65 ┆EST 41, backplane Load e┆
0x11300…11320 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0a 19 a9 80 80 43 50 55 42 55 53 20 64 65 ┆nable signals for CPUBUS de┆
0x11320…11340 73 74 69 6e 61 74 69 6f 6e 20 0a 19 a9 80 80 72 65 67 69 73 74 65 72 73 2e 0d 0a 20 20 20 20 20 ┆stination registers. ┆
0x11340…11360 20 20 20 20 45 4e 43 50 55 42 55 53 4f 55 54 20 20 20 20 20 34 31 2c 34 32 2c 34 33 20 20 20 20 ┆ ENCPUBUSOUT 41,42,43 ┆
0x11360…11380 20 20 20 20 84 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 20 66 6f 72 20 43 50 55 42 55 53 20 0a 19 ┆ Enable signal for CPUBUS ┆
0x11380…113a0 a9 80 80 64 72 69 76 65 72 73 20 6f 6e 20 43 50 55 20 62 6f 61 72 64 2e 0d 0a 20 20 20 20 20 20 ┆ drivers on CPU board. ┆
0x113a0…113c0 20 20 20 2d 2c 52 45 41 44 20 28 30 3a 33 29 20 20 20 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 20 ┆ -,READ (0:3) backplane ┆
0x113c0…113e0 20 20 20 84 45 6e 61 62 6c 65 20 73 69 67 6e 61 6c 73 20 66 6f 72 20 0a 19 a9 80 80 43 50 55 42 ┆ Enable signals for CPUB┆
0x113e0…11400 55 53 20 64 72 69 76 65 72 73 20 6f 6e 20 73 6c 61 76 65 20 0a 19 a9 80 80 6d 6f 64 75 6c 65 73 ┆US drivers on slave modules┆
0x11400…11420 2e 20 43 50 55 38 31 31 20 63 61 6e 20 6f 6e 6c 79 20 0a 19 a9 80 80 63 6f 6e 74 72 6f 6c 20 6f ┆. CPU811 can only control o┆
0x11420…11440 6e 65 20 73 6c 61 76 65 20 0a 19 a9 80 80 6d 6f 64 75 6c 65 2e 0d 0a 20 20 20 20 20 20 20 20 20 ┆ne slave module. ┆
0x11440…11460 4d 41 53 54 45 52 43 4c 4f 43 4b 20 20 20 20 20 31 34 2c 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 ┆MASTERCLOCK 14, backplane ┆
0x11460…11480 84 35 20 4d 48 7a 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 2e 20 41 6c 6c 20 0a 19 a9 80 80 6f 74 ┆ 5 MHz clock signal. All ot┆
0x11480…114a0 68 65 72 20 63 6c 6f 63 6b 20 73 69 67 6e 61 6c 73 20 61 72 65 20 0a 19 a9 80 80 64 65 72 69 76 ┆her clock signals are deriv┆
0x114a0…114c0 65 64 20 66 72 6f 6d 20 74 68 69 73 20 63 6c 6f 63 6b 20 0a 19 a9 80 80 73 69 67 6e 61 6c 2e 0d ┆ed from this clock signal. ┆
0x114c0…114e0 0a 20 20 20 20 20 20 20 20 20 2d 2c 43 42 52 45 41 44 59 20 20 20 20 20 20 20 34 31 20 20 20 20 ┆ -,CBREADY 41 ┆
0x114e0…11500 20 20 20 20 20 20 20 20 20 20 84 52 65 61 64 79 20 73 69 67 6e 61 6c 20 66 72 6f 6d 20 73 6c 61 ┆ Ready signal from sla┆
0x11500…11520 76 65 20 0a 19 a9 80 80 75 6e 69 74 73 20 6f 6e 20 43 50 55 42 55 53 2e 0d 0a 20 20 20 20 20 20 ┆ve units on CPUBUS. ┆
0x11520…11540 20 20 20 2d 2c 46 50 55 41 56 41 49 4c 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 20 20 20 20 ┆ -,FPUAVAIL 2 ┆
0x11540…11560 20 20 20 84 41 20 30 20 69 6e 64 69 63 61 74 65 73 20 74 68 61 74 20 74 68 65 20 0a 19 a9 80 80 ┆ A 0 indicates that the ┆
0x11560…11580 66 6c 6f 61 74 69 6e 67 20 70 6f 69 6e 74 20 75 6e 69 74 20 69 73 20 0a 19 a9 80 80 69 6e 73 74 ┆floating point unit is inst┆
0x11580…11588 61 6c 6c 65 64 2e 0d 0a ┆alled. ┆
0x11588…1158b FormFeed {
0x11588…1158b 0c 82 90 ┆ ┆
0x11588…1158b }
0x1158b…1158e 0a 0d 0a ┆ ┆
0x1158e…11591 FormFeed {
0x1158e…11591 0c 80 88 ┆ ┆
0x1158e…11591 }
0x11591…115a0 0a 20 20 20 20 20 20 20 20 20 b0 a1 53 49 47 ┆ SIG┆
0x115a0…115c0 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 54 49 4f 4e 20 20 20 20 20 44 45 53 ┆NAL DESTINATION DES┆
0x115c0…115e0 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 0d 0a 20 20 20 20 20 20 20 20 20 43 ┆CRIPTION C┆
0x115e0…11600 50 55 42 55 53 20 28 30 3a 31 31 20 29 20 20 34 32 20 62 61 63 6b 70 6c 61 6e 65 20 20 20 20 84 ┆PUBUS (0:11 ) 42 backplane ┆
0x11600…11620 43 50 55 42 55 53 20 64 61 74 61 20 6c 69 6e 65 73 2c 20 62 69 74 73 20 0a 19 a9 80 80 28 30 3a ┆CPUBUS data lines, bits (0:┆
0x11620…11640 31 31 29 2e 20 43 50 55 42 55 53 20 69 73 20 61 20 0a 19 a9 80 80 62 69 64 69 72 65 63 74 69 6f ┆11). CPUBUS is a bidirectio┆
0x11640…11660 6e 61 6c 2c 20 74 72 69 2d 0a 19 a9 80 80 73 74 61 74 65 2c 20 62 61 63 6b 70 6c 61 6e 65 20 62 ┆nal, tri- state, backplane b┆
0x11660…11680 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 53 49 4e 20 28 30 3a 37 29 20 20 32 31 ┆us. CPUBUSIN (0:7) 21┆
0x11680…116a0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 42 75 66 66 65 72 65 64 20 64 61 74 61 20 69 6e 70 75 ┆ Buffered data inpu┆
0x116a0…116c0 74 20 66 72 6f 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 53 49 4e 20 28 38 3a 31 31 ┆t from CPUBUSIN (8:11┆
0x116c0…116e0 29 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 43 50 55 42 55 53 2e 20 43 6f 6e 6e 65 ┆) 22 CPUBUS. Conne┆
0x116e0…116f4 63 74 65 64 20 74 6f 20 0a 19 a9 80 80 53 42 55 53 2e 0d 0a ┆cted to SBUS. ┆
0x116f4…116f7 FormFeed {
0x116f4…116f7 0c 80 c0 ┆ ┆
0x116f4…116f7 }
0x116f7…116fa 0a 0d 0a ┆ ┆
0x116fa…116fd FormFeed {
0x116fa…116fd 0c 80 88 ┆ ┆
0x116fa…116fd }
0x116fd…11700 0a 20 20 ┆ ┆
0x11700…11720 20 20 20 20 20 20 20 b0 a1 53 49 47 4e 41 4c 20 20 20 20 20 20 20 20 20 20 44 45 53 54 49 4e 41 ┆ SIGNAL DESTINA┆
0x11720…11740 54 49 4f 4e 20 20 20 20 20 44 45 53 43 52 49 50 54 49 4f 4e 20 20 20 20 20 20 20 20 20 20 20 20 ┆TION DESCRIPTION ┆
0x11740…11760 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 53 28 31 32 3a 32 33 29 20 20 20 34 33 20 62 61 ┆ CPUBUS(12:23) 43 ba┆
0x11760…11780 63 6b 70 6c 61 6e 65 20 20 20 20 84 43 50 55 42 55 53 20 64 61 74 61 20 6c 69 6e 65 73 2c 20 62 ┆ckplane CPUBUS data lines, b┆
0x11780…117a0 69 74 73 20 0a 19 a9 80 80 28 31 32 3a 32 33 29 2e 20 43 50 55 42 55 53 20 69 73 20 61 20 0a 19 ┆its (12:23). CPUBUS is a ┆
0x117a0…117c0 a9 80 80 62 69 64 69 72 65 63 74 69 6f 6e 61 6c 2c 20 74 72 69 2d 0a 19 a9 80 80 73 74 61 74 65 ┆ bidirectional, tri- state┆
0x117c0…117e0 2c 20 62 61 63 6b 70 6c 61 6e 65 20 62 75 73 2e 0d 0a 20 20 20 20 20 20 20 20 20 43 50 55 42 55 ┆, backplane bus. CPUBU┆
0x117e0…11800 53 49 4e 28 31 32 3a 31 35 29 20 32 32 20 20 20 20 20 20 20 20 20 20 20 20 20 20 42 75 66 66 65 ┆SIN(12:15) 22 Buffe┆
0x11800…11820 72 65 64 20 64 61 74 61 20 69 6e 70 75 74 20 66 72 6f 6d 20 0d 0a 20 20 20 20 20 20 20 20 20 43 ┆red data input from C┆
0x11820…11840 50 55 42 55 53 49 4e 28 31 36 3a 32 33 29 20 32 33 20 20 20 20 20 20 20 20 20 20 20 20 20 20 84 ┆PUBUSIN(16:23) 23 ┆
0x11840…11860 43 50 55 42 55 53 2e 20 43 6f 6e 6e 65 63 74 65 64 20 74 6f 20 0a 19 a9 80 80 53 42 55 53 2e 0d ┆CPUBUS. Connected to SBUS. ┆
0x11860…11861 0a ┆ ┆
0x11861…11864 FormFeed {
0x11861…11864 0c 80 c0 ┆ ┆
0x11861…11864 }
0x11864…11867 0a 0d 0a ┆ ┆
0x11867…1186a FormFeed {
0x11867…1186a 0c 80 88 ┆ ┆
0x11867…1186a }
0x1186a…11880 0a b0 a1 36 2e 20 20 20 20 20 20 20 50 41 4c 20 41 4e 44 20 50 52 ┆ 6. PAL AND PR┆
0x11880…118a0 4f 4d 20 44 45 53 43 52 49 50 54 49 4f 4e 53 0d 0a 0d 0a b0 a1 36 2e 31 20 20 20 20 20 20 50 41 ┆OM DESCRIPTIONS 6.1 PA┆
0x118a0…118c0 4c 20 44 65 73 63 72 69 70 74 69 6f 6e 73 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 54 68 65 20 ┆L Descriptions The ┆
0x118c0…118e0 66 6f 6c 6c 6f 77 69 6e 67 20 50 41 4c 27 73 20 61 72 65 20 75 73 65 64 20 6f 6e 20 74 68 65 20 ┆following PAL's are used on the ┆
0x118e0…11900 43 50 55 38 31 31 20 62 6f 61 72 64 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 50 41 54 54 45 ┆CPU811 board PATTE┆
0x11900…11920 52 4e 20 4e 6f 2e 20 20 20 50 41 4c 20 54 59 50 45 20 20 20 49 43 20 50 4f 53 49 54 49 4f 4e 0d ┆RN No. PAL TYPE IC POSITION ┆
0x11920…11940 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 30 32 20 20 20 20 20 20 20 20 50 41 4c 31 36 52 34 20 ┆ PAT002 PAL16R4 ┆
0x11940…11960 20 20 20 31 33 38 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 30 33 20 20 20 20 20 20 20 20 50 ┆ 138 PAT003 P┆
0x11960…11980 41 4c 31 36 52 38 20 20 20 20 31 34 37 0d 0a 20 20 20 20 20 20 20 20 20 50 41 54 30 30 34 20 20 ┆AL16R8 147 PAT004 ┆
0x11980…119a0 20 20 20 20 20 20 50 41 4c 31 36 52 38 20 20 20 20 31 35 37 0d 0a 20 20 20 20 20 20 20 20 20 50 ┆ PAL16R8 157 P┆
0x119a0…119c0 41 54 30 30 35 20 20 20 20 20 20 20 20 50 41 4c 31 36 52 38 20 20 20 20 31 36 37 0d 0a 0d 0a 20 ┆AT005 PAL16R8 167 ┆
0x119c0…119e0 20 20 20 20 20 20 20 20 84 49 6e 20 74 68 69 73 20 73 65 63 74 69 6f 6e 20 74 68 65 20 6c 6f 67 ┆ In this section the log┆
0x119e0…11a00 69 63 61 6c 20 65 71 75 61 74 69 6f 6e 73 20 66 6f 72 20 74 68 65 20 50 41 4c 20 0a 19 89 80 80 ┆ical equations for the PAL ┆
0x11a00…11a20 6f 75 74 70 75 74 73 20 61 72 65 20 6c 69 73 74 65 64 2e 20 54 68 65 20 66 6f 6c 6c 6f 77 69 6e ┆outputs are listed. The followin┆
0x11a20…11a40 67 20 74 65 72 6d 69 6e 6f 6c 6f 67 79 20 69 73 20 75 73 65 64 3a 0d 0a 0d 0a 20 20 20 20 20 20 ┆g terminology is used: ┆
0x11a40…11a60 20 20 20 2f 20 20 20 63 6f 6d 70 6c 65 6d 65 6e 74 2c 20 70 72 65 66 69 78 20 74 6f 20 73 69 67 ┆ / complement, prefix to sig┆
0x11a60…11a80 6e 61 6c 20 6e 61 6d 65 0d 0a 20 20 20 20 20 20 20 20 20 78 20 20 20 6c 6f 67 69 63 61 6c 20 41 ┆nal name x logical A┆
0x11a80…11aa0 4e 44 0d 0a 20 20 20 20 20 20 20 20 20 2b 20 20 20 6c 6f 67 69 63 61 6c 20 4f 52 0d 0a 20 20 20 ┆ND + logical OR ┆
0x11aa0…11ac0 20 20 20 20 20 20 3d 20 20 20 63 6f 6d 62 69 6e 61 74 6f 72 69 61 6c 20 65 71 75 61 6c 69 74 79 ┆ = combinatorial equality┆
0x11ac0…11ae0 0d 0a 20 20 20 20 20 20 20 20 20 3a 3d 20 20 84 73 65 71 75 65 6e 74 69 61 6c 20 65 71 75 61 6c ┆ := sequential equal┆
0x11ae0…11b00 69 74 79 2c 20 72 65 67 69 73 74 65 72 20 6f 75 74 70 75 74 20 61 66 74 65 72 20 70 6f 73 69 74 ┆ity, register output after posit┆
0x11b00…11b20 69 76 65 20 0a 19 8d 80 80 74 72 61 6e 73 69 74 69 6f 6e 20 6f 66 20 63 6c 6f 63 6b 2e 0d 0a 0d ┆ive transition of clock. ┆
0x11b20…11b40 0a 20 20 20 20 20 20 20 20 20 84 41 6c 6c 20 74 68 65 20 75 73 65 64 20 50 41 4c 20 74 79 70 65 ┆ All the used PAL type┆
0x11b40…11b60 73 20 68 61 76 65 20 69 6e 76 65 72 74 69 6e 67 20 6f 75 74 70 75 74 73 2e 20 54 68 65 20 0a 19 ┆s have inverting outputs. The ┆
0x11b60…11b80 89 80 80 65 71 75 61 74 69 6f 6e 73 20 74 68 65 72 65 66 6f 72 65 20 73 70 65 63 69 66 79 20 74 ┆ equations therefore specify t┆
0x11b80…11ba0 68 65 20 63 6f 6d 70 6c 65 6d 65 6e 74 65 64 20 6f 75 74 70 75 74 2e 0d 0a 0d 0a 0d 0a b0 a1 36 ┆he complemented output. 6┆
0x11ba0…11bc0 2e 31 2e 31 20 20 20 20 50 41 54 30 30 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 ┆.1.1 PAT002 Inter┆
0x11bc0…11be0 72 75 70 74 20 63 6f 6e 74 72 6f 6c 20 6c 6f 67 69 63 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆rupt control logic. ┆
0x11be0…11c00 49 4e 54 52 51 53 59 4e 3a 3d 20 2f 50 4f 57 55 50 52 53 54 78 49 4e 54 52 52 45 51 78 2f 53 45 ┆INTRQSYN:= /POWUPRSTxINTRREQx/SE┆
0x11c00…11c20 54 49 4e 54 52 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 53 45 54 49 4e 54 52 3a 3d 20 50 4f 57 55 ┆TINTR SETINTR:= POWU┆
0x11c20…11c40 50 52 53 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 4e 54 52 51 ┆PRST + INTRQ┆
0x11c40…11c60 53 59 4e 78 2f 43 4c 45 41 52 52 45 51 78 2f 53 45 54 49 4e 54 52 0d 0a 0d 0a 20 20 20 20 20 20 ┆SYNx/CLEARREQx/SETINTR ┆
0x11c60…11c80 20 20 20 43 4c 45 41 52 49 4e 54 52 3a 3d 20 50 4f 57 55 50 52 53 54 0d 0a 20 20 20 20 20 20 20 ┆ CLEARINTR:= POWUPRST ┆
0x11c80…11ca0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 43 4c 45 41 52 52 45 51 78 2f 43 4c 52 49 4e 54 ┆ + CLEARREQx/CLRINT┆
0x11ca0…11cc0 52 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 2f 43 4c 45 41 52 49 4e 54 52 28 30 3a 37 29 3d 20 50 ┆R /CLEARINTR(0:7)= P┆
0x11cc0…11ce0 4f 57 55 50 52 53 54 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆OWUPRST ┆
0x11ce0…11d00 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ + /CLRINTR ┆
0x11d00…11d20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆ + IADR0 ┆
0x11d20…11d40 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆ + IADR1 ┆
0x11d40…11d5c 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 32 0d 0a 0d 0a 0d 0a ┆ + IADR2 ┆
0x11d5c…11d5f FormFeed {
0x11d5c…11d5f 0c 82 e8 ┆ ┆
0x11d5c…11d5f }
0x11d5f…11d60 0a ┆ ┆
0x11d60…11d80 b0 a1 36 2e 31 2e 32 20 20 20 20 50 41 54 30 30 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 6e ┆ 6.1.2 PAT003 In┆
0x11d80…11da0 74 65 72 72 75 70 74 20 72 65 67 69 73 74 65 72 20 62 69 74 73 2c 20 38 20 74 6f 20 31 35 2e 0d ┆terrupt register bits, 8 to 15. ┆
0x11da0…11dc0 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 38 20 3a 3d 20 20 2f 49 41 44 52 30 78 2f 49 41 44 52 ┆ IR8 := /IADR0x/IADR┆
0x11dc0…11de0 31 78 49 41 44 52 32 78 2f 49 41 44 52 33 78 2f 49 41 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 ┆1xIADR2x/IADR3x/IADR4x/IADR5xSET┆
0x11de0…11e00 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 ┆INTR + /CLRINTRx┆
0x11e00…11e20 49 52 38 2b 49 41 44 52 30 78 49 52 38 2b 49 41 44 52 31 78 49 52 38 2b 2f 49 41 44 52 32 78 49 ┆IR8+IADR0xIR8+IADR1xIR8+/IADR2xI┆
0x11e20…11e40 52 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 38 2b 49 ┆R8 + IADR3xIR8+I┆
0x11e40…11e60 41 44 52 34 78 49 52 38 2b 49 41 44 52 35 78 49 52 38 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 ┆ADR4xIR8+IADR5xIR8 I┆
0x11e60…11e80 52 39 20 3a 3d 20 20 2f 49 41 44 52 30 78 2f 49 41 44 52 31 78 49 41 44 52 32 78 2f 49 41 44 52 ┆R9 := /IADR0x/IADR1xIADR2x/IADR┆
0x11e80…11ea0 33 78 2f 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 ┆3x/IADR4xIADR5xSETINTR ┆
0x11ea0…11ec0 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 39 2b 49 41 44 52 30 78 49 52 39 2b ┆ + /CLRINTRxIR9+IADR0xIR9+┆
0x11ec0…11ee0 49 41 44 52 31 78 49 52 39 78 2f 49 41 44 52 32 78 49 52 39 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆IADR1xIR9x/IADR2xIR9 ┆
0x11ee0…11f00 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 39 2b 49 41 44 52 34 78 49 52 39 2b 2f 49 41 44 52 ┆ + IADR3xIR9+IADR4xIR9+/IADR┆
0x11f00…11f20 35 78 49 52 39 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 30 3a 3d 20 20 2f 49 41 44 52 30 ┆5xIR9 IR10:= /IADR0┆
0x11f20…11f40 78 2f 49 41 44 52 31 78 49 41 44 52 32 78 2f 49 41 44 52 33 78 49 41 44 52 34 78 2f 49 41 44 52 ┆x/IADR1xIADR2x/IADR3xIADR4x/IADR┆
0x11f40…11f60 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 ┆5xSETINTR + /CLR┆
0x11f60…11f80 49 4e 54 52 78 49 52 31 30 2b 49 41 44 52 30 78 49 52 31 30 2b 49 41 44 52 31 78 49 52 31 30 2b ┆INTRxIR10+IADR0xIR10+IADR1xIR10+┆
0x11f80…11fa0 2f 49 41 44 52 32 78 49 52 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 ┆/IADR2xIR10 + IA┆
0x11fa0…11fc0 44 52 33 78 49 52 31 30 2b 2f 49 41 44 52 34 78 49 52 31 30 2b 2f 49 41 44 52 35 78 49 52 31 30 ┆DR3xIR10+/IADR4xIR10+/IADR5xIR10┆
0x11fc0…11fe0 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 31 3a 3d 20 20 2f 49 41 44 52 30 78 2f 49 41 44 ┆ IR11:= /IADR0x/IAD┆
0x11fe0…12000 52 31 78 49 41 44 52 32 78 2f 49 41 44 52 33 78 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 ┆R1xIADR2x/IADR3xIADR4xIADR5xSETI┆
0x12000…12020 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 ┆NTR + /CLRINTRxI┆
0x12020…12040 52 31 31 2b 49 41 44 52 30 78 49 52 31 31 2b 49 41 44 52 31 78 49 52 31 31 2b 2f 49 41 44 52 32 ┆R11+IADR0xIR11+IADR1xIR11+/IADR2┆
0x12040…12060 78 49 52 31 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 ┆xIR11 + IADR3xIR┆
0x12060…12080 31 31 2b 2f 49 41 44 52 34 78 49 52 31 31 2b 2f 49 41 44 52 35 78 49 52 31 31 0d 0a 0d 0a 20 20 ┆11+/IADR4xIR11+/IADR5xIR11 ┆
0x12080…120a0 20 20 20 20 20 20 20 49 52 31 32 3a 3d 20 20 2f 49 41 44 52 30 78 2f 49 41 44 52 31 78 49 41 44 ┆ IR12:= /IADR0x/IADR1xIAD┆
0x120a0…120c0 52 32 78 49 41 44 52 33 78 2f 49 41 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a ┆R2xIADR3x/IADR4x/IADR5xSETINTR ┆
0x120c0…120e0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 31 32 2b 49 ┆ + /CLRINTRxIR12+I┆
0x120e0…12100 41 44 52 30 78 49 52 31 32 2b 49 41 44 52 31 78 49 52 31 32 2b 2f 49 41 44 52 32 78 49 52 31 32 ┆ADR0xIR12+IADR1xIR12+/IADR2xIR12┆
0x12100…12120 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 31 32 2b 49 ┆ + /IADR3xIR12+I┆
0x12120…12140 41 44 52 34 78 49 52 31 32 2b 2f 49 41 44 52 35 78 49 52 31 32 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆ADR4xIR12+/IADR5xIR12 ┆
0x12140…12160 20 20 49 52 31 33 3a 3d 20 20 2f 49 41 44 52 30 78 2f 49 41 44 52 31 78 49 41 44 52 32 78 49 41 ┆ IR13:= /IADR0x/IADR1xIADR2xIA┆
0x12160…12180 44 52 33 78 2f 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 ┆DR3x/IADR4xIADR5xSETINTR ┆
0x12180…121a0 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 31 33 2b 49 41 44 52 30 78 49 ┆ + /CLRINTRxIR13+IADR0xI┆
0x121a0…121c0 52 31 33 2b 49 41 44 52 31 78 49 52 31 33 2b 2f 49 41 44 52 32 78 49 52 31 33 0d 0a 20 20 20 20 ┆R13+IADR1xIR13+/IADR2xIR13 ┆
0x121c0…121e0 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 31 33 2b 49 41 44 52 34 78 49 ┆ + /IADR3xIR13+IADR4xI┆
0x121e0…12200 52 31 33 2b 2f 49 41 44 52 35 78 49 52 31 33 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 34 ┆R13+/IADR5xIR13 IR14┆
0x12200…12220 3a 3d 20 20 2f 49 41 44 52 30 78 2f 49 41 44 52 31 78 49 41 44 52 32 78 49 41 44 52 33 78 49 41 ┆:= /IADR0x/IADR1xIADR2xIADR3xIA┆
0x12220…12240 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆DR4x/IADR5xSETINTR ┆
0x12240…12260 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 31 34 2b 49 41 44 52 30 78 49 52 31 34 2b 49 41 ┆ + /CLRINTRxIR14+IADR0xIR14+IA┆
0x12260…12280 44 52 31 78 49 52 31 34 2b 2f 49 41 44 52 32 78 49 52 31 34 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆DR1xIR14+/IADR2xIR14 ┆
0x12280…122a0 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 31 34 2b 2f 49 41 44 52 34 78 49 52 31 34 2b 49 ┆ + /IADR3xIR14+/IADR4xIR14+I┆
0x122a0…122c0 41 44 52 35 78 49 52 31 34 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 35 3a 3d 20 20 2f 49 ┆ADR5xIR14 IR15:= /I┆
0x122c0…122e0 41 44 52 30 78 2f 49 41 44 52 31 78 49 41 44 52 32 78 49 41 44 52 33 78 49 41 44 52 34 78 49 41 ┆ADR0x/IADR1xIADR2xIADR3xIADR4xIA┆
0x122e0…12300 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 ┆DR5xSETINTR + /C┆
0x12300…12320 4c 52 49 4e 54 52 78 49 52 31 35 2b 49 41 44 52 30 78 49 52 31 35 2b 49 41 44 52 31 78 49 52 31 ┆LRINTRxIR15+IADR0xIR15+IADR1xIR1┆
0x12320…12340 35 2b 2f 49 41 44 52 32 78 49 52 31 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 ┆5+/IADR2xIR15 + ┆
0x12340…12360 2f 49 41 44 52 33 78 49 52 31 35 2b 2f 49 41 44 52 34 78 49 52 31 35 2b 2f 49 41 44 52 35 78 49 ┆/IADR3xIR15+/IADR4xIR15+/IADR5xI┆
0x12360…12367 52 31 35 0d 0a 0d 0a ┆R15 ┆
0x12367…1236a FormFeed {
0x12367…1236a 0c 82 a0 ┆ ┆
0x12367…1236a }
0x1236a…12380 0a b0 a1 36 2e 31 2e 33 20 20 20 20 50 41 54 30 30 34 0d 0a 0d 0a ┆ 6.1.3 PAT004 ┆
0x12380…123a0 20 20 20 20 20 20 20 20 20 49 6e 74 65 72 72 75 70 74 20 72 65 67 69 73 74 65 72 20 62 69 74 73 ┆ Interrupt register bits┆
0x123a0…123c0 2c 20 31 36 20 74 6f 20 32 33 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 36 3a 3d 20 20 ┆, 16 to 23. IR16:= ┆
0x123c0…123e0 2f 49 41 44 52 30 78 49 41 44 52 31 78 2f 49 41 44 52 32 78 2f 49 41 44 52 33 78 2f 49 41 44 52 ┆/IADR0xIADR1x/IADR2x/IADR3x/IADR┆
0x123e0…12400 34 78 2f 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆4x/IADR5xSETINTR ┆
0x12400…12420 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 31 36 2b 49 41 44 52 30 78 49 52 31 36 2b 2f 49 41 44 ┆ + /CLRINTRxIR16+IADR0xIR16+/IAD┆
0x12420…12440 52 31 78 49 52 31 36 2b 49 41 44 52 32 78 49 52 31 36 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆R1xIR16+IADR2xIR16 ┆
0x12440…12460 20 20 20 2b 20 49 41 44 52 33 78 49 52 31 36 2b 49 41 44 52 34 78 49 52 31 36 2b 49 41 44 52 35 ┆ + IADR3xIR16+IADR4xIR16+IADR5┆
0x12460…12480 78 49 52 31 36 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 37 3a 3d 20 20 2f 49 41 44 52 30 ┆xIR16 IR17:= /IADR0┆
0x12480…124a0 78 49 41 44 52 31 78 2f 49 41 44 52 32 78 2f 49 41 44 52 33 78 2f 49 41 44 52 34 78 49 41 44 52 ┆xIADR1x/IADR2x/IADR3x/IADR4xIADR┆
0x124a0…124c0 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 ┆5xSETINTR + /CLR┆
0x124c0…124e0 49 4e 54 52 78 49 52 31 37 2b 49 41 44 52 30 78 49 52 31 37 2b 2f 49 41 44 52 31 78 49 52 31 37 ┆INTRxIR17+IADR0xIR17+/IADR1xIR17┆
0x124e0…12500 78 49 41 44 52 32 78 49 52 31 37 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 ┆xIADR2xIR17 + IA┆
0x12500…12520 44 52 33 78 49 52 31 37 2b 49 41 44 52 34 78 49 52 31 37 2b 2f 49 41 44 52 35 78 49 52 31 37 0d ┆DR3xIR17+IADR4xIR17+/IADR5xIR17 ┆
0x12520…12540 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 31 38 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 ┆ IR18:= /IADR0xIADR1┆
0x12540…12560 78 2f 49 41 44 52 32 78 2f 49 41 44 52 33 78 49 41 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 49 ┆x/IADR2x/IADR3xIADR4x/IADR5xSETI┆
0x12560…12580 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 ┆NTR + /CLRINTRxI┆
0x12580…125a0 52 31 38 2b 49 41 44 52 30 78 49 52 31 38 2b 2f 49 41 44 52 31 78 49 52 31 38 2b 49 41 44 52 32 ┆R18+IADR0xIR18+/IADR1xIR18+IADR2┆
0x125a0…125c0 78 49 52 31 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 ┆xIR18 + IADR3xIR┆
0x125c0…125e0 31 38 2b 2f 49 41 44 52 34 78 49 52 31 38 2b 49 41 44 52 35 78 49 52 31 38 0d 0a 0d 0a 20 20 20 ┆18+/IADR4xIR18+IADR5xIR18 ┆
0x125e0…12600 20 20 20 20 20 20 49 52 31 39 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 2f 49 41 44 52 ┆ IR19:= /IADR0xIADR1x/IADR┆
0x12600…12620 32 78 2f 49 41 44 52 33 78 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 ┆2x/IADR3xIADR4xIADR5xSETINTR ┆
0x12620…12640 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 31 39 2b 49 41 44 ┆ + /CLRINTRxIR19+IAD┆
0x12640…12660 52 30 78 49 52 31 39 2b 2f 49 41 44 52 31 78 49 52 31 39 2b 49 41 44 52 32 78 49 52 31 39 0d 0a ┆R0xIR19+/IADR1xIR19+IADR2xIR19 ┆
0x12660…12680 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 31 39 2b 2f 49 41 44 ┆ + IADR3xIR19+/IAD┆
0x12680…126a0 52 34 78 49 52 31 39 2b 2f 49 41 44 52 35 78 49 52 31 39 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆R4xIR19+/IADR5xIR19 ┆
0x126a0…126c0 49 52 32 30 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 2f 49 41 44 52 32 78 49 41 44 52 ┆IR20:= /IADR0xIADR1x/IADR2xIADR┆
0x126c0…126e0 33 78 2f 49 41 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 ┆3x/IADR4x/IADR5xSETINTR ┆
0x126e0…12700 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 32 30 2b 49 41 44 52 30 78 49 52 ┆ + /CLRINTRxIR20+IADR0xIR┆
0x12700…12720 32 30 2b 2f 49 41 44 52 31 78 49 52 32 30 2b 49 41 44 52 32 78 49 52 32 30 0d 0a 20 20 20 20 20 ┆20+/IADR1xIR20+IADR2xIR20 ┆
0x12720…12740 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 32 30 2b 49 41 44 52 34 78 49 52 ┆ + /IADR3xIR20+IADR4xIR┆
0x12740…12760 32 30 2b 49 41 44 52 35 78 49 52 32 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 32 31 3a 3d ┆20+IADR5xIR20 IR21:=┆
0x12760…12780 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 2f 49 41 44 52 32 78 49 41 44 52 33 78 2f 49 41 44 ┆ /IADR0xIADR1x/IADR2xIADR3x/IAD┆
0x12780…127a0 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆R4xIADR5xSETINTR ┆
0x127a0…127c0 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 32 31 2b 49 41 44 52 30 78 49 52 32 31 2b 2f 49 41 44 ┆ + /CLRINTRxIR21+IADR0xIR21+/IAD┆
0x127c0…127e0 52 31 78 49 52 32 31 2b 49 41 44 52 32 78 49 52 32 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 ┆R1xIR21+IADR2xIR21 ┆
0x127e0…12800 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 32 31 2b 49 41 44 52 34 78 49 52 32 31 2b 2f 49 41 44 ┆ + /IADR3xIR21+IADR4xIR21+/IAD┆
0x12800…12820 52 35 78 49 52 32 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 32 32 3a 3d 20 20 2f 49 41 44 ┆R5xIR21 IR22:= /IAD┆
0x12820…12840 52 30 78 49 41 44 52 31 78 2f 49 41 44 52 32 78 49 41 44 52 33 78 49 41 44 52 34 78 2f 49 41 44 ┆R0xIADR1x/IADR2xIADR3xIADR4x/IAD┆
0x12840…12860 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c ┆R5xSETINTR + /CL┆
0x12860…12880 52 49 4e 54 52 78 49 52 32 32 2b 49 41 44 52 30 78 49 52 32 32 2b 2f 49 41 44 52 31 78 49 52 32 ┆RINTRxIR22+IADR0xIR22+/IADR1xIR2┆
0x12880…128a0 32 2b 49 41 44 52 32 78 49 52 32 32 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f ┆2+IADR2xIR22 + /┆
0x128a0…128c0 49 41 44 52 33 78 49 52 32 32 2b 2f 49 41 44 52 34 78 49 52 32 32 2b 49 41 44 52 35 78 49 52 32 ┆IADR3xIR22+/IADR4xIR22+IADR5xIR2┆
0x128c0…128e0 32 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 32 33 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 ┆2 IR23:= /IADR0xIAD┆
0x128e0…12900 52 31 78 2f 49 41 44 52 32 78 49 41 44 52 33 78 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 ┆R1x/IADR2xIADR3xIADR4xIADR5xSETI┆
0x12900…12920 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 ┆NTR + /CLRINTRxI┆
0x12920…12940 52 32 33 2b 49 41 44 52 30 78 49 52 33 32 2b 2f 49 41 44 52 31 78 49 52 32 33 2b 49 41 44 52 32 ┆R23+IADR0xIR32+/IADR1xIR23+IADR2┆
0x12940…12960 78 49 52 32 33 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 ┆xIR23 + /IADR3xI┆
0x12960…1297f 52 32 33 2b 2f 49 41 44 52 34 78 49 52 32 33 2b 2f 49 41 44 52 35 78 49 52 32 33 0d 0a 0d 0a ┆R23+/IADR4xIR23+/IADR5xIR23 ┆
0x1297f…12982 FormFeed {
0x1297f…12982 0c 82 a0 ┆ ┆
0x1297f…12982 }
0x12982…129a0 0a b0 a1 36 2e 31 2e 34 20 20 20 20 50 41 54 30 30 35 0d 0a 0d 0a 20 20 20 20 20 20 20 20 ┆ 6.1.4 PAT005 ┆
0x129a0…129c0 20 49 6e 74 65 72 72 75 70 74 20 72 65 67 69 73 74 65 72 20 62 69 74 73 2c 20 32 34 20 74 6f 20 ┆ Interrupt register bits, 24 to ┆
0x129c0…129e0 33 31 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 32 34 3a 3d 20 20 2f 49 41 44 52 30 78 49 ┆31. IR24:= /IADR0xI┆
0x129e0…12a00 41 44 52 31 78 49 41 44 52 32 78 2f 49 41 44 52 33 78 2f 49 41 44 52 34 78 2f 49 41 44 52 35 78 ┆ADR1xIADR2x/IADR3x/IADR4x/IADR5x┆
0x12a00…12a20 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e ┆SETINTR + /CLRIN┆
0x12a20…12a40 54 52 78 49 52 32 34 2b 49 41 44 52 30 78 49 52 32 34 2b 2f 49 41 44 52 31 78 49 52 32 34 2b 2f ┆TRxIR24+IADR0xIR24+/IADR1xIR24+/┆
0x12a40…12a60 49 41 44 52 32 78 49 52 32 34 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 ┆IADR2xIR24 + IAD┆
0x12a60…12a80 52 33 78 49 52 32 34 2b 49 41 44 52 34 78 49 52 32 34 2b 49 41 44 52 35 78 49 52 32 34 0d 0a 0d ┆R3xIR24+IADR4xIR24+IADR5xIR24 ┆
0x12a80…12aa0 0a 20 20 20 20 20 20 20 20 20 49 52 32 35 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 49 ┆ IR25:= /IADR0xIADR1xI┆
0x12aa0…12ac0 41 44 52 32 78 2f 49 41 44 52 33 78 2f 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 ┆ADR2x/IADR3x/IADR4xIADR5xSETINTR┆
0x12ac0…12ae0 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 32 35 ┆ + /CLRINTRxIR25┆
0x12ae0…12b00 2b 49 41 44 52 30 78 49 52 32 35 2b 2f 49 41 44 52 31 78 49 52 32 35 78 2f 49 41 44 52 32 78 49 ┆+IADR0xIR25+/IADR1xIR25x/IADR2xI┆
0x12b00…12b20 52 32 35 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 32 35 ┆R25 + IADR3xIR25┆
0x12b20…12b40 2b 49 41 44 52 34 78 49 52 32 35 2b 2f 49 41 44 52 35 78 49 52 32 35 0d 0a 0d 0a 20 20 20 20 20 ┆+IADR4xIR25+/IADR5xIR25 ┆
0x12b40…12b60 20 20 20 20 49 52 32 36 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 49 41 44 52 32 78 2f ┆ IR26:= /IADR0xIADR1xIADR2x/┆
0x12b60…12b80 49 41 44 52 33 78 49 41 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 ┆IADR3xIADR4x/IADR5xSETINTR ┆
0x12b80…12ba0 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 32 36 2b 49 41 44 52 30 ┆ + /CLRINTRxIR26+IADR0┆
0x12ba0…12bc0 78 49 52 32 36 2b 2f 49 41 44 52 31 78 49 52 32 36 2b 2f 49 41 44 52 32 78 49 52 32 36 0d 0a 20 ┆xIR26+/IADR1xIR26+/IADR2xIR26 ┆
0x12bc0…12be0 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 32 36 2b 2f 49 41 44 52 ┆ + IADR3xIR26+/IADR┆
0x12be0…12c00 34 78 49 52 32 36 2b 49 41 44 52 35 78 49 52 32 36 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 ┆4xIR26+IADR5xIR26 IR┆
0x12c00…12c20 32 37 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 49 41 44 52 32 78 2f 49 41 44 52 33 78 ┆27:= /IADR0xIADR1xIADR2x/IADR3x┆
0x12c20…12c40 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 ┆IADR4xIADR5xSETINTR ┆
0x12c40…12c60 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 32 37 2b 49 41 44 52 30 78 49 52 32 37 2b 2f ┆ + /CLRINTRxIR27+IADR0xIR27+/┆
0x12c60…12c80 49 41 44 52 31 78 49 52 32 37 2b 2f 49 41 44 52 32 78 49 52 32 37 0d 0a 20 20 20 20 20 20 20 20 ┆IADR1xIR27+/IADR2xIR27 ┆
0x12c80…12ca0 20 20 20 20 20 20 20 2b 20 49 41 44 52 33 78 49 52 32 37 2b 2f 49 41 44 52 34 78 49 52 32 37 2b ┆ + IADR3xIR27+/IADR4xIR27+┆
0x12ca0…12cc0 2f 49 41 44 52 35 78 49 52 32 37 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 32 38 3a 3d 20 20 ┆/IADR5xIR27 IR28:= ┆
0x12cc0…12ce0 2f 49 41 44 52 30 78 49 41 44 52 31 78 49 41 44 52 32 78 49 41 44 52 33 78 2f 49 41 44 52 34 78 ┆/IADR0xIADR1xIADR2xIADR3x/IADR4x┆
0x12ce0…12d00 2f 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b ┆/IADR5xSETINTR +┆
0x12d00…12d20 20 2f 43 4c 52 49 4e 54 52 78 49 52 32 38 2b 49 41 44 52 30 78 49 52 32 38 2b 2f 49 41 44 52 31 ┆ /CLRINTRxIR28+IADR0xIR28+/IADR1┆
0x12d20…12d40 78 49 52 32 38 2b 2f 49 41 44 52 32 78 49 52 32 38 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 ┆xIR28+/IADR2xIR28 ┆
0x12d40…12d60 20 20 2b 20 2f 49 41 44 52 33 78 49 52 32 38 2b 49 41 44 52 34 78 49 52 32 38 2b 49 41 44 52 35 ┆ + /IADR3xIR28+IADR4xIR28+IADR5┆
0x12d60…12d80 78 49 52 32 38 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 32 39 3a 3d 20 20 2f 49 41 44 52 30 ┆xIR28 IR29:= /IADR0┆
0x12d80…12da0 78 49 41 44 52 31 78 49 41 44 52 32 78 49 41 44 52 33 78 2f 49 41 44 52 34 78 49 41 44 52 35 78 ┆xIADR1xIADR2xIADR3x/IADR4xIADR5x┆
0x12da0…12dc0 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e ┆SETINTR + /CLRIN┆
0x12dc0…12de0 54 52 78 49 52 32 39 2b 49 41 44 52 30 78 49 52 32 39 2b 2f 49 41 44 52 31 78 49 52 32 39 2b 2f ┆TRxIR29+IADR0xIR29+/IADR1xIR29+/┆
0x12de0…12e00 49 41 44 52 32 78 49 52 32 39 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 ┆IADR2xIR29 + /IA┆
0x12e00…12e20 44 52 33 78 49 52 32 39 2b 49 41 44 52 34 78 49 52 32 39 2b 2f 49 41 44 52 35 78 49 52 32 39 0d ┆DR3xIR29+IADR4xIR29+/IADR5xIR29 ┆
0x12e20…12e40 0a 0d 0a 20 20 20 20 20 20 20 20 20 49 52 33 30 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 ┆ IR30:= /IADR0xIADR1┆
0x12e40…12e60 78 49 41 44 52 32 78 49 41 44 52 33 78 49 41 44 52 34 78 2f 49 41 44 52 35 78 53 45 54 49 4e 54 ┆xIADR2xIADR3xIADR4x/IADR5xSETINT┆
0x12e60…12e80 52 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 33 ┆R + /CLRINTRxIR3┆
0x12e80…12ea0 30 2b 49 41 44 52 30 78 49 52 33 30 2b 2f 49 41 44 52 31 78 49 52 33 30 2b 2f 49 41 44 52 32 78 ┆0+IADR0xIR30+/IADR1xIR30+/IADR2x┆
0x12ea0…12ec0 49 52 33 30 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 ┆IR30 + /IADR3xIR┆
0x12ec0…12ee0 33 30 2b 2f 49 41 44 52 34 78 49 52 33 30 2b 49 41 44 52 35 78 49 52 33 30 0d 0a 0d 0a 20 20 20 ┆30+/IADR4xIR30+IADR5xIR30 ┆
0x12ee0…12f00 20 20 20 20 20 20 49 52 33 31 3a 3d 20 20 2f 49 41 44 52 30 78 49 41 44 52 31 78 49 41 44 52 32 ┆ IR31:= /IADR0xIADR1xIADR2┆
0x12f00…12f20 78 49 41 44 52 33 78 49 41 44 52 34 78 49 41 44 52 35 78 53 45 54 49 4e 54 52 0d 0a 20 20 20 20 ┆xIADR3xIADR4xIADR5xSETINTR ┆
0x12f20…12f40 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 43 4c 52 49 4e 54 52 78 49 52 33 31 2b 49 41 44 52 30 ┆ + /CLRINTRxIR31+IADR0┆
0x12f40…12f60 78 49 52 33 31 2b 2f 49 41 44 52 31 78 49 52 33 31 2b 2f 49 41 44 52 32 78 49 52 33 31 0d 0a 20 ┆xIR31+/IADR1xIR31+/IADR2xIR31 ┆
0x12f60…12f80 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 2f 49 41 44 52 33 78 49 52 33 31 2b 2f 49 41 44 ┆ + /IADR3xIR31+/IAD┆
0x12f80…12f97 52 34 78 49 52 33 31 2b 2f 49 41 44 52 35 78 49 52 33 31 0d 0a 0d 0a ┆R4xIR31+/IADR5xIR31 ┆
0x12f97…12f9a FormFeed {
0x12f97…12f9a 0c 82 a0 ┆ ┆
0x12f97…12f9a }
0x12f9a…12fa0 0a b0 a1 36 2e 32 ┆ 6.2┆
0x12fa0…12fc0 20 20 20 20 20 20 50 52 4f 4d 20 44 65 73 63 72 69 70 74 69 6f 6e 73 0d 0a 0d 0a 20 20 20 20 20 ┆ PROM Descriptions ┆
0x12fc0…12fe0 20 20 20 20 84 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 50 52 4f 4d 27 73 20 ┆ The contents of the PROM's ┆
0x12fe0…13000 75 73 65 64 20 66 6f 72 20 64 65 63 6f 64 69 6e 67 20 61 72 65 20 6c 69 73 74 65 64 20 0a 19 89 ┆used for decoding are listed ┆
0x13000…13020 80 80 68 65 72 65 2e 20 54 68 65 20 63 6f 6e 74 65 6e 74 73 20 6f 66 20 74 68 65 20 6d 69 63 72 ┆ here. The contents of the micr┆
0x13020…13040 6f 70 72 6f 67 72 61 6d 20 50 52 4f 4d 27 73 20 61 72 65 20 73 68 6f 77 6e 20 0a 19 89 80 80 69 ┆oprogram PROM's are shown i┆
0x13040…13060 6e 20 74 68 65 20 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 6c 69 73 74 69 6e 67 2e 0d 0a 0d 0a 20 ┆n the microprogram listing. ┆
0x13060…13080 20 20 20 20 20 20 20 20 84 54 68 65 20 66 6f 6c 6c 6f 77 69 6e 67 20 64 65 63 6f 64 69 6e 67 20 ┆ The following decoding ┆
0x13080…130a0 50 52 4f 4d 27 73 20 61 72 65 20 75 73 65 64 20 6f 6e 20 74 68 65 20 43 50 55 38 31 31 20 0a 19 ┆PROM's are used on the CPU811 ┆
0x130a0…130c0 89 80 80 62 6f 61 72 64 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 50 52 4f 4d 20 4e 6f 2e ┆ board. PROM No.┆
0x130c0…130e0 20 20 20 54 59 50 45 20 20 20 20 20 20 49 43 20 50 4f 53 49 54 49 4f 4e 0d 0a 0d 0a 20 20 20 20 ┆ TYPE IC POSITION ┆
0x130e0…13100 20 20 20 20 20 52 4f 42 30 37 38 20 20 20 20 20 37 34 53 32 38 38 20 20 20 20 39 39 0d 0a 20 20 ┆ ROB078 74S288 99 ┆
0x13100…13120 20 20 20 20 20 20 20 52 4f 41 30 30 36 20 20 20 20 20 37 34 53 32 38 38 20 20 20 20 39 38 0d 0a ┆ ROA006 74S288 98 ┆
0x13120…13140 20 20 20 20 20 20 20 20 20 52 4f 41 30 30 37 20 20 20 20 20 36 33 30 39 2d 31 20 20 20 20 39 37 ┆ ROA007 6309-1 97┆
0x13140…13144 0d 0a 0d 0a ┆ ┆
0x13144…13147 FormFeed {
0x13144…13147 0c 80 f8 ┆ ┆
0x13144…13147 }
0x13147…13160 0a b0 a1 36 2e 32 2e 31 20 20 20 20 52 4f 42 30 37 38 0d 0a 0d 0a 20 20 20 ┆ 6.2.1 ROB078 ┆
0x13160…13180 20 20 20 20 20 20 84 44 65 63 6f 64 65 73 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 ┆ Decodes microinstruction ┆
0x13180…131a0 61 6e 64 20 67 65 6e 65 72 61 74 65 73 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 0a 19 89 80 80 73 ┆and generates the control s┆
0x131a0…131c0 69 67 6e 61 6c 73 20 53 31 2c 20 53 30 2c 20 2d 2c 46 45 20 61 6e 64 20 50 55 50 20 66 6f 72 20 ┆ignals S1, S0, -,FE and PUP for ┆
0x131c0…131e0 74 68 65 20 6d 69 63 72 6f 70 72 6f 67 72 61 6d 20 0a 19 89 80 80 73 65 71 75 65 6e 63 65 72 2e ┆the microprogram sequencer.┆
0x131e0…13200 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 44 44 52 45 53 53 20 20 20 51 30 2d 51 33 20 20 ┆ ADDRESS Q0-Q3 ┆
0x13200…13220 20 51 34 2d 51 37 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 30 20 20 20 20 20 20 20 20 30 30 31 ┆ Q4-Q7 0 001┆
0x13220…13240 30 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 30 30 ┆0 1110 1 00┆
0x13240…13260 31 30 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 30 ┆10 1110 2 0┆
0x13260…13280 30 30 31 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 ┆001 1110 3 ┆
0x13280…132a0 30 30 30 30 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 ┆0000 1110 4 ┆
0x132a0…132c0 20 31 30 30 30 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 ┆ 1000 1110 5 ┆
0x132c0…132e0 20 20 31 30 31 30 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 ┆ 1010 1110 6 ┆
0x132e0…13300 20 20 20 31 31 30 31 20 20 20 20 31 31 31 30 0d 0a 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 ┆ 1101 1110 7 ┆
0x13300…13320 20 20 20 20 31 31 30 31 20 20 20 20 31 31 31 30 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 ┆ 1101 1110 10 ┆
0x13320…13340 20 20 20 20 20 20 20 30 30 31 30 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 31 31 ┆ 0010 1101 11┆
0x13340…13360 20 20 20 20 20 20 20 20 30 30 31 30 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 31 ┆ 0010 1101 1┆
0x13360…13380 32 20 20 20 20 20 20 20 20 30 30 30 31 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 ┆2 0001 1101 ┆
0x13380…133a0 31 33 20 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 ┆13 0000 1101 ┆
0x133a0…133c0 20 31 34 20 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 ┆ 14 1000 1101 ┆
0x133c0…133e0 20 20 31 35 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 ┆ 15 1010 1101 ┆
0x133e0…13400 20 20 20 31 36 20 20 20 20 20 20 20 20 31 31 30 31 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 ┆ 16 1101 1101 ┆
0x13400…13420 20 20 20 20 31 37 20 20 20 20 20 20 20 20 31 31 30 31 20 20 20 20 31 31 30 31 0d 0a 0d 0a 20 20 ┆ 17 1101 1101 ┆
0x13420…13440 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 20 20 30 30 31 30 20 20 20 20 30 30 31 30 0d 0a 20 ┆ 20 0010 0010 ┆
0x13440…13460 20 20 20 20 20 20 20 20 32 31 20 20 20 20 20 20 20 20 30 30 31 30 20 20 20 20 31 30 30 30 0d 0a ┆ 21 0010 1000 ┆
0x13460…13480 20 20 20 20 20 20 20 20 20 32 32 20 20 20 20 20 20 20 20 30 30 30 31 20 20 20 20 30 30 30 31 0d ┆ 22 0001 0001 ┆
0x13480…134a0 0a 20 20 20 20 20 20 20 20 20 32 33 20 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 30 30 30 30 ┆ 23 0000 0000┆
0x134a0…134c0 0d 0a 20 20 20 20 20 20 20 20 20 32 34 20 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 31 30 30 ┆ 24 1000 100┆
0x134c0…134e0 30 0d 0a 20 20 20 20 20 20 20 20 20 32 35 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 ┆0 25 1010 00┆
0x134e0…13500 30 30 0d 0a 20 20 20 20 20 20 20 20 20 32 36 20 20 20 20 20 20 20 20 31 31 30 31 20 20 20 20 31 ┆00 26 1101 1┆
0x13500…13520 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 32 37 20 20 20 20 20 20 20 20 31 31 30 31 20 20 20 20 ┆101 27 1101 ┆
0x13520…13540 31 31 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 30 20 20 20 20 20 20 20 20 30 30 31 30 20 ┆1101 30 0010 ┆
0x13540…13560 20 20 20 30 30 31 30 0d 0a 20 20 20 20 20 20 20 20 20 33 31 20 20 20 20 20 20 20 20 30 30 31 30 ┆ 0010 31 0010┆
0x13560…13580 20 20 20 20 31 30 30 30 0d 0a 20 20 20 20 20 20 20 20 20 33 32 20 20 20 20 20 20 20 20 30 30 30 ┆ 1000 32 000┆
0x13580…135a0 31 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 33 20 20 20 20 20 20 20 20 30 30 ┆1 0001 33 00┆
0x135a0…135c0 30 30 20 20 20 20 30 30 30 30 0d 0a 20 20 20 20 20 20 20 20 20 33 34 20 20 20 20 20 20 20 20 31 ┆00 0000 34 1┆
0x135c0…135e0 30 30 30 20 20 20 20 31 30 30 30 0d 0a 20 20 20 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 ┆000 1000 35 ┆
0x135e0…13600 31 30 31 30 20 20 20 20 30 30 30 30 0d 0a 20 20 20 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 ┆1010 0000 36 ┆
0x13600…13620 20 31 31 30 31 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 ┆ 1101 1101 37 ┆
0x13620…13640 20 20 31 31 30 31 20 20 20 20 31 31 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4f 63 74 61 6c ┆ 1101 1101 Octal┆
0x13640…1364d 20 61 64 64 72 65 73 73 65 73 2e 0d 0a ┆ addresses. ┆
0x1364d…13650 FormFeed {
0x1364d…13650 0c 82 e8 ┆ ┆
0x1364d…13650 }
0x13650…13660 0a b0 a1 36 2e 32 2e 32 20 20 20 20 52 4f 41 30 ┆ 6.2.2 ROA0┆
0x13660…13680 30 36 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 84 44 65 63 6f 64 65 73 20 6d 69 63 72 6f 69 6e 73 ┆06 Decodes microins┆
0x13680…136a0 74 72 75 63 74 69 6f 6e 20 61 6e 64 20 67 65 6e 65 72 61 74 65 73 20 65 6e 61 62 6c 65 20 73 69 ┆truction and generates enable si┆
0x136a0…136c0 67 6e 61 6c 73 20 0a 19 89 80 80 66 6f 72 20 74 68 65 20 63 6f 6e 74 72 6f 6c 20 73 74 6f 72 65 ┆gnals for the control store┆
0x136c0…136e0 20 61 64 64 72 65 73 73 20 73 6f 75 72 63 65 73 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 ┆ address sources. ┆
0x136e0…13700 41 44 44 52 45 53 53 20 20 20 51 30 2d 51 33 20 20 20 51 34 2d 51 37 0d 0a 0d 0a 20 20 20 20 20 ┆ADDRESS Q0-Q3 Q4-Q7 ┆
0x13700…13720 20 20 20 20 20 30 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 ┆ 0 0111 0111 ┆
0x13720…13740 20 20 20 20 20 20 31 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 ┆ 1 0111 0111 ┆
0x13740…13760 20 20 20 20 20 20 20 32 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 ┆ 2 0111 0111 ┆
0x13760…13780 20 20 20 20 20 20 20 20 33 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 ┆ 3 0111 0111 ┆
0x13780…137a0 20 20 20 20 20 20 20 20 20 34 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a ┆ 4 0111 0111 ┆
0x137a0…137c0 20 20 20 20 20 20 20 20 20 20 35 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d ┆ 5 0111 0111 ┆
0x137c0…137e0 0a 20 20 20 20 20 20 20 20 20 20 36 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 ┆ 6 0111 0111┆
0x137e0…13800 0d 0a 20 20 20 20 20 20 20 20 20 20 37 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 ┆ 7 0111 011┆
0x13800…13820 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 31 30 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 ┆1 10 0111 ┆
0x13820…13840 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 31 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 ┆0111 11 0111 ┆
0x13840…13860 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 32 20 20 20 20 20 20 20 20 30 31 31 31 20 20 ┆ 0111 12 0111 ┆
0x13860…13880 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 33 20 20 20 20 20 20 20 20 30 31 31 31 20 ┆ 0111 13 0111 ┆
0x13880…138a0 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 34 20 20 20 20 20 20 20 20 30 31 31 31 ┆ 0111 14 0111┆
0x138a0…138c0 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 35 20 20 20 20 20 20 20 20 30 31 31 ┆ 0111 15 011┆
0x138c0…138e0 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 30 31 ┆1 0111 16 01┆
0x138e0…13900 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 37 20 20 20 20 20 20 20 20 30 ┆11 0111 17 0┆
0x13900…13920 31 31 31 20 20 20 20 30 31 31 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 32 30 20 20 20 20 20 20 ┆111 0111 20 ┆
0x13920…13940 20 20 30 31 31 31 20 20 20 20 31 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 32 31 20 20 20 20 20 ┆ 0111 1011 21 ┆
0x13940…13960 20 20 20 30 31 31 31 20 20 20 20 31 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 32 32 20 20 20 20 ┆ 0111 1011 22 ┆
0x13960…13980 20 20 20 20 30 31 31 31 20 20 20 20 31 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 32 33 20 20 20 ┆ 0111 1011 23 ┆
0x13980…139a0 20 20 20 20 20 31 31 31 30 20 20 20 20 31 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 32 34 20 20 ┆ 1110 1011 24 ┆
0x139a0…139c0 20 20 20 20 20 20 30 31 31 31 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 32 35 20 ┆ 0111 1101 25 ┆
0x139c0…139e0 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 32 36 ┆ 0111 1101 26┆
0x139e0…13a00 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 31 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 32 ┆ 0111 1101 2┆
0x13a00…13a20 37 20 20 20 20 20 20 20 20 31 31 31 30 20 20 20 20 31 31 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 ┆7 1110 1101 ┆
0x13a20…13a40 20 20 33 30 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 ┆ 30 0111 0111 ┆
0x13a40…13a60 20 20 20 33 31 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 ┆ 31 0111 0111 ┆
0x13a60…13a80 20 20 20 20 33 32 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 ┆ 32 0111 0111 ┆
0x13a80…13aa0 20 20 20 20 20 33 33 20 20 20 20 20 20 20 20 31 31 31 30 20 20 20 20 31 31 31 30 0d 0a 20 20 20 ┆ 33 1110 1110 ┆
0x13aa0…13ac0 20 20 20 20 20 20 33 34 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 ┆ 34 0111 0111 ┆
0x13ac0…13ae0 20 20 20 20 20 20 20 33 35 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a 20 ┆ 35 0111 0111 ┆
0x13ae0…13b00 20 20 20 20 20 20 20 20 33 36 20 20 20 20 20 20 20 20 30 31 31 31 20 20 20 20 30 31 31 31 0d 0a ┆ 36 0111 0111 ┆
0x13b00…13b20 20 20 20 20 20 20 20 20 20 33 37 20 20 20 20 20 20 20 20 31 31 31 30 20 20 20 20 31 31 31 30 0d ┆ 37 1110 1110 ┆
0x13b20…13b3e 0a 0d 0a 20 20 20 20 20 20 20 20 20 4f 63 74 61 6c 20 61 64 64 72 65 73 73 65 73 2e 0d 0a ┆ Octal addresses. ┆
0x13b3e…13b41 FormFeed {
0x13b3e…13b41 0c 82 e0 ┆ ┆
0x13b3e…13b41 }
0x13b41…13b60 0a b0 a1 36 2e 32 2e 33 20 20 20 20 52 4f 41 30 30 37 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 ┆ 6.2.3 ROA007 ┆
0x13b60…13b80 84 44 65 63 6f 64 65 73 20 6d 69 63 72 6f 69 6e 73 74 72 75 63 74 69 6f 6e 20 66 6f 72 20 63 6c ┆ Decodes microinstruction for cl┆
0x13b80…13ba0 6f 63 6b 20 63 6f 6e 74 72 6f 6c 2e 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 b0 a1 41 44 44 52 45 ┆ock control. ADDRE┆
0x13ba0…13bc0 53 53 20 20 20 20 20 51 30 2d 51 33 20 20 20 51 34 2d 51 37 20 20 20 20 20 20 20 41 44 44 52 45 ┆SS Q0-Q3 Q4-Q7 ADDRE┆
0x13bc0…13be0 53 53 20 20 20 51 30 2d 51 33 20 20 20 51 34 2d 51 37 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 20 ┆SS Q0-Q3 Q4-Q7 ┆
0x13be0…13c00 20 30 20 74 6f 20 31 37 37 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 ┆ 0 to 177 1000 0001 ┆
0x13c00…13c20 20 20 32 30 30 20 74 6f 20 32 31 37 20 20 31 31 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 ┆ 200 to 217 1100 0001 ┆
0x13c20…13c40 20 20 20 20 20 32 32 30 20 74 6f 20 32 33 37 20 20 31 30 31 31 20 20 20 20 30 30 30 31 0d 0a 20 ┆ 220 to 237 1011 0001 ┆
0x13c40…13c60 20 20 20 20 20 20 20 20 32 34 30 20 74 6f 20 32 37 37 20 20 31 30 31 30 20 20 20 20 31 30 30 31 ┆ 240 to 277 1010 1001┆
0x13c60…13c80 0d 0a 20 20 20 20 20 20 20 20 20 33 30 30 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 ┆ 300 1010 0┆
0x13c80…13ca0 30 30 31 20 20 20 20 20 20 20 20 33 34 30 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 30 ┆001 340 1010 000┆
0x13ca0…13cc0 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 31 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 ┆1 301 1010 ┆
0x13cc0…13ce0 30 30 31 31 20 20 20 20 20 20 20 20 33 34 31 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 ┆0011 341 1010 00┆
0x13ce0…13d00 31 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 32 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 ┆11 302 1010 ┆
0x13d00…13d20 20 30 31 30 31 20 20 20 20 20 20 20 20 33 34 32 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 ┆ 0101 342 1010 0┆
0x13d20…13d40 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 33 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 ┆101 303 1010 ┆
0x13d40…13d60 20 20 30 31 31 31 20 20 20 20 20 20 20 20 33 34 33 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 ┆ 0111 343 1010 ┆
0x13d60…13d80 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 34 20 20 20 20 20 20 20 20 20 31 30 31 30 20 ┆0111 304 1010 ┆
0x13d80…13da0 20 20 20 30 30 30 31 20 20 20 20 20 20 20 20 33 34 34 20 20 20 20 20 20 20 31 30 31 30 20 20 20 ┆ 0001 344 1010 ┆
0x13da0…13dc0 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 35 20 20 20 20 20 20 20 20 20 31 30 31 30 ┆ 0001 305 1010┆
0x13dc0…13de0 20 20 20 20 30 30 31 31 20 20 20 20 20 20 20 20 33 34 35 20 20 20 20 20 20 20 31 30 31 30 20 20 ┆ 0011 345 1010 ┆
0x13de0…13e00 20 20 30 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 36 20 20 20 20 20 20 20 20 20 31 30 31 ┆ 0011 306 101┆
0x13e00…13e20 30 20 20 20 20 30 31 30 31 20 20 20 20 20 20 20 20 33 34 36 20 20 20 20 20 20 20 31 30 31 30 20 ┆0 0101 346 1010 ┆
0x13e20…13e40 20 20 20 30 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 30 37 20 20 20 20 20 20 20 20 20 31 30 ┆ 0101 307 10┆
0x13e40…13e60 31 30 20 20 20 20 30 31 31 31 20 20 20 20 20 20 20 20 33 34 37 20 20 20 20 20 20 20 31 30 31 30 ┆10 0111 347 1010┆
0x13e60…13e80 20 20 20 20 30 31 31 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 31 30 20 20 20 20 20 20 20 20 ┆ 0111 310 ┆
0x13e80…13ea0 20 31 30 31 30 20 20 20 20 30 30 30 31 20 20 20 20 20 20 20 20 33 35 30 20 20 20 20 20 20 20 31 ┆ 1010 0001 350 1┆
0x13ea0…13ec0 30 31 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 31 20 20 20 20 20 20 20 ┆010 0001 311 ┆
0x13ec0…13ee0 20 20 31 30 31 30 20 20 20 20 30 30 31 31 20 20 20 20 20 20 20 20 33 35 31 20 20 20 20 20 20 20 ┆ 1010 0011 351 ┆
0x13ee0…13f00 31 30 31 30 20 20 20 20 30 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 32 20 20 20 20 20 20 ┆1010 0011 312 ┆
0x13f00…13f20 20 20 20 31 30 31 30 20 20 20 20 30 31 30 31 20 20 20 20 20 20 20 20 33 35 32 20 20 20 20 20 20 ┆ 1010 0101 352 ┆
0x13f20…13f40 20 31 30 31 30 20 20 20 20 30 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 33 20 20 20 20 20 ┆ 1010 0101 313 ┆
0x13f40…13f60 20 20 20 20 31 30 31 30 20 20 20 20 30 31 31 31 20 20 20 20 20 20 20 20 33 35 33 20 20 20 20 20 ┆ 1010 0111 353 ┆
0x13f60…13f80 20 20 31 30 31 30 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 34 20 20 20 20 ┆ 1010 0111 314 ┆
0x13f80…13fa0 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 30 31 20 20 20 20 20 20 20 20 33 35 34 20 20 20 20 ┆ 1010 0001 354 ┆
0x13fa0…13fc0 20 20 20 31 30 31 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 35 20 20 20 ┆ 1010 0001 315 ┆
0x13fc0…13fe0 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 31 31 20 20 20 20 20 20 20 20 33 35 35 20 20 20 ┆ 1010 0011 355 ┆
0x13fe0…14000 20 20 20 20 31 30 31 30 20 20 20 20 30 30 31 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 36 20 20 ┆ 1010 0011 316 ┆
0x14000…14020 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 30 31 20 20 20 20 20 20 20 20 33 35 36 20 20 ┆ 1010 0101 356 ┆
0x14020…14040 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 31 37 20 ┆ 1010 0101 317 ┆
0x14040…14060 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 31 31 20 20 20 20 20 20 20 20 33 35 37 20 ┆ 1010 0111 357 ┆
0x14060…14080 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 31 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 33 ┆ 1010 0111 3┆
0x14080…140a0 32 30 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 30 31 20 20 20 20 20 20 20 20 33 ┆20 1010 0001 3┆
0x140a0…140c0 36 30 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 ┆60 1000 0001 ┆
0x140c0…140e0 33 32 31 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 31 31 20 20 20 20 20 20 20 20 ┆321 1010 0011 ┆
0x140e0…14100 33 36 31 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 ┆361 1000 0001 ┆
0x14100…14120 20 33 32 32 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 30 31 20 20 20 20 20 20 20 ┆ 322 1010 0101 ┆
0x14120…14140 20 33 36 32 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 ┆ 362 1000 0001 ┆
0x14140…14160 20 20 33 32 33 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 31 31 20 20 20 20 20 20 ┆ 323 1010 0111 ┆
0x14160…14180 20 20 33 36 33 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 20 ┆ 363 1000 0001 ┆
0x14180…141a0 20 20 20 33 32 34 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 30 31 20 20 20 20 20 ┆ 324 1010 0001 ┆
0x141a0…141c0 20 20 20 33 36 34 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 20 ┆ 364 1000 0001 ┆
0x141c0…141e0 20 20 20 20 33 32 35 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 31 31 20 20 20 20 ┆ 325 1010 0011 ┆
0x141e0…14200 20 20 20 20 33 36 35 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 20 ┆ 365 1000 0001 ┆
0x14200…14220 20 20 20 20 20 33 32 36 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 30 31 20 20 20 ┆ 326 1010 0101 ┆
0x14220…14240 20 20 20 20 20 33 36 36 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 20 20 20 ┆ 366 1000 0001 ┆
0x14240…14260 20 20 20 20 20 20 33 32 37 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 31 31 31 20 20 ┆ 327 1010 0111 ┆
0x14260…14280 20 20 20 20 20 20 33 36 37 20 20 20 20 20 20 20 31 30 30 30 20 20 20 20 30 30 30 31 0d 0a 0d 0a ┆ 367 1000 0001 ┆
0x14280…142a0 20 20 20 20 20 20 20 20 20 33 33 30 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 30 ┆ 330 1010 000┆
0x142a0…142c0 31 20 20 20 20 20 20 20 20 33 37 30 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 30 30 30 31 0d ┆1 370 0000 0001 ┆
0x142c0…142e0 0a 20 20 20 20 20 20 20 20 20 33 33 31 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 30 ┆ 331 1010 00┆
0x142e0…14300 31 31 20 20 20 20 20 20 20 20 33 37 31 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 30 30 30 31 ┆11 371 0000 0001┆
0x14300…14320 0d 0a 20 20 20 20 20 20 20 20 20 33 33 32 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 30 ┆ 332 1010 0┆
0x14320…14340 31 30 31 20 20 20 20 20 20 20 20 33 37 32 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 30 30 30 ┆101 372 0000 000┆
0x14340…14360 31 0d 0a 20 20 20 20 20 20 20 20 20 33 33 33 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 20 ┆1 333 1010 ┆
0x14360…14380 30 31 31 31 20 20 20 20 20 20 20 20 33 37 33 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 30 30 ┆0111 373 0000 00┆
0x14380…143a0 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 33 34 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 20 ┆01 334 1010 ┆
0x143a0…143c0 20 30 30 30 31 20 20 20 20 20 20 20 20 33 37 34 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 30 ┆ 0001 374 0000 0┆
0x143c0…143e0 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 33 35 20 20 20 20 20 20 20 20 20 31 30 31 30 20 20 ┆001 335 1010 ┆
0x143e0…14400 20 20 30 30 31 31 20 20 20 20 20 20 20 20 33 37 35 20 20 20 20 20 20 20 30 30 30 30 20 20 20 20 ┆ 0011 375 0000 ┆
0x14400…14420 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 33 36 20 20 20 20 20 20 20 20 20 31 30 31 30 20 ┆0001 336 1010 ┆
0x14420…14440 20 20 20 30 31 30 31 20 20 20 20 20 20 20 20 33 37 36 20 20 20 20 20 20 20 30 30 30 30 20 20 20 ┆ 0101 376 0000 ┆
0x14440…14460 20 30 30 30 31 0d 0a 20 20 20 20 20 20 20 20 20 33 33 37 20 20 20 20 20 20 20 20 20 31 30 31 30 ┆ 0001 337 1010┆
0x14460…14480 20 20 20 20 30 31 31 31 20 20 20 20 20 20 20 20 33 37 37 20 20 20 20 20 20 20 30 30 30 30 20 20 ┆ 0111 377 0000 ┆
0x14480…144a0 20 20 30 30 30 31 0d 0a 0d 0a 20 20 20 20 20 20 20 20 20 4f 63 74 61 6c 20 61 64 64 72 65 73 73 ┆ 0001 Octal address┆
0x144a0…144a4 65 73 0d 0a ┆es ┆
0x144a4…144a7 FormFeed {
0x144a4…144a7 0c 82 f8 ┆ ┆
0x144a4…144a7 }
0x144a7…144aa 0a 0d 0a ┆ ┆
0x144aa…144ad FormFeed {
0x144aa…144ad 0c 80 88 ┆ ┆
0x144aa…144ad }
0x144ad…144c0 0a 1a 1a 20 20 20 31 35 20 20 20 20 20 20 20 20 30 31 31 ┆ 15 011┆
0x144c0…144e0 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 31 36 20 20 20 20 20 20 20 20 30 31 ┆1 0111 16 01┆
0x144e0…14500 31 31 20 20 20 20 30 31 31 31 0d 0a 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 20 2b 20 49 41 ┆11 0111 + IA┆